TW202324665A - 用於接合結構的光學阻斷保護元件 - Google Patents

用於接合結構的光學阻斷保護元件 Download PDF

Info

Publication number
TW202324665A
TW202324665A TW111126697A TW111126697A TW202324665A TW 202324665 A TW202324665 A TW 202324665A TW 111126697 A TW111126697 A TW 111126697A TW 111126697 A TW111126697 A TW 111126697A TW 202324665 A TW202324665 A TW 202324665A
Authority
TW
Taiwan
Prior art keywords
blocking
bonding
layer
semiconductor element
optical
Prior art date
Application number
TW111126697A
Other languages
English (en)
Inventor
蘿拉 威爾 麥卡雷米
拉杰詡 卡特卡
Original Assignee
美商艾德亞半導體接合科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商艾德亞半導體接合科技有限公司 filed Critical 美商艾德亞半導體接合科技有限公司
Publication of TW202324665A publication Critical patent/TW202324665A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

本發明提供一種用於接合結構之光學阻隔保護元件，本文中所揭示之其具體實例係關於沿著接合界面之直接接合結構。具體而言，兩個元件、一半導體元件及一阻隔元件可在沿著接合界面在無介入黏著劑之情況下彼此直接接合。該半導體元件包括在接合之後由該阻隔元件保護之主動電路系統。該阻隔元件包括經配置以抑制該主動電路系統之光學詢答的若干光學阻隔層。此類層可進一步包括當這些阻隔層垂直地堆疊時可或可不與來自其他阻隔層之其他阻隔條帶重疊的阻隔條帶。

Description

用於接合結構的光學阻斷保護元件
該領域係關於用於接合結構之光學阻斷保護元件及其形成方法。
半導體晶片（例如，積體裝置晶粒）可包括含有安全敏感組件之主動電路系統，該安全敏感組件含有寶貴及/或專屬資訊、結構或裝置。舉例而言，此類安全敏感組件可包括實體之知識產權、軟體或硬體安全（例如，加密）特徵、隱私資料或實體可能希望保持安全且對第三方隱藏之任何其他組件或資料。舉例而言，第三方不良行動者可能利用各種技術來試圖存取安全敏感組件以用於經濟及/或地理優勢。因此，仍存在對改良半導體晶片之安全性以防止由第三方存取之持續需求。
本文中揭示一種接合結構，其包括：半導體元件，其包括主動電路系統；及阻斷元件，其在沿著接合界面而無黏著劑之情況下直接接合至半導體元件，該阻斷元件包括安置於主動電路系統上方且抑制主動電路系統之光學讀取的至少一個圖案化光學阻斷層。在一些具體實例中，至少一個圖案化光學阻斷層包括複數個光學阻隔層。在一些具體實例中，複數個光學阻隔層安置於接合界面上方且沿著橫向於接合界面之方向彼此間隔開。在一些具體實例中，複數個光學阻隔層中之各光學阻隔層包括非導電層及至少部分地嵌入於非導電層中之圖案化不透明材料。在一些具體實例中，圖案化不透明材料包括沿著一般與接合界面平行之方向延伸的複數個阻隔條帶。在一些具體實例中，複數個阻隔條帶包括一或多種導電材料。在一些具體實例中，一或多種導電材料包含銅。在一些具體實例中，圖案化不透明材料包括阻擋在400 nm至1 mm之範圍內的波長下之光的材料。在一些具體實例中，圖案化不透明材料包括阻擋在800 nm至2500 nm之範圍內的波長下之光的材料。在一些具體實例中，圖案化不透明材料對紅外線（infrared；IR）或近紅外線（near infrared；NIR）光中之至少一者為不透明的。
在一些具體實例中，複數個光學阻隔層中之第一光學阻隔層包括第一不透明圖案，且複數個光學阻隔層中之第二光學阻隔層包括至少部分地不與第一不透明圖案重疊之第二不透明圖案，使得在阻隔元件之俯視圖中，第一不透明圖案及第二不透明圖案比單獨的第一不透明圖案及第二不透明圖案阻隔半導體元件之更大部分。在一些具體實例中，第一不透明圖案包括第一複數個阻隔條帶，且第二不透明圖案包括至少部分地不與第一複數個阻隔條帶重疊之第二複數個阻隔條帶。在一些具體實例中，阻隔元件進一步包括至少三個光學阻隔層，且其中圖案化阻隔材料在平行於光學阻隔層之平面中阻隔半導體元件之預定義區域。在一些具體實例中，光學阻隔層配置以在預定義區域上方提供至少75%阻隔。在一些具體實例中，光學阻隔層配置以在預定義區域上方提供至少95%阻隔。在一些具體實例中，預定義區域包括第一半導體元件之接合表面的至少75%。在一些具體實例中，預定義區域包括第一半導體元件之接合表面的至少95%。
在一些具體實例中，半導體元件包括至少一個敏感電路區及至少一個不含敏感電路系統之區，圖案化不透明材料阻隔至少一個敏感電路區之至少一部分且使至少一個不含敏感電路系統之區未經阻隔。在一些具體實例中，複數個光學阻隔層包括一或多個光學濾光層。在一些具體實例中，至少一個圖案化光學阻斷層包括折射、散射、漫射、繞射或相移光以抑制主動電路系統之光學讀取的材料。在一些具體實例中，半導體元件進一步包括接合層，且其中阻斷元件進一步包括直接接合至半導體元件之接合層的接合層。在一些具體實例中，阻斷元件之接合層經金屬化以匹配半導體元件之金屬化圖案。在一些具體實例中，半導體元件之接合層包括安置於非導電層中之複數個接觸襯墊，且其中阻斷元件之接合層包含安置於直接接合至半導體元件之接觸襯墊之非導電層中的複數個接觸襯墊。在一些具體實例中，阻斷元件之接合層及沿著橫向於接合界面之方向與接合層垂直地間隔開的光學阻隔層經由至少一個垂直互連件連接。在一些具體實例中，彼此緊鄰之複數個阻隔層中之至少兩者在其間不具有垂直互連件。在一些具體實例中，主動電路系統安置於半導體元件之主動側處或附近，阻斷元件直接接合至半導體元件之與主動側相對的背側。在一些具體實例中，複數個光學阻隔層中之第一阻隔層包括配置以偵測第一阻隔層之外部存取的偵測電路。在一些具體實例中，偵測電路包括配置以偵測外部存取之被動電子電路元件。在一些具體實例中，被動電子電路包括電容電路元件或電阻電路元件。在一些具體實例中，接合結構進一步包括自偵測電路延伸至阻斷元件之接觸襯墊的垂直互連件。在一些具體實例中，阻斷元件直接接合至半導體元件之與主動側相對的背側，接合結構進一步包括自半導體元件之主動側處或附近之接觸襯墊延伸至阻斷元件之接觸襯墊的半導體穿孔（through semiconductor via；TSV），該TSV在半導體元件與偵測電路之間提供電連通。在一些具體實例中，阻斷元件之接觸襯墊直接接合至半導體元件之主動側處的接觸襯墊。在一些具體實例中，至少一個光學阻斷層中之阻斷層進一步包括光學濾光器。
本文中揭示一種接合結構，其包括：半導體元件，其包括主動電路系統；及阻斷元件，其在沿著接合界面無黏著劑之情況下直接接合至半導體元件，該阻斷元件包括第一阻斷層及安置於第一阻斷層上方之第二阻斷層，第一阻斷層具有第一阻斷圖案，且第二阻斷層具有至少部分地不與第一阻斷圖案重疊之第二阻斷圖案。在一些具體實例中，在阻斷元件之俯視圖中，第一阻斷圖案及第二阻斷圖案協作以抑制主動電路系統之光學讀取。在一些具體實例中，阻斷圖案包括一或多種導電材料。在一些具體實例中，一或多種導電材料包括銅。在一些具體實例中，圖案化阻斷材料包括阻擋在700 nm至1 mm之範圍內的波長下之光的材料。在一些具體實例中，圖案化阻斷材料包括阻擋在800 nm至2500 nm之範圍內的波長下之光的材料。在一些具體實例中，圖案化阻斷材料對紅外線（IR）或近紅外線（NIR）光中之至少一者為不透明的。在一些具體實例中，半導體元件進一步包括接合層，且其中阻斷元件進一步包括直接接合至半導體元件之接合層的接合層。在一些具體實例中，半導體元件之接合層包括安置於非導電層中之複數個接觸襯墊，且其中阻斷元件之接合層包括安置於直接接合至半導體元件之接觸襯墊之非導電層中的複數個接觸襯墊。在一些具體實例中，第一阻斷層進一步包括配置以偵測第一阻斷層之外部存取的偵測電路。在一些具體實例中，接合結構包括自偵測電路延伸至阻斷元件之接觸襯墊的垂直互連件。在一些具體實例中，阻斷元件直接接合至半導體元件之與主動側相對的背側，接合結構進一步包括自半導體元件之主動側處或附近之接觸襯墊延伸至阻斷元件之接觸襯墊的半導體穿孔（TSV），該TSV在半導體元件與偵測電路之間提供電連通。
本文中揭示一種形成接合結構之方法，該方法包括將半導體元件在無黏著劑之情況下直接接合至阻斷元件，半導體元件包括主動電路系統，且阻斷元件包括安置於主動電路系統上方且抑制主動電路系統之光學讀取的至少一個圖案化光學阻斷層。在一些具體實例中，該方法包括形成阻斷元件，使得複數個光學阻斷層沿著橫向於接合界面之方向彼此間隔開。在一些具體實例中，該方法包括形成阻斷元件，使得複數個光學阻斷層中之各阻斷層包括非導電層及至少部分地嵌入於非導電層中之圖案化不透明材料。在一些具體實例中，該方法包括形成阻斷元件，使得圖案化不透明材料包括沿著一般與接合界面平行之方向延伸的複數個阻隔條帶。在一些具體實例中，該方法包括形成阻斷元件，使得複數個阻隔條帶包括一或多種金屬。在一些具體實例中，該方法進一步包括形成阻斷元件，使得圖案化不透明材料包括阻擋在700 nm至1 mm之範圍內的波長下之光的材料。在一些具體實例中，該方法包括形成阻斷元件，使得圖案化不透明材料包括阻擋在800 nm至2500 nm之範圍內的波長下之光的材料。
在一些具體實例中，該方法包括：形成阻斷元件以包括接合層；形成半導體元件以包括接合層；及將阻斷元件之接合層接合至半導體元件之接合層。在一些具體實例中，該方法包括形成阻斷元件，使得阻斷元件之接合層經金屬化以匹配半導體元件之金屬化圖案。在一些具體實例中，該方法包括形成阻斷元件，使得阻斷元件之結合層包括安置於非導電層中之複數個接觸襯墊，這些接觸襯墊配置以反映半導體元件之結合層的複數個接觸襯墊。在一些具體實例中，該方法包括形成阻斷元件，使得複數個光學阻斷層中之第一阻斷層包括配置以偵測第一阻斷層之外部存取的偵測電路。在一些具體實例中，該方法包括形成阻斷元件以包括自偵測電路延伸至阻斷元件之接觸襯墊的垂直互連件。在一些具體實例中，該方法包括將阻斷元件直接接合至半導體元件之與半導體元件之主動側直接相對的背側，其中半導體元件之主動電路系統安置於半導體元件之主動側處或附近，且進一步包括自半導體元件之主動側處或附近之接觸襯墊延伸至阻斷元件之接觸襯墊的半導體穿孔（TSV），該TSV在半導體元件與偵測電路之間提供電連通。
本文中揭示一種接合結構，其包括：半導體元件，其包括主動電路系統；及阻斷元件，其在主動電路系統上方在沿著接合界面而無黏著劑之情況下直接接合至半導體元件，該阻斷元件包括複數個導電層，該複數個導電層包括監測阻斷元件之被動電特性的偵測電路，該偵測電路與主動電路系統電連通。在一些具體實例中，主動電路系統配置以偵測阻斷元件之被動電特性的改變。在一些具體實例中，在偵測到被動電特性之改變時，主動電路系統配置以將警告訊息傳輸至外部系統或使用者。在一些具體實例中，被動電特性包括阻斷元件之電容。在一些具體實例中，複數個導電層包括第一導電層、第二導電層及在第一導電層與第二導電層之間的介電層。在一些具體實例中，阻斷元件直接接合至半導體元件之與半導體元件之前側相對的背側，主動電路系統相比於背側更靠近前側安置。在一些具體實例中，接合結構包括基板穿孔（through substrate via；TSV）以在主動電路系統與偵測電路之間提供電連通。在一些具體實例中，複數個導電層充當抑制主動電路系統之光學讀取的光學阻斷結構。在一些具體實例中，複數個導電層包括第一阻斷圖案及至少部分地不與第一阻斷圖案重疊之第二阻斷圖案。
本文中揭示一種接合結構，其包括：半導體元件，其具有前側及與前側相對之背側，該半導體元件包括相比於背側更靠近前側安置之主動電路系統；及阻斷元件，其在主動電路系統上方在沿著接合界面而無黏著劑之情況下直接接合至半導體元件之背側，該阻斷元件包括監測阻斷元件之被動電特性的偵測電路，該偵測電路與主動電路系統電連通。
如本文中所解釋，第三方（諸如第三方不良行動者）可試圖存取諸如積體裝置晶粒之元件上的安全敏感組件。在一些元件中，安全敏感組件可由網路表及非揮發性記憶體（non-volatile memory；NVM）資料之組合保護。然而，第三方可試圖藉由破壞性及非破壞性技術之組合來侵入安全敏感組件，例如探測及/或延遲元件以暴露或以其他方式獲得對安全敏感組件之存取。在一些情況下，第三方可試圖藉由將電磁（electromagnetic；EM）波脈衝至元件之主動電路系統上，使用缺陷注入技術，採用近紅外線（NIR）雷射觸發或電路之聚焦離子束（focused ion beam；FIB）修改、化學蝕刻技術及其他物理、化學及/或電磁侵入工具以及甚至反向工程改造來侵入安全敏感組件。此等技術可用於實體地存取微型裝置之敏感電路（諸如積體電路）以直接讀取經加密資訊，在外部觸發電路以釋放以其他方式加密之資訊，理解製造過程，或甚至萃取足夠資訊以能夠最終複製敏感設計。舉例而言，在一些情況下，駭客可試圖存取加密密鑰，該加密密鑰可儲存於電路設計、記憶體或兩者之組合中。技術亦可用於藉由基於缺陷注入輸入分析所得輸出而間接讀取敏感資訊，且經由遞歸分析判定加密密鑰或資料內容。在結構上保護諸如積體裝置晶粒或晶片之元件上之安全敏感組件具有挑戰性。
因此，為包括安全敏感組件之元件（諸如半導體積體裝置晶粒）提供經改良安全性為重要的。本文中所揭示之各種具體實例係關於一種接合結構，其包括接合至第二半導體元件之第一半導體元件。第二半導體元件可包含保護或阻斷元件，該保護或阻斷元件包括安置於第一半導體元件之主動電路系統上方且經配置以抑制主動電路系統之光學詢答或光學存取的至少一個（例如，複數個）圖案化阻斷層。
圖1說明使用近紅外線（NIR）光學探針126使半導體元件100成像至例如半導體元件100之探針敏感電路系統的習知方法。如圖1中所展示，光學探測技術可用於存取半導體元件100之主動電路系統116。光學探測技術可使得攻擊者能夠重新建構敏感電路系統，從而損害敏感電路系統之機密性及安全性。光學探測技術可用於自半導體元件100之背側112存取主動電路系統116，此係因為與半導體元件100之前側114不同，來自背側之光學探針126未被任何佈線或金屬化物阻擋。光學探針126包括雷射源122、光束分光器120、偵測器124及物鏡118。雷射源122可產生雷射束且將其引導至光束分光器120，該光束分光器120可將光束分成經由物鏡118引導至半導體元件100之第一分量及經引導至鏡面128及偵測器124之第二分量。背側光學入侵技術亦可用於監測電路之活動，從而收集位元流資訊以擷取加密密鑰且損害經加密資訊。
因此，防止光學入侵對確保含有安全敏感組件之半導體元件的安全性為重要的。習知技術可包括用阻隔外殼封裝半導體元件100。然而，習知封裝可能易受研磨、化學蝕刻及相對不複雜的其他移除過程影響，從而使敏感電路系統暴露且易受光學探測影響。因此可能需要包括藉由將保護或阻隔元件直接接合至半導體元件100而防止光學入侵。半導體元件100，諸如積體裝置晶粒或晶片可安裝或堆疊於其他元件上。舉例而言，半導體元件100可安裝至載體，諸如封裝基板、***件、經重組晶圓或元件等。作為另一實例，半導體元件100可堆疊於另一半導體元件100之頂部上，例如，第一積體裝置晶粒可堆疊於第二積體裝置晶粒上。在一些配置中，基板穿孔（TSV）可垂直地延伸穿過半導體元件100之厚度，以經由半導體元件100傳送電信號，例如，自半導體元件100之第一表面至半導體元件100之第二相對表面。本揭示案之具體實例係針對包括保護晶片之接合結構，這些保護晶片包含直接結合至主動晶片之阻斷層，這些主動晶片可包含安全敏感電路系統或電路元件。
圖2A至圖2B說明包含至少一個阻斷層之保護晶片300（在本文中亦稱為阻斷晶片）的側視截面圖。在圖2A至圖2B之具體實例中，根據各種具體實例，至少一個阻斷層包含複數個堆疊式阻隔（例如，光阻擋）層（圖2A中所展示之層L1 101至L4 104，及圖2B中所展示之層L1 105至L3 107）。用於半導體行業外部之光學阻隔的習知技術可典型地包含固體薄片或金屬層或包圍敏感電路之其他阻隔材料。然而，單個阻隔層可能不適合併入至半導體元件中，尤其歸因於阻隔材料及半導體材料之不同熱機械性質。舉例而言，若單個金屬覆蓋層（諸如銅）包括於半導體元件中，則較大連續金屬薄片在高溫下處理時可誘發熱機械應力。因此，在各種過程中，特定層內之典型互補金屬氧化物半導體（complementary metal-oxide semiconductor；CMOS）之最大金屬覆蓋率可在層之總面積的15%至45%範圍內、20%至40%範圍內、22%至35%範圍內，或25%至33%範圍內，以便防止材料之間的破壞性熱機械應力。
為了減小熱機械應力同時提供較大阻斷，多個層可安置於保護或阻斷元件（例如，保護晶片300）之阻隔結構中。圖2A展示由具有各層之部分金屬化物的半導體元件之四個層形成之實例半導體元件300的橫截面。所展示之層可包含複數個（例如，四個）圖案化後段製程層，例如阻隔層L1至L4（101、102、103及104），其中各層L1至L4包括非導電材料110（諸如介電材料，如氧化矽或氮化矽）及阻隔（例如，金屬、不透明）條帶108之圖案或形成於該層中之其他形狀。在阻擋入射光束之各種具體實例中，條帶108可包含導電材料，諸如銅或任何其他合適金屬。
因此，阻隔材料（例如，不透明條帶108）可包含阻擋光（或大部分光）透射穿過阻斷晶片300之材料。在利用阻隔條帶之具體實例中，阻隔材料可包含對在入射光束之波長下的光不透明（例如，吸收或反射該光）之材料。舉例而言，在圖2A之所說明具體實例中，阻隔條帶108包含不透明材料，諸如金屬（例如，在一些具體實例中為銅）。在其他具體實例中，阻隔材料可包含阻擋或實質上阻擋在入射光束之波長下的光之透射的其他類型之材料。舉例而言，在其他具體實例中，圖案化阻隔材料可包含一或多個濾光層，其透射在一或多個第一波長下之至少一些光且阻擋在一或多個第二波長下之至少一些光（例如，藉助於吸收及/或干擾）。因此，各種阻斷光學材料可使用不透明材料或過濾在各種波長下之光的材料來阻擋（或實質上阻擋）光。另外或替代地，在一些具體實例中，阻斷光學材料可包含以其他方式阻擋光之光學材料。舉例而言，在此類具體實例中，阻斷材料可改變入射或出射光束之方向（例如折射）、聚焦或散焦（例如透鏡）光束、散射光束、漫射光束、繞射光束（例如光柵）、相位/波長偏移光束等。因此，本文中所描述之光學阻斷材料係指阻擋或修改在試圖侵入敏感電路系統時所利用之入射光的光阻擋或光修改材料。阻斷材料中之一些可包括已經歷粗糙化之材料以便實現上述所需效果。如本文中在不透明阻隔條帶108之上下文中所解釋，阻斷材料層可經圖案化以便產生抑制主動電路系統之光學讀取的至少一個光學阻斷層（例如，複數個阻斷層）。
在圖2A之實例中，阻隔條帶108可一般平行於保護元件300之接合表面而配置，且可彼此平行地延伸。在一些具體實例中，條帶108可延伸跨越晶片300之大部分寬度，例如，實質上完全跨越晶片300之寬度，如自俯視平面圖所見。如本文中所使用，圖案化不透明材料包含單個阻隔層（例如，101至104中之一者）之一或多個阻隔條帶108。在一些具體實例中，如本文中所解釋，阻隔層之圖案化不透明材料包括由材料製成之阻隔條帶108，該材料阻隔（例如，其阻擋）在400 nm至1 mm範圍內之光的至少90%、在800至2500 nm範圍內之光的至少90%，例如近紅外線（NIR）光之至少90%。在各種具體實例中，阻隔層101至104之圖案化不透明材料可阻擋在400 nm至1 mm範圍內之光的至少95%或至少99%、在800至2500 nm範圍內之光的至少90%，例如近紅外線（NIR）光之至少90%。另外或替代地，圖案化不透明材料可阻擋紅外線（IR）光或紫外線（ultraviolet；UV）光之至少90%、至少95%或至少99%。在利用包含阻隔層之光學阻斷材料的此類具體實例中，材料可包含不透明層（例如，金屬條帶108）、一或多個濾光層或任何其他光阻擋層。
如上文所解釋，在其他具體實例中，光學阻斷材料可包含其他類型之光修改材料，諸如折射、反射、散射、漫射、繞射、相移等具有在400 nm至1 mm、800 nm至2500 nm範圍內之波長的光、近紅外線（NIR）光、紅外線光（IR）或UV光的至少90%、至少95%或至少99%之材料。在利用非阻隔阻斷材料之具體實例中，入射光中之至少一些可穿過阻斷元件300，照射於主動電路系統116上，且經由阻斷元件300反射回去。然而，非阻隔阻斷材料可與反射光相互作用以便修改光之振幅及/或相位，其可抑制光學探針對主動電路系統之光學讀取。
在圖2A之所說明阻隔實例中，層101至104（或層102至104）中之條帶108的阻隔圖案可協作以形成光學阻斷結構以實質上或完全阻擋用於探測下伏主動晶片310內之主動電路系統的光束。在一些具體實例中，舉例而言，阻隔圖案可阻擋入射於阻隔（例如，不透明）條帶108上之光的90%至100%或95%至100%。舉例而言，條帶108可經選擇為對用於光學探針中之光（諸如NIR光）不透明。當以本文中所描述之至少部分非重疊方式提供時，阻隔層可實質上阻擋來自探測技術之光。因此，複數個阻隔或不透明條帶108可經配置以使得當自俯視平面圖觀察時，條帶協作以形成抑制（例如，實質上防止）光照射於敏感電路系統上且因此抑制主動電路系統之光學讀取的光學阻斷結構。因此，個別阻隔層中之各者（例如，101至104中之一者）僅為部分阻斷的。舉例而言，阻隔層101本身可僅阻擋入射光之20%至40%。然而，組合此等層（例如圖2A至圖2B）以形成阻擋或抑制大部分或全部入射光且對於光學***不透明之實質上完全阻隔元件。如圖2A中所展示，完全阻塞（例如阻隔）或實質上完全阻塞（例如阻隔）可以各層之總面積之大致25%的最大每層金屬覆蓋率來實現。因此，在此配置中，四（4）個層可設置於彼此之頂部，其中光學阻隔（例如，不透明）條帶108交錯，使得自俯視圖，不透明條帶108完全或實質上完全覆蓋下伏主動晶片之至少敏感電路系統。在一些具體實例中，如自俯視圖所見，不透明條帶108可協作以完全或實質上完全覆蓋下伏晶片之整個主動表面或下伏晶片或晶粒之整個上部表面。在其他具體實例中，如自俯視圖所見，不透明條帶108可協作以完全或實質上完全覆蓋下伏晶片之主動電路系統的敏感部分。
較少層可用於實現具有較大金屬覆蓋度之相同程度之阻隔。除非另外指出，否則圖2B之組件可與圖2A之相似編號組件相同或大致類似。舉例而言，圖2B說明由三個層形成之實例半導體元件300的橫截面，其中各層之金屬化物可覆蓋層表面之至多33%。所展示之層可包含複數個（例如，3個）圖案化後段製程層L1至L3（105、106及107），其中各層L1至L3包括非導電材料110（諸如介電材料，如氧化矽或氮化矽）及阻隔（例如，金屬、不透明）條帶108之圖案或形成於該層中之協作以形成圖案化光學阻斷材料的其他形狀。如下文更詳細地論述，金屬化物之圖案化亦可用於實現敏感區域之阻隔，同時限制阻隔元件101至104之總體金屬化。在一些具體實例中，條帶108之阻隔材料可為金屬，諸如銅。在其他具體實例中，可使用不同阻隔或阻斷材料。在一些具體實例中，如上文所解釋，例如，此等材料可經選擇以阻隔（例如，為不透明或反射性的）或以其他方式阻斷具有在400 nm至1 mm範圍內之波長的光（例如，經選擇以折射、散射、漫射、相移等至少90%、至少95%或至少99%）。在各種具體實例中，材料可經選擇以阻斷具有在800 nm至2500 nm範圍內之波長的光（例如，其阻擋、折射、反射、散射、漫射、相移等至少90%、至少95%或至少99%）。在各種具體實例中，材料可經選擇以阻斷近紅外線（NIR）光、紅外線光或UV光。
圖3描繪包含層202及204之光學阻斷半導體元件300之說明性具體實例的俯視圖。如圖3中所展示，各層202、204表面可部分地與包含阻隔條帶208之阻斷層金屬化以提供光學阻隔障壁。各層可進一步根據不同圖案經金屬化。說明性地，分離層202、204中之至少部分非重疊金屬化圖案可配置以使得當自俯視圖堆疊及查看時，這些層協作以形成重疊（或實質上重疊）阻隔障壁，如上文所見。舉例而言，元件300展示疊加有金屬化圖案208之層202及層204的俯視圖。以此方式，多個部分金屬化層可形成於提供比可用單個層實現的更大阻隔的單個保護半導體元件300中。所屬技術領域中具有通常知識者應理解，圖3中所展示之保護晶片300僅為說明性的，且其他具體實例可具有超過兩（2）個層。另外，其他具體實例可採用不同金屬化圖案208以實現阻隔。舉例而言，可使用層202、204之其他互補圖案，其限制條件為當自俯視圖查看時，層202、204之互補圖案實質上阻隔下伏主動電路系統之至少敏感部分。在另其他具體實例（例如，利用非阻隔阻斷材料之具體實例）中，可在一個層中圖案化阻斷材料。舉例而言，在散射、繞射或漫射光之具體實例中，阻斷層可經圖案化以使得至少一些光可穿過阻斷元件300，自主動晶片310反射或散射，且藉助於來自圖案化阻斷層之干擾來吸收或抵消。光學阻塞材料之額外實例可見於作為美國專利公開案第US 2020/0328162號公佈之美國專利申請案第16/844932號中（包括至少在其段落[0030]、[0036]、[0051]及[0066]至[0067]中），其全部內容以全文引用之方式且出於所有目的併入本文中。
此外，在一些具體實例中，一或多個阻斷層（例如，阻隔結構之金屬化圖案208）可為不規則的，或僅覆蓋晶片206之區域的部分。舉例而言，主動晶片可具有僅覆蓋晶片之區域之一部分的敏感電路系統。為了改良成本及效能特性，保護晶片300可配置以僅阻斷（例如，阻隔）主動電路系統之敏感部分，且並不阻斷（例如，阻隔或阻擋）不包括電路系統或包括非敏感電路系統的晶片之其他部分。此外，在一些具體實例中，完全阻斷或阻隔可能對破壞光學探針攻擊不必要。在此等具體實例中，保護晶片300之阻斷層（例如，阻隔層202、204）可配置以提供經接合主動晶片之敏感區域的部分阻斷或阻隔。舉例而言，使用僅部分阻隔之主動晶片可接合至包含藉由較低精確度、較低成本製程圖案化之重疊阻隔層202、204的保護晶片300。較低精確度可因此導致部分阻隔之區域，足以以每晶片較便宜之成本在主動晶片之敏感區域上方提供所需保護。舉例而言，阻隔層可配置以在敏感電路區域之50%至75%範圍內、75%至95%範圍內或95%至100%範圍內，或在一些具體實例中，在晶片310之總體主動區域之50%至75%範圍內、75%至95%範圍內或95%至100%範圍內的主動晶片之區域上方提供所需保護。
圖4A描繪在直接接合之前保護晶片300與主動晶片310在接合界面315上之主動側接合。除非另外指出，否則圖4A之結構的組件及功能性可與圖2A至圖3之組件相同或大致類似。如上文所描述，非接合保護結構可能易於經由各種移除技術（諸如研磨或蝕刻）移除。因此，可能需要直接接合保護晶片300與主動晶片310以形成接合結構。在一些具體實例中，接合界面315可包含保護晶片300之接合層340A與主動晶片310之接合層340B之間的接合。在一些具體實例中，直接接合可包含非導電非黏著劑接合，其中元件（例如，保護晶片300及主動晶片310）之非導電場區341A、341B（例如，介電材料）彼此直接接合。在其他具體實例（諸如，圖4A中所展示之具體實例）中，直接接合可包含混合接合，其中主動晶片310之接觸襯墊350B直接接合至保護晶片300之對應接觸襯墊350A，且其中主動晶片310之非導電區（例如，非導電場區341B）直接接合至保護晶片300之對應非導電區（例如，非導電場區341A）。如圖4A中所展示，各晶片300、310之接合層340A、340B可包含安置於諸如介電層（例如，氧化矽、氮化矽、氧氮化矽等）之非導電場區341A、341B中的複數個接觸襯墊350A、350B。在一些具體實例中，場區341A、341B可包含與非導電層305相同之材料。在其他具體實例中，場區341A、341B可包含與非導電層304不同之材料。接觸襯墊350A、350B可包含導電材料，例如用於直接混合接合之諸如銅製備的金屬。在此等具體實例中，保護晶片300之接觸襯墊350A可配置以反映及/或對應於主動晶片310之接觸襯墊350B。襯墊可在保護晶片與主動晶片之間提供電及/或機械連接。如本文中所使用，襯墊可包含基板穿孔（TSV）330或垂直互連件360（例如，標記為襯墊350A）或至少部分地嵌入於場區中之離散襯墊（例如，標記為襯墊350B）的暴露末端。
如圖4A中所展示，保護晶片可包含多個阻隔層301至304，此處展示為L1至L4。各阻隔層301至304可包含非導電材料305以及導電阻隔材料306。在一些具體實例中，阻隔材料306可以條帶或圖案配置以提供主動晶片310與各層之部分阻隔。舉例而言，如圖4A中所展示，阻隔層301至304可經圖案化以提供如上文所解釋之組合阻隔效果。如上文所解釋，在其他具體實例中，其他類型之圖案化光學阻斷材料可用於層301至304。
如上文所指出，接合結構可經歷侵入性篡改。舉例而言，聚焦離子束（FIB）技術可用於剝蝕晶片之保護層。此等技術可因此使得攻擊者能夠自保護晶片300移除阻隔材料以暴露主動晶片310之主動電路系統以用於進一步光學探測。因此可能需要偵測保護晶片300之剝蝕。在一些具體實例中，保護晶片之接合層340A的接觸襯墊350A可藉由垂直互連件360進一步連接至保護晶片300之一或多個阻隔層302至304。同樣地，主動晶片310之接合層340B的接觸襯墊350B可經由導電跡線（圖中未示）連接至主動晶片310之主動電路系統116。藉由將保護晶片300之接觸襯墊350A接合至主動晶片之對應接觸襯墊350B，在一些具體實例中，接合結構可因此在主動晶片310之主動電路系統與保護晶片300之一或多個阻隔層301至304、L1至L4之間具有電連接。在本文中所揭示之具體實例中之各者中，一或多個阻隔層可包括接合層340A，使得阻隔層301可與至少接合層340A相同或可包括至少接合層340A。在一些具體實例中，接合層340A可經圖案化以輔助阻隔（或以其他方式光學阻斷），而在其他具體實例中，接合層340A可能並不實質上促成阻隔，而層302至304、L2至L4協作以阻隔，例如以阻擋照射光與下伏敏感電路系統相互作用。
在所說明之具體實例中，包含四個阻隔層301至304、L1至L4之保護晶片300可具有在最頂部阻隔層304 L4與接合層340A之接觸襯墊350A之間提供電連接的垂直互連件360。在此等具體實例中，主動晶片310可配置以經由保護晶片300及主動晶片310之一或多個層之間的電連接來監測保護晶片300之一或多個屬性。在一些具體實例中，複數個光學阻隔層301至304安置於接合界面315上方且沿著橫向於接合界面315之方向彼此間隔開。
舉例而言，在一些具體實例中，主動晶片310可配置以量測一或多個層301至304、層301至304之一部分或保護晶片300之層內的條帶306之被動電特性（例如電容）。在其他具體實例中，主動晶片310可配置以量測層301至304、層301至304之一部分或保護晶片300之層301至304內的元件306之電阻。在此等具體實例中，可藉由量測保護晶片300之屬性的改變（例如，藉由量測阻隔層301至304、阻隔層301至304之一部分或主動電路系統所連接之阻隔層301至304內的元件306中之電阻及/或電容及/或阻抗的改變）來偵測剝蝕侵入技術。舉例而言，FIB探針可用於剝蝕電連接至主動晶片310之保護晶片300的阻隔層301至304之一部分。作為實例，層304內之金屬化物可充當電容電路之第一端子，層302內之金屬化物可充當電容電路之第二端子，且層303中之介入介電材料305可充當電容電路之電介質。主動晶片310可偵測由剝蝕阻隔層301至304之金屬化物引起的保護晶片300之電容（或在其他具體實例中，電阻）的改變。在此等具體實例中，主動晶片310可配置以在偵測到剝蝕時停用敏感電路系統之操作及/或將警告訊息傳輸至外部系統或使用者。在一些具體實例中，阻隔元件之兩個或更多個鄰近層可不在其間具有電連接。舉例而言，保護晶片300可具有藉由垂直互連件360連接至接合層340A之一或多個接觸襯墊350A的第一阻隔層（例如層304），及不電連接至接合層350A或第一阻隔層（例如，其充當電容電路之介入電介質）的第二阻隔層303。在第二阻隔層303位於接合層340A與第一阻隔層304之間的一些具體實例中，第一阻隔層304可藉由充當旁路通孔之垂直互連件360連接至接合層，該垂直互連件360跳過第二阻隔層303且連接至層304作為電容電路之端子。在一些具體實例中，主動晶片310可連續地量測保護晶片300之屬性。在其他具體實例中，主動晶片310可週期性地量測保護晶片300之屬性。在一些具體實例中，主動晶片310可配置以偵測保護性晶片300之屬性隨時間推移的相對改變（例如，電容之改變）。在其他具體實例中，主動晶片310可配置以將保護晶片300之屬性與預定基線進行比較。因此，阻隔層301至304中之一或多者可充當配置以偵測一或多個阻隔層301至304之外部存取的偵測電路。偵測電路之額外實例可見於美國專利第號11,385,278中，其全部內容以全文引用之方式且出於所有目的併入本文中。
在圖4A之具體實例中，保護晶片300可接合至主動晶片310之主動（例如前）側370，其中接觸襯墊350A至350B在接合界面315處或附近電連接至主動電路系統。在所說明之具體實例中，保護晶片300展示為覆蓋其所接合之主動晶片310的整個或實質上整個表面。在此類具體實例中，保護晶片300可覆蓋主動晶片310之總體主動區域的至少10%、至少90%或至少95%。舉例而言，保護晶片300可覆蓋在主動晶片310之總體主動區域的10%與100%之間，或在主動晶片310之總體主動區域的90%與99%之間。如上文所解釋，在其他具體實例中，保護晶片300可僅覆蓋主動晶片310之區域的一部分，使得保護晶片300僅覆蓋主動晶片310之敏感電路系統，或僅覆蓋敏感電路系統之一部分。在一些具體實例中，敏感電路系統可位於主動晶片310之一或多個敏感區域中，且保護晶片300覆蓋此等區域中之各者的大部分或全部。在一些具體實例中，保護晶片300可覆蓋一或多個敏感區域中之各者的一部分，使得覆蓋各敏感區域之1%至25%。在一些具體實例中，保護晶片300可覆蓋各敏感區域之最多20%。因此，保護晶片300之阻隔條帶306不必彼此側向地連續。此外，一個層之阻隔條帶306可但不必與另一層之阻隔條帶306重疊。在本文中所描繪之一些具體實例中（例如圖2B），第一層及第二層中之各者的阻隔圖案可至少部分地非重疊。
圖4B描繪在主動晶片310之背側372上直接接合至主動晶片310的保護晶片300。主動電路系統116可相比於晶片310之背側372更接近前側370安置。如圖4B中所展示，保護晶片300與主動晶片310之背側372之間的接合界面315可能不含有任何接觸襯墊。在其他具體實例中，保護晶片300及主動晶片310之接合層340A、340B可包括接觸襯墊。此外，在一些具體實例中，接觸襯墊350A、350B可在主動晶片310之主動電路系統116與保護晶片300之一或多個阻隔層301至304之間提供電連接，以監測阻隔層301至304之電學特性以偵測諸如FIB攻擊之入侵，如上文所描述。在所說明之具體實例中，舉例而言，一或多個基板穿孔（TSV）330可將在主動晶片310之前部主動側處之接觸襯墊350B連接至保護晶片300之對應接觸襯墊350A。保護晶片300之垂直互連件（參見圖4A）可使保護晶片300之接觸襯墊350A與一或多個阻隔層L1至L4（301至304）中之金屬材料306中的一或多者連接。又其他具體實例可包括在主動晶片310之主動側及被動側上直接接合至主動晶片310的多個保護晶片300。在此等具體實例中，保護晶片300可提供對主動晶片310之兩側之光學探測的保護。
圖5A展示跨越接合界面315直接接合至主動晶片310之主動側370之保護晶片300的說明性具體實例，其中保護晶片300進一步包含併有光學濾光器元件之光學濾光器層420。為了增加分析敏感晶片之成本，可能需要提供誤導性或混淆資料至攻擊者以便減緩分析過程。代替阻擋光學信號或除了阻擋光學信號以外，變更這些信號因此可為有益的。在一些具體實例中，光學濾光器元件可配置以誘發入射線中之相移。在此等具體實例中，光學濾光器元件（其可包含圖案化濾光器元件）可因此產生正干擾或負干擾以破壞攻擊者之信號。在一些具體實例中，光學濾光器元件可包含金屬化物層。在一些具體實例中，光學濾光器可包含折射濾光器。在其他具體實例中，光學材料可包含適合於過濾、折射及/或繞射光之其他材料及結構。在一些具體實例中，光學濾光器元件可在保護晶片300內包含超過一個層。
圖5B展示跨越接合界面315直接接合至主動晶片310之主動側之保護晶片300的說明性具體實例，其中保護晶片300進一步包含與嵌入式隨機反射圖案組合以形成反射濾光器元件457的光學濾光器層420。如圖5B中所展示，反射濾光器元件457可用於變更來自雷射探針之光學信號。在此等具體實例中，入射線455經反射456遠離探針，從而變更所接收光之視在強度。此可例如導致NIR探針報告電路之經探測區域之密度的不準確讀取。
返回至圖5A，在一些具體實例中，光學濾光器元件420可包含保護晶片300之單個層。在此等具體實例中，光學濾光器元件420可接合至進一步包含一或多個阻隔層301至303及接合層340A、340B之保護晶片300，其中層301可為接合層。在其他具體實例中，多個光學濾光器層420及/或阻隔層301至303可組合於保護晶片300中。此外，單個光學濾光器元件可包含多個層。舉例而言，單個光學濾光器元件可包含配置以充當菲涅爾透鏡（Fresnel lens）之單個層或多個層。在一些具體實例中，光學濾光器元件可僅覆蓋主動晶片310之敏感區域。在其他具體實例中，光學濾光器元件可配置以覆蓋主動晶片310之整個區域。
儘管本文中之所說明具體實例（例如，圖1至圖5）展示直接接合之阻斷及主動晶片（例如，300及310），但在其他具體實例中，阻斷元件300可藉由黏著劑（諸如，焊料、非導電膏等）接合至主動晶片310。此外，在一些具體實例中，阻斷元件300可不含任何主動電路系統（例如，不含電晶體）。 直接接合方法及直接接合結構之實例
本文中所揭示之各種具體實例係關於兩個元件（例如，元件300、310）可在無介入黏著劑之情況下彼此直接接合的直接接合結構。兩個或更多個半導體元件（諸如，積體裝置晶粒、晶圓等）可堆疊於彼此上或接合至彼此以形成接合結構。一個元件之導電接觸襯墊可電連接至另一元件之對應導電接觸襯墊（例如，接觸襯墊350A、350B）。任何合適數目個元件可堆疊於接合結構中。
在一些具體實例中，元件在無黏著劑之情況下彼此直接接合。在各種具體實例中，第一元件（例如，保護或阻隔元件）之非導電或介電材料可在無黏著劑之情況下直接接合至第二元件（例如，主動晶片）之對應非導電或介電場區（例如，341A、341B）。非導電材料可稱為第一元件之非導電接合區或接合層（例如，340A、340B）。在一些具體實例中，第一元件之非導電材料可使用電介質對電介質接合技術直接接合至第二元件之對應非導電材料。舉例而言，電介質對電介質接合可使用直接接合技術在無黏著劑之情況下形成，這些直接接合技術至少揭示於美國專利第9,564,414號、第9,391,143號及第10,434,749號中，其中之各者的全部內容以全文引用之方式且出於所有目的併入本文中。
在各種具體實例中，混合式直接接合可在無介入黏著劑之情況下形成。舉例而言，電介質接合表面可經拋光至高度平滑度。這些接合表面可經清潔且暴露於電漿及/或蝕刻劑以活化這些表面。在一些具體實例中，表面可在活化之後或在活化期間（例如，在電漿及/或蝕刻製程期間）用某種物質終止。在不受理論限制之情況下，在一些具體實例中，活化製程可經執行以破壞接合表面處之化學鍵，且終止製程可在接合表面處提供在直接接合期間改良接合能量之額外化學物質。在一些具體實例中，活化及終止提供於同一步驟中，例如，用以活化且終止表面之電漿或濕式蝕刻劑。在其他具體實例中，接合表面可在單獨處理中終止，以提供用於直接接合之額外物質。在各種具體實例中，終止物質可包含氮。此外，在一些具體實例中，接合表面可暴露於氟。舉例而言，在層及/或接合界面附近可存在一或多個氟峰值。因此，在直接接合結構中，兩種介電材料之間的接合界面（例如315）可包含在接合界面處具有較高氮含量及/或氟峰值之極平滑界面。活化及/或終止處理之額外實例可見於美國專利第9,564,414號、第9,391,143號及第10,434,749號中，其中之各者的全部內容以全文引用之方式且出於所有目的併入本文中。
在各種具體實例中，第一元件之導電接觸襯墊亦可直接接合至第二元件之對應導電接觸襯墊。舉例而言，混合接合技術可用於沿著包括如上文所描述製備之共價直接接合電介質對電介質表面的接合界面提供導體對導體直接接合。在各種具體實例中，可使用至少在美國專利第9,716,033號及第9,852,988號中所揭示之直接接合技術形成導體對導體（例如，接觸襯墊對接觸襯墊）直接接合及電介質對電介質混合接合，這些專利中之各者的全部內容以全文引用之方式且出於所有目的併入本文中。
舉例而言，電介質接合表面可在無如上文所解釋之介入黏著劑之情況下製備且彼此直接接合。導電接觸襯墊（其可由非導電介電場區包圍）亦可在無介入黏著劑之情況下彼此直接接合。在一些具體實例中，各別接觸襯墊可凹入至介電場或非導電接合區之外（例如，上）表面下方，例如凹入小於30 nm、小於20 nm、小於15 nm或小於10 nm，例如凹入在2 nm至20 nm範圍內或在4 nm至10 nm範圍內。在一些具體實例中，非導電接合區可在室溫下在無黏著劑之情況下彼此直接接合，且隨後，可使接合結構退火。在退火時，接觸襯墊可膨脹且彼此接觸以形成金屬對金屬直接結合。有利地，可購自San Jose, CA之Xperi的混合接合技術（諸如，Direct Bond Interconnect或DBI®）之使用可實現跨越直接接合界面連接之高密度襯墊（例如，規則陣列之小間距或精細間距）。在一些具體實例中，接合襯墊或嵌入於接合元件中之一者的接合表面中之導電跡線的間距可小於40微米，或小於10微米，或甚至小於2微米。對於一些應用，接合襯墊之間距與接合襯墊之尺寸中之一者的比率小於5，或小於3，且有時合乎需要地小於2。在其他應用中，嵌入於接合元件中之一者的接合表面中之導電跡線的寬度可在0.3至3微米之間的範圍內。在各種具體實例中，接觸襯墊及/或跡線可包含銅，但其他金屬可為合適的。
因此，在直接接合製程中，第一元件可在無介入黏著劑之情況下直接接合至第二元件。在一些配置中，第一元件可包含單粒化元件，諸如單粒化積體裝置晶粒或單粒化保護或阻隔元件。在其他配置中，第一元件可包含載體或基板（例如，晶圓），該載體或基板包括在經單粒化時形成複數個積體裝置晶粒之複數（例如，數十、數百或更多）個裝置區。類似地，第二元件可包含單粒化元件，諸如單粒化積體裝置晶粒。在其他配置中，第二元件可包含載體或基板（例如，晶圓）。
如本文中所解釋，第一元件及第二元件可在無黏著劑之情況下彼此直接接合，其不同於沈積製程。在一個應用中，接合結構中之第一元件之寬度可類似於第二元件之寬度。在一些其他具體實例中，接合結構中之第一元件之寬度可不同於第二元件之寬度。接合結構中之較大元件之寬度或面積可比較小元件之寬度或面積大至少10%。第一元件及第二元件可因此包含非沈積元件。此外，不同於沈積層，直接接合結構可包括沿著奈米孔存在於其中之接合界面的缺陷區。奈米孔可歸因於接合表面之活化（例如，暴露於電漿）而形成。如上文所解釋，接合界面可包括來自活化及/或最後化學處理製程之材料的濃度。舉例而言，在利用氮電漿進行活化之具體實例中，氮峰值可形成於接合界面處。在利用氧電漿進行活化之具體實例中，氧峰值可形成於接合界面處。在一些具體實例中，接合界面可包含氮氧化矽、氧碳氮化矽或碳氮化矽。如本文中所解釋，直接鍵可包含共價鍵，其強於凡得瓦（van Der Waals）鍵。接合層亦可包含經平坦化至高度平滑度之經拋光表面。
在各種具體實例中，接觸襯墊之間的金屬對金屬接合可經結合以使得銅晶粒跨越接合界面生長至彼此中。在一些具體實例中，銅可具有沿晶面定向之晶粒以用於改良接合界面上之銅擴散。接合界面可實質上完全延伸至接合接觸襯墊之至少一部分，使得在接合接觸襯墊處或附近之非導電接合區之間實質上不存在間隙。在一些具體實例中，障壁層可設置於接觸襯墊（例如，其可包括銅）下方。然而，在其他具體實例中，在接觸襯墊下方可能不存在障壁層，例如，如US 2019/0096741中所描述，其以全文引用之方式且出於所有目的併入本文中。
除非上下文另外明確地要求，否則在整個說明書及申請專利範圍中，詞「包含（comprise/comprising）」、「包括（include/including）」及類似者應以包括性意義解釋，而非排他性或窮盡性意義解釋；換言之，以「包括但不限於」之意義來解釋。如本文中一般所使用之詞「耦接」係指可直接連接或藉助於一或多個中間元件連接之兩個或更多個元件。同樣，如本文中一般所使用之詞「連接」係指可直接連接或藉助於一或多個中間元件連接之兩個或更多個元件。另外，當用於本申請案中時，詞「本文中」、「上文」、「下文」及類似意義之詞應指本申請案整體而非本申請案之任何特定部分。此外，如本文中所使用，當第一元件描述為「在」第二元件「上」或「上方」時，第一元件可直接在第二元件上或上方，使得第一元件及第二元件直接接觸，或第一元件可間接在第二元件上或上方，使得一或多個元件在第一元件與第二元件之間介入。在上下文准許之情況下，上文實施方式中使用單數或複數數目之詞亦可分別包括複數或單數數目。涉及兩個或更多個項目清單之詞「或」，該詞涵蓋所有以下該詞之解釋：清單中之項目中之任一者、清單中之所有項目及清單中之項目之任何組合。
此外，除非另外具體地陳述，或使用時以其他方式在上下文內理解，否則本文中所使用之條件性語言（諸如，「能」、「可能」、「可」、「可以」、「例如」、「舉例而言」、「諸如」及類似者）一般意欲表達某些具體實例包括而其他具體實例不包括某些特徵、元件及/或狀態。因此，此條件性語言一般並不意欲暗示特徵、元件及/或狀態無論如何為一或多個具體實例所需的。
雖然已描述某些具體實例，但此等具體實例僅作為實例呈現，且並不意欲限制本揭示案之範疇。實際上，可以多種其他形式體現本文中所描述之新穎設備、方法及系統；此外，在不脫離本揭示案之精神的情況下，可對本文中所描述之方法及系統的形式進行各種省略、替代及改變。舉例而言，雖然以給定配置呈現區塊，但替代具體實例可用不同組件及/或電路拓樸結構執行類似功能性，且一些區塊可被刪除、移動、添加、再分、組合及/或修改。此等區塊中之各者可以多種不同方式實施。上文所描述之各種具體實例之元件及動作的任何合適組合可經組合以提供其他具體實例。隨附申請專利範圍及其等效物意欲涵蓋將屬於本揭示案之範疇及精神內的此類形式或修改。
100:半導體元件 101:層 102:層 103:層 104:層 105:層 106:層 107:層 108:條帶 110:非導電材料 112:背側 114:前側 116:主動電路系統 118:物鏡 120:光束分光器 122:雷射源 124:偵測器 126:光學探針 128:鏡面 202:層 204:層 208:阻隔條帶/金屬化圖案 300:保護晶片/阻斷元件/半導體元件/阻斷晶片/晶片 301:阻隔層 302:阻隔層 303:第二阻隔層 304:第一阻隔層 305:非導電材料 306:導電阻隔材料/元件/條帶/金屬材料 310:主動晶片/晶片 315:接合界面 330:基板穿孔 340A:接合層 340B:接合層 341A:非導電場區 341B:非導電場區 350A:接觸襯墊 350B:接觸襯墊 360:垂直互連件 370:主動側/前側 372:背側 420:光學濾光器層 455:入射線 456:反射 457:反射濾光器元件 L1:層 L2:層 L3:層 L4:層
[圖1]為半導體晶片之近紅外線（NIR）成像的實例說明。
[圖2A]為具有多個阻隔層之保護元件的示意性側視截面圖。
[圖2B]為具有多個阻隔層之保護元件的示意性側視截面圖。
[圖3]為說明阻隔層之疊加之保護元件的示意性俯視截面圖。
[圖4A]為接合至主動晶片之主動側之保護晶片的示意性側視截面圖。
[圖4B]為接合至主動晶片之被動側之保護晶片的示意性側視截面圖。
[圖5A]為併有接合至主動晶片之主動側的光學濾光器層之保護晶片的示意性側視截面圖。
[圖5B]為組合接合至主動晶片之主動側的光學濾光器層及嵌入式隨機反射圖案之保護晶片的示意性側視截面圖。
100:半導體元件
112:背側
114:前側
116:主動電路系統
118:物鏡
120:光束分光器
122:雷射源
124:偵測器
126:光學探針
128:鏡面

Claims (70)

  1. 一種接合結構，其包含： 半導體元件，其包含主動電路系統；及 阻斷元件，其在沿著接合界面在無黏著劑之情況下直接接合至該半導體元件，該阻斷元件包含安置於該主動電路系統上方且抑制該主動電路系統之光學讀取的至少一個圖案化光學阻斷層。
  2. 如請求項1之接合結構，其中該至少一個圖案化光學阻斷層包含複數個光學阻隔層。
  3. 如請求項2之接合結構，其中該複數個光學阻隔層安置於該接合界面上方且沿著橫向於該接合界面之一方向彼此間隔開。
  4. 如請求項2之接合結構，其中該複數個光學阻隔層中之各光學阻隔層包含非導電層及至少部分地嵌入於該非導電層中之圖案化不透明材料。
  5. 如請求項4之接合結構，其中該圖案化不透明材料包含沿著一般與該接合界面平行之方向延伸的複數個阻隔條帶。
  6. 如請求項5之接合結構，其中該複數個阻隔條帶包含一或多種導電材料。
  7. 如請求項6之接合結構，其中該一或多種導電材料包含銅。
  8. 如請求項4至7中任一項之接合結構，其中該圖案化不透明材料包含阻擋在400 nm至1 mm之範圍內的波長下之光的材料。
  9. 如請求項8之接合結構，其中該圖案化不透明材料包含阻擋在800 nm至2500 nm之範圍內的波長下之光的材料。
  10. 如請求項4至9中任一項之接合結構，其中該圖案化不透明材料對紅外線（IR）或近紅外線（NIR）光中之至少一者為不透明的。
  11. 如請求項4至10中任一項之接合結構，其中該複數個光學阻隔層中之第一光學阻隔層包含第一不透明圖案，且該複數個光學阻隔層中之第二光學阻隔層包含至少部分地不與該第一不透明圖案重疊之第二不透明圖案，使得在該阻隔元件之俯視圖中，該第一不透明圖案及該第二不透明圖案比單獨的該第一不透明圖案及該第二不透明圖案阻隔該半導體元件之更大部分。
  12. 如請求項11之接合結構，其中該第一不透明圖案包含第一複數個阻隔條帶，且該第二不透明圖案包含至少部分地不與該第一複數個阻隔條帶重疊之第二複數個阻隔條帶。
  13. 如請求項4至12中任一項之接合結構，其中該阻隔元件進一步包含至少三個光學阻隔層，且其中該圖案化阻隔材料在平行於這些光學阻隔層之平面中阻隔該半導體元件之預定義區域。
  14. 如請求項13之接合結構，其中這些光學阻隔層配置以在該預定義區域上方提供至少75%阻隔。
  15. 如請求項13之接合結構，其中這些光學阻隔層配置以在該預定義區域上方提供至少95%阻隔。
  16. 如請求項13之接合結構，其中該預定義區域包含該第一半導體元件之接合表面的至少75%。
  17. 如請求項13之接合結構，其中該預定義區域包含該第一半導體元件之接合表面的至少95%。
  18. 如請求項4至17中任一項之接合結構，其中該半導體元件包含至少一個敏感電路區及至少一個不含敏感電路系統之區，該圖案化不透明材料阻隔該至少一個敏感電路區之至少一部分且使該至少一個不含敏感電路系統之區未經阻隔。
  19. 如請求項2之接合結構，其中該複數個光學阻隔層包含一或多個光學濾光層。
  20. 如請求項1之接合結構，其中該至少一個圖案化光學阻斷層包含折射、散射、漫射、繞射或相移光以抑制該主動電路系統之光學讀取的材料。
  21. 如請求項1至20中任一項之接合結構，其中該半導體元件進一步包含接合層，且其中該阻斷元件進一步包含直接接合至該半導體元件之該接合層的接合層。
  22. 如請求項21之接合結構，其中該阻斷元件之該接合層經金屬化以匹配該半導體元件之金屬化圖案。
  23. 如請求項22之接合結構，其中該半導體元件之該接合層包含安置於非導電層中之複數個接觸襯墊，且其中該阻斷元件之該接合層包含安置於直接接合至該半導體元件之這些接觸襯墊之非導電層中的複數個接觸襯墊。
  24. 如請求項21之接合結構，其中該阻斷元件之該接合層及沿著橫向於該接合界面之方向與該接合層垂直地間隔開的光學阻隔層經由至少一個垂直互連件連接。
  25. 如請求項24之接合結構，其中彼此緊鄰之複數個阻隔層中之至少兩者在其間不具有垂直互連件。
  26. 如請求項1至24中任一項之接合結構，其中該主動電路系統安置於該半導體元件之主動側處或附近，該阻斷元件直接接合至該半導體元件之與該主動側相對的背側。
  27. 如請求項2至26中任一項之接合結構，其中該複數個光學阻隔層中之第一阻隔層包含配置以偵測該第一阻隔層之外部存取的偵測電路。
  28. 如請求項27之接合結構，其中該偵測電路包含配置以偵測該外部存取之被動電子電路元件。
  29. 如請求項28之接合結構，其中該被動電子電路包含電容電路元件或電阻電路元件。
  30. 如請求項27至29中任一項之接合結構，其進一步包含自該偵測電路延伸至該阻斷元件之接觸襯墊的垂直互連件。
  31. 如請求項30之接合結構，其中該阻斷元件直接接合至該半導體元件之與主動側相對的背側，該接合結構進一步包含自該半導體元件之該主動側處或附近之接觸襯墊延伸至該阻斷元件之該接觸襯墊的半導體穿孔，該半導體穿孔在該半導體元件與該偵測電路之間提供電連通。
  32. 如請求項30之接合結構，其中該阻斷元件之該接觸襯墊直接接合至該半導體元件之主動側處的接觸襯墊。
  33. 如請求項1至28中任一項之接合結構，其中該至少一個光學阻斷層中之阻斷層進一步包含光學濾光器。
  34. 一種接合結構，其包含： 半導體元件，其包含主動電路系統；及 阻斷元件，其在沿著接合界面在無黏著劑之情況下直接接合至該半導體元件，該阻斷元件包含第一阻斷層及安置於該第一阻斷層上方之第二阻斷層，該第一阻斷層具有第一阻斷圖案，且該第二阻斷層具有至少部分地不與該第一阻斷圖案重疊之第二阻斷圖案。
  35. 如請求項34之接合結構，其中在該阻斷元件之俯視圖中，該第一阻斷圖案及該第二阻斷圖案協作以抑制該主動電路系統之光學讀取。
  36. 如請求項34之接合結構，其中該阻斷圖案包含一或多種導電材料。
  37. 如請求項36之接合結構，其中該一或多種導電材料包含銅。
  38. 如請求項34至37中任一項之接合結構，其中該圖案化阻斷材料包含阻擋在700 nm至1 mm之範圍內的波長下之光的材料。
  39. 如請求項38之接合結構，其中該圖案化阻斷材料包含阻擋在800 nm至2500 nm之範圍內的波長下之光的材料。
  40. 如請求項34至39中任一項之接合結構，其中該圖案化阻斷材料對紅外線（IR）或近紅外線（NIR）光中之至少一者為不透明的。
  41. 如請求項34至40中任一項之接合結構，其中該半導體元件進一步包含接合層，且其中該阻斷元件進一步包含直接接合至該半導體元件之該接合層的接合層。
  42. 如請求項41之接合結構，其中該半導體元件之該接合層包含安置於非導電層中之複數個接觸襯墊，且其中該阻斷元件之該接合層包含安置於直接接合至該半導體元件之這些接觸襯墊之非導電層中的複數個接觸襯墊。
  43. 如請求項34至42中任一項之接合結構，其中該第一阻斷層進一步包含配置以偵測該第一阻斷層之外部存取的偵測電路。
  44. 如請求項43之接合結構，其進一步包含自該偵測電路延伸至該阻斷元件之接觸襯墊的垂直互連件。
  45. 如請求項44之接合結構，其中該阻斷元件直接接合至該半導體元件之與主動側相對的背側，該接合結構進一步包含自該半導體元件之該主動側處或附近之接觸襯墊延伸至該阻斷元件之該接觸襯墊的半導體穿孔，該半導體穿孔在該半導體元件與該偵測電路之間提供電連通。
  46. 一種形成接合結構之方法，該方法包含： 將半導體元件在無黏著劑之情況下直接接合至阻斷元件，該半導體元件包含主動電路系統，且該阻斷元件包含安置於該主動電路系統上方且抑制該主動電路系統之光學讀取的至少一個圖案化光學阻斷層。
  47. 如請求項46之方法，其進一步包含： 形成該阻斷元件，使得複數個光學阻斷層沿著橫向於該接合界面之方向彼此間隔開。
  48. 如請求項47之方法，其進一步包含： 形成該阻斷元件，使得該複數個光學阻斷層中之各阻斷層包含非導電層及至少部分地嵌入於該非導電層中之圖案化不透明材料。
  49. 如請求項48之方法，其進一步包含： 形成該阻斷元件，使得該圖案化不透明材料包含沿著一般與該接合界面平行之方向延伸的複數個阻隔條帶。
  50. 如請求項49之方法，其進一步包含： 形成該阻斷元件，使得該複數個阻隔條帶包含一或多種金屬。
  51. 如請求項48至50中任一項之方法，其進一步包含： 形成該阻斷元件，使得該圖案化不透明材料包含阻擋在700 nm至1 mm之範圍內的波長下之光的材料。
  52. 如請求項51之方法，其進一步包含： 形成該阻斷元件，使得該圖案化不透明材料包含阻擋在800 nm至2500 nm之範圍內的波長下之光的材料。
  53. 如請求項46至52中任一項之方法，其進一步包含： 形成該阻斷元件以包含接合層； 形成該半導體元件以包含接合層；及 將該阻斷元件之該接合層接合至該半導體元件之該接合層。
  54. 如請求項53之方法，其進一步包含： 形成該阻斷元件，使得該阻斷元件之該接合層經金屬化以匹配該半導體元件之金屬化圖案。
  55. 如請求項54之方法，其進一步包含： 形成該阻斷元件，使得該阻斷元件之該結合層包含安置於非導電層中之複數個接觸襯墊，這些接觸襯墊配置以反映該半導體元件之該結合層的複數個接觸襯墊。
  56. 如請求項46至55中任一項之方法，其進一步包含： 形成該阻斷元件，使得該複數個光學阻斷層中之第一阻斷層包含配置以偵測該第一阻斷層之外部存取的偵測電路。
  57. 如請求項56之方法，其進一步包含： 形成該阻斷元件以包括自該偵測電路延伸至該阻斷元件之接觸襯墊的垂直互連件。
  58. 如請求項57之方法，其進一步包含： 將該阻斷元件直接接合至該半導體元件之與該半導體元件之主動側直接相對的背側，其中該半導體元件之該主動電路系統安置於該半導體元件之該主動側處或附近，且進一步包含自該半導體元件之該主動側處或附近之接觸襯墊延伸至該阻斷元件之該接觸襯墊的半導體穿孔，該半導體穿孔在該半導體元件與該偵測電路之間提供電連通。
  59. 一種接合結構，其包含： 半導體元件，其包含主動電路系統；及 阻斷元件，其在該主動電路系統上方在沿著接合界面而無黏著劑之情況下直接接合至該半導體元件，該阻斷元件包含複數個導電層，該複數個導電層包含監測該阻斷元件之被動電特性的偵測電路，該偵測電路與該主動電路系統電連通。
  60. 如請求項59之接合結構，其中該主動電路系統配置以偵測該阻斷元件之該被動電特性的改變。
  61. 如請求項59或60之接合結構，其中在偵測到該被動電特性之該改變時，該主動電路系統配置以將警告訊息傳輸至外部系統或使用者。
  62. 如請求項59至61中任一項之接合結構，其中該被動電特性包含該阻斷元件之電容。
  63. 如請求項62之接合結構，其中該複數個導電層包含第一導電層、第二導電層及在該第一導電層與該第二導電層之間的介電層。
  64. 如請求項59至63中任一項之接合結構，其中該阻斷元件直接接合至該半導體元件之與該半導體元件之前側相對的背側，該主動電路系統相比於該背側更靠近該前側安置。
  65. 如請求項64之接合結構，其進一步包含基板穿孔以在該主動電路系統與該偵測電路之間提供電連通。
  66. 如請求項59至65中任一項之接合結構，其中該複數個導電層充當抑制該主動電路系統之光學讀取的光學阻斷結構。
  67. 如請求項66之接合結構，該複數個導電層包含第一阻斷圖案及至少部分地不與該第一阻斷圖案重疊之第二阻斷圖案。
  68. 如請求項59之接合結構，其與請求項1至58中任一項組合。
  69. 一種接合結構，其包含： 半導體元件，其具有前側及與該前側相對之背側，該半導體元件包含相比於該背側更靠近該前側安置之主動電路系統；及 阻斷元件，其在該主動電路系統上方在沿著接合界面而無黏著劑之情況下直接接合至該半導體元件之該背側，該阻斷元件包含監測該阻斷元件之被動電特性的偵測電路，該偵測電路與該主動電路系統電連通。
  70. 如請求項69之接合結構，其與請求項1至67中任一項組合。
TW111126697A 2021-07-16 2022-07-15 用於接合結構的光學阻斷保護元件 TW202324665A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163203332P 2021-07-16 2021-07-16
US63/203,332 2021-07-16

Publications (1)

Publication Number Publication Date
TW202324665A true TW202324665A (zh) 2023-06-16

Family

ID=84890595

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126697A TW202324665A (zh) 2021-07-16 2022-07-15 用於接合結構的光學阻斷保護元件

Country Status (6)

Country Link
US (1) US20230019869A1 (zh)
EP (1) EP4371153A1 (zh)
KR (1) KR20240036032A (zh)
CN (1) CN117859202A (zh)
TW (1) TW202324665A (zh)
WO (1) WO2023288021A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US11176450B2 (en) 2017-08-03 2021-11-16 Xcelsis Corporation Three dimensional circuit implementing machine trained network
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
EP3807927A4 (en) 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. TSV AS A HIDEPAD
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
KR20220120631A (ko) 2019-12-23 2022-08-30 인벤사스 본딩 테크놀로지스 인코포레이티드 결합형 구조체를 위한 전기적 리던던시
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070039600A (ko) * 2004-07-26 2007-04-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 광 보호 수단을 포함하는 칩 및 그 제조 방법
EP2220679A4 (en) * 2007-12-06 2014-02-26 Broadcom Corp EMBEDDED PACKING SAFETY MANIPULATION MACHINE
WO2011046770A1 (en) * 2009-10-14 2011-04-21 Lockheed Martin Corporation Serviceable conformal em shield
US11373963B2 (en) * 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
KR20210089281A (ko) * 2020-01-07 2021-07-16 삼성전자주식회사 반도체 장치의 방어 회로 및 이를 포함하는 반도체 장치

Also Published As

Publication number Publication date
CN117859202A (zh) 2024-04-09
WO2023288021A1 (en) 2023-01-19
KR20240036032A (ko) 2024-03-19
EP4371153A1 (en) 2024-05-22
US20230019869A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
TW202324665A (zh) 用於接合結構的光學阻斷保護元件
US20230036441A1 (en) Protective semiconductor elements for bonded structures
US11610846B2 (en) Protective elements for bonded structures including an obstructive element
US11373963B2 (en) Protective elements for bonded structures
US20240079351A1 (en) Wafer-level bonding of obstructive elements
US9741670B2 (en) Electronic chip comprising multiple layers for protecting a rear face
EP1700256B1 (fr) Protection d'une puce de circuit intégré contenant des données confidentielles
US8410583B2 (en) Security chip
IL179178A (en) Method for shielding integrated circuits
WO2000024058A1 (fr) Puce a circuits integres securisee contre l'action de rayonnements electromagnetiques
JP2000112825A (ja) 半導体装置
WO2024118520A1 (en) Bonded structure with security die
JP2007287768A (ja) 相変化メモリ装置