TW202316694A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202316694A
TW202316694A TW111133523A TW111133523A TW202316694A TW 202316694 A TW202316694 A TW 202316694A TW 111133523 A TW111133523 A TW 111133523A TW 111133523 A TW111133523 A TW 111133523A TW 202316694 A TW202316694 A TW 202316694A
Authority
TW
Taiwan
Prior art keywords
lower electrode
layer
semiconductor device
forming
silicon nitride
Prior art date
Application number
TW111133523A
Other languages
English (en)
Inventor
安智薰
金丙上
洪承範
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW202316694A publication Critical patent/TW202316694A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明的實施例可以提供能夠在保持電容器的上電極的厚度的同時透過增加連續性來覆蓋電介質層的整個表面的半導體裝置及其製造方法。此外，本發明的實施例可以提供能夠減輕下電極的彎曲的半導體裝置及其製造方法。根據本發明的一個實施例，一種半導體裝置包括：形成在基板上方的下電極結構；形成在下電極結構上方的電介質層；以及形成在電介質層上並且包括與電介質層接觸的含矽非晶層的上電極結構。

Description

半導體裝置及其製造方法
本發明係關於半導體裝置及其製造方法，更具體地，係關於半導體裝置的電容器及製造所述電容器的方法。
隨著半導體裝置的積體化，由於發生下電極的彎曲和上電極厚度的減小，難以確保連續性。因此，電容器的特性可能劣化。
相關申請案的交叉引用： 本申請請求於2021年10月13日提交的韓國專利申請第10-2021-0135776號的優先權，其整體透過引用併入本文。
本發明的實施例可以提供一種半導體裝置及其製造方法，所述半導體裝置能夠透過增加連續性來覆蓋電介質層的整個表面，同時保持電容器的上電極的厚度。
此外，本發明的實施例可以提供能夠減輕下電極的彎曲的發生的半導體裝置及其製造方法。
根據本發明的實施例的一種半導體裝置包括：下電極結構，形成在基板上方；電介質層，形成在下電極結構上方；以及上電極結構，形成在電介質層上並且包括與電介質層接觸的含矽非晶層。
根據本發明的實施例的一種半導體裝置包括：下電極結構，包括由第一下電極和第二下電極形成的堆疊結構，第一下電極形成在基板上方並且具有圓柱結構，第二下電極設置在第一下電極內部並且具有比第一下電極小的晶粒尺寸；電介質層，形成在下電極結構上方；以及上電極結構，形成在電介質層上方。
根據本發明的實施例的一種製造半導體裝置的方法包括：在基板上方形成下電極結構；在下電極結構上方形成電介質層；以及在電介質層上方形成包括含矽非晶層的上電極結構。
根據本發明的實施例的一種製造半導體裝置的方法包括：形成下電極結構，其包括由第一下電極和第二下電極形成的堆疊結構，第一下電極具有圓柱結構並且形成在基板上方，第二下電極設置在第一下電極內部並且具有比第一下電極小的晶粒尺寸；在下電極結構上方形成電介質層；以及在電介質層上方形成上電極結構。
本發明具有如下效果：透過將電容器的上電極應用為非晶層和結晶層的堆疊結構以覆蓋電介質層的所有表面，即便具有薄的厚度，也可以提高半導體裝置的可靠性。
另外，本發明具有如下效果：透過減輕下電極的彎曲的發生來提高半導體裝置的可靠性。
將參照作為本發明的示意圖的剖面圖、平面圖和方塊圖來描述本文描述的各實施例。因此，圖式的結構可能因製造技術和/或公差而修改。本發明的各實施例不限於圖式中所示的具體結構，而是包括可以根據製造程序產生的結構的任何變化。此外，圖式中所示的任何區域和區域的形狀是示意圖，旨在說明各種元件的區域結構的具體示例，並非旨在限制本發明的範圍。
圖1至圖6是示出根據本發明的實施例的電容器的圖。圖8是根據本發明的實施例的用於形成下電極的鈦矽氮化物的時序圖。圖9是根據本發明的實施例的用於形成上電極的時序圖。
如圖1所示，半導體裝置包括基板101、形成在基板101上的層間絕緣層102、以及透過層間絕緣層102連接到基板101的儲存節點接觸結構103和104。半導體裝置還包括形成在層間絕緣層102上的電容器結構。電容器結構包括連接到儲存節點接觸結構103和104的下電極結構110、覆蓋包括下電極結構110的整個結構的電介質層120以及形成在電介質層120上的上電極結構130。
基板101可以是適用於半導體加工的材料。基板101可以包括半導體基板。基板101可以由含矽的材料製成。基板101可以包括矽、單晶矽、多晶矽、非晶矽、矽鍺、單晶矽鍺、多晶矽鍺、碳摻雜矽、它們的組合或它們的多層。基板101可以包括其他半導體材料，例如鍺。基板101可以包括III/V族半導體基板，例如，諸如GaAs的化合物半導體基板。基板101可以包括絕緣體上矽（SOI）基板。
儘管圖未示出，掩埋閘結構可以設置在基板101中，並且位元線結構可以設置在基板101上的儲存節點接觸結構103和104之間。
層間絕緣層102可以包括單層或多層電介質材料。層間絕緣層102可以包括具有多個層的多層電介質材料，所述多個層具有相同的蝕刻選擇性。層間絕緣層102可以包括具有多個層的多層電介質材料，所述多個層具有不同的蝕刻選擇性。例如，層間絕緣層102可以包括氮化物、氧化物、氮氧化物或它們的組合。
儲存節點接觸結構103和104可以穿過層間絕緣層102以連接到基板101。儲存節點接觸結構103和104的一端可以直接接觸基板101的接合區域（圖未示出）。儲存節點接觸結構103和104的另一端可以直接接觸下電極結構110。儲存節點接觸結構103和104可以電連接基板101和下電極結構110。儲存節點接觸結構103和104可以是下插塞103和上插塞104的疊層。下插塞103可以包括矽插塞。上插塞104可以包括金屬插塞。
下電極結構110可以包括具有圓柱結構的第一下電極111和設置在第一下電極111內部並且具有柱狀結構的第二下電極112。第一下電極111在剖面圖中可以具有U形。第一下電極111在平面圖中可以具有環形。第二下電極112在剖面圖中可以具有I形。第二下電極112在平面圖中可以具有圓形。下電極結構110在剖面圖中可以具有第一下電極111覆蓋第二下電極112的側壁和底表面的形狀。下電極結構110可以具有第一下電極111在平面圖中圍繞第二下電極112的外圍的形狀。
下電極結構110可以具有高縱橫比。下電極結構110可以具有至少1:1或更大的縱橫比。例如，下電極結構110可以具有1:10或更大的高縱橫比。縱橫比是指寬度與高度的比率。第一下電極111的上表面和第二下電極112的上表面可以在同一水平面處。在另一實施例中，第二下電極112的上表面可以位於比第一下電極111的上表面低的水平。
第二下電極112的晶粒尺寸可以小於第一下電極111的晶粒尺寸。第二下電極112的硬度可以大於第一下電極111的硬度。第二下電極112可以包括比第一下電極111更適合間隙填充的材料。第一下電極111的電阻率可以低於第二下電極112的電阻率。
第一下電極111可以包括金屬氮化物。例如，金屬氮化物可以包括氮化鈦。在另一實施例中，金屬氮化物可以包括低電阻率金屬氮化物。例如，具有低電阻率的金屬氮化物可以包括氮化鉭（TaN）、氮化鈮（NbN）、氮化鉬（MoN）和氮化鎢（WN）中的任何一種，但不限於此。第二下電極112可以包括含矽的金屬氮化物。例如，第二下電極112可以包括鈦矽氮化物。
第二下電極112可以透過原子層沉積程序形成。根據本發明的一個實施例的第二下電極112可以包括鈦矽氮化物。因此，用於形成第二下電極112的原子層沉積程序可以作為用於形成鈦矽氮化物的程序來執行。用於形成第二下電極112的原子層沉積程序可以參考圖8的時序圖。
參照圖8，用於形成鈦矽氮化物的單位循環可以按照供應Ti前驅物和Si源的步驟、供應Si源的步驟、供應吹掃氣體的步驟、供應反應氣體和吹掃氣體的步驟的順序進行。也就是說，在根據本發明的實施例的形成鈦矽氮化物的單位循環中，在進行兩次供應Si源的步驟之後，可以依次進行供應吹掃氣體和反應氣體的步驟。
供應Ti前驅物和Si源的步驟可以指形成金屬前驅物層、矽層和金屬矽層的步驟。供應Ti前驅物和Si源的步驟可以包括在反應區域中在沉積目標層（在該實施例中，沉積目標層是指包括圖7B所示的開口16的模具 （mold）結構M10）上供應含金屬前驅物和Si源氣體。例如，Ti前驅物可以包括四氯化鈦（TiCl 4），但不限於此，並且可以包括含鈦的金屬前驅物。Si源氣體可以包括例如四氫化矽（SiH 4），但不限於此。Si源可以包括任何包括矽的源氣體。
供應Si源的步驟可以指透過將Si源氣體供應到包括開口的模具結構上來形成鈦矽氮化物的步驟。Si源氣體可以包括例如SiH 4，但不限於此。Si源可以包括任何包括矽的源氣體。在本發明的一個實施例中，可以透過供應Si源的步驟來控制膜中的矽含量。也就是說，透過控制膜中的矽含量，可以調節膜的晶粒尺寸和硬度。
供應吹掃氣體的步驟可以指在包括開口的模具結構上供應吹掃氣體以去除反應區域中的不必要的副產物的步驟。吹掃氣體可以包括例如氮氣（N 2）。
供應反應氣體的步驟可以指透過將反應氣體供應到包括開口的模具結構上來形成鈦矽氮化物的步驟。反應氣體可以包括例如氨（NH 3），但不限於此，並且可以包括具有氮化物的反應氣體。
隨著第二下電極112的膜中的矽含量的增加，晶粒尺寸減小並且膜的硬度增加。換言之，當施加外部應力時，錯位沿晶粒的滑移面移動，並且在晶粒取向發生變化的晶界處，錯位移動變得困難。因此，膜的硬度可能會增加，因為隨著晶粒尺寸的減小，晶界相對較多。
結果，隨著下電極結構110的整體硬度增加，可以防止在浸出（dip-out）程序期間下電極結構110的彎曲。
電介質層120可以覆蓋包括下電極結構110的整個結構。電介質層120可被形成為直接接觸第一下電極111，如前所述，第一下電極111具有比第二下電極112低的電阻率。
電介質層120可以包括單層結構、多層結構或疊層結構。電介質層120可以具有摻雜結構或混合結構。電介質層120可以包括高k材料。電介質層120可以具有比矽氧化物（SiO 2）高的介電常數。矽氧化物可以具有約3.9的介電常數，並且電介質層120可以包括具有4或更大的介電常數的材料。高k材料可以具有約20或更大的介電常數。高k材料可以包括氧化鉿（HfO 2）、氧化鋯（ZrO 2）、氧化鋁（Al 2O 3）、氧化鈦（TiO 2）、氧化鉭（Ta 2O 5）、氧化鈮（Nb 2O 5）或鍶鈦氧化物（SrTiO 3）。在另一實施例中，電介質層120可以由包括兩層或更多層上述高k材料的複合層形成。電介質層120可以由鋯基氧化物形成。電介質層120可以具有包括鋯氧化物（ZrO 2）的堆疊結構。包括氧化鋯（ZrO 2）的堆疊結構可以包括ZA（ZrO 2/Al 2O 3）或ZAZ（ZrO 2/Al 2O 3/ZrO 2）。ZA可以具有氧化鋁堆疊在氧化鋯上的結構。ZAZ可以具有氧化鋯、氧化鋁和氧化鋯依次堆疊的結構。ZrO 2、ZA和ZAZ可被稱為基於氧化鋯（ZrO 2）的層。在另一實施例中，電介質層120可以由基於鉿（Hf）的氧化物形成。電介質層120可以具有包括氧化鉿（HfO 2）的堆疊結構。包括氧化鉿（HfO 2）的堆疊結構可以包括HA（HfO 2/Al 2O 3）或HAH（HfO 2/Al 2O 3/HfO 2）。HA可以具有氧化鋁層疊在氧化鉿上的結構。HAH可以具有氧化鉿、氧化鋁和氧化鉿依次堆疊的結構。HfO 2、HA和HAH可被稱為基於氧化鉿（HfO 2）的層。
在ZA、ZAZ、HA和HAH中，氧化鋁（Al 2O 3）可以具有比氧化鋯（ZrO 2）和氧化鉿（HfO 2）更大的帶隙。氧化鋁（Al 2O 3）的介電常數可低於氧化鋯（ZrO 2）和氧化鉿（HfO 2）。因此，電介質層120可以包括高k材料和帶隙大於高k材料的高帶隙材料的疊層。電介質層120可以包括氧化矽（SiO 2），作為除了氧化鋁之外的高帶隙材料。由於電介質層120包括高帶隙材料，因此可以抑制漏電流。高帶隙材料可以非常薄。高帶隙材料可以比高k材料薄。
在另一實施例中，電介質層120可以包括疊層結構，其中高k材料和高帶隙材料交替堆疊。例如，電介質層120可以包括ZAZA（ZrO 2/Al 2O 3/ZrO 2/Al 2O 3）、ZAZAZ（ZrO 2/Al 2O 3/ZrO 2/Al 2O 3/ZrO 2）、HAHA（HfO 2/Al 2O 3/HfO 2/Al 2O 3）或HAHAH（HfO 2/Al 2O 3/HfO 2/Al 2O 3/HfO 2）。在以上疊層結構中，氧化鋁（Al 2O 3）可以非常薄。
上電極結構130可以覆蓋電介質層120的整個表面。上電極結構130可以沒有電介質層120和上電極結構130之間的非接觸部分，並且透過具有連續性並且覆蓋電介質層120的整個表面來增加電容結構的有效面積。
上電極結構130可以包括與電介質層120直接接觸的非晶的第一上電極131和形成在第一上電極131上的結晶的第二上電極132。第一上電極131和第二上電極132可以覆蓋電介質層120的整個表面，並且可以形成為沿下電極結構110和電介質層120的台階具有均勻的厚度。
例如，上電極結構130可以包括具有連續性的非晶的第一上電極131和具有不連續性的結晶的第二上電極132的堆疊結構。在另一實施例中，上電極結構130可以包括具有不連續性的非晶的第一上電極131和具有連續性的結晶的第二上電極132的堆疊結構。在另一實施例中，上電極結構130可以包括均具有連續性的非晶的第一上電極131和結晶的第二上電極132。在另一實施例中，第一上電極131和第二上電極132中的每一個可被形成為具有不連續性，但是電介質層120的整個表面可以與第一上電極131或第二上電極132直接接觸。結果，上電極結構130可被形成為具有連續性。特別地，在本實施例中，可以透過首先在電介質層120上形成非晶的第一上電極131來提高結晶的第二上電極132的粗糙度和連續性。
第一上電極131可被形成為具有最小厚度，從而不會劣化電極的電阻率特性。包括第一上電極131和第二上電極132的上電極130的總厚度可被調整為不超過30埃。例如，當上電極130的總厚度約為30埃時，第一上電極131的厚度可以約為7埃，但是本發明不限於此。
第一上電極131可以包括具有矽的金屬氮化物。例如，第一上電極131可以包括非晶鈦矽氮化物（TiSiN）。第二上電極132可以包括金屬氮化物。例如，第二上電極132可以包括氮化鈦（TiN）。
非晶的第一上電極131和結晶的第二上電極132可以在同一腔室中原位形成。非晶的第一上電極131和結晶的第二上電極132可以透過原子層沉積程序形成。用於形成非晶的第一上電極131和結晶的第二上電極132的原子層沉積程序可以參考圖9的時序圖。
圖9的時序圖應用鈦前驅物作為金屬前驅物，但本發明不限於此。在另一實施例中，金屬前驅物可以應用適用於上電極的任何金屬前驅物。
本發明的形成上電極130的程序可以分為分別形成非晶的第一上電極131的程序和形成結晶的第二上電極132的程序。在本實施例中，依次示出了形成非晶的第一上電極131的時序圖和形成結晶的第二上電極132的時序圖，但是每個時序圖是為了示出用於形成每個上電極的單位循環。因此，可以透過重複單位循環來形成每個上電極。也就是說，在重複形成非晶層的單位循環以形成非晶的第一上電極131之後，然後可以重複形成金屬層的單位循環以形成結晶的第二上電極132。
形成非晶的第一上電極131的單位循環可以按照供應Ti前驅物的步驟、供應吹掃氣體的步驟、供應反應氣體的步驟、供應吹掃氣體的步驟、供應Si源的步驟和供應吹掃氣體的步驟的順序進行。
供應Ti前驅物的步驟可以指在反應區域中在電介質層120上供應包括金屬的前驅物以形成金屬前驅物層的步驟。例如，Ti前驅物可以包括TiCl 4，但不限於此。Ti前驅物可以包括任何包括鈦的金屬前驅物。
供應吹掃氣體的步驟可以指在電介質層120上供應吹掃氣體以去除電介質層120上的不必要的副產物的步驟。吹掃氣體可以包括例如氮氣（N 2）。
供應反應氣體的步驟可以指透過在電介質層120上供應反應氣體來形成氮化鈦的步驟。反應氣體可以包括例如NH 3，但不限於此。反應氣體可以包括任何包括氮化物的反應氣體。
供應Si源的步驟可以指透過在電介質層120上供應源氣體來形成鈦矽氮化物的步驟。源氣體可以包括例如SiH 4，但不限於此。Si源可以包括任何包括矽的源氣體。當向透過供應反應氣體的步驟形成的氮化鈦供應矽源時，矽擴散到先前形成的氮化鈦中以增加膜中的矽濃度，促進非晶化，並且提高沉積速率。隨著膜中矽濃度的增加，結晶度可能劣化。詳細地，由於作為鈦源的TiCl 4分子在Si-N表面上的吸附比在Ti-N表面上高，因此在單位循環被重複的同時，在Ti前驅物階段供應的TiCl 4被吸附在Si-N表面上。因此，隨著Ti-N的表面擴散受到抑制，可以形成薄且連續的非晶TiSiN膜。
供應吹掃氣體以去除不必要的副產物的步驟可以在供應反應氣體和源氣體的步驟之間且在供應Si源的步驟之後進行。
如上所述，原子層沉積程序可以包括按照供應前驅物的步驟、供應吹掃氣體的步驟、供應反應氣體的步驟、供應吹掃氣體的步驟、供應源氣體的步驟和供應吹掃氣體的步驟的順序進行的單位循環。單位循環可以重複多次，直到第一上電極131被形成為具有預定厚度。第一上電極131可被形成為具有最小厚度，以便不使電極的電阻率特性劣化。
形成結晶的第二上電極132的單位循環可以按照供應Ti前驅物的步驟、供應吹掃氣體的步驟、供應反應氣體的步驟和供應吹掃氣體的步驟的順序進行。
供應Ti前驅物的步驟可以指將含金屬的前驅物供應到反應空間中的第一上電極131上以形成金屬前驅物層的步驟。例如，Ti前驅物可以包括TiCl 4，但不限於此。Ti前驅物可以包括任何包括鈦的金屬前驅物。
供應吹掃氣體的步驟每次可以在供應Ti前驅物的步驟和供應反應氣體的步驟之後進行。它可以指透過向第一上電極131供應吹掃氣體來去除第一上電極131上的不必要的副產物的步驟。吹掃氣體可以包括例如氮氣（N 2）。
供應反應氣體的步驟可以指透過將反應氣體供應到第一上電極131上來形成氮化鈦的步驟。反應氣體可以包括例如NH 3，但不限於此。反應氣體可以包括任何包括氮化物的反應氣體。
如上所述，原子層沉積程序按照包括供應Ti前驅物的步驟、供應吹掃氣體的步驟、供應反應氣體的步驟和供應吹掃氣體的步驟的單位循環進行。單位循環可以重複多次，直到第二上電極132被形成為具有預定厚度。第二上電極132的連續性可以透過非晶的第一上電極131來提高。第二上電極132的厚度可以大於第一上電極131的厚度。
在該實施例中，可以透過應用非晶的第一上電極131和結晶的第二上電極132的堆疊結構來提高上電極的連續性。透過提高上電極的連續性，可以增加電容器的有效面積。透過增加有效面積，可以增加電容值，並且可以減少漏電流。
作為比較示例，在電介質層上直接形成結晶氮化鈦（TiN）的情況如下。氮化鈦可以透過原子層沉積程序形成。在原子層沉積程序中，可以重複執行包括供應Ti前驅物的步驟、供應吹掃氣體的步驟、供應反應氣體的步驟和供應吹掃氣體的步驟的單位循環。在供應Ti前驅物的步驟中，可以在電介質層上形成彼此隔開的晶核。當在供應吹掃氣體的步驟之後執行供應反應氣體的步驟時，先前形成的晶核可以在垂直和水平方向上生長，並且同時粗糙度增加。隨著用於形成氮化鈦的單位循環的重複，相鄰晶粒合併以抑制隨著晶核生長的水平生長，並且同時粗糙度降低。然而，由於在抑制水平生長的狀態下垂直生長繼續，因此最終形成柱狀結構，並且整個膜的粗糙度增加。在結晶成核和生長階段，小尺寸的晶粒（胚）消失，並且僅大的晶粒（核）可以生長，使得因為在大晶粒之間形成空隙而難以保證連續性。
為了保證連續性，重要的是使薄膜以非晶態生長而不具有結晶度。在薄膜的生長過程中，已經到達基板表面的分子需要表面擴散反應才能移動到穩定的位置（晶體的晶格位置）。透過抑制這種表面擴散，薄膜可以以非晶態生長。也就是說，如果在反應氣體分子到達的基板表面發生反應的同時抑制初始成核，則可以形成與結晶薄膜相比厚度相對低的連續薄膜。
因此，在該實施例中，可以透過將矽源供應到透過供應反應氣體的步驟形成的氮化鈦中來形成非晶的第一上電極131。供應的矽擴散到氮化鈦中，從而提高了膜中的矽濃度並且同時促進了非晶化。
此外，上電極需要薄的厚度以防止由於拉伸應力引起的支撐物破裂，但是由於裝置積體化和台階覆蓋導致的埋入空間不足，難以形成具有所需厚度的上電極。
因此，在本實施例中，非晶的第一上電極131被形成為即使在低厚度下也具有連續性以覆蓋電介質層120的整個表面，並且結晶的第二上電極132被施加在非晶的第一上電極131上。因此，可以透過增加電容器的有效面積和降低電阻率而不增加電極的厚度來改善諸如電容和漏電流的電容器特性。
第三上電極133可以形成在間隙填充相鄰的下電極結構110之間的空間的第二上電極132上。
第三上電極133可以包括含矽材料、含鍺材料、含金屬材料或它們的組合。第三上電極133可以包括金屬、金屬氮化物、金屬碳化物、導電金屬氧化物或它們的組合。第三上電極133可以包括鈦（Ti）、氮化鈦（TiN）、氮化鉭（TaN）、鈦碳氮化物（TiCN）、鉭碳氮化物（TaCN）、鎢（W）、氮化鎢（WN）、釕（Ru）、銥（Ir）、氧化釕（RuO 2）、氧化銥（IrO 2）或它們的組合。第三上電極132可以包括矽（Si）層、鍺（Ge）層、矽鍺（SiGe）層或它們的組合。第三上電極133可以透過在矽層上堆疊矽鍺層來形成（Si/SiGe）。第三上電極133可以透過在鍺層上堆疊矽鍺層來形成（Ge/SiGe）。第三上電極133可以包括含矽材料和含金屬材料的疊層。第三上電極133可以透過堆疊矽鍺層和氮化鎢來形成（SiGe/WN）。
在該實施例中，第三上電極133可以包括間隙填充材料和低電阻率材料。間隙填充材料可以包括矽鍺（SiGe），並且低電阻率材料可以包括鎢（W）。間隙填充材料可以填充下電極結構110之間的窄間隙而沒有空位。低電阻率材料可以降低上電極結構130的電阻率。
如圖2所示，半導體裝置包括基板101、形成在基板101上的層間絕緣層102、以及透過層間絕緣層102連接到基板101的儲存節點接觸結構103和104。半導體裝置還包括形成在層間絕緣層102上的電容器結構。電容器結構包括連接到儲存節點接觸結構103和104的下電極結構210、覆蓋包括下電極結構210的整個結構的電介質層120、以及形成在電介質層120上的上電極結構130。
圖2所示的基板101、層間絕緣層102、儲存節點接觸結構103和104、電介質層120和上電極結構130具有與圖1所示的基板101、層間絕緣層102、儲存節點接觸結構103和104、電介質層120和上電極結構130相同的結構。為了描述方便，將省略對重複結構的描述。
下電極結構210可以包括第一下電極211、第二下電極212和第三下電極112，第一下電極211包括圓柱結構，第二下電極212包括圓柱結構並且沿第一下電極211的內表面保形地形成，而第三下電極112設置在第二下電極121內部並且具有柱狀結構。第一下電極211和第二下電極212在剖面圖中可以具有U形。第一下電極211和第二下電極212在平面圖中可以具有環形。第三下電極213在剖面圖中可以具有I形。第三下電極213在平面圖中可以具有圓形。在剖面圖中，下電極結構210可以具有第一下電極211圍繞第二下電極212的側壁和底表面並且第二下電極121圍繞第三下電極213的側壁和底表面的形狀。在平面圖中，下電極結構210可以具有第一下電極211圍繞第二下電極212的外圍並且第二下電極212圍繞第三下電極213的外圍的形狀。
下電極結構210可以具有高縱橫比。下電極結構210可以具有至少1:1或更大的縱橫比。例如，下電極結構210可以具有1:10或更大的高縱橫比。縱橫比是指寬度與高度的比率。第一下電極211的上表面、第二下電極212的上表面和第三下電極213的上表面可以在同一水平面處。在另一實施例中，第二下電極212的上表面可以位於比第一下電極211的上表面低的水平處。第三下電極213可以間隙填充在第二下電極212和第一下電極211之間形成的台階。第三下電極213的上表面可以處於與第一下電極211的上表面相同的水平處。
第二下電極212的晶粒尺寸可以小於第一下電極211的晶粒尺寸。第二下電極212的硬度可以大於第一下電極211的硬度。第二下電極212可以包括比第一下電極211更適合間隙填充的材料。第一下電極211的電阻率可以低於第二下電極212的電阻率。
第一下電極211可以包括金屬氮化物。例如，金屬氮化物可以包括氮化鈦。在另一實施例中，金屬氮化物可以包括低電阻率金屬氮化物。第二下電極212可以包括含矽的金屬氮化物。例如，第二下電極212可以包括鈦矽氮化物。第三下電極213可以包括多晶矽。
第二下電極212可以透過原子層沉積程序形成。用於形成第二下電極212的原子層沉積程序可以參考圖8的時序圖，但不限於此。
特別地，根據本發明的實施例的第二下電極212可以在沉積程序中控制膜中的矽含量。也就是說，第二下電極212可以根據膜中的矽含量來調整膜的晶粒尺寸和硬度。
隨著第二下電極212的膜中的矽含量的增加，晶粒尺寸減小，並且膜的硬度增加。更具體地，當施加外部應力時，錯位沿晶粒的滑移面移動，並且在晶粒取向改變的晶界處，錯位移動變得困難。因此，膜的硬度可會增加，因為隨著晶粒尺寸的減小，晶界相對較多。
結果，隨著下電極結構210的整體硬度增加，可以防止在浸出程序期間下電極結構210的彎曲。
如圖3所示，半導體裝置包括基板101、形成在基板101上的層間絕緣層102、以及透過層間絕緣層102連接到基板101的儲存節點接觸結構103和104。半導體裝置還包括形成在層間絕緣層102上的電容器結構。電容器結構連接到儲存節點接觸結構103和104並且包括具有柱狀結構的下電極310、覆蓋包括下電極310的整個結構的電介質層120和形成在電介質層120上的上電極結構130。
下電極310可以包括金屬矽氮化物。例如，下電極310可以包括鈦矽氮化物。
下電極310可以透過原子層沉積程序形成。根據本發明的實施例的下電極310可以包括鈦矽氮化物，並且因此，可以執行用於形成下電極310的原子層沉積程序，作為形成鈦矽氮化物的程序。用於形成下電極310的原子層沉積程序可以參考圖8的時序圖。
參照圖8，用於形成鈦矽氮化物的單位循環可以按照供應Ti前驅物和Si源的步驟、供應Si源的步驟、供應吹掃氣體的步驟、供應反應氣體的步驟和供應吹掃氣體的步驟的順序進行。也就是說，在根據本發明的實施例的用於形成鈦矽氮化物的單位循環中，可以在執行兩次供應Si源的步驟之後依次執行供應吹掃氣體和反應氣體的步驟。
供應Ti前驅物和Si源的步驟可以指透過在反應空間中將含金屬的前驅物和Si源氣體供應到沉積目標層（在該實施例中，參考圖7B所示的包括開口16的模具結構M10）上來形成前驅物層、矽層和金屬矽層的步驟。例如，Ti前驅物可以包括TiCl 4，但不限於此。Ti前驅物可以包括任何包括鈦的金屬前驅物。Si源氣體可以包括例如SiH 4，但不限於此。Si源可以包括任何包括矽的源氣體。
供應Si源的步驟可以指透過將Si源氣體供應到包括開口的模具結構上來形成鈦矽氮化物的步驟。Si源氣體可以包括例如SiH 4，但不限於此。Si源可以包括任何包括矽的源氣體。在本發明的一個實施例中，可以透過供應Si源的步驟來控制膜中的矽含量。也就是說，透過控制膜中的矽含量，可以調節膜的晶粒尺寸和硬度。
供應吹掃氣體的步驟可以指將吹掃氣體供應到包括開口的模具結構上以去除反應空間中的不必要的副產物的步驟。吹掃氣體可以包括例如氮氣（N 2）。
供應反應氣體的步驟可以指透過將反應氣體供應到包括開口的模具結構上來形成鈦矽氮化物的步驟。反應氣體可以包括例如NH 3，但不限於此，並且可以包括任何包括氮化物的反應氣體。
隨著下電極310的膜中的矽含量的增加，晶粒尺寸減小，並且膜的硬度增加。換言之，當施加外部應力時，錯位沿晶粒的滑移面移動，並且在晶粒取向發生變化的晶界處，錯位移動變得困難。因此，膜的硬度會增加，因為隨著晶粒尺寸的減小，晶界相對較多。
結果，隨著下電極結構310的硬度增加，可以防止在浸出程序期間下電極結構310的彎曲。
如圖4所示，半導體裝置包括基板101、形成在基板101上的層間絕緣層102、以及透過層間絕緣層102連接到基板101的儲存節點接觸結構103和104。半導體裝置還包括形成在層間絕緣層102上的電容器結構。電容器結構包括連接到儲存節點接觸結構103和104的下電極結構110、覆蓋包括下電極結構110的整個結構的電介質層120以及形成在電介質層120上的上電極結構130。具有與每個下電極結構110的側壁接觸的兩端的支撐物層141和142可以設置在相鄰的下電極結構110之間。下電極結構110可以由支撐物層141和142支撐。
下電極結構110的外壁可以由第一支撐物141和第二支撐物142支撐。第一支撐物141和第二支撐物142可以被稱為多層支撐物。在另一實施例中，多層支撐物可以是至少三層或更多層。第一支撐物141和第二支撐物142可以包括氮化矽（Si 3N 4）或矽氮化物（SiCN）。
圖4所示的下電極結構110包括與圖1所示的下電極結構110相同的配置。
如圖5所示，半導體裝置包括基板101、形成在基板101上的層間絕緣層102、以及透過層間絕緣層102連接到基板101的儲存節點接觸結構103和104。半導體裝置還包括形成在層間絕緣層102上的電容器結構。電容器結構包括連接到儲存節點接觸結構103和104的下電極結構210、覆蓋包括下電極結構210的整個結構的電介質層120以及形成在電介質層120上的上電極結構130。具有與每個下電極結構210的側壁接觸的兩端的支撐物層141和142可以設置在相鄰的下電極結構210之間。下電極結構210可以由支撐物層141和142支撐。
下電極結構210的外壁可以由第一支撐物141和第二支撐物142支撐。第一支撐物141和第二支撐物142可以被稱為多層支撐物。在另一實施例中，多層支撐物可以具有至少三層或更多層。第一支撐物141和第二支撐物142可以包括氮化矽（Si 3N 4）或碳矽氮化物（SiCN）。
圖5中所示的下電極結構210具有與圖2所示的下電極結構210相同的配置。
如圖6所示，半導體裝置包括基板101、形成在基板101上的層間絕緣層102、透過層間絕緣層102連接到基板101的儲存節點接觸結構103和104。半導體裝置還包括形成在層間絕緣層102上的電容器結構。電容器結構連接到儲存節點接觸結構103和104並且包括具有柱狀結構的下電極310、覆蓋包括下電極310的整個結構的電介質層120以及形成在電介質層120上的上電極結構130。具有與每個下電極310的側壁接觸的兩端的支撐物層141和142可以設置在相鄰的下電極310之間。下電極310可以由支撐物層141和142支撐。
下電極310的外壁可以由第一支撐物141和第二支撐物142支撐。第一支撐物141和第二支撐物142可以被稱為多層支撐物。在另一實施例中，多層支撐物可以具有至少三層或更多層。第一支撐物141和第二支撐物142可以包括氮化矽（Si 3N 4）或碳矽氮化物（SiCN）。
圖6所示的下電極310可以具有與圖3所示的下電極310相同的配置。
圖7A至圖7H是示出根據本發明的實施例的製造半導體裝置的方法的示圖。將參照圖7A至圖7H描述製造包括圖4的電容器結構的半導體裝置的方法。根據本發明的實施例的製造半導體裝置的方法可以同樣應用於製造包括圖1至圖6的電容器結構的半導體裝置的方法。
如圖7A所示，可以形成下結構11L。下結構11L可以包括半導體基板、半導體裝置和層間絕緣層。下結構11L可以包括設置記憶體單元的區域。下結構11L可以包括基板11和設置在基板11上的儲存節點接觸插塞。儲存節點接觸插塞可以是下插塞L1和上插塞L2的堆疊。儲存節點接觸插塞可以透過層間絕緣層L3連接到基板11。
模具結構M10可以形成在下結構11L上。模具結構M10可以包括依次堆疊在下結構11L上的第一模具層12'、第一支撐物層13'、第二模具層14'和第二支撐物層15'。第一模具層12'和第二模具層14'可以是例如氧化矽（SiO 2）。第一模具層12'和第二模具層14'可以透過諸如化學氣相沉積（CVD）或物理氣相沉積（PVD）的沉積程序形成。蝕刻停止層可以置於下結構11L和模具結構M10之間。蝕刻停止層可用於在隨後的製造程序（諸如蝕刻模具結構M10）期間保護下結構11L。
第一和第二支撐物層13'和15'可以由相對於第一和第二模具層12'和14'具有蝕刻選擇性的材料形成。第一支撐物層13'和第二支撐物層15'可以包括氮化矽或碳矽氮化物（SiCN）。第二支撐物層15'可被形成為比第一支撐物層13'厚。第一支撐物層13'和第二支撐物層15'可被形成為比第一模具層12'和第二模具層14'薄。
如圖7B所示，可以形成多個開口16。可以透過使用光罩圖案蝕刻模具結構M10來形成開口16。開口16可以透過在模具結構M10上形成光罩圖案、然後透過使用光罩圖案作為蝕刻阻擋層依次蝕刻第二支撐物層15'、第二模具層14'、第一支撐物層13'和第一模具層12'的蝕刻程序來形成。用於形成開口16的蝕刻程序可以包括乾式蝕刻、濕式蝕刻或它們的組合。開口16可以被稱為下電極（或儲存節點）孔。
被蝕刻以形成開口16的模具結構M10包括第一模具圖案12、第一支撐物13、第二模具圖案14和第二支撐物15的堆疊結構。
開口16可以具有高縱橫比。開口16可以具有至少1:1或更大的縱橫比。例如，開口16可以具有1:10或更大的高縱橫比。縱橫比是指寬度與高度的比率。
如圖7C所示，可以形成間隙填充開口16的下電極結構BE。
下電極結構BE可以透過一系列程序形成，包括例如，透過在開口16中保形地沉積第一導電材料在開口16內部形成第一下電極。然後，可以執行間隙填充程序以間隙填充開口16中的第二導電材料，以在開口16中形成第二下電極18，然後以第二支撐物15的上表面為目標將第一和第二導電材料平坦化，以留下開口16中的第一和第二導電材料作為第一和第二下電極17和18。相鄰的下電極結構BE可以透過模具結構M10彼此隔開。例如，平坦化程序可以透過回蝕刻（etch-back）程序或化學機械拋光（CMP）程序來執行。在另一實施例中，在平坦化程序中，可以在執行回蝕刻程序之後執行CMP程序，或者可以在執行CMP程序之後執行回蝕刻程序。
下電極結構BE的上表面可以處於與第二支撐物15的上表面（即模具結構M10的上表面）相同的水平處。
第一下電極17可以具有圓柱結構。第一下電極17可以包括與圖1和圖2所示的第一下電極相同的材料。第二下電極18設置在第一下電極17內部並且可以包括柱狀結構。第二下電極18可以包括圖1所示的第二下電極或者圖2所示的第二和第三下電極的堆疊結構。在另一實施例中，下電極結構BE可以包括下電極，該下電極包括圖3或圖6所示的柱狀結構。
如圖7D所示，可以圖案化第二支撐物15。在圖案化第二支撐物15的程序中，支撐物光罩圖案SM可以形成在第二支撐物15上，然後可以蝕刻第二支撐物層15的被支撐物光罩圖案SM暴露的部分。隨著第二支撐物15被圖案化，可以形成第一支撐物開口S1。
圖案化的第二支撐物15可以接觸下電極結構BE的上側壁。第二模具圖案14的一些表面可以被第一支撐物開口S1暴露。第二支撐物15可以具有圍繞下電極BE的外壁的一部分的形狀。如上所述，第二支撐物15可以防止具有大縱橫比的下電極BE在隨後的去除第二模具層14的程序中倒下。
如圖7E所示，可以去除第二模具圖案14。例如，可以透過濕浸出程序去除第二模具圖案14。可以透過第一支撐物開口S1供應用於去除第二模具圖案14的濕化學品。例如，濕化學品可以包括由HF、NH 4F/NH 4OH、H 2O 2、HCl、HNO 3和H 2SO 4組成的濕化學品中的一種或者兩種或更多種的組合。
例如，當第二模具圖案14由氧化矽形成時，可以透過使用含有氫氟酸的化學品的濕浸出程序來去除第二模具圖案14。當第二模具圖案14被去除時，相對於第二模具圖案14具有蝕刻選擇性的第二支撐物15可以保留而不被去除。因此，由於相鄰的下電極結構BE由第二支撐物15支撐，所以可以防止下電極結構BE倒塌。
如圖7E所示，可以圖案化第一支撐物13。可以透過使用支撐物光罩層SM來部分地蝕刻第一支撐物13。隨著第一支撐物13被圖案化，可以形成第二支撐物開口S2。
可以去除第一模具圖案12。例如，可以透過濕浸出程序去除第一模具圖案12。可以透過第二支撐物開口S2供應用於去除第一模具圖案12的濕化學品。例如，濕化學品可以包括由HF、NH 4F/NH 4OH、H 2O 2、HCl、HNO 3和H 2SO 4組成的濕化學品中的一種或者兩種或更多種的組合。
例如，當第一模具圖案12由氧化矽形成時，可以透過濕浸出程序去除第一模具圖案12。當第一模具圖案12被去除時，由於它由相對於第一模具圖案12具有蝕刻選擇性的第二支撐物15和第一支撐物13支撐，所以可以防止下電極結構BE倒塌。
隨著第二模具圖案14和第一模具圖案12被去除，除了與第一和第二支撐物13和15接觸的部分之外，下電極結構BE的外壁可以被暴露。下電極結構BE的上部可以由第二支撐物15支撐。下電極結構BE的中部可以由第一支撐物13支撐。
隨後，可以去除支撐光罩圖案SM。
如圖7G所示，可以形成電介質層19。電介質層19可以形成在下電極結構BE上以及第一和第二支撐物13和15上。電介質層19的一部分可以覆蓋下結構11L。電介質層19可以包括與圖1至圖6所示的電介質層相同的材料。
如圖7H所示，上電極結構TE可以形成在電介質層19上。上電極結構TE可以包括與圖1至圖6所示的上電極結構130相同的材料，並且可以透過相同的程序形成。
上述本發明不限於上述實施例和圖式，並且對於本領域技術人員顯而易見的是，在不背離本發明的精神和範圍的情況下可以對其進行各種替換、修改和改變。
11:基板 11L:下結構 12:第一模具圖案 12':第一模具層 13:第一支撐物 13':第一支撐物層 14:第二模具圖案 14':第二模具層 15:第二支撐物 15':第二支撐物層 16:開口 17:第一下電極 18:第二下電極 19:電介質層 101:基板 102:層間絕緣層 103:儲存節點接觸結構 104:儲存節點接觸結構 110:下電極結構 111:第一下電極 112:第二下電極 120:電介質層 130:上電極結構 131:第一上電極 132:第二上電極 133:第三上電極 141:第一支撐物 142:第二支撐物 210:下電極結構 211:第一下電極 212:第二下電極 213:第三下電極 310:下電極 BE:下電極結構 L1:下插塞 L2:上插塞 L3:層間絕緣層 M10:模具結構 S1:第一支撐物開口 S2:第二支撐物開口 SM:支撐物光罩圖案 TE:上電極結構
圖1至圖6是示出根據本發明的實施例的電容器的剖面圖。 圖7A至圖7H是示出根據本發明的實施例的製造半導體裝置的方法的剖面圖。 圖8是根據本發明的實施例的形成下電極的鈦矽氮化物的時序圖。 圖9是根據本發明的實施例的形成上電極的時序圖。
101:基板
102:層間絕緣層
103:儲存節點接觸結構
104:儲存節點接觸結構
110:下電極結構
111:第一下電極
112:第二下電極
120:電介質層
130:上電極結構
131:第一上電極
132:第二上電極
133:第三上電極

Claims (55)

  1. 一種半導體裝置，包括： 下電極結構，形成在基板上方； 電介質層，形成在所述下電極結構上方；以及 上電極結構，形成在所述電介質層上並且包括與所述電介質層接觸的含矽非晶層。
  2. 如請求項1所述的半導體裝置，其中，所述上電極結構包括非晶金屬矽氮化物層和結晶金屬氮化物層的堆疊結構。
  3. 如請求項1所述的半導體裝置，其中，所述上電極結構具有連續性並且覆蓋所述電介質層的整個表面。
  4. 如請求項1所述的半導體裝置，其中，所述含矽非晶層包括非晶鈦矽氮化物。
  5. 如請求項2所述的半導體裝置，其中，所述結晶金屬氮化物層包括氮化鈦。
  6. 如請求項2所述的半導體裝置，其中，所述非晶金屬矽氮化物層的厚度小於所述結晶金屬氮化物層的厚度。
  7. 如請求項1所述的半導體裝置，其中，所述上電極結構包括非晶金屬矽氮化物層、結晶金屬氮化物層和半導體材料層的堆疊結構。
  8. 如請求項1所述的半導體裝置，其中，所述上電極結構包括非晶金屬矽氮化物層、結晶金屬氮化物層、矽鍺層和鎢層的堆疊結構。
  9. 如請求項1所述的半導體裝置， 其中，所述下電極結構包括： 第一下電極，具有圓柱結構；以及 第二下電極，設置在所述第一下電極內部，所述第二下電極具有比所述第一下電極小的晶粒尺寸，並且具有柱狀結構。
  10. 如請求項9所述的半導體裝置，其中，所述第二下電極的硬度大於所述第一下電極的硬度。
  11. 如請求項9所述的半導體裝置，其中，所述第一下電極包括金屬氮化物，並且所述第二下電極包括金屬矽氮化物。
  12. 如請求項9所述的半導體裝置，其中，所述第一下電極包括氮化鈦或低電阻率金屬氮化物。
  13. 如請求項9所述的半導體裝置，其中，所述第二下電極包括鈦矽氮化物。
  14. 如請求項1所述的半導體裝置， 其中，所述下電極結構包括： 第一下電極，具有圓柱結構； 第二下電極，沿所述第一下電極的內表面形成，所述第二下電極具有小於所述第一下電極的晶粒尺寸，並且具有圓柱結構；以及 第三下電極，設置在所述第二下電極內部並且具有柱狀結構。
  15. 如請求項14所述的半導體裝置，其中 所述第一下電極包括金屬氮化物， 所述第二下電極包括金屬矽氮化物，以及 所述第三下電極包括多晶矽。
  16. 如請求項1所述的半導體裝置，其中，所述下電極結構包括柱狀結構並且包括導電材料層，所述導電材料層具有比氮化鈦小的晶粒尺寸。
  17. 如請求項1所述的半導體裝置，其中，所述下電極結構由鈦矽氮化物形成，具有柱狀結構。
  18. 如請求項1所述的半導體裝置，還包括支撐所述下電極結構的外壁的支撐物。
  19. 一種半導體裝置，包括： 下電極結構，包括由第一下電極和第二下電極形成的堆疊結構，所述第一下電極形成在基板上方並且具有圓柱結構，所述第二下電極設置在所述第一下電極內部並且具有比所述第一下電極小的晶粒尺寸； 電介質層，形成在所述下電極結構上方；以及 上電極結構，形成在所述電介質層上方。
  20. 如請求項19所述的半導體裝置，其中，所述第二下電極具有柱狀結構。
  21. 如請求項19所述的半導體裝置，其中，所述第一下電極包括金屬氮化物，並且所述第二下電極包括金屬矽氮化物。
  22. 如請求項19所述的半導體裝置，其中，所述第一下電極包括氮化鈦或低電阻率金屬氮化物。
  23. 如請求項19所述的半導體裝置，其中，所述第二下電極包括鈦矽氮化物。
  24. 如請求項19所述的半導體裝置，其中 所述第二下電極包括由金屬矽氮化物層和多晶矽層形成的堆疊結構，所述金屬矽氮化物層沿所述第一下電極的內表面形成並具有圓柱結構，所述多晶矽層設置在所述金屬矽氮化物層內部並且具有柱狀結構。
  25. 如請求項19所述的半導體裝置，其中，所述電介質層與所述第一下電極直接接觸。
  26. 如請求項19所述的半導體裝置，還包括支撐所述下電極結構的外壁的支撐物。
  27. 如請求項19所述的半導體裝置，其中，所述上電極結構包括與所述電介質層直接接觸的含矽非晶層。
  28. 如請求項19所述的半導體裝置，其中，所述上電極結構包括非晶金屬矽氮化物層和結晶金屬氮化物層的堆疊結構。
  29. 如請求項19所述的半導體裝置，其中，所述上電極結構具有連續性並且覆蓋所述電介質層的整個表面。
  30. 如請求項27所述的半導體裝置，其中，所述含矽非晶層包括非晶鈦矽氮化物。
  31. 如請求項28所述的半導體裝置，其中，所述結晶金屬氮化物層包括氮化鈦。
  32. 如請求項28所述的半導體裝置，其中，所述非晶金屬矽氮化物層的厚度小於所述結晶金屬氮化物層的厚度。
  33. 如請求項19所述的半導體裝置，其中，所述上電極結構包括非晶金屬矽氮化物層、結晶金屬氮化物層和半導體材料層的堆疊結構。
  34. 如請求項19所述的半導體裝置，其中，所述上電極結構包括非晶金屬矽氮化物層、結晶金屬氮化物層、矽鍺層和鎢層的堆疊結構。
  35. 一種製造半導體裝置的方法，所述方法包括： 在基板上方形成下電極結構； 在所述下電極結構上方形成電介質層；以及 在所述電介質層上方形成包括含矽非晶層的上電極結構。
  36. 如請求項35所述的方法，其中，形成所述上電極結構包括： 在所述電介質層上方形成非晶金屬矽氮化物層；以及 在所述非晶金屬矽氮化物層上形成金屬氮化物層。
  37. 如請求項36所述的方法，其中，所述非晶金屬矽氮化物層的形成和所述金屬氮化物層的形成在原位執行。
  38. 如請求項36所述的方法，其中，所述非晶金屬矽氮化物層的形成和所述金屬氮化物層的形成透過原子層沉積程序來執行。
  39. 如請求項36所述的方法，其中，所述非晶金屬矽氮化物層包括非晶鈦矽氮化物，並且所述金屬氮化物層包括氮化鈦。
  40. 如請求項38所述的方法，其中，用於形成所述非晶金屬矽氮化物層的所述原子層沉積程序透過重複單位循環來執行，所述單位循環包括供應Ti前驅物的步驟、供應吹掃氣體的步驟、供應反應氣體的步驟、供應吹掃氣體的步驟、供應Si源和吹掃氣體的步驟。
  41. 如請求項38所述的方法，其中，形成所述金屬氮化物層的所述原子層沉積程序透過重複單位循環來執行，所述單位循環包括供應Ti前驅物的步驟、供應吹掃氣體的步驟、供應反應氣體和吹掃氣體的步驟。
  42. 如請求項35所述的方法， 其中，形成所述下電極結構包括： 在所述基板上方形成模具結構； 透過蝕刻所述模具結構來形成開口； 沿所述開口的內表面形成第一下電極，所述第一下電極具有圓柱結構； 形成間隙填充所述第一下電極的內部的第二下電極，所述第二下電極具有小於所述第一下電極的晶粒尺寸，並且具有柱狀結構；以及 透過去除所述模具結構來暴露所述下電極結構的外壁。
  43. 如請求項41所述的方法，其中，所述第一下電極包括金屬氮化物，並且所述第二下電極包括金屬矽氮化物。
  44. 如請求項35所述的方法， 其中，形成所述下電極包括： 在所述基板上方形成模具結構； 透過蝕刻所述模具結構來形成開口； 沿所述開口的內表面形成第一下電極，所述第一下電極具有圓柱結構； 沿所述第一下電極的內表面形成第二下電極，所述第二下電極具有小於所述第一下電極的晶粒尺寸並且具有圓柱結構；以及 形成間隙填充所述第二下電極的內部並且具有柱狀結構的第三下電極。
  45. 如請求項44所述的方法，其中 所述第一下電極包括金屬氮化物， 所述第二下電極包括金屬矽氮化物，以及 所述第三下電極包括多晶矽。
  46. 如請求項35所述的方法， 其中，形成所述下電極包括： 在所述基板上方形成模具結構； 透過蝕刻所述模具結構來形成開口； 形成間隙填充所述開口的內部並且具有柱狀結構的下電極；以及 透過去除所述模具結構來暴露所述下電極結構的外壁。
  47. 如請求項46所述的方法，其中，具有柱狀結構的所述下電極包括鈦矽氮化物。
  48. 如請求項47所述的方法，其中，所述鈦矽氮化物是透過原子層沉積程序形成的。
  49. 如請求項48所述的方法，其中，所述原子層沉積程序透過重複單位循環來執行，所述單位循環包括供應Ti前驅物和Si源的步驟、供應Si源的步驟、供應吹掃氣體的步驟、供應反應氣體和吹掃氣體的步驟。
  50. 一種製造半導體裝置的方法，所述方法包括： 形成下電極結構，所述下電極結構包括由第一下電極和第二下電極形成的堆疊結構，所述第一下電極具有圓柱結構並且形成在基板上方，所述第二下電極設置在所述第一下電極內部並且具有比所述第一下電極小的晶粒尺寸； 在所述下電極結構上方形成電介質層；以及 在所述電介質層上方形成上電極結構。
  51. 如請求項50所述的方法， 其中，形成所述下電極結構包括： 在所述基板上方形成所述第一下電極，所述第一下電極具有圓柱結構；以及 形成設置在所述第一下電極內部並且具有柱狀結構的所述第二下電極。
  52. 如請求項50所述的方法， 其中，形成所述下電極結構包括： 在所述基板上方形成所述第一下電極，所述第一下電極具有圓柱結構； 沿所述第一下電極的內表面形成所述第二下電極，所述第二下電極具有圓柱結構；以及 形成間隙填充所述第二下電極的內部並且具有柱狀結構的第三下電極。
  53. 如請求項50所述的方法， 其中，形成所述上電極結構包括： 在所述電介質層上方形成非晶金屬矽氮化物層；以及 在所述非晶金屬矽氮化物層上形成金屬氮化物層。
  54. 如請求項53所述的方法，其中，所述非晶金屬矽氮化物層和所述金屬氮化物層透過原子層沉積程序在同一腔室中原位形成。
  55. 如請求項54所述的方法， 其中，用於形成所述非晶金屬矽氮化物層的所述原子層沉積程序透過重複單位循環來執行，所述單位循環包括供應Ti前驅物的步驟、供應吹掃氣體的步驟、供應反應氣體的步驟、供應吹掃氣體的步驟、供應Si源和吹掃氣體的步驟；以及 其中，用於形成所述金屬氮化物層的所述原子層沉積程序透過重複單位循環來執行，所述單位循環包括供應Ti前驅物的步驟、供應吹掃氣體的步驟、供應反應氣體和吹掃氣體的步驟。
TW111133523A 2021-10-13 2022-09-05 半導體裝置及其製造方法 TW202316694A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0135776 2021-10-13
KR1020210135776A KR20230052567A (ko) 2021-10-13 2021-10-13 반도체 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
TW202316694A true TW202316694A (zh) 2023-04-16

Family

ID=85798831

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111133523A TW202316694A (zh) 2021-10-13 2022-09-05 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20230111881A1 (zh)
KR (1) KR20230052567A (zh)
CN (1) CN115988957A (zh)
TW (1) TW202316694A (zh)

Also Published As

Publication number Publication date
KR20230052567A (ko) 2023-04-20
CN115988957A (zh) 2023-04-18
US20230111881A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
US10910383B2 (en) Semiconductor device and method for fabricating the same
TWI297947B (en) Semiconductor memory device with dielectric structure and method for fabricating the same
US20200395438A1 (en) Integrated circuit devices and methods of manufacturing the same
KR101767107B1 (ko) 반도체 장치의 캐패시터
US7442981B2 (en) Capacitor of semiconductor device and method of fabricating the same
US20030183936A1 (en) Semiconductor device and method for fabricating the same
US20100196592A1 (en) Methods of fabricating capacitors including low-temperature capping layers
US7750385B2 (en) Semiconductor interconnection structures and capacitors including poly-SiGe layers and metal contact plugs
US20210296322A1 (en) Semiconductor device and method for fabricating the same
US20120098132A1 (en) Semiconductor device and method of manufacturing the same
US7153750B2 (en) Methods of forming capacitors of semiconductor devices including silicon-germanium and metallic electrodes
CN111599811A (zh) 集成电路器件及其制造方法
US7573120B2 (en) Semiconductor device and method of manufacturing the same
KR20000061475A (ko) 반도체 소자의 커패시터 및 그 제조방법
JP2000349257A (ja) 薄膜キャパシタ及びその製造方法
TW202316694A (zh) 半導體裝置及其製造方法
JP5487140B2 (ja) 半導体装置の製造方法
JP7354088B2 (ja) 半導体素子及びその製造方法
US20220399435A1 (en) Semiconductor device and method for fabricating the same
US20240155828A1 (en) Semiconductor device and manufacturing method therefor
US20220359643A1 (en) Semiconductor device and method for fabricating the same
US20110242727A1 (en) Capacitor
TW202301493A (zh) 形成包含於半導體裝置中的接觸件的方法
KR100510526B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
TW202401765A (zh) 半導體裝置