TW202310027A - 蝕刻方法及半導體元件的製造方法 - Google Patents

蝕刻方法及半導體元件的製造方法 Download PDF

Info

Publication number
TW202310027A
TW202310027A TW111113800A TW111113800A TW202310027A TW 202310027 A TW202310027 A TW 202310027A TW 111113800 A TW111113800 A TW 111113800A TW 111113800 A TW111113800 A TW 111113800A TW 202310027 A TW202310027 A TW 202310027A
Authority
TW
Taiwan
Prior art keywords
etching
etched
gas
nitrosyl
silicon nitride
Prior art date
Application number
TW111113800A
Other languages
English (en)
Other versions
TWI847120B (zh
Inventor
Kazuma Matsui
Original Assignee
日商昭和電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商昭和電工股份有限公司 filed Critical 日商昭和電工股份有限公司
Publication of TW202310027A publication Critical patent/TW202310027A/zh
Application granted granted Critical
Publication of TWI847120B publication Critical patent/TWI847120B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一面抑制微粒的產生和蝕刻速度的偏差，一面對比於非蝕刻對象物可選擇性地蝕刻含有氮化矽的蝕刻對象物之蝕刻方法。 蝕刻方法是具備： 使含有亞硝醯氟超過20體積%的蝕刻氣體接觸於具有蝕刻氣體的蝕刻的對象亦即蝕刻對象物及不是蝕刻氣體的蝕刻的對象亦即非蝕刻對象物之被蝕刻構件(12)，不使用電漿，對比於非蝕刻對象物，選擇性地蝕刻蝕刻對象物之蝕刻工序。蝕刻對象物是含有氮化矽。

Description

蝕刻方法及半導體元件的製造方法
本發明是有關蝕刻方法及半導體元件的製造方法。
亞硝醯氟(NOF)是在半導體的製造工序中可作為蝕刻矽材料的蝕刻氣體利用。例如在專利文獻1是揭示一使用含有亞硝醯氟且其濃度為0.1～20體積%的蝕刻氣體，對比於氧化矽，選擇性地蝕刻氮化矽的方法。另外，氮化矽為蝕刻氣體的蝕刻的對象亦即蝕刻對象物，氧化矽不是蝕刻氣體的蝕刻的對象亦即非蝕刻對象物。 [先前技術文獻] [專利文獻]
[專利文獻1]美國專利第10529581號說明書
(發明所欲解決的課題)
使用亞硝醯氟的濃度低的蝕刻氣體來進行蝕刻時，為了提高氮化矽的蝕刻速度相對於氧化矽的蝕刻速度的比，亦即蝕刻選擇比，需要高溫實施蝕刻。 然而，蝕刻溫度越高溫，越難以在蝕刻中均一地保持具有蝕刻對象物及非蝕刻對象物的被蝕刻構件的溫度或蝕刻氣體的溫度，因此恐有在蝕刻對象物的蝕刻速度產生偏差之虞。
再加上，若蝕刻溫度為高溫，則因為構成蝕刻裝置的構件的損耗或被蝕刻構件的過度的蝕刻等，恐有微粒(particle)產生之虞。一旦產生的微粒附著於被蝕刻構件，則恐有被蝕刻構件的構造崩壞或電路短路發生之虞，因此恐有半導體元件的生產良品率降低之虞。 本發明是以提供一面抑制微粒的產生和蝕刻速度的偏差，一面對比於非蝕刻對象物可選擇性地蝕刻含有氮化矽的蝕刻對象物之蝕刻方法及半導體元件的製造方法為課題。 (用以解決課題的手段)
為了解決前述課題，本發明的一形態是如以下的[1]～[7]般。 [1]一種蝕刻方法，係具備：使含有亞硝醯氟超過20體積%的蝕刻氣體接觸於具有前述蝕刻氣體的蝕刻的對象亦即蝕刻對象物及不是前述蝕刻氣體的蝕刻的對象亦即非蝕刻對象物之被蝕刻構件，不使用電漿，對比於前述非蝕刻對象物，選擇性地蝕刻前述蝕刻對象物之蝕刻工序，前述蝕刻對象物含有氮化矽。
[2]如[1]記載的蝕刻方法，其中，前述蝕刻氣體係含有30體積%以上亞硝醯氟。 [3]如[1]或[2]記載的蝕刻方法，其中，前述蝕刻氣體為只由亞硝醯氟所構成的氣體，或含有亞硝醯氟和稀釋氣體的混合氣體。 [4]如[1]～[3]的任一項記載的蝕刻方法，其中，前述非蝕刻對象物為氧化矽及非晶形碳(amorphous carbon)的至少一方。
[5]如[4]記載的蝕刻方法，其中，蝕刻工序的溫度條件為50℃以上250℃以下。 [6]如[1]～[5]的任一項記載的蝕刻方法，其中，前述蝕刻對象物的蝕刻速度相對於前述非蝕刻對象物的蝕刻速度的比亦即蝕刻選擇比為10以上。
[7]一種半導體元件的製造方法，係利用[1]～[6]的任一項記載的蝕刻方法來製造半導體元件的半導體元件的製造方法，其特徵為： 前述被蝕刻構件為具有前述蝕刻對象物及前述非蝕刻對象物的半導體基板， 具備藉由前述蝕刻來從前述半導體基板除去前述蝕刻對象物的至少一部分之處理工序。 [發明的效果]
若根據本發明，則一面抑制微粒的產生和蝕刻速度的偏差，一面對比於非蝕刻對象物可選擇性地蝕刻含有氮化矽的蝕刻對象物。
以下說明有關本發明的一實施形態。另外，本實施形態是表示本發明的一例者，本發明不是被限定於本實施形態者。又，本實施形態是可施加各種的變更或改良，施加如此的變更或改良的形態也可為本發明所包含。
本實施形態的蝕刻方法是具備：使含有亞硝醯氟超過20體積%的蝕刻氣體接觸於具有蝕刻氣體的蝕刻的對象亦即蝕刻對象物及不是蝕刻氣體的蝕刻的對象亦即非蝕刻對象物之被蝕刻構件，不使用電漿，對比於非蝕刻對象物，選擇性地蝕刻蝕刻對象物之蝕刻工序。而且，在本實施形態的蝕刻方法中，蝕刻對象物是含有氮化矽(SiN)。
若使蝕刻氣體接觸於被蝕刻構件，則含有氮化矽的蝕刻對象物與蝕刻氣體中的亞硝醯氟會反應，因此蝕刻對象物的蝕刻會進展。相對於此，阻劑(resist)、遮罩等的非蝕刻對象物是與亞硝醯氟幾乎不反應，因此非蝕刻對象物的蝕刻是幾乎不進展。所以，若根據本實施形態的蝕刻方法，則對比於非蝕刻對象物可選擇性地蝕刻蝕刻對象物(亦即，可取得高的蝕刻選擇性)。 例如，可將蝕刻對象物的蝕刻速度相對於非蝕刻對象物的蝕刻速度的比，亦即蝕刻選擇比設為10以上。蝕刻選擇比是30以上為理想，50以上更理想。
又，若根據本實施形態的蝕刻方法，則可用高的蝕刻速度來蝕刻含有氮化矽的蝕刻對象物。 進一步，若根據本實施形態的蝕刻方法，則由於不用電漿，可蝕刻蝕刻對象物，因此不需要使用高價的電漿產生裝置來進行蝕刻。因此，可低成本進行被蝕刻構件的蝕刻。
進一步，若根據本實施形態的蝕刻方法，則由於使用含有亞硝醯氟超過20體積%的蝕刻氣體來進行蝕刻，因此即使不將蝕刻溫度設為高溫，也可提高蝕刻選擇比。 由於可低溫實施蝕刻，因此容易在蝕刻中均一地保持被蝕刻構件的溫度或蝕刻氣體的溫度，在蝕刻對象物的蝕刻速度不易產生偏差。
進一步，由於可低溫實施蝕刻，因此在蝕刻時不易產生微粒。若高溫實施蝕刻，則恐有因為構成蝕刻裝置的構件的損耗或被蝕刻構件的過度的蝕刻等而產生微粒之虞，但若根據本實施形態的蝕刻方法，則由於可低溫實施蝕刻，因此微粒不易產生。所以，使用本實施形態的蝕刻方法來製造半導體元件時，附著於被蝕刻構件的微粒的數量少，因此半導體元件的生產良品率高。
另外，在本發明中所謂「微粒」是指長徑為1nm以上的碎片，通常是長徑為300nm以下的碎片。若符合此要件，則微粒的形狀無特別限制，例如亦可為粒狀、箔狀、膜狀、塊狀等。 又，本發明的所謂「蝕刻」是意思除去被蝕刻構件所含有的蝕刻對象物的一部分或全部來將被蝕刻構件加工成預定的形狀(例如三維形狀)(例如將被蝕刻構件所具有的由氮化矽所組成的膜狀的蝕刻對象物加工成預定的膜厚)，且從被蝕刻構件除去由蝕刻對象物所構成的殘留物、堆積物而清潔(cleaning)等。
上述的本實施形態的蝕刻方法是可利用在半導體元件的製造。亦即，本實施形態的半導體元件的製造方法是利用本實施形態的蝕刻方法來製造半導體元件的半導體元件的製造方法，被蝕刻構件為具有蝕刻對象物及非蝕刻對象物的半導體基板，具備藉由蝕刻來從半導體基板除去蝕刻對象物的至少一部分的處理工序。
本實施形態的蝕刻方法是例如可對於3D-NAND型快閃記憶體等的半導體元件的製造使用。例如，對於在氧化矽膜與氮化矽膜交替層疊而成的層疊物形成沿著層疊方向延伸且貫通層疊物的貫通孔者(參照圖2)，藉由適用本實施形態的蝕刻方法，露出於貫通孔的內面的氮化矽膜會被選擇性且各向同性地蝕刻，因此可形成氧化矽膜的端部突出至貫通孔內的構造。形成具有如此的構造的構造體的製程，由於可利用該構造體作為半導體元件的構造體，因此會被利用在3D-NAND型快閃記憶體等的半導體元件的製造。
藉由蝕刻來形成上述構造的製程，以往是使用含有磷酸等的藥液來進行，但使用蝕刻氣體的蝕刻要比使用藥液的蝕刻更微細加工性佳。因此，本實施形態的蝕刻方法是可期待對於半導體元件的更微細化或高集成化的貢獻。
並且，在本實施形態的蝕刻方法中，是可低溫實施蝕刻，因此本實施形態的蝕刻方法是例如可對於具有怕熱的電路之半導體元件的製造使用。例如，互補式金屬氧化物半導體(CMOS：Complementary Metal Oxide Semiconductor)等，是若在蝕刻時暴露於高溫，則會擔心在電路發生損傷，但若採用根據本實施形態的蝕刻方法的蝕刻，則不易發生熱所造成的電路的損傷。
而且，利用非蝕刻對象物本身作為半導體元件的構造體時，是可使用實質不與亞硝醯氟反應或與亞硝醯氟的反應極慢的材料，作為非蝕刻對象物。例如，可使用由矽(Si)及氧(O)所組成的矽氧化物(具體例，可舉二氧化矽(SiO 2))或非晶形碳。
進一步，本實施形態的蝕刻方法是如前述般，亦可利用在清潔。例如，在腔室內進行將由含有氮化矽的材料所構成的膜形成於基板上的工序或將被形成於基板上的含有氮化矽的材料的膜蝕刻的工序之後，可藉由本實施形態的蝕刻方法來除去附著於腔室的內面的含有氮化矽的附著物而清潔。另外，在如此的清潔中，腔室是相當於本發明的構成要件的被蝕刻構件，附著物是相當於本發明的構成要件的蝕刻對象物。
在此，說明有關「微粒」和「附著物」。微粒是主要起因於構成蝕刻裝置的構件的損耗而產生的碎片，也包含起因於被蝕刻構件的過度的蝕刻等而產生的碎片。因此，微粒的材質是作為構成蝕刻裝置的構件的素材使用者，或形成被蝕刻構件者，在蝕刻時反應而生成者。具體例子，可舉不鏽鋼、鎳(Ni)、礬土(Al 2O 3)、矽、釔(Y)等的氧化物、氟化物、氧氟化物、氧氮化物等。
附著物是上述的微粒或蝕刻殘渣以各種的形狀附著於藉由蝕刻所形成的圖案的側壁或腔室的內面者，也包含上述的微粒。因此，附著物的材質是氮、氧及氟之中至少1種與矽的化合物，或來自非晶形碳者，或起因於構成蝕刻裝置的構件的損耗而產生者，可包含上述的微粒的材質。
作為氮、氧及氟之中至少1種與矽的化合物的具體例，是可舉矽的氮化物、氧化物、氧氮化物、氮氟化物、氧氟化物等。作為來自非晶形碳者的具體例，是可舉非晶形碳的單體、氟化物、三氮化物等。作為起因於構成蝕刻裝置的構件的損耗而產生者的具體例，是與微粒同樣，可舉不鏽鋼、鎳、礬土、矽、釔等的氧化物、氟化物、氧氟化物、氧氮化物等。
以下，更詳細說明有關本實施形態的蝕刻方法。 [蝕刻氣體] 蝕刻氣體是含有亞硝醯氟的氣體，但亦可為只由亞硝醯氟所構成的氣體，或亦可為含有亞硝醯氟和他種的氣體的混合氣體。當蝕刻氣體為含有亞硝醯氟和他種的氣體的混合氣體時，蝕刻氣體中含有的亞硝醯氟的含有量是需要超過20體積%，但30體積%以上90體積%以下為理想，30體積%以上70體積%以下更理想。
只要將蝕刻氣體中所含有的亞硝醯氟的含有量設為上述的範圍內進行蝕刻，便可對比於非蝕刻對象物來選擇性地蝕刻含有氮化矽的蝕刻對象物。例如，可將蝕刻對象物的蝕刻速度相對於非蝕刻對象物的蝕刻速度的比，亦即蝕刻選擇比設為10以上。
作為與亞硝醯氟的氣體一起構成蝕刻氣體的他種的氣體，可使用稀釋氣體。亦即，可將蝕刻氣體設為含有亞硝醯氟和稀釋氣體的混合氣體。 稀釋氣體是惰性氣體為合適，具體而言，可舉從氮氣體(N 2)、氦(He)、氖(Ne)、氬(Ar)、氪(Kr)及氙(Xe)選擇的至少一種。 在蝕刻氣體中含有的稀釋氣體的含有量不是被特別限定者，可設為超過0體積%未滿80體積%。
又，蝕刻氣體中含有的氟氣體(F 2)及氟化氫(HF)的含有量皆是100體積ppm以下為理想，50體積ppm以下更理想，20體積ppm以下更加理想。若氟氣體及氟化氫的含有量為100體積ppm以下，則蝕刻選擇比容易變高。
[蝕刻工序的壓力條件] 本實施形態的蝕刻方法的蝕刻工序的壓力條件是不被特別加以限定者，但0.1Pa以上80kPa以下為理想，100Pa以上55kPa以下更為理想，1.3kPa以上40kPa以下更加理想。
例如，可在腔室內配置被蝕刻構件，邊使蝕刻氣體流通於腔室，邊進行蝕刻，但可將蝕刻氣體的流通時的腔室內的壓力設為0.1Pa以上80kPa以下。蝕刻氣體的流量是只要按照腔室的大小或將腔室內減壓的排氣設備的能力，適當設定為腔室內的壓力會被保持於一定即可。
[蝕刻工序的溫度條件] 本實施形態的蝕刻方法的蝕刻工序的溫度條件是不被特別加以限定者，但50℃以上250℃以下為理想，60℃以上200℃以下更理想，70℃以上180℃以下更加理想。若溫度條件為上述的範圍內，則容易取得不需要過大的時間及能量便可進行蝕刻、可抑制蝕刻速度的偏差等的優點。在此，所謂溫度條件的溫度是被蝕刻構件的溫度，但亦可使用被設置於蝕刻裝置的腔室內之支撐被蝕刻構件的平台的溫度。
亞硝醯氟是在不使電漿產生的條件下且250℃以下的溫度條件下，和氧化矽、非晶形碳等的非蝕刻對象物是幾乎不反應。因此，當被蝕刻構件具有蝕刻對象物及非蝕刻對象物的雙方時，若根據本實施形態的蝕刻方法，則幾乎不蝕刻非蝕刻對象物，可選擇性地蝕刻蝕刻對象物。所以，本實施形態的蝕刻方法是可利用在利用被圖案化的非蝕刻對象物作為遮罩來將蝕刻對象物加工成預定的形狀的方法或從具有蝕刻對象物與非蝕刻對象物的構造體除去蝕刻對象物的方法等。
進一步，若蝕刻對象物及非蝕刻對象物的溫度為250℃以下，則蝕刻選擇性容易變高。例如，蝕刻對象物的蝕刻速度相對於非蝕刻對象物的蝕刻速度的比，亦即蝕刻選擇比容易成為10以上。
[被蝕刻構件] 藉由本實施形態的蝕刻方法來蝕刻的被蝕刻構件是具有蝕刻對象物及非蝕刻對象物，但亦可為具有以蝕刻對象物所形成的部分及以非蝕刻對象物所形成的部分之構件，或亦可為以蝕刻對象物和非蝕刻對象物的混合物所形成的構件(例如蝕刻對象物的微粒附著於非蝕刻對象物者)。又，被蝕刻構件是亦可具有蝕刻對象物、非蝕刻對象物以外者。 又，被蝕刻構件的形狀是不被特別加以限定，例如亦可為板狀、箔狀、膜狀、粉末狀、塊狀。作為被蝕刻構件的例子，可舉前述的半導體基板。
[蝕刻對象物] 蝕刻對象物是含有氮化矽，但亦可為僅以氮化矽所形成者，或亦可為具有僅以氮化矽所形成的部分及以其他的材質所形成的部分者，或亦可為以氮化矽和其他的材質的混合物所形成者(例如氮化矽的微粒附著於其他的材質者)。
所謂氮化矽是指實質上僅以矽和氮所形成且以任意的比例具有矽和氮之化合物，例如可舉Si 3N 4。氮化矽的純度是不被特別加以限定，但理想是30質量%以上，更理想是60質量%以上，更加理想是90質量%以上。 又，蝕刻對象物的形狀不是特別加以限定者，例如亦可為板狀、箔狀、膜狀、粉末狀、塊狀。
[非蝕刻對象物] 非蝕刻對象物是實質不與亞硝醯氟反應或與亞硝醯氟的反應極慢，因此即使藉由本實施形態的蝕刻方法來進行蝕刻也幾乎蝕刻不進展。非蝕刻對象物是不被特別加以限定，只要具有上述般的性質，例如可舉氧化矽、非晶形碳。氧化矽的例子是可舉二氧化矽(SiO 2)。
氧化矽所具有的氧原子相對於矽原子的組成比O/Si是不被特別加以限定，只要氧化矽實質上不與亞硝醯氟反應，或與亞硝醯氟的反應比氮化矽更慢，但0.3以上5以下為理想，0.5以上4以下更為理想，1以上3以下更加理想，1.2以上2.5以下尤其理想。
就本實施形態的蝕刻方法而言，非蝕刻對象物是幾乎不被蝕刻，因此可藉由非蝕刻對象物來抑制蝕刻氣體所致的蝕刻對象物的蝕刻。所以，非蝕刻對象物是可作為用以抑制蝕刻氣體所致的蝕刻對象物的蝕刻之阻劑或遮罩使用。
因此，本實施形態的蝕刻方法是可利用在利用被圖案化的非蝕刻對象物作為阻劑或遮罩來將蝕刻對象物加工成預定的形狀(例如將被蝕刻構件所具有的膜狀的蝕刻對象物加工成預定的膜厚)等的方法，所以對於半導體元件的製造可適於使用。
又，由於非蝕刻對象物幾乎不被蝕刻，因此可藉由非蝕刻對象物來抑制半導體元件之中原本就不應被蝕刻的部分被蝕刻，可防止半導體元件的特性因為蝕刻而喪失。
其次，邊參照圖1邊說明可實施本實施形態的蝕刻方法的蝕刻裝置的構成之一例及使用該蝕刻裝置的蝕刻方法之一例。圖1的蝕刻裝置是可進行不用電漿的無電漿蝕刻的蝕刻裝置。首先，說明有關圖1的蝕刻裝置。
圖1的蝕刻裝置是具備： 在內部進行蝕刻的腔室10； 在腔室10的內部支撐所蝕刻的被蝕刻構件12之平台11； 測定被蝕刻構件12的溫度之溫度計14； 用以排出腔室10的內部的氣體之排氣用配管13； 被設在排氣用配管13，將腔室10的內部減壓之真空泵15；及 測定腔室10的內部的壓力之壓力計16。
又，圖1的蝕刻裝置是具備： 供給蝕刻氣體至腔室10的內部之蝕刻氣體供給部；及 分析存在於腔室10的內部的微粒之分析部(未圖示)。 此蝕刻氣體供給部是具有： 供給亞硝醯氟的氣體之亞硝醯氟氣體供給部1； 供給稀釋氣體的稀釋氣體供給部2； 連接亞硝醯氟氣體供給部1與腔室10的亞硝醯氟氣體供給用配管5； 將稀釋氣體供給部2連接至亞硝醯氟氣體供給用配管5的中間部之稀釋氣體供給用配管6。
進一步，在亞硝醯氟氣體供給用配管5是設有：控制亞硝醯氟氣體的壓力之亞硝醯氟氣體壓力控制裝置7；及控制亞硝醯氟氣體的流量之亞硝醯氟氣體流量控制裝置3。進一步，在稀釋氣體供給用配管6是設有：控制稀釋氣體的壓力之稀釋氣體壓力控制裝置8；及控制稀釋氣體的流量之稀釋氣體流量控制裝置4。
而且，在供給亞硝醯氟氣體作為蝕刻氣體至腔室10時，藉由從亞硝醯氟氣體供給部1送出亞硝醯氟氣體至亞硝醯氟氣體供給用配管5，亞硝醯氟氣體會經由亞硝醯氟氣體供給用配管5來供給至腔室10。
並且，在供給亞硝醯氟氣體與惰性氣體等的稀釋氣體的混合氣體作為蝕刻氣體時，是從亞硝醯氟氣體供給部1送出亞硝醯氟氣體至亞硝醯氟氣體供給用配管5，且從稀釋氣體供給部2經由稀釋氣體供給用配管6來送出稀釋氣體至亞硝醯氟氣體供給用配管5。藉此，在亞硝醯氟氣體供給用配管5的中間部，亞硝醯氟氣體與稀釋氣體會被混合而成為混合氣體，此混合氣體會經由亞硝醯氟氣體供給用配管5來供給至腔室10。但，亦可將亞硝醯氟氣體與稀釋氣體分別各供給至腔室10，在腔室10內作為混合氣體。
另外，亞硝醯氟氣體供給部1及稀釋氣體供給部2的構成是不被特別加以限定者，例如亦可為氣瓶或氣筒等。又，例如，可利用質量流控制器或流量計等，作為亞硝醯氟氣體流量控制裝置3及稀釋氣體流量控制裝置4。
在將蝕刻氣體往腔室10供給時，是一面將蝕刻氣體的供給壓力(亦即圖1的亞硝醯氟氣體壓力控制裝置7的值)保持於預定值，一面供給為理想。亦即，蝕刻氣體的供給壓力是20kPa以上1500kPa以下為理想，40kPa以上700kPa以下更理想，60kPa以上400kPa以下更加理想。若蝕刻氣體的供給壓力為上述範圍內，則往腔室10的蝕刻氣體的供給會被順暢地進行，且對於圖1的蝕刻裝置所具有的零件(例如前述各種裝置或前述配管)的負荷小。
又，被供給至腔室10內的蝕刻氣體的壓力是設為0.1Pa以上80kPa以下為理想，100Pa以上55kPa以下更為理想，1.3kPa以上40kPa以下更加理想。若腔室10內的蝕刻氣體的壓力為上述範圍內，則可取得充分的蝕刻速度，且蝕刻選擇比容易變高。
供給蝕刻氣體之前的腔室10內的壓力是不被特別加以限定者，只要是蝕刻氣體的供給壓力以下或比蝕刻氣體的供給壓力更低壓，例如0.1Pa以上未滿40kPa為理想，10Pa以上20kPa以下更理想。
蝕刻氣體的供給壓力與供給蝕刻氣體之前的腔室10內的壓力的差是1.5MPa以下為理想，0.6MPa以下更理想，0.4MPa以下更加理想。若差為上述範圍內，則往腔室10的蝕刻氣體的供給容易順暢地進行。
在將蝕刻氣體往腔室10供給時，是邊將蝕刻氣體的溫度保持於預定值邊供給為理想。亦即，蝕刻氣體的供給溫度是0℃以上250℃以下為理想。 進行蝕刻時的被蝕刻構件12的溫度是設為250℃以下為理想。若為此溫度範圍內，則被蝕刻構件12所具有的蝕刻對象物的蝕刻會順暢地進展，且對於蝕刻裝置的負荷小，蝕刻裝置的壽命容易變長。
蝕刻的處理時間(以下亦有記載為「蝕刻時間」的情形)是可依據想要怎樣程度蝕刻被蝕刻構件12所具有的蝕刻對象物來任意設定，但若考慮半導體元件製造製程的生產效率，則180分鐘以內為理想，140分鐘以內更理想，90分鐘以內更加理想，60分鐘以內尤其理想。另外，所謂蝕刻的處理時間是指從將蝕刻氣體導入至腔室10的內部之後至為了結束蝕刻而將腔室10的內部的蝕刻氣體排氣為止的時間。
本實施形態的蝕刻方法是可使用圖1的蝕刻裝置般的被使用在半導體元件製造工序的一般的蝕刻裝置來實施，可使用的蝕刻裝置的構成是不被特別加以限定。 例如，亞硝醯氟氣體供給用配管5與被蝕刻構件12的位置關係是不被特別加以限定，只要可使蝕刻氣體接觸於被蝕刻構件12。又，有關腔室10的溫度調節機構的構成也是只要可將被蝕刻構件12的溫度調節成任意的溫度即可，因此亦可為在平台11上直接具備被蝕刻構件12的溫度調節機構的構成，或亦可用外接的的溫度調節器來從腔室10的外側對腔室10進行加溫或冷卻。
又，圖1的蝕刻裝置的材質是不被加以限定，只要對於亞硝醯氟具有耐腐蝕性，且可減壓至預定的壓力者。例如，在接觸於蝕刻氣體的部分可使用鎳、鎳基合金、鋁(Al)、不鏽鋼、白金(Pt)等的金屬或礬土等的陶瓷或氟樹脂等。
作為鎳基合金的具體例，可舉英高鎳合金(註冊商標)、赫史特合金(HASTELLOY)(註冊商標)、蒙耐爾合金(Monel)(註冊商標)等。又，氟樹脂是例如可舉聚四氟乙烯(polytetrafluoroethylene，PTFE)、聚氯三氟乙烯(Poly Chloro Tri Fluoro Ethylene，PCTFE)、四氟乙烯・全氟醚共聚物(PFA)、聚偏二氟乙烯(PVDF)、氟橡膠(Viton)(註冊商標)、Kalrez(註冊商標)等。 [實施例]
在以下顯示實施例及比較例，更詳細說明本發明。 (實施例1) 使用具有與圖1的蝕刻裝置大致同樣的構成的蝕刻裝置來進行被蝕刻樣品的蝕刻。說明有關在實施例1中使用的被蝕刻樣品。分別準備：在直徑100mm的圓板狀的矽晶圓的表面上形成膜厚1000nm的氮化矽膜者(SEIREN KST Corp.製)、在直徑100mm的圓板狀的矽晶圓的表面上形成膜厚1000nm的氧化矽膜者(SEIREN KST Corp.製)及在直徑100mm的圓板狀的矽晶圓的表面上形成膜厚1500nm的非晶形碳膜者(SEIREN KST Corp.製)。
然後，將該等3種的被蝕刻樣品排列載置於蝕刻裝置的腔室的內部的平台上，將平台的溫度昇溫至150℃。其次，將流量30mL/min的亞硝醯氟的氣體與流量60mL/min的氬混合而作為混合氣體，以此混合氣體作為蝕刻氣體。然後，以流量90mL/min來將此蝕刻氣體供給至腔室的內部，使流通10分鐘而進行蝕刻。蝕刻氣體的流通時的腔室的內部的壓力是設為6.7kPa，亞硝醯氟氣體的分壓是設為2.2kPa。
藉此，進行上述3種的被蝕刻樣品的氮化矽膜、氧化矽膜及非晶形碳膜的蝕刻。一旦蝕刻氣體的流通終了，則結束平台的加熱，以氬來置換腔室的內部。 另外，使用Thermo Fisher Scientific公司製的紅外分光光度計Nicolet iS5來測定蝕刻氣體中所含有的氟化氫的含有量時，未滿20體積ppm。測定條件是如以下般。
測定溫度：60℃ 測定壓力：0.1MPa 窗材　　：氟化鈣 累計次數：8次 測定波長區域：1200～4000cm -1使用於測定的峰值的波長：3877cm -1
一旦蝕刻終了，則將腔室開放而取出被蝕刻樣品，分別測定氮化矽膜、氧化矽膜及非晶形碳膜的膜厚，且測定附著於氮化矽膜、氧化矽膜及非晶形碳膜的表面的微粒的個數。 氮化矽膜、氧化矽膜及非晶形碳膜的膜厚是使用FILMETRICS公司製的F20膜厚測定系統來測定。另外，膜厚的測定條件是如以下般。
測定壓力：大氣壓(101.3kPa) 測定溫度：28℃ 測定環境：大氣 氮化矽的測定波長區域：900～1700nm 氧化矽的測定波長區域：200～1000nm 非晶形碳的測定波長區域：800～1200nm
針對氮化矽膜、氧化矽膜及非晶形碳膜的各者，從蝕刻前的膜厚(單位為nm)減去蝕刻後的膜厚(單位為nm)，除以蝕刻時間(單位為min)，藉此分別算出氮化矽、氧化矽及非晶形碳的蝕刻速度(單位為nm/min)。然後，算出蝕刻對象物(氮化矽)的蝕刻速度相對於非蝕刻對象物(氧化矽或非晶形碳)的蝕刻速度的比(蝕刻選擇比)。將結果顯示於表1。
又，針對氮化矽膜、氧化矽膜及非晶形碳膜的各者，使用TOPCON CORPORATION製的晶圓表面檢查裝置WM-2500來計測附著於表面的微粒的個數。其結果，從任一膜皆未檢測出微粒。將附著於3個膜的表面的微粒的個數的合計數顯示於表1。
Figure 02_image001
(實施例2～8及比較例1、2) 除了如表1所示般設亞硝醯氟氣體及氬的流量、平台的溫度及腔室的內部的壓力的點以外，是與實施例1同樣進行3種的被蝕刻樣品的蝕刻，分別算出氮化矽、氧化矽及非晶形碳的蝕刻速度及其比。又，與實施例1同樣測定附著於3個膜的表面的微粒的個數，算出其合計數。將結果顯示於表1。
(實施例9) 邊參照圖2邊說明有關在實施例9中使用的被蝕刻構件。圖2的被蝕刻構件是具有氮化矽膜32與氧化矽膜33各90層交替層疊於矽基板31上的構造(在圖2中基於方便起見顯示各4層交替層疊的構造)。氮化矽膜32及氧化矽膜33的膜厚是皆為每一層35nm。但，僅最上層的氧化矽膜33，膜厚是70nm。
又，圖2的被蝕刻構件是具有膜厚1500nm的非晶形碳膜35更被層疊於最上層的氧化矽膜33上的構造。在此，氮化矽膜32為蝕刻對象物，氧化矽膜33及非晶形碳膜35為非蝕刻對象物。進一步，圖2的被蝕刻構件是具有將90層的氮化矽膜32及90層的氧化矽膜33以及1層的非晶形碳膜35貫通於層疊方向之直徑200nm的貫通孔34。
將此被蝕刻構件載置於具有與圖1的蝕刻裝置大致同樣的構成的蝕刻裝置的平台上，且將平台的溫度設為150℃。其次，將流量35mL/min的亞硝醯氟氣體與流量65mL/min的氬混合而作為混合氣體，以此混合氣體作為蝕刻氣體。然後，將此蝕刻氣體供給至腔室的內部，使流通10分鐘而進行蝕刻。蝕刻氣體的流通時的腔室的內部的壓力是設為6.7kPa。一旦蝕刻氣體的流通終了，則停止平台的加熱，以氬來置換腔室的內部。
將腔室開放而取出被蝕刻構件。被蝕刻的被蝕刻構件是氮化矽膜32之中露出於貫通孔34的內面的部分會被蝕刻，特別是對比於氧化矽膜33，氮化矽膜32會優先被蝕刻，因此貫通孔34的內面的一部分會擴展至徑方向外方。
氧化矽膜33之中露出於貫通孔34的內面的部分是相較於氮化矽膜32，難被蝕刻，又，非晶形碳膜35是幾乎不被蝕刻，因此形成氧化矽膜33及非晶形碳膜35的端部突出至貫通孔34內的構造。
切斷取出的被蝕刻構件，藉由透過型電子顕微鏡來分別分析90層的氮化矽膜32的剖面及90層的氧化矽膜33的剖面。詳述是針對90層的氮化矽膜32各者，測定氮化矽膜32之中露出於貫通孔34的內面的部分與非晶形碳膜35之中露出於貫通孔34的內面的部分之間的徑方向距離。並且，針對90層的氧化矽膜33各者，測定氧化矽膜33之中露出於貫通孔34的內面的部分與非晶形碳膜35之中露出於貫通孔34的內面的部分之間的徑方向距離。
亦即，貫通孔34的內面會藉由蝕刻來擴展至徑方向外方而貫通孔34的半徑變大，測定其半徑的差分。然後，藉由除以蝕刻時間，算出氮化矽及氧化矽對於非晶形碳的相對性蝕刻速度。另外，非晶形碳的蝕刻速度是藉由比較蝕刻前後的貫通孔34的直徑來算出，但直徑的變化是幾乎沒什麼變化。
然後，算出90層的氮化矽膜32及90層的氧化矽膜33的蝕刻速度的平均值及標準偏差，評價膜的面內方向(與膜的表面平行的方向)的相對的蝕刻速度是否會依膜的層疊方向位置而變化、相對的蝕刻速度的均一性。並且，確認附著物是否有附著於貫通孔34的側壁(內面)。將結果顯示於表2。
Figure 02_image003
(實施例10、11) 除了將亞硝醯氟氣體及氬的流量與平台的溫度設為如表2所示般的點以外，和實施例9同樣進行被蝕刻構件的蝕刻，分別算出氮化矽及氧化矽的蝕刻速度的平均值及標準偏差。並且，與實施例9同樣，確認附著物是否有附著於貫通孔34的側壁。將結果顯示於表2。
(比較例3、4) 除了將亞硝醯氟氣體及氬的流量與平台的溫度設為如表2般的點，以及將蝕刻氣體的流通時間設為30分鐘的點以外，和實施例9同樣進行被蝕刻構件的蝕刻，分別算出氮化矽及氧化矽的蝕刻速度的平均值及標準偏差。並且，與實施例9同樣，確認附著物是否有附著於貫通孔34的側壁。將結果顯示於表2。
由實施例1～3的結果可知，隨著蝕刻氣體中的亞硝醯氟的比例增加，氮化矽的蝕刻速度及相對於非蝕刻對象物的蝕刻選擇性提升。並且，在蝕刻結束後的矽晶圓的氮化矽膜、氧化矽膜及非晶形碳膜的表面是微粒幾乎未附著。其理由可想像是因為藉由腔室的內部的亞硝醯氟的分壓提高，氮化矽膜的表面與亞硝醯氟的接觸頻率會增加，蝕刻迅速地進展，另一方面，藉由調整溫度，起因於腔室的損耗等之微粒的產生會被抑制。
由實施例2、4的結果可知，若腔室的內壓變高，則氮化矽的蝕刻速度變快。由此結果暗示，若腔室內的亞硝醯氟的分壓高，則蝕刻速度變快。 由實施例5、6、7的結果可知，若平台的溫度變高，則氮化矽的蝕刻速度變快。另一方面，若平台的溫度形成到50℃，則氮化矽的蝕刻速度會降低，因此可知為了使工序的處理能力提升，蝕刻溫度是設為50℃以上為理想。
由實施例1、2、3、8的結果可知，若蝕刻氣體中的亞硝醯氟的分壓變高，則微粒的產生數量有若干增加的傾向，但不是形成問題的層級。 由比較例2的結果可知，若降低蝕刻氣體中的亞硝醯氟的分壓，則氮化矽的蝕刻速度或氮化矽相對於氧化矽的蝕刻選擇比會降低。對於此，可知為了提高氮化矽的蝕刻速度而提高蝕刻溫度的比較例1是微粒的產生會顯著地增加。
由實施例9、10、11的結果可知，藉由提高平台的溫度或提高亞硝醯氟的分壓，氮化矽的蝕刻速度會變高。又，對於氮化矽的蝕刻速度的平均值之蝕刻速度的標準偏差的比是大概17～20%，可知無關氮化矽膜32的層疊方向位置，90層的氮化矽膜32的蝕刻會大概均一地進展。
另一方面，由比較例3的結果可知，當蝕刻氣體中的亞硝醯氟濃度及蝕刻溫度低時，氮化矽的蝕刻速度及氮化矽的蝕刻速度相對於氧化矽的蝕刻速度的比會大幅度降低。並且，在比較例3中，被確認附著物附著於貫通孔34的側壁。
又，由比較例4的結果可知，若蝕刻溫度過高，則對於氮化矽的蝕刻速度的平均值之蝕刻速度的標準偏差的比是大概成為80%。具體而言，有關90層的氮化矽膜32之中位於貫通孔34的底部附近者是有蝕刻速度降低的傾向，越是接近貫通孔34的底部的氮化矽膜32，越有蝕刻速度低的傾向。並且，被確認附著物附著於貫通孔34的側壁。
藉由活用，如上述般，在蝕刻後的構造體中不使堆積物(附著物)殘留，且無關層疊方向位置，氮化矽膜的蝕刻會幾乎均一地進行的特性，例如可形成氧化矽膜的端部突出至貫通孔內的構造。如此的構造是作為例如3D-NAND型快閃記憶體等的半導體元件的構造體利用。亦即，本發明是例如具有可利用在3D-NAND型快閃記憶體等的半導體元件的製造之技術性意義。
1:亞硝醯氟氣體供給部 2:稀釋氣體供給部 3:亞硝醯氟氣體流量控制裝置 4:稀釋氣體流量控制裝置 5:亞硝醯氟氣體供給用配管 6:稀釋氣體供給用配管 7:亞硝醯氟氣體壓力控制裝置 8:稀釋氣體壓力控制裝置 10:腔室 11:平台 12:被蝕刻構件 13:排氣用配管 14:溫度計 15:真空泵 16:壓力計 31:矽基板 32:氮化矽膜 33:氧化矽膜 34:貫通孔 35:非晶形碳膜
[圖1]是說明本發明的蝕刻方法的一實施形態的蝕刻裝置的一例的概略圖。 [圖2]是說明在實施例及比較例使用的被蝕刻構件的圖。
1:亞硝醯氟氣體供給部
2:稀釋氣體供給部
3:亞硝醯氟氣體流量控制裝置
4:稀釋氣體流量控制裝置
5:亞硝醯氟氣體供給用配管
6:稀釋氣體供給用配管
7:亞硝醯氟氣體壓力控制裝置
8:稀釋氣體壓力控制裝置
10:腔室
11:平台
12:被蝕刻構件
13:排氣用配管
14:溫度計
15:真空泵
16:壓力計

Claims (7)

  1. 一種蝕刻方法，其特徵係具備： 使含有亞硝醯氟超過20體積%的蝕刻氣體接觸於具有前述蝕刻氣體的蝕刻的對象亦即蝕刻對象物及不是前述蝕刻氣體的蝕刻的對象亦即非蝕刻對象物之被蝕刻構件，不使用電漿，對比於前述非蝕刻對象物，選擇性地蝕刻前述蝕刻對象物之蝕刻工序， 前述蝕刻對象物含有氮化矽。
  2. 如請求項1記載的蝕刻方法，其中，前述蝕刻氣體係含有30體積%以上亞硝醯氟。
  3. 如請求項1或請求項2記載的蝕刻方法，其中，前述蝕刻氣體為只由亞硝醯氟所構成的氣體，或含有亞硝醯氟和稀釋氣體的混合氣體。
  4. 如請求項1～3的任一項記載的蝕刻方法，其中，前述非蝕刻對象物為氧化矽及非晶形碳的至少一方。
  5. 如請求項4記載的蝕刻方法，其中，蝕刻工序的溫度條件為50℃以上250℃以下。
  6. 如請求項1～5的任一項記載的蝕刻方法，其中，前述蝕刻對象物的蝕刻速度相對於前述非蝕刻對象物的蝕刻速度的比亦即蝕刻選擇比為10以上。
  7. 一種半導體元件的製造方法，係使用請求項1～6的任一項記載的蝕刻方法來製造半導體元件之半導體元件的製造方法，其特徵為： 前述被蝕刻構件為具有前述蝕刻對象物及前述非蝕刻對象物的半導體基板， 具備藉由前述蝕刻來從前述半導體基板除去前述蝕刻對象物的至少一部分之處理工序。
TW111113800A 2021-05-20 2022-04-12 蝕刻方法及半導體元件的製造方法 TWI847120B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-085388 2021-05-20
JP2021085388 2021-05-20

Publications (2)

Publication Number Publication Date
TW202310027A true TW202310027A (zh) 2023-03-01
TWI847120B TWI847120B (zh) 2024-07-01

Family

ID=

Also Published As

Publication number Publication date
JPWO2022244519A1 (zh) 2022-11-24
KR20240009949A (ko) 2024-01-23
WO2022244519A1 (ja) 2022-11-24
US20240249952A1 (en) 2024-07-25

Similar Documents

Publication Publication Date Title
JP6210039B2 (ja) 付着物の除去方法及びドライエッチング方法
TW202310027A (zh) 蝕刻方法及半導體元件的製造方法
US12014929B2 (en) Etching method for silicon nitride and production method for semiconductor element
TWI847120B (zh) 蝕刻方法及半導體元件的製造方法
TWI765581B (zh) 乾蝕刻方法、半導體元件之製造方法，及清潔方法
TWI783736B (zh) 蝕刻方法及半導體元件的製造方法
TWI778566B (zh) 蝕刻方法及半導體元件的製造方法
TWI836464B (zh) 乾蝕刻方法、半導體元件之製造方法，及清洗方法
WO2023017696A1 (ja) エッチング方法及び半導体素子の製造方法
TWI778649B (zh) 蝕刻方法及半導體元件的製造方法
US11972955B2 (en) Dry etching method, method for manufacturing semiconductor element, and cleaning method
TW202300702A (zh) 蝕刻氣體及蝕刻方法