TW202244659A - 低壓降調節器電路 - Google Patents

Abstract

提供了用於控制過驅動低壓降調節器電路的電源切斷的系統及方法。該系統被設計為具有低壓降調節器電路，該低壓降調節器電路用以以非常低的電流在安全操作區域範圍內操作。該電路包括調節器、電流提升器及電源切斷開關。電流提升器回應於通常來自配電板的電源切斷信號。該電路被製造為使得具有電流提升器的低壓降調節器電路在維持安全的操作區域範圍的同時以最小的電流汲取操作。在各種設計操作、正常操作及電源切斷期間，安全操作區域的操作範圍維持不變。該調節器電路可以設計成沒有中間位凖電壓或高接地。

Description

用於過驅動低壓降調節器中的功率調節的系統及方法

本專利文件中描述的技術大體而言係關於半導體記憶體系統，並且更特定言之，係關於用於半導體記憶體系統的電力管理系統及方法。

系統中的記憶體可能經歷不作用的期間（例如數分鐘、數秒、幾分之一秒），在該期間資料並不會寫入記憶體或從記憶體中被讀取。當記憶體在啟用模式時，即便記憶體並未執行寫入或讀取操作，記憶體仍會汲取電力。為了節省電力，特別是在電力受限的裝置（例如以電池供電的裝置）中，可將記憶體置於低電力、睡眠或者關閉狀態。

無。

以下揭露內容提供了用於實施所提供標的的不同特徵的許多不同實施例或實例。以下描述了部件和佈置的特定實例以簡化本揭露內容。當然，此些僅僅是實例，而並且意欲為限制性的。此外，本揭露案可以在各個實例中重複參考數字和/或字母。該重複是出於簡單和清楚的目的，並且其本身並不指示所論述的各種實施例和/或配置之間的關係。

作為記憶體低功率/睡眠/停機操作的一部分，電源閘極可用於關閉周邊設備及記憶體陣列。當記憶體退出睡眠模式(例如，停機、深度睡眠及輕度睡眠)時，大電源閘極可用於升高記憶體的內部電源電壓。過驅動低壓降調節器(low dropout regulator, LDO)在實施電源切斷操作時可能會經歷安全操作區(safe operating area, SOA)問題。例如，SOA問題可包括掉到低於調節器上的電壓閾值，或者在輸出端上經歷意外的頻率回應。某些LDO實施例使用高接地作為中間位凖電壓以在電源切斷模式期間供應偏置。此可導致額外的LDO以提供中間位凖電壓。

過驅動LDO調節器可能在電源切斷期間維持SOA操作範圍中經歷困難。可以實施利用較大VDD的過驅動LDO，以確保調節電晶體維持飽和狀態。此類LDO可用以基於參考電壓將電壓維持在指定範圍內，並利用電流提升或類比高壓VDD連接來供電。該些系統可包含至系統的配電板的額外連接以用於電源切斷。本文描述了用於在電源切斷期間在維持低電流的同時維持SOA操作範圍的系統及方法。以此種方式，可以維持穩定化的輸出電壓，直到輸入電壓小於輸出電壓加上壓差。通常，LDO被設計為具有低壓差。在實施例中，該方法可包括在不利用額外的高接地(high ground, HG)中間位凖電壓的情況下，調節具有非常接近的輸入電壓(例如，小於1 V)的電路的輸出電壓的方法。

在過驅動LDO的VDD是最大持續電壓的大於兩倍的電路配置中，設計可利用多於一個HG中間位凖電壓，相應的妥協可能增加面積/功耗。此種特性亦可能增加在提供此類HG LDO方面的協同模擬複雜性及系統級複雜性。

某些實施例可賦能可在沒有HG電源的情況下實施的電路。如本文所述，可以藉由針對規格指定適當的電流，隨後修改設計以提供電源切斷能力來設計電路。該些實施例可被設計為以最小電流滿足SOA區域，隨後提升電流以滿足期望的電氣效能。此種用於穩定化輸出電壓的方法可減少對提供HG電壓的額外LDO的需求。沒有HG電壓的電路可產生具有減少的面積損失(area penalty)的穩定化的輸出電壓，並且不需要用額外的電壓位凖來協同模擬電路操作。

在一個示例性實施例中，電路以低電流(例如，極低電流)操作並且保持在SOA區域中。該電路包括至電流源的連接，例如金屬氧化物半導體場效應電晶體(metal oxide semiconductor field effect transistor，MOSFET)電流鏡。電流源經由與受電源切斷(power down, PD)信號控制的電晶體開關連接，提供額外的電流來提高效能。當電路轉換到電源切斷模式時，電路仍然藉由從電流源汲取額外電流來發揮功能。以此種方式，電路以接近最小的電流要求操作，以在正常操作期間維持SOA操作範圍，並且在電源切斷模式及轉換至電源切斷模式期間以稍大的電流要求操作。

針對特定設計標準，進一步的過驅動LDO調節器系統可包括運算放大器(operational amplifier, opamp)。此外，用於在電源切斷期間維持電壓調節的方法可使用opamp來比較輸出電壓。例如，opamp可用於提供電壓增益、電壓調節、調整相位餘裕、驅動電容性負載、作為帶寬濾波器操作、提升帶寬、或以其他方式建立電氣標準。本文所述的示例性調節器電路是過驅動LDO調節器。過驅動LDO調節器用調節器可用的電壓驅動電晶體達到飽和。通常，LDO被設計為最小化輸入與輸出之間的電壓差，稱為壓差。以此種方式，輸入電壓可以下降(例如，從2.0 V至1.6 V)，而輸出電壓保持恆定(例如，1.2 V)。壓差可以是跨控制電晶體或傳輸電晶體兩端的壓差。傳輸電晶體的壓差可能超過調節器的最大設計壓差，以將輸出電壓適當地維持在設計範圍內。該系統可配置有額外的電晶體以降低傳輸電晶體的源極處的輸入電壓，從而維持輸出電壓上的SOA操作範圍。例如，有源負載MOSFET配置可經由輸入接腳(例如，類比高VDD)提供額外的電流。調節器電流可以經由傳輸電晶體的汲極上的類比高VDD連接來驅動。若類比高VDD上的電壓大於設計的最大電壓閾值，則額外的電晶體將被飽和並作為電壓遞降操作。此種電壓遞降可由二極體連接的互補式金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)電路執行。opamp接收參考電壓，該參考電壓將輸出電壓設置在設計的電壓範圍內。

在其他實施例中，LDO調節器系統可操作以在電源切斷期間調節輸出電壓。特別地，LDO調節器可以用以在電源切斷期間最小化電壓尖峰，控制輸出帶寬，並調整潛時。LDO調節器電晶體可操作以增加在電源切斷模式與正常操作模式之間切換的潛時，從而減少模式轉換期間輸出電壓上的電壓尖峰。

在另外的實施例中，將電流提升以滿足電氣效能要求。電流提升可以在opamp處提供，opamp基於來自電源切斷板的外部控制電壓提供額外的電流。可能需要額外的電流來在維持帶寬、驅動能力及降低的輸出電壓波動的同時保持SOA操作範圍。電流源可以基於電源切斷信號操作，使得電流源在正常操作期間不操作。此外，可以基於電源切斷單元內的電晶體通道比來指定供應給opamp的電流的量。在其他實施例中，可能需要額外的電流來保持正常的操作功能特性，諸如驅動能力、增益及相位餘裕。由於該電路被設計為在非常低的電流下操作，因此只有在需要維持SOA操作範圍時才會汲取額外的電流，並維持大約最小的電流洩漏。

第1圖是圖示示例性低壓降調節器電路的圖，該低壓降調節器電路可以例如是基於本文所述的設計及製造方法的電路設計。LDO調節器電路100的該示例實施例包括opamp 101、第一電阻器121、第二電阻器123、保護電容器125、電流提升器115、第一opamp電晶體111、第二opamp電晶體113及傳輸電晶體109。LDO調節器電路100包括類比高VDD (analog high VDD, AHVDD)電源105及輸出電壓(VOUT) 107。傳輸電晶體109、第一電阻器121、第二電阻器123及opamp 101用作調節模組。特別地，該些部件形成線性電壓調節器，其中電阻器121、123用作分壓器102，並且opamp 101以非反相opamp方案使用。本實施例中的VOUT 107可以基於電阻器121、123的電阻比及參考電壓(VREF) 103來設計。輸出電壓是VREF 103乘以第一電阻器121加上第二電阻器123與第二電阻器123的電阻比。調節模組亦包括保護電容器125，該保護電容器用於調節VOUT 107的瞬態回應。

opamp 101配置有連接至VREF 103的非反相輸入、連接在第一電阻器121與第二電阻器123之間的節點處的反相輸入，以及連接至傳輸電晶體109的閘極的輸出。opamp 101包括第一opamp電晶體111、第二opamp電晶體113及電流提升器115。在其他實施例中，opamp 101將包括連接至第一opamp電晶體111及第二opamp電晶體113的汲極的額外保護電路系統。例如，該電路可以被設計成在opamp電晶體111、113的源極與汲極之間具有大於1伏的壓差。在該些實施例中，可以利用額外的保護電路系統，諸如有源負載MOSFET或電流鏡電路配置，來確保opamp電晶體111、113上有足夠的電流供應。基於opamp 101的電壓最大值、瞬態回應特性及功率損耗，在電路設計中可以利用不同的opamp 101。opamp 101可以例如是反相放大器。

傳輸電晶體109配置有連接至AHVDD電源105的汲極、連接至VOUT 107的源極，及連接至opamp 101的輸出的閘極。AHVDD電源105可以具有電壓範圍(例如，+/-10%)。AHVDD電源105為LDO調節器供電，並且可以連接至外部配電板。在該些實施例中，傳輸電晶體109通常在導通狀態下操作，使得電流將從汲極流向源極。當VOUT 107低於VREF 103時，傳輸電晶體109允許電流流動，以將VOUT 107驅動至設計電壓。該些實施例利用過驅動LDO調節器模組，其中LDO的VDD實質上大於最大持續電壓(例如，兩倍)。

LDO調節器電路100利用opamp 101、傳輸電晶體109及電阻器121、123來調節VOUT 107，而無需配置額外的LDO調節器來建立HG(中間接地)電壓。LDO調節器的特徵在於輸入電壓與輸出電壓之間的低壓差，與此同時維持穩定化的輸出電壓(VOUT 107)。由於該設計不利用額外的LDO調節器，因此其已經減少了面積及電力成本。電流提升器115提供額外的電流，但是取決於用於維持電氣效能的SOA要求，可以以非常低的電流操作。電流提升器115基於控制電壓提供電流，該控制電壓可以是來自外部裝置的電源切斷信號。外部裝置可例如是配電板。在此種配置中，電流提升器115確保電路在電源切斷期間保持在SOA操作範圍內，具有非常小的洩漏電流。

VOUT 107被設置為設計電壓，並且被LDO調節器100保持至近似設計電壓。基於電阻器121、123的電阻比及VREF 103來計算設計電壓。若VOUT 107大於設計電壓，則電流將從VOUT 107流過第一電阻器121，另外，由於誤差放大器調節跨傳輸電晶體109兩端的電壓降，所以更少的電流將從AHVDD電源105流過傳輸電晶體109。從VOUT 107流過第一電阻器121的電流的量基於VOUT 107與VREF 103之間的電壓差。若VOUT 107小於設計電壓，則電流將從AHVDD電源105流過傳輸電晶體109，以將電壓拉高至設計電壓。以此種方式，VOUT 107由LDO調節器100調節。

VOUT 107進一步連接至保護電容器125。保護電容器125連接在VOUT 107與接地之間。輸出電容器125控制瞬態回應，影響輸出電壓波動，並且基於等效串聯電阻及頻率來調節負載瞬態回應。保護電容器125是用於維持安全操作特性的保護電路系統的實例。特別地，保護電容藉由允許某些頻率流過電容器到達接地來影響輸出的帶寬及相位餘裕。

第2A圖至第2B圖是描述根據一個實施例的用以在電源切斷期間維持穩定輸出的低壓降調節器電路的電路圖。第2A圖與第1圖相同，其中用圓圈標識opamp電晶體111、113，以便理解改寫opamp電晶體可能是第2B圖中相同的opamp電晶體。第2B圖類似於第2A圖中的電路並描繪了opamp電晶體111、113上的電壓降及電流限制。電路圖200描繪了opamp電晶體111、113的壓降區(VDS)，該壓降區具有包括電流鏡電晶體配置205及示例性保護電路系統配置207的額外電路系統。電流鏡電晶體配置205亦包括第一P型金屬氧化物半導體(p-type metal oxide semiconductor，PMOS)電晶體201及第二PMOS電晶體203。因為跨第一PMOS電晶體201兩端的電流設定第二PMOS電晶體203的電流，所以第一PMOS電晶體201可以被稱為偏置電晶體。保護電路系統配置207包括第一 N型金屬氧化物半導體(n-type metal oxide semiconductor，NMOS)電晶體209、第二NMOS電晶體211、至電壓源(例如，AHVDD 105)的連接，以及至opamp電晶體111、113的汲極的連接。此種配置是CMOS差分放大器配置。

電流鏡電晶體配置205確保當兩個電晶體的電壓差及閘極寬度匹配時，跨第一PMOS電晶體201兩端的電流與跨第二PMOS電晶體203兩端的電流相同。此允許第一PMOS電晶體的汲極處的輸入設置跨opamp電晶體111、113兩端的電流，以及設置第一PMOS電晶體201及第二PMOS電晶體203的閘極上的電壓，以將電晶體轉換至導通狀態。然而，在一些情況下，跨opamp電晶體111、113兩端的電壓降將大於LDO調節器電路100被設計來維持的量。同樣，當輸入上的電壓太接近或小於輸出上的電壓時，電路可能無法產生設計的輸出電壓。當電壓或電流可用於傳輸電晶體109時。如第2B圖所示，跨opamp電晶體的汲極至源極兩端的電壓降可大於SOA，並且因此將利用額外的保護電路系統來確保穩定的VOUT 107。

電流鏡電晶體配置205配置為第一PMOS電晶體201的閘極繫至第二PMOS電晶體的閘極及第一PMOS電晶體201的汲極。第一PMOS電晶體201及第二PMOS電晶體203的源極連接至接地。第一PMOS電晶體201的汲極連接至用於設置設計參考電壓及電流(例如VREF 103)的一些外部電路。第一PMOS電晶體201的汲極可以連接至外部電流源，諸如下面在第5圖中描述的電源切斷開關500。第二PMOS電晶體203的汲極連接至opamp電晶體111、113的源極。

保護電路系統207配置為第一NMOS電晶體209的閘極繫至第二NMOS電晶體211的閘極及第一NMOS電晶體209的源極。第一NMOS電晶體209及第二NMOS電晶體211的汲極連接至電流源，諸如AHVDD 105。第一NMOS電晶體209的汲極連接至第一opamp電晶體111的汲極。汲極NMOS電晶體209的源極連接至第二opamp電晶體113的汲極。保護電路系統207操作以維持opamp電晶體的汲極上的適當電壓，然而，當輸入電壓超出SOA操作範圍時，可以利用額外的保護電路系統。NMOS電晶體209、211的源極連接至電壓源，諸如AHVDD 105。

第3圖是描繪根據一個實施例的用以在電源切斷期間維持穩定輸出的低壓降調節器電路的電路圖。第3圖類似於第2B圖，不同之處在於第3圖中的電路亦包括保護電路系統。特別地，該電路包括用於第一opamp電晶體111的第一保護電晶體301及用於第二opamp電晶體113的第二保護電晶體。

第3圖描繪了在一個實施例中添加了保護電晶體301、303的LDO調節器300的電路圖實施例。在該實施例中，在沒有額外保護電晶體301、303的電路中，opamp電晶體111、113的汲極與源極之間的電壓降超過了LDO調節器被設計來處理的最大電壓。因此，調節器超出了SOA操作範圍。LDO調節器300包括用以維持SOA操作範圍的額外保護電路系統。

第一保護電晶體301被配置為以其閘極連接至其汲極，以其汲極及閘極連接至第一opamp電晶體111的汲極，並且以其源極連接至第一NMOS電晶體209的汲極。在此種配置中，只有當閘極上的電壓小於閾值電壓時，電晶體才會進行傳輸。由於閘極連接至opamp電晶體的汲極，此意味著只有當opamp電晶體的汲極處的電壓低於設定值，特別是SOA操作範圍時，電晶體才會進行傳輸。此是二極體配置的NMOS電晶體，該二極體配置的NMOS電晶體作為電壓降操作並且僅允許電流從第一NMOS電晶體209向下流到第一opamp電晶體111。

第二保護電晶體303被配置為以其閘極連接至其汲極，以其閘極及汲極連接至第二opamp電晶體113的汲極，並且以其源極連接至第二NMOS電晶體211的汲極。在此種配置中，只有當閘極上的電壓小於閾值電壓時，電晶體才會進行傳輸。由於閘極連接至opamp電晶體的汲極，此意味著只有當opamp電晶體的汲極處的電壓低於設定值，特別是SOA操作範圍時，電晶體才會進行傳輸。此是二極體配置的NMOS電晶體，該二極體配置的NMOS電晶體作為電壓降操作並且僅允許電流從第二NMOS電晶體211向下流到第二opamp電晶體113。

在其他實施例中，額外保護電路系統可用於傳輸電晶體109。額外的電路系統可以向傳輸電晶體的閘極提供額外的電流，以確保其保持飽和狀態以使電流流動。通常，LDO調節器被設計為跨傳輸電晶體109兩端具有非常低的電壓降，因此額外電晶體配置，諸如在LDO調節器電路300中論述的額外電晶體配置，可操作以確保傳輸電晶體的汲極與源極之間具有低電壓降的SOA操作範圍。

第4圖是圖式示例性低壓降調節器電路的圖，該低壓降調節器電路可以例如是基於本文所述的設計流程的電路設計。第4圖所示的實例LDO調節器電路400與第1圖所示的LDO調節器電路100相同，區別在於第1圖所示的實例100利用電流源電路，該電流源電路具有配置在電流提升模組115及VOUT 107處的額外電流源及電源切斷開關電路401、403。第一電流源及電源切斷開關電路401用以從電流提升模組115的輸入至opamp 101內的接地。第二電流源及電源切斷開關電路603從輸出電壓107及接地連接。電流源及電源切斷開關電路401、403連接至來自外部配電板的外部電源切斷信號。第一電流源及電源切斷開關電路401經由電流源電晶體配置將電流源115繫至接地。回應於電源切斷信號，第一電流源及電源切斷開關電路401在電源切斷期間向opamp提供額外的電流。

第二電流源及電源切斷開關403經由電流源電晶體配置將VOUT 107繫至接地。回應於電源切斷信號，第二電流源及電源切斷開關403可以在電源切斷期間提供額外的電流。在一些實施例中，opamp的電流源及輸出電壓皆繫至相同的電源切斷信號。電流源及電源切斷開關電路401、403操作以在opamp 101及VOUT 107處提供額外的電流來提高效能。

電流源及電源切斷開關401、403被接通，使得調節器可以繼續在電源切斷模式下操作。當電源切斷開關401、403從外部裝置(例如，電源切斷板)接收到電源切斷信號時，該些電源切斷開關被接通，使得電流流過開關。在一些實施例中，電源切斷開關401、403在正常功能期間處於關斷狀態，使得電流不流動。

第5圖是圖示具有電源切斷開關的電流源的示例性電路的圖，該電路可以例如是基於本文所述的設計流程的電路設計。該示例性實施例是用於電源切斷開關500的電路，該電源切斷開關可以例如是如第4圖中在LDO調節器400處描繪的電源切斷開關401、403。電源切斷開關電路500包括電源切斷電晶體(M1) 513、第一電流比電晶體(M0) 507、第二電流比電晶體(M2) 511、保護電容器(C1) 515、第一運算電晶體503、第二運算電晶體505及額外的外部電路501。在一些實施例中，外部電路包括額外的保護電路。該電路包括至電源切斷板(power down board, PDB)的額外連接，該PDB提供電源切斷信號509。

第一運算電晶體503配置為以其汲極連接至外部電路501，以其閘極連接至參考電壓，並且以其源極連接至電流比電晶體(M0) 507、電晶體(M2)511的汲極。第二操作電晶體505配置為以其汲極連接至外部電路501，以其閘極連接至操作輸出端，並且以其源極連接至電流比電晶體507、511的汲極。運算電晶體503、505可以是opamp電晶體111、113，如在第4圖中的LDO調節器電路400中所示。

電源切斷電晶體(M1) 513配置為以其汲極連接至第二電流比電晶體(M2) 511的源極，以其閘極連接至來自電源切斷板(PDB) 509的外部電源切斷信號，並且以其源極連接至接地。電源切斷電晶體(M1) 513在電路的正常操作期間是導通的，並且當它從外部電源切斷板(PDB)接收到電源切斷信號509時關斷。以此種方式，當電源切斷電晶體(M1) 513接收到電源切斷信號509時，電流不會流過該電源切斷電晶體。因此，在電源切斷期間，電流源將是高的，使得額外的電流被提供至外部電路系統501。在一些實施例中，當電源切斷電晶體(M1) 513是導通的時，電流繼續流過運算電晶體503、505，使得電路繼續作為電流源操作。在其他實施例中，電源切斷電晶體(M1) 513將第二電流比電晶體(M2) 511的源極繫至接地，使得電源切斷開關500在正常操作期間不作為電流源操作。以此種方式，電源切斷開關僅在電源切斷模式期間作為電流源操作，以維持傳輸電晶體109上的誤差放大opamp飽和並穩定化VOUT 107。

與第二電流比電晶體(M2) 511相比，第一電流比電晶體(M0) 507的通道寬度與壓降之比確定了提供給外部電路系統501的額外電流相對於參考電流的因數。該電流源電路可以例如基於穿過第一運算電晶體503的參考電流及電流比電晶體(M0) 507、電晶體(M2)511的通道寬度比，經由第二運算電晶體505向外部電路系統501提供電流。在第二電流比電晶體(M2) 511的通道寬度顯著大於第一電流比電晶體(M0) 507的通道寬度的設計中，電源切斷電晶體(M1) 513可以更小。電流比允許電路以低電流成本維持LDO調節器電壓。

保護電容器(C1) 515連接在第二電流比電晶體(M2) 511的源極與接地之間。並非在所有實施例中都利用保護電容電晶體，而使保護電容電晶體可操作以增加在電源切斷模式與正常功能之間切換的潛時。增加的潛時允許減少的電壓尖峰，此基於設計規範可為有益的。

第6圖是時序圖，描繪了根據一個實施例的低壓降調節器電路調節到記憶體的電壓的電壓調節功能。第6圖描繪了第4圖的時序圖以顯示了電流提升電源切斷單元，諸如第5圖所示的電流提升電源切斷單元。該圖在橫軸上描繪了各種輸入信號的電壓及電流以及隨時間推移回應於該些信號的輸出電壓。時序圖描繪了輸入電壓信號AVDD 601、603的功率、電源切斷信號605、負載電壓607及在VOUT回應電壓609處的輸出電壓回應。測試LDO調節器電路在功率上升610之後、線路調節測試620期間、負載調節測試630期間以及在功率下降640之前，在已經切換了電源切斷信號605之後的效能。電源切斷信號可以例如是由電源切斷板產生並供應給第5圖中的電源切斷電晶體(M1) 513的相同的電源切斷信號509。輸入電壓AVDD可以例如是第1圖或第4圖中的AHVDD 105。

在該實施例中，VOUT 107被穩定化至為1.2 V的輸出電壓。在輸入信號範圍為1.62 V至1.98 V時，LDO調節器電路100能夠在VOUT 107產生1.2 V的輸出。該調節操作由1.98 V的高端AVDD 601及1.62 V的低端AVDD 603顯示。在正常操作期間，VOUT回應電壓609維持在1.2 V。VOUT分別在輸入電壓的功率上升610及輸入電壓的功率下降640期間類似地上升及下降。

輸入電壓短暫地跳躍0.1 V，而VOUT回應電壓609回應沒有變化。此表明LDO調節器有效地穩定化了輸出電壓。

時序圖另外描繪了在電源切斷期間保持穩定輸出電壓的實施例能力。電源切斷信號從邏輯高狀態切換至邏輯低狀態，以發信號通知電源切斷。此禁用了電源切斷電晶體，例如電源切斷電晶體(M1) 513，此導致了VOUT回應電壓609上的電壓尖峰611。此將觸發電源切斷開關作為電流源操作。可以藉由經由在保護電容器(例如第5圖中的保護電容器(C1) 515)上的小電源切斷電晶體或額外電容引入額外潛時來減少電壓尖峰。類似地，當電源切斷信號切換回邏輯高狀態時，電源切斷電晶體被賦能，導致輸出電壓中的尖峰613為約1.1 V。當電源切斷開關導通並且電路處於正常功能(例如，非電源切斷模式)時，該電源切斷開關500不作為電流源操作。

在輸出電壓下測試負載調節，此時存在大於輸入電壓的負載電壓。負載電壓可能導致輸出電壓中的微小尖峰，此可以由保護電容器(諸如第1圖及第4圖中的保護電容器125)來調整。

第7圖是根據一個實施例的用於製造用於低電流電源切斷的低壓降調節器電路的示例性方法的流程圖。第7圖的步驟是為了便於理解而關於結構提供的，但是應當理解的是，該些步驟可以使用各種結構來執行。在用於製造LDO調節器電路的示例性方法700中，藉由以下方式來配置LDO調節器電路設計：首先將調節器設計成在低電流下在SOA操作範圍內操作(步驟701)。第二，將電流提升器添加到LDO調節器電路設計，使得電流提升器回應於電源切斷信號(步驟703)。最後，製造具有電流提升器的LDO調節器電路設計(步驟705)。

第7圖的方法可用於產生過驅動LDO調節器，例如在第1圖至第5圖中在LDO調節器電路100、電路圖200、LDO調節器300、400、電源切斷開關500處描述的那些。示例性LDO調節器包括用於驅動電容性負載、濾波、維持相位餘裕或提供增益的電路(例如，示例性電路LDO調節器電路100、電路圖200、LDO調節器300、400)的調節器。調節器可以在具有電源切斷開關電路(例如，示例性電路LDO調節器400、電源切斷開關500)的配置中操作，以在電源切斷模式期間維持電路功能。首先，LDO調節器電路設計被設計為在SOA區域中操作(步驟701)。該步驟可以經由多次迭代來完成，因為需要額外的電流或保護電路系統來滿足效能規格。接下來，根據需要經由電流提升增加額外的電流，以確保電路在電源切斷模式及模式切換期間維持在SOA操作範圍內(步驟703)。可以使用設計表規範、使用者量測、模擬電路或老化模型來計算SOA區域。在一些實施例中，運算放大器與電晶體、電阻器及電容器結合利用，以作為過驅動LDO調節器操作，而不需要中間位凖電壓。多個電源切斷開關可以連接至電流源及輸出電壓，以允許電路在電源切斷模式期間操作。該等開關用以回應於來自外部裝置(例如，配電板)的電源切斷信號。

此外，保護電路系統可以結合到設計方法中，以確保輸出電壓及電氣效能保持在SOA區域中。保護電路可包括繫至VDD、輸出電壓、運算放大電晶體及其他部件的額外電晶體及電容器。例如，可以用保護電路系統來製造電路，其中從汲極至源極的電壓大於電路可以其他方式調節以維持SOA操作範圍的電壓(例如，大於1.0 V)。該保護電路系統可以包括如下面第3圖所述的電晶體配置。

參照第1圖，LDO調節器電路100可以基於第7圖中700處描述的方法製造。LDO調節器電路100被設計為結合製造方法的第一步驟(步驟701)在低電流下操作。該電路包括電流提升器115，該電流提升器回應於電源切斷信號，如方法的步驟二(步驟703)中所述。該電路可以利用額外元件，諸如保護電容器125，來維持SOA操作範圍。例如，保護電容器125修改瞬態回應以維持SOA操作範圍(步驟701)。將設計的LDO調節器電路與額外保護電路一起製造(步驟705)。

在另外的實施例中，用於製造LDO調節器700的方法包括將調節器設計為在非常低的電流下操作，而不使用中間接地電壓。該方法包括產生LDO調節器電路設計，該LDO調節器電路設計用以以維持安全操作條件所需的近似最低的電流在SOA操作範圍內操作(步驟701)。接下來，該調節器被設計為包含一個電流提升模組，該模組連接至電源切斷信號。該電路是使用LDO調節器設計及電流升壓來製造的。電源切斷信號可以導致電流源在電源切斷模式(步驟703)期間提供額外的電流。電源切斷信號通常外部地產生。在一些實施例中，電路被設計為在電源切斷模式(步驟705)期間發揮功能。特別地，在電源切斷期間，輸出電壓維持在設計電壓值。該些實施例可以利用保護電路系統來跨較大的輸入電壓波動維持輸出電壓。此外，並聯電容器及電晶體可以用作保護電路系統，以減少電源切斷期間的電壓尖峰。

參照第4圖，LDO調節器電路400可以基於第7圖中700處描述的方法製造。LDO調節器電路400包括傳輸電晶體109、分壓器102及opamp 101，它們被設計為結合製造方法700的第一步驟在低電流下操作。該電路另外包括電流提升器115，該電流提升器回應於電源切斷信號，如設計方法的步驟二(步驟703)中所述。此外，該電路連接至電源切斷開關401、403，該些電源切斷開關回應於電源切斷信號，如設計方法的步驟二(步驟703)中所述。該電路被設計為使得opamp 101及傳輸電晶體109將在電源切斷期間繼續操作，如方法的第三步驟(步驟705)中所述。

第8圖是根據一個實施例的用於穩定化用於記憶體的調節電路中的輸出的示例性方法的流程圖。第8圖的步驟是為了便於理解而關於結構提供的，但是應當理解的是，該些步驟可以使用各種結構來執行。示例性方法800包括在調節器的opamp處接收參考電壓，其中該參考電壓、分壓器及該opamp用以設置輸出電壓(步驟801)。此外，在電晶體的汲極處接收輸入電壓，其中opamp的輸出連接至電晶體的閘極(步驟803)。接下來，基於保護電路系統來調整opamp電晶體或傳輸電晶體的汲極上的電壓，以維持SOA操作範圍(步驟805)。類似地，基於輸出電壓與接地之間的電容器來調節輸出電壓的瞬態回應(步驟807)。當保護電路系統適當地維持SOA操作範圍並且輸入電壓在LDO調節器能夠操作的範圍內時，此在電晶體的汲極上產生穩定的輸出(步驟809)。

示例性方法旨在以非常低的電流提供穩定化的輸出，並且不需要額外的中間接地電壓。此減少了調節器電路的面積損失，並且防止了在不同電壓位凖下進行協同模擬的需要。類似地，保護電路系統可以是二極體配置的NMOS電晶體，以降低opamp電晶體的汲極上的電壓並確保跨opamp電晶體兩端的電壓降不太高(例如，大於1.0 V)。此可以允許跨傳輸電晶體兩端的電壓降小於0.5 V。例如，在第4圖以及第6圖的時序圖中所描述的示例性電路具有為1.68 V的輸入電壓及為1.2 V的輸出電壓。

該示例性方法可以由第1圖中的LDO調節器電路100來執行。在該電路中，誤差放大opamp 101配置為連接至參考電壓103、分壓器102，並設置輸出電壓。輸入電壓AHVDD 105在傳輸電晶體109的閘極處被接收，並且基於參考電壓、分壓器上的電阻值來設置跨電晶體兩端的壓降的量。此是因為誤差放大opamp 101的輸出調節傳輸電晶體109的閘極上的電壓。以此種方式，輸出電壓VOUT 107可以被設置在穩定化的點處，而不需要額外的HG電壓位凖。另外，如第3圖中的電路圖300處所示，當汲極上的電壓大於用於沒有該些電晶體的設計的SOA操作範圍時，額外的保護電晶體301、303可以作為二極體來操作，以降低opamp電晶體111、113的汲極上的電壓。

第9圖是根據一個實施例的用於穩定化用於記憶體的調節電路中的輸出的示例性方法的流程圖。第9圖的步驟是為了便於理解而關於結構提供的，但是應當理解的是，該些步驟可以使用各種結構來執行。示例性方法900包括在調節器的opamp處接收參考電壓，其中該參考電壓、分壓器及該opamp用以設置輸出電壓(步驟901)。此外，在電晶體的汲極處接收輸入電壓，其中opamp的輸出連接至電晶體的閘極(步驟903)。LDO調節器電路在電晶體的汲極處產生穩定化的輸出電壓(步驟905)。最後，藉由回應於電源切斷信號向opamp提供電流提升，在電源切斷期間維持輸出電壓(步驟907)。

該示例性方法可以由第4圖中的LDO調節器電路400來執行。在該電路中，誤差放大opamp 101配置有電流源，以在輸出電壓107下向opamp電晶體111、113供應額外電流。在該實施例中，電流源電路是電源切斷開關。當電流供應電路接收到電源切斷信號時，電源切斷開關供應電流。參照第5圖，此可以在電源切斷電晶體(M1) 513處執行，該電源切斷電晶體用以從外部配電板509接收電源切斷信號。

第10圖是根據一個實施例的用於穩定化用於記憶體的調節電路中的輸出的示例性方法的流程圖。第10圖的步驟是為了便於理解而關於結構提供的，但是應當理解的是，該些步驟可以使用各種結構來執行。第10圖的示例性方法類似於第9圖，不同之處在於LDO調節器電路進一步調整保護電路系統處的輸入電壓以在電源切斷期間維持設計目標，並且電容器調節在正常操作模式與電源切斷模式之間切換的潛時。

示例性方法1000包括在調節器的opamp處接收參考電壓，其中該參考電壓、分壓器及該opamp用以設置輸出電壓(步驟1001)。此外，在電晶體的汲極處接收輸入電壓，其中opamp的輸出連接至電晶體的閘極(步驟1003)。LDO調節器電路在電晶體的汲極處產生穩定化的輸出電壓(步驟1005)。電流源電路，諸如電源切斷開關，接收電源切斷信號，該電源切斷信號觸發電路作為電流源操作(步驟1007)。此允許LDO調節器在電源切斷期間維持輸出電壓。最後，藉由增加在正常操作模式與電源切斷模式之間切換的潛時，減少輸出電壓處的電壓尖峰(步驟1009)。參照第5圖，此可以由與電源切斷電晶體(M1) 513並聯配置的保護電容器(C1) 515來執行。

根據一些實施例，提供了用於LDO調節器的系統及方法，該系統及方法在不使用中間接地電壓的情況下維持穩定化的輸出電壓。LDO調節器包括LDO模組、電流提升模組及配置為分壓器的電阻器。LDO調節器用以在SOA操作範圍內操作。SOA的操作範圍是基於模擬、直接量測或老化模型設計的。為了維持SOA操作範圍，電路可設計有額外的保護電路系統，該額外的保護電路系統被配置為opamp電晶體的汲極或傳輸電晶體的汲極。保護電路系統例如可以是電壓遞降電路、電流鏡、二極體連接的CMOS、或MOSFET有源負載電路。此外，可以在輸出電壓接腳與接地之間配置電容器，以調節輸出電壓的瞬態回應。該電路利用電流提升模組，諸如電流鏡，以形成CMOS差分放大器。該電路可以另外利用以二極體配置配置的電晶體來調節跨opamp電晶體兩端的壓降。該電路在接收到電源切斷信號時切換至電源切斷模式。根據一些實施例，為具有帶寬考慮的輸出提供系統及方法，使得電容器被配置在輸出電壓與接地之間。

在另一個實施例中，提供了用於LDO調節器的系統及方法，該系統及方法在不使用中間接地電壓的情況下維持穩定化的輸出電壓。LDO調節器包括LDO模組、電流提升模組及配置為分壓器的電阻器。LDO模組包括誤差放大opamp、至參考電壓的連接、以及傳輸電晶體。LDO調節器用以在SOA操作範圍內操作。該電路設計有至電源切斷開關的額外連接，該電源切斷開關回應於電源切斷信號而作為電流源操作。電源切斷開關向誤差放大opamp提供額外電流，以確保傳輸電晶體保持飽和並在電源切斷期間維持輸出電壓。此外，電容器可被配置在電源切斷開關內，以調整在正常操作模式與電源切斷模式之間切換的潛時，從而減少電壓尖峰。

在另一個實施例中，描述了用於經由LDO調節器維持穩定化的輸出電壓的系統及方法。調節器被設計為以保持在SOA操作範圍內所需的近似最小電流操作。該電路包括LDO調節器、電流提升器、電源切斷開關、及用於電源切斷信號的至配電板的連接。該電路被設計為使得電流提升器在設計的操作期間提供額外的電流來提高效能，以維持SOA操作範圍。電源切斷開關用以限制提供給opamp的額外電流及輸出電壓，使得僅在電源切斷模式期間提供額外電流。當電源切斷開關接收到電源切斷信號時，發信號通知電源切斷模式。此外，當需要在電源切斷模式期間及在各種模式之間切換時維持SOA操作範圍時，電流提升器可操作來提供額外的電流。此種方法通常涉及在非常低的電流下檢查電路操作的多次迭代，以確保在正常功能、設計的操作、電源切斷模式及模式改變期間滿足SOA操作範圍。若電路不在SOA操作範圍內，則可以經由電流源來提供額外的電流。或者，可以基於電晶體及opamp特性進行設計變更。在一些實施例中，利用額外的保護電路系統來增加電源切斷期間功率尖峰的潛時。在其他實施例中，保護電路系統降低opamp電晶體或調節電晶體的汲極處的電壓。

先前概述了若干實施例的特徵，使得本領域技藝人士可以更好地理解本揭露的各態樣。本領域技藝人士應當理解，他們可以容易地使用本揭露作為設計或修改其他製程和結構的基礎，以實現與本文介紹的實施例相同的目的及/或實現與本文介紹的實施例相同的優點。本領域技藝人士亦應當認識到，此類等同構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，他們可以在本文中進行各種改變、替換和變更。

100:低壓降調節器調節器電路 101:運算放大器 102:分壓器 103:參考電壓 105:類比高VDD電源 107:輸出電壓 109:傳輸電晶體 111:運算放大器電晶體 113:運算放大器電晶體 115:電流提升器 121:第一電阻器 123:第二電阻器 125:保護電容器 200:電路圖 201:第一P型金屬氧化物半導體電晶體 203:第二P型金屬氧化物半導體電晶體 205:電流鏡電晶體配置 207:保護電路系統配置/保護電路系統 209:第一N型金屬氧化物半導體電晶體 211:第二N型金屬氧化物半導體電晶體 300:低壓降調節器調節器 301:保護電晶體 303:保護電晶體 400:低壓降調節器電路 401:電源切斷開關 403:電源切斷開關 500:電源切斷開關電路 501:外部電路 503:運算電晶體 505:運算電晶體 507:電流比電晶體 509:電源切斷信號 511:電流比電晶體 513:電源切斷電晶體 515:保護電容器 601:AVDD 603:AVDD 605:電源切斷信號 607:負載電壓 609:VOUT回應電壓 610:功率上升 611:電壓尖峰 613:尖峰 620:線路調節測試 630:負載調節測試 640:功率下降 700:方法 701:步驟 703:步驟 705:步驟 800:方法 801:步驟 803:步驟 805:步驟 807:步驟 809:步驟 900:方法 901:步驟 903:步驟 905:步驟 907:步驟 1000:方法 1001:步驟 1003:步驟 1005:步驟 1007:步驟 1009:步驟 AHVDD:類比高VDD C1:保護電容器 M0:電流比電晶體 M1:電源切斷電晶體 M2:電流比電晶體 OPAMP:運算放大器 PDB:電源切斷板 VOUT:輸出電壓 VREF:參考電壓

當結合附圖閱讀時，從以下詳細描述可以最好地理解本揭露的各方面。 第1圖是描繪根據一個實施例的用以在電源切斷期間維持穩定輸出的低壓降調節器電路的電路圖。 第2A圖至第2B圖是描述根據一個實施例的用以在電源切斷期間維持穩定輸出的低壓降調節器電路的電路圖。 第3圖是描繪根據一個實施例的用以在電源切斷期間維持穩定輸出的低壓降調節器電路的電路圖。 第4圖是描繪根據一個實施例的用以在電源切斷期間維持穩定輸出的低壓降調節器電路的電路圖。 第5圖是電路圖，描繪了根據一個實施例用於在軌道電源切斷模式期間維持至低壓降調節器的電力的電力部件。 第6圖是時序圖，描繪了根據一個實施例的低壓降調節器電路調節到記憶體的電壓的電壓調節功能。 第7圖是根據一個實施例的用於製造用於低電流電源切斷的低壓降調節器電路的示例性方法的流程圖。 第8圖是根據一個實施例的用於穩定化用於記憶體的調節電路中的輸出的示例性方法的流程圖。 第9圖是根據一個實施例的用於穩定化用於記憶體的調節電路中的輸出的示例性方法的流程圖。 第10圖是根據一個實施例的用於穩定化用於記憶體的調節電路中的輸出的示例性方法的流程圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:低壓降調節器調節器電路

101:運算放大器

102:分壓器

103:參考電壓

105:類比高VDD電源

107:輸出電壓(VOUT)

109:傳輸電晶體

111:第一運算放大器電晶體

113:第二運算放大器電晶體

115:電流提升器

121:第一電阻器

123:第二電阻器

125:保護電容器

AHVDD:類比高VDD

OPAMP:運算放大器

VOUT:輸出電壓

VREF:參考電壓

Claims (20)

1. 一種低壓降調節器電路，包括： 一誤差放大運算放大器，用以接收一參考電壓並將一反饋電壓輸出至一傳輸電晶體； 一反饋分壓器，連接至該誤差放大運算放大器、一輸出電壓接腳及接地；以及 一電源切斷開關電路，連接至該誤差放大運算放大器；其中該電源切斷開關電路用以回應於一電源切斷信號向該運算放大器提供額外的一電流，以在一電源切斷模式期間維持該輸出電壓。
2. 如請求項1所述之低壓降調節器電路，其中該電流以近似最小操作電流操作，以在不處於該電源切斷模式時保持設計規格。
3. 如請求項2所述之低壓降調節器電路，其中在一電壓軌的電源切斷期間，該電源切斷信號由一外部電源切斷板傳輸至該電源切斷開關。
4. 如請求項2所述之低壓降調節器電路，更包括在該輸出電壓與接地之間的複數個電容器，以設置該輸出電壓的帶寬。
5. 如請求項2所述之低壓降調節器電路，其中該電源切斷開關電路更包括一對電晶體，該對電晶體用作一電流鏡以向該誤差放大運算放大器提供額外的電流。
6. 如請求項5所述之低壓降調節器電路，其中該電源切斷開關電路更包括一電容器，該電容器繫在用作該電流鏡的該對電晶體中的其中一個電晶體的一源極與接地之間，以增加切換到一電源切斷模式的潛時。
7. 如請求項5所述之低壓降調節器電路，其中該電源切斷開關電路更包括一禁用電晶體，該禁用電晶體與用作該電流鏡的該對電晶體中的其中一個電晶體串聯並且用以接收該電源切斷信號，其中當該禁用電晶體處於一關斷狀態時，該電源切斷開關正在供電。
8. 如請求項2所述之低壓降調節器電路，其中該電源切斷開關電路連接至一輸出電壓接腳，以在電源切斷期間將額外的電流驅動至該電壓輸出中。
9. 一種產生穩定電壓的方法，包括： 在一調節器的一運算放大器處接收一參考電壓，其中該參考電壓、一分壓器及該運算放大器用以設置一輸出電壓； 在一電晶體的一源極處接收一輸入電壓，其中該運算放大器的一輸出連接至該電晶體的一閘極； 在該電晶體的一汲極處產生穩定的該輸出電壓；以及 回應於一電源切斷信號，向該運算放大器提供一電流提升。
10. 如請求項9所述之方法，其中該運算放大器在一電源切斷過程期間維持該低壓差調節器上的該輸出電壓，直到該輸入電壓下降至低於一閾值電壓。
11. 如請求項9所述之方法，其中由該電流提升提供給該運算放大器的一額外電流提升藉由一電源切斷單元內的多個電流鏡電晶體的一電壓降及通道寬度比建立。
12. 如請求項11所述之方法，其中一電流提升裝置包括在一電流鏡電晶體的一源極與接地之間的複數個額外電容器，以將電源切斷模式切換的潛時增加一設計量，從而將該輸出電壓上的電壓尖峰降低至低於一設計量。
13. 如請求項9所述之方法，更包括透過繫在該輸出電壓與接地之間的一電容器引導電流的特定頻率，以調節該輸出電壓的瞬態回應。
14. 如請求項11所述之方法，更包括一二極體連接電晶體配置，該二極體連接電晶體配置連接至多個運算放大器電晶體以確保一運算放大器電壓降保持在操作區域內，從而維持電壓輸出。
15. 如請求項11所述之方法，更包括在一指定模式期間提供一電流提升；其中該指定模式涉及維持驅動能力、最大電壓尖峰、增益、相位餘裕或帶寬。
16. 如請求項15所述之方法，其中該調節器被設計為以近似正常操作所需的最小電流操作，並且該電流提升操作為將電流增加一小增量，以維持經由該指定模式及電源切斷模式進行的操作。
17. 一種低壓降調節器電路，包括： 一誤差放大運算放大器，用以接收一參考電壓並將一反饋電壓輸出至一傳輸電晶體； 一反饋分壓器，連接至該誤差放大運算放大器、一輸出電壓接腳及接地；以及 複數個額外電晶體，連接至該運算放大器以操作於一二極體配置中並降低跨多個運算放大器電晶體的電壓降，從而穩定化一運算放大器輸出以維持該傳輸電晶體上的飽和。
18. 如請求項17所述之低壓降調節器電路，更包括一額外電容器，該額外電容器連接在該輸出電壓與接地之間，以調節輸出帶寬及相位餘裕。
19. 如請求項17所述之低壓降調節器電路，更包括一電流源，該電流源被設計為在一指定模式期間向該運算放大器提供額外電流，以維持該輸出電壓上的電壓及頻率條件；其中該電流源回應於一外部信號以指示該指定模式。
20. 如請求項19所述之低壓降調節器電路，其中該指定模式包括一電源切斷模式、一電壓驅動模式或一開關模式。

Images