TW202230441A - 用含矽材料填充間隙之方法及半導體處理設備 - Google Patents

用含矽材料填充間隙之方法及半導體處理設備 Download PDF

Info

Publication number
TW202230441A
TW202230441A TW110136133A TW110136133A TW202230441A TW 202230441 A TW202230441 A TW 202230441A TW 110136133 A TW110136133 A TW 110136133A TW 110136133 A TW110136133 A TW 110136133A TW 202230441 A TW202230441 A TW 202230441A
Authority
TW
Taiwan
Prior art keywords
reaction chamber
silicon
precursor
plasma
substrate
Prior art date
Application number
TW110136133A
Other languages
English (en)
Inventor
劉澤鋮
維爾傑米 波爾
湯米 帕沃 蒂內爾
徐育
米可 若霍
Original Assignee
荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 filed Critical 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司
Publication of TW202230441A publication Critical patent/TW202230441A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本揭示係關於在包含間隙之基板上沉積含矽材料之方法，其中方法包括在反應室中提供基板並在基板上沉積含碳抑制層，及在基板上沉積含矽材料。沉積抑制層包括在反應室中供應包括碳之碳前驅物及在反應室中供應第一電漿以自碳前驅物形成第一反應性種類以用於在基板上形成抑制層。抑制層優先沉積於間隙頂部附近。本揭示進一步關於形成一結構之方法、製造一裝置之方法及半導體處理設備。

Description

用於沉積含矽材料之沉積方法及設備
本揭示大致上係關於適用於製造電子裝置之方法及設備。詳言之，本揭示係關於用於在基板上沉積含矽材料之方法及設備，及關於在利用方法形成之電子裝置及結構的製造期間以含矽材料填充間隙。
在電子裝置（諸如積體電路）之製造期間，材料的膜或層係沉積至基板表面上。在製程期間，可形成間隙，諸如凹部、溝槽或在升高部分（諸如鰭片）之間的空間。經常，需要以特定材料填充間隙以實現所需的裝置功能。在填充間隙的情況下，典型的膜沉積製程可能存在缺點，包括在空穴形成。此類空穴可能危及積體電路之裝置的隔離以及總體結構完整性。隨著新的裝置架構對熱預算以及寬深比（aspect ratio）、間距和間隙形狀的要求更加嚴格，需要不斷改善介電間隙填充製程。
使用習知之技術（諸如習知之電漿增強型化學氣相沉積）來填充間隙可能會導致不良的膜品質（例如，相當高的（例如濕式）蝕刻速率）、接縫形成及/或空穴形成。形成於凹部內之沉積材料中的接縫及空穴會在若干方面造成問題。舉例來說，形成於沉積於凹部中用於淺溝槽隔離（shallow trench isolation，STI）之材料內的接縫及/或空穴可能會導致不期望的寄生電流。此外，空穴及接縫會於後續製程（諸如化學機械研磨及蝕刻）期間產生問題。
可藉由減小間隙深度及/或使間隙側壁逐漸變細來減緩空穴形成，使得凹部的開口在頂部比凹部底部更寬。然而，此類解決方案可能會降低裝置隔離之有效性，及/或與降低裝置尺寸之需求不相容。
近來，已發展出電漿增強型原子層沉積（plasma-enhanced atomic layer deposition，PEALD）技術以將材料更等形地沉積至間隙中。然而，使用PEALD來填充間隙之技術，特定而言提供以高品質介電材料（諸如於0.5%稀釋HF溶液中呈現相當低（例如，低於約4.5 nm/min）濕式蝕刻速率（例如，約1.8之濕式蝕刻速率比）之氧化矽）填充高寬深比（例如，寬深比大於15或甚至30）間隙的技術，迄今為止係具挑戰性。此外，經證實使用典型的PEALD技術來填充凹角（reentrant）間隙（開口直徑可能小於凹部之底部區域處之凹部直徑的間隙）係困難的。因此，期望用於填充間隙之經改善的方法及設備。
本發明內容可以簡化形式引入可在下文進一步詳述之一系列概念。本發明內容並非意欲必然地鑑別所主張之主題的關鍵特徵或基本特徵，亦非意欲用以限制所主張之主題的範疇。
具有良好階梯覆蓋率及低黏度介電材料之等形製程在過去提供了間隙填充問題之解決方案，但理想間隙填充製程會產生自間隙底部向上之膜生長，填充間隙而不需要隨後平坦化步驟。在本揭示中，修改沉積製程使得在間隙頂部附近的生長受到抑制，這可導致間隙內較快及/或較佳的生長。
本揭示之實施例係關於在包含間隙之基板上沉積含矽材料之方法、填充間隙之方法、形成半導體裝置之方法。此外，本揭示之實施例係關於半導體處理設備。根據本揭示之方法及設備之實施例可適用於用所需材料（諸如介電材料）填充高寬深比間隙。如更詳細陳述於下文，例示性的方法可相對於間隙底部抑制在間隙頂部或其附近的材料沉積，以利於填充間隙。在一些實施例中，間隙之填充可係無縫的。此外，本揭示之實例容許低溫沉積材料，其可減少下層及/或周圍材料的氧化。此外，在一些實施例中，可在沒有原本常進行來改善凹部填充材料品質之沉積材料的後處理退火下，將高品質沉積材料形成於間隙內。
下文所提供之方法、結構、裝置及設備之例示性實施例的描述僅係例示性且僅係意欲用於說明之目的。下列描述並非意欲限制本揭露或申請專利範圍之範疇。此外，詳述具有所述特徵之多個實施例不意欲排除具有額外特徵之其他實施例或納入所述特徵之不同組合的其他實施例。例如，各種實施例係提出作為例示性實施例，並可列舉於附屬項中。
所屬技術領域中具有通常知識者將瞭解地是，本發明係延伸超出本發明具體揭露的實施例及/或用途及其明顯修改與等義物。因此，意思是所揭露之本發明範疇不應受下文所述的特定揭露實施例的限制。除非另有註明，否則例示性實施例或其等之組分可組合或可彼此分開應用。
在本發明中，變量之任兩個數字可構成變量之可工作範圍，且所指示之任何範圍可包括或排除端點。額外地，所指示的變數之任何數值（不管數值是否以「約」來指示）可指精確值或近似值並包括等效值，且可指平均值、中間值、代表值、多數值或類似者。
可使用本揭示之例示性實施例來填充基板表面上鰭片間的間隙（諸如溝槽、通孔及/或的區域）。舉特定實例來說，例示性方法可用於電子裝置（諸如記憶體及/或邏輯電路）製造中的淺溝槽隔離（STI）應用。舉例而言，在含矽材料包含氧化矽、基本上由氧化矽組成或由氧化矽組成的實施例中，根據本揭示之當前方法、結構及裝置可用於記憶體及邏輯用之PMD間隙填充及/或用於3D NAND之高寬深比間隙填充及/或用於埋入式電源軌氧化物間隙填充。例如，在含矽材料包含氮化矽、基本上由氮化矽組成或氮化矽組成之實施例中，根據本揭示的當前方法、結構及裝置可用於DRAM的SNC間隙填充、SAC間隙填充及叉片式（forksheet）電晶體之間隙填充。
在一態樣中，揭示一種用含矽材料填充間隙之方法。方法包含在反應室中提供具有間隙之基板，在反應室中供應包含碳之碳前驅物及在反應室中供應第一電漿以自碳前驅物形成第一反應性種類。因此，在間隙頂部附近中形成含碳抑制層。此外，在方法中，第一前驅物係供應於反應室中以在基板上沉積含矽材料，且在間隙頂部附近之沉積係至少部分地被抑制層抑制。
間隙之頂部附近為延伸入間隙及在其外部之區域。間隙之頂部在本文中意謂間隙開口之區域及其周圍的基板之表面。間隙之頂部可視為基板之完全最上表面。因此，抑制層可形成於基板表面之實質上所有其他部分中，除了在間隙之内部及進入間隙中的一些長度上。抑制層可延伸在間隙中之深度視所使用之製程條件而定，且可根據特定應用而調控。
因此，揭示一種在包含間隙之基板上沉積含矽材料之方法。含矽材料可主要在間隙中沉積，且在基板之頂表面上以較小程度沉積。含矽材料可實質上僅沉積於間隙中。在一些實施例中，含矽材料可僅沉積於間隙中。
含矽目標材料可實質上僅包含諸如SiO 2之氧化矽。在一些實施例中，含矽材料可基本上由氧化矽其組成或由其組成。含矽材料可包含硼摻雜氧化矽、磷摻雜氧化矽、矽、多晶矽、碳化矽及氮化矽。在一些實施例中，含矽材料可包含實質上僅氮化矽。在一些實施例中，含矽材料可基本上由氮化矽組成或由其組成。
因此，方法包含在反應室中提供具有間隙之基板隙，在基板上沉積含碳抑制層及在間隙中沉積含矽材料。在方法中，含碳抑制層係藉由在反應室中供應包含碳之碳前驅物及在反應室中供應第一電漿以自碳前驅物形成第一反應性種類。電漿反應物係用於形成第一電漿。
抑制層係沉積在間隙之頂部附近。抑制層可沿基板之頂表面延伸。因此，遠離間隙頂部之間隙內部可為唯一沒有抑制層的表面。基板之基本上全部頂表面可含有抑制層。抑制層沉積於間隙頂部附近因此意指沉積係在間隙的內部發生。
根據本揭示的沉積含矽材料之方法包含在反應室中提供基板。換言之，將基板引入至可控制沉積條件的空間中。反應室可為其中執行各種不同製程以形成積體電路的群集工具的一部分。在一些實施例中，反應室可為流動型反應器，諸如交叉流動反應器。根據一些實施例，反應室可為噴淋頭反應器。在一些實施例中，反應室可為空間劃分反應器。在一些實施例中，反應室可為單晶圓ALD反應器。在一些實施例中，反應室可為高容量製造單晶圓ALD反應器。在一些實施例中，反應室可為用於同時製造多個基板之批式反應器。
在另一態樣中，揭示一種形成一結構之方法。方法包括藉由在反應室中提供包含間隙之基板、在基板上沉積含碳抑制層及在基板上沉積含矽材料來以含矽材料填充之間隙。在方法中，含碳抑制層係藉由在反應室中供應包含碳之碳前驅物及在反應室中供應第一電漿以自碳前驅物形成第一反應性種類而形成，其中抑制層係沉積於間隙之頂部附近。本揭示之一態樣為根據本文所述之方法所形成之結構。
在又一態樣中，揭示一種形成半導體裝置之方法。根據本揭示的形成半導體裝置之方法包含藉由在反應室中提供包含間隙之基板，沉積含矽材料於基板上及沉積含矽材料於基板上來以含矽材料填充間隙。在方法中，含碳抑制層係藉由在反應室中供應包含碳之碳前驅物及在反應室中供應第一電漿以自碳前驅物形成第一反應性種類而形成，其中抑制層係沉積於間隙之頂部附近。本揭示之一態樣為根據本文所述方法形成之裝置。
如本文所使用，用語基板（substrate）可指可用以形成或在其上可形成裝置、電路或材料層之任何（多個）下伏材料。基板可包括塊材（諸如矽（例如，單晶矽））且可包括覆於塊材之一或多個層。基板可包括形成在基板的一層的至少一部分內或上之各種拓樸，諸如間隙，包括凹部、線、溝槽或升高部分（諸如鰭片）之間的空間，及類似者。基板可包括氮化物，例如TiN、氧化物、絕緣材料、介電材料、導電材料、金屬（諸如鎢、釕、鉬或銅）或金屬材料、結晶材料、磊晶、異質磊晶及/或單晶材料。在本揭示之一些實施例中，基板包含矽。除矽外，基板可包含其他材料，如上文所描述。其他材料可形成層。
本揭示中的一個間隙在基板中或在其上。其意為基板之表面拓樸的改變，導致基板表面之一些區域低於其他區域。間隙因此包括其中部分基板表面相對於大部分的基板表面較低的拓樸。這些包括溝槽、通孔、凹部、谷地、裂縫等。此外，在向上突出於大部分基板表面的升高特徵之間的區域亦形成間隙。因此，相鄰鰭片之間的空間被視為間隙。
間隙可具有漸縮或傾斜壁，使間隙的直徑朝間隙的頂部或底部變窄。漸縮或傾斜可導致間隙開口具有比間隙底部更大之表面積。或者，漸縮可導致間隙開口具有比間隙底部更小的表面積。尤其係間隙底部具有較小表面積之間隙填充很難不形成空隙。
在一些實施例中，間隙之寬度可為從約3 nm至約400 nm。例如，間隙之寬度可為從約4 nm至約300 nm、從約5 nm至約100 nm、從約10 nm至約50 nm或約20 nm。在一些實施例中，間隙之寬度可為從約100 nm至約400 nm，諸如約150 nm、200 nm、250 nm、300 nm或350 nm。在其他實施例中，間隙之寬度可為從約3 nm至約50 nm，諸如從約3 nm至約10 nm、從約3 nm至約20 nm、從約3 nm至約30 nm、從約3 nm至約40 nm。舉例而言，間隙之寬度可為約4 nm、約5 nm、約6 nm、約8 nm或約12 nm、約15 nm、約18 nm、約25 nm或約35 nm。
在一些實施例中，間隙之深度為從約50 nm至約7 μm或約10 μm。間隙之深度可處於微米範圍之應用的實例，可包括VNADN應用，或其中孔洞蝕刻穿過堆疊之其他情形。此類蝕刻可在一或多個（諸如兩個步驟）中進行。舉例而言，間隙之深度可為從約50 nm至約4 μm、從約50 nm至約2 μm、從約50 nm至約1 μm或從約50 nm至約500 nm。在額外實例中，間隙之深度可為從約50 nm至約200 nm、從約50 nm至約200 nm、或從約200 nm至約7 μm、從約200 nm至約5 μm、從約200 nm至約3 μm、從約200 nm至約1 μm或從約200 nm至約500 nm。
在一些實施例中，間隙之寬度與深度寬深比在約1：0.5至1：250之間。在某些實施例中，間隙之寬度與深度寬深比在約1：1至1：200之間，在約1：1至1：100之間，在約1：0.5至1：50之間，諸如1：2、1：3、1：5、1：8、1：10、1：20、1：50或1：150。
在本揭示中之沉積意謂使用化學氣相沉積（CVD）、電漿增強CVD（PECVD）、物理氣相沉積（PVD）、原子層沉積（ALD）或電漿增強ALD（PEALD）在基板上沉積材料。在一些實施例中，使用PECVD來沉積根據本揭示案之含碳抑制劑。在一些實施例中，使用ALD來沉積含矽材料。在一些實施例中，使用PEALD來沉積含矽材料。
CVD製程可涉及兩個或更多個反應物之間的氣相反應。反應物可同時提供至反應室或基板，或者以部分或完全分開的脈衝（循環脈衝）提供。可加熱基板及/或反應室以促進氣態反應物之間的反應。PECVD製程可僅包含一種反應物，其經暴露至電漿以增加其對基板表面之反應性及/或化學吸附。在一些實施例中，提供（諸）反應物和可能的電漿直到沉積具有所欲厚度的層。
如本文中所使用，ALD可指氣相沉積製程，其中實施沉積循環（諸如複數個接續的沉積循環）。ALD係基於前驅物化學物質之受控、且經常自限制之表面反應。藉由將前驅物交替且循序地饋入反應室中來避免氣相反應。通常，在各循環期間，第一前驅物係化學吸附至沉積表面（例如，可包括來自先前ALD循環之先前經沉積材料或其他材料的基板表面），形成不易與額外的第一前驅物起反應的大約單層或次單層的材料。其後，在一些情況下，可隨後將第二前驅物或反應氣體引入至反應室中，以用於在沉積表面上將經化學吸附之前驅物轉化為所欲材料。氣相反應物係例如藉由在反應物脈衝之間從反應室移除過量的反應物及/或反應物副產物而在反應室中彼此分開。此可以排空步驟及/或以非活性氣體脈衝或吹驅來達成。在一些實施例中，使基板與吹驅氣體（諸如惰性氣體）接觸。例如，可在反應物脈衝之間使基板與吹驅氣體接觸以移除過量的反應物及反應副產物。
在一些實施例中，各反應為自限性且實現單層又單層的生長。這些可稱為「真實ALD」反應。在一些此類實施例中，第一前驅物可以自限（self-limiting）方式吸附在基板表面上。第二前驅物將繼而與經吸附之第一前驅物反應以在基板上形成最多單層的材料。
進一步地，如本文中所使用之用語原子層沉積，當以（諸）前驅物/（諸）反應性氣體與（諸）吹驅（例如惰性載體）氣體的交替脈衝執行時，亦欲包括由相關用語指定的製程，諸如化學氣相原子層沉積、原子層磊晶（atomic layer epitaxy，ALE）、分子束磊晶（molecular beam epitaxy，MBE）、氣體源MBE或有機金屬MBE及化學束磊晶。
在本揭示中，將含碳抑制層沉積於基板表面上。抑制層係沉積在基板之最頂部區域之上和其附近。抑制層可向下延伸至間隙中。可透過製程條件（諸如電漿功率）來影響間隙中之沉積的深度。可透過製程條件來影響抑制層之性質。熟悉此技藝者在選擇製程條件時可考慮基板之拓樸以獲得所要結果。在一些實施例中，在間隙之底部實質上無沉積抑制層。
在本揭示中，抑制層係藉由在反應室中供應包含碳之碳前驅物並在反應室中供應第一電漿以自碳前驅物形成第一反應性種類而形成。碳前驅物可與在反應示中供應第一電漿同時供應。因此，在一些實施例中，將碳前驅物供應至反應室中至少部分與在反應室中供應第一電漿重疊。在一些實施例中，在反應室中供應碳前驅物至少部分地在反應室中供應第一電漿分開。在一些實施例中，在開啟第一電漿（亦即，提供第一電漿開始）之前開始提供碳前驅物至反應室中。在一些實施例中，提供碳前驅物至反應室中在電漿關閉時同時終止。在一些實施例中，在將碳前驅物提供至反應室之前，起始第一電漿之產生。在此等實施例中，第一電漿及第二電漿可相同，且在將碳前驅物提供至反應室中之前產生的第一電漿可充當在前一個沉積循環期間提供至反應室中之第一前驅物的第二電漿。在一些實施例中，在反應室中供應碳前驅物與在反應室中供應第一電漿同時進行。在一些實施例中，在反應室中供應碳前驅物實質上完全地或完全地與在反應室中供應第一電漿分開。碳前驅物可部分地與供應第一電漿於反應室中同時供應。
在一些實施例中，連續地將產生第一電漿的氣體（諸如氬及/或氫）提供至反應室中。在一些實施例中，當含矽材料包含氮（諸如SiN、SiCN）時，氮氣可連續地提供至反應室中。在一些實施例中，可連續地將碳前驅物提供至反應室中。在此類實施例中，碳前驅物不優先與第一前驅物反應。上文所描述之連續流實施例可具有提高製程通量之優勢。
可在供應碳前驅物之後及供應電漿之前及/或供應電漿之後及供應碳前驅物之前吹驅反應室。在吹驅反應室期間，可自反應室及/或基板表面移除過量的（諸）前驅物及反應副產物（如果有的話）。例如，可將由泵系統產生的吹驅氣體脈衝及/或真空用來吹驅反應室。吹驅氣體可係任何惰性氣體，諸如但不限於氬（Ar）、氮（N 2）及/或氦（He）。在吹驅反應室及/或基板表面期間吹驅氣體的流動速率之範圍可從約500 sccm至約4500 sccm或約2000 sccm至約4000 sccm。
在一些實施例中，碳前驅物可連續供應至反應室，而第一電漿可以脈衝形式供應至反應室中。電漿之脈衝時間可為0.2 s至3 s，例如0.5 s、0.7 s、1 s、1.3 s、1.5 s、2 s或2.5 s。電漿脈衝之間的吹驅時間可介於0.1 s與2 s之間，例如0.2 s、0.3 s、0.5 s、0.7 s、1 s或1.5 s。替代地或另外，第一電漿可連續供應至反應室，而碳前驅物可以脈衝形式供應至反應室中。碳前驅物之脈衝時間可介於0.1 s與2.5 s之間，例如0.2 s、0.3 s、0.5 s、1 s、1.5 s或2 s。碳前驅物脈衝之間可存在0.1秒至2秒的吹驅時間，例如0.2 s、0.3 s、0.5 s、0.7 s、1 s或1.5 s。在一些實施例中，碳前驅物及第一電漿兩者係以脈衝形式供應。在一或多個碳前驅物脈衝之後，可施加一或多個第一電漿脈衝。
第一電漿及碳前驅物可在反應室中以交替方式供應。在一些實施例中，供應碳前驅物及/或供應第一電漿係至少執行兩次，諸如至少三次、至少五次或至少十次。在一些實施例中，碳前驅物之流係連續的，且第一電漿以兩個或更多個脈衝供應於反應室中。例如，在沉積含矽材料之前，電漿脈衝之數目可為三次、五次或十次。在一些實施例中，在反應室中供應碳前驅物至少部分與在反應室中供應第一電漿分開。在一些實施例中，在反應室中供應碳前驅物及在反應室中供應第一電漿之間不重疊。
如本文中所使用，用語膜（film）及/或層（layer）可指任何連續或不連續的沉積及材料，諸如藉由本文中所揭示之方法沉積之材料。例如，膜及/或層可包括二維材料、三維材料、奈米粒子，或甚至是部分或完整分子層、部分或完整原子層或原子及/或分子團簇。膜或層可包含具有針孔的材料或層，其可係至少部分連續的。在一些實施例中，抑制層可係連續的。在一些實施例中，抑制層可實質上連續的。在一些實施例中，在基板頂部之抑制層的厚度可介於約0.1 nm至10 nm之間。例如，抑制層之厚度可介於0.5 nm與8 nm之間、或介於0.2 nm與8 nm之間、或介於1 nm與8 nm之間、或介於0.5 nm與5 nm之間。抑制層之厚度可在基板之不同區域中變化。例如，在基板之頂表面上的抑制層可比在間隙中厚。抑制層之厚度可朝間隙之底部逐漸地減少。舉例而言，抑制層可不存在於間隙之底部，而抑制層之厚度在基板之頂表面可係例如1 nm、3 nm、5 nm、7 nm或9 nm。
在一些實施例中，抑制層實質上僅沉積於基板之頂表面上。在一些實施例中，抑制層延伸至間隙中。在一些實施例中，抑制層延伸至間隙內最多至間隙深度的一半，或最多至間隙深度的三分之一。在一些實施例中，抑制層延伸至間隙內至少5 nm或至少10 nm或至少50 nm。在一些實施例中，抑制層可延伸至間隙內至少100 nm、或至少250 nm、或至少300 nm或至少500 nm。在一些實施例中，抑制層實質上沿著間隙之整個深度延伸至間隙內。
在一些實施例中，碳前驅物包含烴。在一些實施例中，碳前驅物實質上僅包含一或多個烴。在一些實施例中，碳前驅物包含兩個或更多個化合物。碳前驅物可包含一化合物之同分異構物（isomers）的混合物。
烴可包含1至10個碳原子，烴可包含2至8個碳原子，或烴可包含1至5個碳原子，諸如3或4個碳原子。烴可包含6至10個碳原子，諸如7或9個碳原子。烴可包含更多碳原子，諸如10至20個碳原子，例如11、12、14或16個碳原子。
烴可為脂族或芳香族。烴可為飽和或不飽和、直鏈或分支鏈、環狀或無環。在一些實施例中，烴為未經取代之烴，亦即其僅包含碳及氫。在一些實施例中，烴為經取代或官能化烴。例如，烴可為鹵化烴，諸如氯化烴、氟化烴、溴化烴或碘化烴。烴可為羥基化烴、醇或羧酸。烴可為酯、酮或醛。烴可包含胺或亞胺。
在一些實施例中，碳前驅物包含甲烷、乙烷、丙烷、丁烷、戊烷、己烷、庚烷、辛烷、乙炔、苯、甲苯、乙二胺（ethylenediamine，EDA）、二乙胺（diethylamine，DEA）、第三丁基胺（tert-butylamine，TBA）或其衍生物中之一或多者。
在本揭示中，含碳抑制層可藉由在反應室中供應碳前驅物及使其與電漿接觸來形成。電漿可導致第一反應性種類自碳前驅物形成。第一反應性種類可沉積在基板表面上。沉積於基板表面上之第一反應性種類可形成抑制層。在一些實施例中，第一電漿係選自由氮（N 2）電漿、氬（Ar）電漿、氦（He）電漿、氖（Ne）電漿、氪（Kr）電漿及氙（Xe）電漿及其任何組合所組成之群組。在一些實施例中，第一反應物可包含氧。在一些實施例中，使用直接電漿來形成第一反應性種類，或其中使用遠端電漿來形成第一反應性種類。
在一些實施例中，藉由具有第一射頻（RF）功率之氣體的氣相離子化來製造第一電漿。在一些實施例中，第一RF功率介於20 W與2 kW之間。例如，第一RF功率可為50 W、100 W、200 W、400 W、500 W、700 W、1 kW、1.4 kW或1.8 kW。
在抑制層之沉積期間調整RF電漿產生器之功率可能影響抑制層之覆蓋率，及/或抑制層到達之間隙中的深度。在不將本發明限於任何特定理論下，較高RF功率可導致更有效地且更深入間隙中之含矽材料沉積的抑制。因此，視應用而定，較低的RF功率可導致較快速的間隙填充，及於表面拓樸之頂部上較厚的含矽材料沉積，而若寬深比係高且需要避免在表面拓樸頂部上生長含矽材料，則可選擇較高RF功率。
在一些實施例中，方法進一步包含將惰性氣體供應至反應室。惰性氣體可用於在將材料沉積於基板上之前及之後為基板提供保護環境。惰性氣體可用以例如吹驅反應室（諸）之前驅物之及/或反應副產物。惰性氣體可用於調節前驅物及/或（諸）前驅物之流動。因此，可調整反應室中之前驅物濃度及滯留時間。此類氣體可稱為載氣。在一些實施例中，方法包含在反應室中供應載氣。用語惰性氣體（包括載氣）可指在可察覺的程度上不參與化學反應及/或不會變為經沉積材料之一部分的氣體。例示性的惰性氣體包括He及Ar及其任何組合。在一些情況下，氮及/或氫可係惰性氣體。然而，在一些實施例中，除了用作惰性氣體外，氮氣可用於製造沉積含矽材料（諸如氮化矽）用之電漿。 在一些實施例中，第一電漿至少部分地由載氣製造。在一些實施例中，第一電漿實質上由載氣製造。在一些實施例中，載氣為Ar且其用於製造第一電漿。在一些實施例中，電漿係由載體氣體以外的氣體製造。
在一些實施例中，第一電漿密度經調整以在基板之預定區域中最佳化含矽材料之沉積。可調整電漿密度以調節抑制層沉積在間隙中多深。在較高的電漿密度下，當其他製程變數保持相同或相似時，相較於較低電漿密度可將抑制層沉積至間隙中更深處。
在一些實施例中，方法在約75 °C至550 °C之溫度下執行。方法可在低於或等於450 °C、或低於400 °C、或低於350 °C、或低於或等於250 °C的溫度下執行。 在一些實施例中，溫度可表示為反應室之溫度或基座之溫度。或者，在一些實施例中，溫度可表示為基板之溫度或反應室中所供應之氣體的溫度。根據本揭示之方法的不同階段可在不同溫度執行。
在一些實施例中，抑制層在與含矽材料相同的溫度下沉積。在一些實施例中，抑制層在與含矽材料不同的溫度下沉積。在一些實施例中，抑制層在低於含矽材料的溫度下沉積。在一些實施例中，抑制層在高於含矽材料的溫度下沉積。
在一些實施例中，在供應碳前驅物及/或第一電漿期間之反應室的壓力低於100托、或低於50托、或低於10托、或低於1托、或低於0.5托或低於0.1托。
當已將至少一些抑制層沉積於基板上時，沉積含矽材料於基板上。在一些實施例中，含矽材料之沉積在包含抑制層之基板上較不含抑制層之基板上慢。抑制層上之含矽材料的生長可例如比不含抑制層之基板上的生長慢兩倍至一千倍。例如，含矽材料的生長在包含抑制層之基板上比不含抑制層之基板上的生長慢三倍、四倍、五倍、十倍、二十倍、五十倍或一百倍。在一些實施例中，含矽材料之生長包含抑制層之基板上比不含抑制層之基板上的生長慢兩百或五百倍。在一些實施例中，含矽材料之生長在包含抑制層之基板上係偵測不到的。
在一些實施例中，含矽材料之生長在基板之頂表面上比在間隙底部慢至少兩倍。在一些實施例中，含矽材料之生長在基板之頂表面上比在間隙底部慢至少五倍。在一些實施例中，含矽材料之生長在基板之頂表面上比在間隙底部慢至少十倍。在一些實施例中，含矽材料之生長在基板之頂表面上比在間隙底部慢至少五十倍。在一些實施例中，含矽材料之生長在包含抑制層之基板上係偵測不到的。
在一些實施例中，含矽材料之厚度在基板頂表面上小於間隙中。在一些實施例，含矽材料之厚度在基板頂表面上比在間隙中小至少兩倍。在一些實施例中，含矽材料之厚度在基板頂表面上比在間隙中小至少5倍。在一些實施例中，含矽材料之厚度在基板頂表面上比在間隙中小至少10倍。在一些實施例中，在基板頂表面上之含矽材料係偵測不到的。
在一些實施例中，在基板上含矽材料的沉積包含循環製程。在一些實施例中，含矽材料之沉積係藉由原子層沉積（ALD）製程、電漿增強ALD （PEALD）製程、化學氣相沉積（CVD）製程或電漿增強化學氣相沉積（PECVD）來進行。在一些實施例中，含矽材料可形成一層。
在一些實施例中，含矽材料實質上填充基板中之間隙。在一些實施例中，間隙可被無縫式填充。
在一些實施例中，在基板上含矽材料的沉積包括在反應室中供應第一前驅物，及供應與反應室中之第一前驅物反應以形成含矽材料的第二前驅物。在一些實施例中，含矽材料包含氧化矽，諸如SiO 2。
在一些實施例中，第一前驅物係含矽前驅物。在一些實施例中，第一前驅物包含矽烷、胺基矽烷、碘矽烷、矽氧烷胺、矽氮烷胺及鹵化矽或其組合中之一或多者。在一些實施例中，第一前驅物包括下列中之至少一者：DIPAS、SiH 3N（iPr） 2、TSA 、（SiH 3） 3N、DSO、（SiH 3） 2、DSMA、（SiH 3） 2NMe、DSEA、（SiH 3） 2Net、DSIPA、（SiH 3） 2N（iPr）、DSTBA、（SiH 3） 2N（tBu）、DEAS、SiH 3NEt 2、DTBAS、SiH 3N（tBu） 2、BDEAS、SiH 2（NEt 2） 2、BDMAS、SiH 2（NMe 2） 2、BTBAS、SiH 2（NHtBu） 2、BITS、SiH 2（NHSiMe 3） 2、TEOS、Si（OEt） 4、SiCl 4、HCD、Si 2Cl 6、3DMAS、SiH（N（Me） 2） 3、BEMAS、SiH2[N（Et）（Me）] 2、AHEAD、Si 2（NHEt） 6、TEAS、Si（NHEt） 4、Si 3H 8、DCS、SiH 2Cl 2、SiHI 3、SiH 2I 2或上述之組合。舉特定實例而言，第一前驅物可係或包括矽烷二胺（諸如N,N,N',N'-四乙基矽烷二胺）。
在一些實施例中，第二前驅物包含氧。在此類實施例中，含矽材料可為氧化矽。在一些實施例中，第二前驅物包含分子氧（O 2）、水、過氧化氫及臭氧之一或多者。
在一些實施例中，第二前驅物包括氮。在此類實施例中，含矽材料可為氮化矽。在此類實施例中，第二前驅物可包含聯胺（N 2H 4）、N 2、氬-氮（Ar/N 2）、氮-氫（N 2/H 2）、氬-氮-氫（Ar/N 2/H 2）或NH 3之一或多者。
在一些實施例中，第二前驅物包含電漿。此類第二前驅物可稱為第二電漿。在一些實施例中，第二電漿係選自由氮（N 2）電漿、氬（Ar）電漿、氦（He）電漿、氖（Ne）電漿、氪（Kr）電漿及氙（Xe）電漿及其任何組合組成之群組。在一些實施例中，第二電漿可包含氧。第一電漿及第二電漿可具有相同組成。第一電漿及第二電漿可具有不同組成。
第二電漿可藉由具有第二RF功率之氣體的氣相離子化來製造。在一些實施例中，第二RF功率係介於100 W與2 kW之間。例如，第二RF功率可為200 W、400 W、500 W、700 W、1 kW、1.4 kW或1.8 kW。第一及第二RF功率可為相同。第一及第二RF功率可為不同。第一電漿及第二電漿兩者皆可藉由改變RF功率而產生，以調節抑制層及/或間隙填充之沉積。
在一些實施例中，第二前驅物至少部分地移除抑制層。抑制層的移除可實質上完成。若第二前驅物包含電漿，則第二RF功率之調節可用以調整抑制層的移除。在不將本揭示限於任何特定理論下，抑制層的移除亦可移除已沉積於包含抑制層之基板上的第一前驅物。使用包含烴之碳前驅物可具有優勢，即抑制層在基板上僅留下最小雜質。
在一些實施例中，抑制層的沉積及/或含矽材料的沉積係至少進行兩次。抑制層可在沉積含矽材料之前沉積一次、兩次或更多次，諸如三次、五次或十次。含矽材料可在沉積抑制層之前沉積一次、兩次或多次，諸如三次、五次或十次。
在一些實施例中，沉積抑制層與沉積含矽材料之次數的比率在1：1與1：20之間、1：1與1：10之間、1：1與1：5之間或1：1與1：3之間變化。在一些實施例中，沉積抑制層與沉積含矽材料之次數的比率在20：1至1：1之間、或10：1至1：1之間、或5：1至1：1之間、或3：1至1：1之間變化。換言之，若比率為1：2，則每兩個沉積含矽材料的循環即沉積抑制層一次。若比率為2：1，則每個沉積含矽材料的循環即沉積抑制層兩次。在一些實施例中，交替抑制層沉積及含矽材料沉積。沉積抑制層與含矽材料之間的比率可視例如在沉積含矽材料期間是否移除抑制層及移除程度而定。若大程度地移除抑制層，則其可比若較小程度地移除抑制層更頻繁地再沉積。在不將本揭示限於任何特定理論下，所使用前驅物及其他沉積參數可能影響製程期間抑制層的移除。
可將包含抑制物之沉積及含矽材料之沉積的循環稱為主循環。沉積製程可包含不同參數之主循環，諸如抑制物、第一及/或第二前驅物、電漿接通時間、氣體流動速率等之脈衝長度。一個主循環可包含提供碳前驅物至反應室中一次，提供第一前驅物至反應室中一次，並提供第二前驅物至反應室中一次。一個主循環可包含提供碳前驅物、第一前驅物及第二前驅物之一或多者超過一次。例如，可將碳前驅物及第一電漿提供至反應室中多次，在此之後，提供第一前驅物及第二前驅物至反應室中一次。例如，在提供第一前驅物至反應室中之前，可將碳前驅物及第一電漿提供至反應室中1次至約200次。在一些實施例中，在將碳前驅物及第一電漿提供至反應室中從2次至約200次，或從2次至約100次，或從約5次至約100次之後，才提供第一前驅物至反應室中。在一些實施例中，在將碳前驅物及第一電漿提供至反應室中從約5次至約50次、或從2次至約50次、或從2次至約20次之後，才將第一前驅物提供至反應室中。在一些實施例中，在將碳前驅物及第一電漿至反應室中從2次至約15次，或從2次至約10次，或從5次至約10次之後，才將第一前驅物提供至反應室中。
在一些實施例中，沉積製程包含單一參數之主循環。換言之，在整個沉積製程中以相同方式執行主循環。在一些實施例中，根據本揭示之沉積製程包含多於一種類型的主循環。換言之，在沉積製程之初，執行第一類型之主循環，且在後來的製程中，執行第二類型之主循環。沉積製程可包含第三或進一步類型之主循環。
例如，第一類型之主循環可包含在提供矽前驅物之前，提供碳前驅物及第一電漿至反應室中，其次數大於第二類型之主循環中者。例如，在第一類型之主循環中，含碳前驅物及第一電漿的子循環可進行從約50次至約200次，諸如約100次，且於第二類型之主循環中，含碳前驅物及第一電漿的子循環可進行從約5次至約20次，諸如約10次之前。此類實施例可用於包括傾斜或漸縮壁的間隙，傾斜或漸縮壁導致間隙開口具有比間隙底部更小的表面積。此類間隙在沉積製程期間尤其容易捏縮（pinched），而第一類型之更強烈抑制性主循環可減輕或消除此問題。
在另一態樣中，揭示一種結構。結構可為半導體裝置之一部分。本發明揭示一種半導體處理裝置。結構及半導體裝置係使用本文所述之方法形成。
根據一進一步的態樣，揭露一種半導體處理設備。設備可用於例如提供改善的或替代的間隙填充方法，諸如本文所述。設備包含用於容納包含間隙之基板的至少一個反應室。設備可具有例如兩個、三個、六個或八個反應室。設備進一步包含用於碳前驅物之第一源，其經由第一閥與反應室氣體連通。第一源可經配置以容納含碳化合物，諸如如上文所描述之烴。
設備進一步包含用於電漿反應物的第二源，其經由第二閥與反應室氣體連通，及用於第一前驅物的第三源，其經由第三閥與反應室氣體連通。設備可另外包含用於第二前驅物之第四源，其經由第四閥與反應室氣體連通。在第二前驅物包含電漿的情況中，第四源及第四閥可係與第二源及閥相同的源及閥，且第一電漿及第二電漿係相同的。
設備亦包含操作性連接至第一、第二、第三及第四氣體閥之控制器。控制器經組態及程式化以控制在反應室中碳前驅物的供應及在反應室中第一電漿的供應，以自碳前驅物形成第一反應性種類，並在基板上沉積含矽材料。
一或多個反應室中之至少一者可包括直接電漿原子層沉積反應室。另外或替代地，半導體處理設備可包括流體耦接至一或多個反應室中之至少一者的遠端電漿單元。 圖式的詳細描述
在圖中，圖1繪示根據本揭示之至少一實施例之方法100。方法100可用於填充於一或多個間隙（在結構的製造期間形成），諸如在電子裝置的製造期間所形成之結構。
方法100可包含一或多個循環沉積製程，諸如ALD製程或循環CVD製程。在所繪示之實例中，方法100包括在反應室中提供基板之步驟101。方法包含引入碳前驅物之步驟102及引入第一電漿之步驟103以自碳前驅物製造第一反應性種類。第一反應性種類可形成含碳抑制層。抑制層可經由例如化學吸附形成。抑制層可沉積於基板之最高定位區域上，諸如在接近間隙頂部附近中及間隙之間的區域上，或沉積於鰭片尖端上。抑制層可向下延伸至間隙中或沿著鰭片之側部延伸一預定距離。在一些實施例中，諸如在圖1中，碳前驅物的引入之步驟102及第一電漿的引入之步驟103可環接一次或更多次步驟104，直至達到充分抑制層沉積為止。
當達到充分的抑制層沉積時，進行沉積含矽材料之步驟1002。含矽材料之沉積之步驟1002包含在反應室中引入第一前驅物之步驟105且在反應室中引入第二前驅物之步驟106。由於抑制層的先前沉積之步驟1001，可進行將含矽材料沉積於結構的下半部（諸如在基板上或中的間隙）中之步驟1002。在不將本揭示限於任何特定理論之前提下，沉積於基板下方區域上的含矽材料可歸因於在包含抑制層之基板上缺乏沉積的引發，或由於相對於基板不具有抑制層之區域在包含抑制層的基板上每循環之較低生長。在某些實施例中，含矽材料之沉積可為由下而上沉積。在某些實施例中，含矽材料之沉積可為無縫沉積。
若要進行沉積一額外的含矽材料之步驟107，則可執行兩個替代迴路（步驟110或步驟111）之一步驟108。若要沉積額外的抑制層，製程環回步驟110到引入碳前驅物之步驟102。或者，製程可環回步驟111到引入第一前驅物之步驟105。
在提供具有間隙的基板至反應室中之步驟101期間，可使用例如基板加熱器及/或輻射型或其他加熱器來使基板達到希望的溫度以供後續處理。步驟101至步驟111期間的溫度可小於550 °C或者範圍從約75 °C至約550 °C，例如從約110°C至約450 °C。步驟101至112期間之反應室內的壓力可小於25托，諸如從約2托至約20托或約3托至約9托。如更詳細說明於下文，可改變步驟102至106期間之反應室內的壓力（例如，用來操控電漿條件）以利於無縫填充基板表面內的一或多個間隙。然而，於步驟102至步驟111期間，反應室內之壓力可維持實質上恒定（例如，約10%內）。
圖1之方法可包含一或多個吹驅階段，例如，獨立於引入碳前驅物之步驟102之前及/或之後、在引入第一電漿之步驟103之前及/或之後、在引入第一前驅物之步驟105之前及/或之後，或在引入第二前驅物之步驟106之前及/或之後。可選的吹驅階段在圖1中以星號表示。在吹驅期間，可例如藉由吹驅氣體脈衝及/或由泵系統將反應室的壓力抽至真空而從反應空間/基板表面移除過量的前驅物及反應副產物（若有的話）。吹驅氣體可為任何惰性氣體。
圖2係根據本揭示所填充的間隙之實施例的示意圖。區塊A描繪包含兩個間隙201之基板200。在區塊B中，已將抑制層202沉積於基板上。抑制層202係沉積在基板之頂部上，且其沿著基板200之表面延伸至間隙201中。區塊C係描繪與區塊B類似的情形，除了抑制層202更深地延伸至間隙201中。此情形可例如藉由在供應第一電漿期間施加較高的RF功率來達成。在區塊B及C之實施例中抑制層202之厚度可不同，但此未繪示於圖中。
區塊D至H係根據本揭示之方法已在一或多個沉積循環中於間隙201中沉積含矽材料203之後的示意圖。在區塊D至H中，間隙201已至少部分填充含矽材料203。因此，為了清楚起見，已省略間隙201之參考。區塊D顯示含矽材料203沉積之後的基板200。在含矽材料203之沉積期間已從基板200移除抑制層202。舉例而言，若第二前驅物包含電漿（諸如氧電漿），則可將含碳抑制層202自基板200移除。雖然未繪示於圖2中，視製程條件而定，可能會有一些抑制層202殘留在基板200上。
區塊E係描繪在進一步的抑制層202沉積後之區塊D的實施例。可變化製程條件，使得在此一進一步循環中，抑制層202更少地延伸至間隙201中。區塊F及G分別呈現與區塊D及E相似之情形，在再進一步沉積循環之後。填充間隙201所需的循環數目視所涉及之應用而定，且可能從1次變化至數百次。
區塊H繪示在間隙201完全填充含矽材料203之後的基板200。雖然未示於圖中，但含矽材料203亦可至少部分地覆蓋基板200的頂表面。
圖3繪示根據本揭示之例示性實施例之半導體處理設備30。半導體處理設備30包括一或多個用於容納包含間隙之基板1的反應室3。設備包含經由第一閥31與反應室3氣體連通之用於碳前驅物的第一源21、經由第二閥32與反應室氣體連通之用於電漿反應物的第二源22、經由第三閥33與反應室氣體連通之用於第一前驅物的第三源25以及經由第四閥34與反應室氣體連通之用於第二前驅物的第四源26。設備進一步包含一控制器27，其可操作地連接至第一閥、第二閥、第三閥及第四閥31、32、33、34。控制器27經組態及程式化以控制在反應室3中供應碳前驅物，在反應室3中供應第一電漿以形成第一反應性種類；且將含矽材料沉積於基板1上。
根據例示性態樣，控制器27經組態而使碳前驅物、電漿前驅物、第一前驅物及第二前驅物之供應時間可予以獨立選擇。一種設備可包括一或多個控制器（諸如控制器27），其（等）經程式化或以其他方式組態以致使實施本文所述之沉積製程。（多個）控制器可與反應器之各種功率源、加熱系統、泵、機器人及氣流控制器或閥通訊。
儘管未繪示，半導體處理設備30可包括額外來源及額外組件，諸如一般在半導體處理設備上提供者。
可選地，半導體處理設備30具備加熱器，以藉由提升基板、碳前驅物、電漿前驅物、第一前驅物、第二前驅物、吹驅氣體、惰性氣體及載氣之一或多者之溫度來活化反應。
半導體處理設備30可具備RF功率源20，其可操作地與控制器連接，經建構及配置以產生電漿前驅物及/或第二前驅物之電漿。
利用電漿之製程循環可使用半導體處理設備30執行，設備30如期望地與經程式化以實施本文所述之序列的控制項結合，可用於本揭示之至少一些實施例。在圖3所繪示之設備中，藉由在反應室3之內部11（反應區）中提供並聯且面向彼此的一對導電平板電極4、2，從功率源20將RF功率（例如，13.56 MHz或27 MHz）施加至一側及將另一側12電氣接地，在電極4、2之間激發電漿。
溫度調節器可在下台（lower stage） 2（下部電極）中提供，且經放置在其上之基板1的溫度可保持在相對恆定的溫度。上部電極4亦可充當噴淋板，且前驅物氣體及可選的（諸）惰性氣體及/或吹驅氣體可分別透過氣體管線41至44及透過噴淋板4引入至反應室3中。
此外，在反應室3中，提供具有排氣管線7之圓管13，透過排氣管線將反應室3之內部11中的氣體排出。另外，傳送室5（例如，配置在反應室3下方）設有密封氣體管線24，以經由傳送室5的內部16 （傳送區）將密封氣體引入反應室3的內部11，其中設置用於使反應區與傳送區隔開之分隔板14 （此圖省略閘閥，經由此閘閥將晶圓傳送至傳送室5或從傳送室5傳送晶圓）。傳送室亦設有排氣管線6。在一些實施例中，含碳抑制層及含矽材料的沉積，及其他可選沉積及/或表面處理程序係在相同反應空間中執行，使得所有步驟可連續地實施，而不使基板1暴露至空氣或其他含氧環境。在一些實施例中，遠端電漿單元可用於激發例如來自來源21、22、25及/或26之一或多者的氣體。
第一電漿及/或第二電漿可於原位（例如，在整個沉積製程或整個沉積循環中連續流動的氣體中）產生。在其他實施例中，電漿可於遠端產生並提供至反應室。
在一些實施例中，可使用雙室反應器（彼此緊接設置的用於處理晶圓之兩個部段或隔室），其中製程氣體及惰性氣體可通過共用管線供應，而前驅物氣體可通過非共用管線供應。
應瞭解，本文所述之組態及/或方法本質上係例示性，且這些特定實施例或實例不應視為限制意義，因為可有眾多變化。本文所述之特定例行程序或方法可表示任何數目的處理策略之一或多者。因此，所說明之各種動作可以所說明之序列執行、以其他序列執行或在一些情況下省略。
1:基板 2,4:電極 3:反應室 5:傳送室 6,7:排氣管線 11:內部 12:另一側 13:圓管 14:分隔板 16:內部 20:RF功率源 21:第一源 22:第二源 24:密封氣體管線 25:第三源 26:第四源 27:控制器 30:半導體處理設備 31:第一閥 32:第二閥 33:第三閥 34:第四閥 41,42,43,44:氣體管線 100:方法 101,102,103,104,105,106,107,108,110,111,1001,1002:步驟 200:基板 201:間隙 202:抑制層 203:含矽材料
伴隨圖式係經包括以提供對本揭露之進一步的瞭解並構成本說明書的一部分，圖式繪示例示性實施例，並與描述共同協助解釋本揭露之原理。在圖中: ［圖1］繪示根據本揭示之方法之一實施例。 ［圖2］繪示根據本揭示之方法所填充的間隙之一實施例。 ［圖3］為根據本揭示的設備之示意圖。 圖式中之元件係為了簡明及清楚起見而繪示且不一定按比例描繪。舉例而言，圖式中之元件中之一些之尺寸可相對於其他元件而言放大以幫助改善對所繪示本發明實施例的理解。
100:方法
101,102,103,104,105,106,107,108,110,111,1001,1002:步驟

Claims (21)

  1. 一種用含矽材料填充間隙之方法，其中該方法包括： 在一反應室內提供具有一間隙的一基板； 在該反應室中供應包含碳之一碳前驅物；及 在該反應室中供應一第一電漿以自該碳前驅物形成一第一反應性種類，用於在該間隙的一頂部附近形成含碳的一抑制層；及 在該反應室中供應一第一前驅物以在該基板上沉積一含矽材料，其中在該間隙的一頂部附近之沉積係至少部分地被該抑制層抑制。
  2. 如請求項1所述之方法，其中該碳前驅物包含一烴。
  3. 如請求項2所述之方法，其中該烴為一未經取代烴。
  4. 如請求項2所述之方法，其中該烴為一經取代或一官能化烴。
  5. 如前述請求項中任一項所述之方法，其中該第一電漿係由具有一第一射頻（RF）功率之一氣體的氣相離子化所製造。
  6. 如前述請求項中任一項所述之方法，其中該第一電漿密度係經調整以最佳化在該基板之複數個預定區域中的該含矽材料之沉積。
  7. 如前述請求項中任一項所述之方法，其中該碳前驅物在該抑制層之沉積期間係連續地供應。
  8. 如前述請求項中任一項所述之方法，其中在該反應室中供應該碳前驅物與在該反應室中供應第一電漿至少部分重疊。
  9. 如前述請求項中任一項所述之方法，其中在該反應室中供應該碳前驅物與在該反應室中供應第一電漿至少部分分開。
  10. 如前述請求項中任一項所述之方法，其中該碳前驅物之流動係連續的，且該第一電漿係以兩個或更多個脈衝供應於該反應室中。
  11. 如前述請求項中任一項所述之方法，其中在該基板上沉積該含矽材料包含： 在該反應室中供應一第一前驅物，及 在該反應室中供應與該第一前驅物反應之一第二前驅物以形成含矽材料。
  12. 如前述請求項中任一項所述之方法，其中該含矽材料之沉積在該抑制層上較在該基板上慢。
  13. 如前述請求項中任一項所述之方法，其中該含矽材料在一基板之一頂表面上之生長比在該間隙之一底部處慢至少兩倍。
  14. 如前述請求項中任一項所述之方法，其中該含矽材料之沉積係藉由原子層沉積（ALD）製程、電漿增強ALD（PEALD）製程、化學氣相沉積（CVD）製程或電漿增強化學氣相沉積（PECVD）製程來進行。
  15. 如前述請求項中任一項所述之方法，其中在該基板上沉積含矽材料包含一循環製程。
  16. 如請求項第11至16項中任一項所述之方法，其中該第二前驅物包含氧。
  17. 如請求項11所述之方法，其中該第二前驅物包含聯胺（N 2H 4）、N 2、Ar/N 2、N 2/H 2、Ar/N 2/H 2或NH 3之一或多者。
  18. 如請求項11至19中任一項所述之方法，其中該第二前驅物包含電漿。
  19. 如請求項11至20中任一項所述之方法，其中該第二前驅物至少部分移除該抑制層。
  20. 如前述請求項中任一項所述之方法，其中一抑制層之沉積及/或含矽材料之沉積係至少執行兩次。
  21. 一種半導體處理設備，其包含： 一反應室，其用於容納一基板； 用於一碳前驅物的一第一源，其經由一第一閥與該反應室氣體連通； 用於一第二反應物的一第二源，其經由一第二閥與該反應室氣體連通以供應一第一電漿； 用於一第一前驅物的一第三源，其經由一第三閥與該反應室氣體連通； 用於一第二前驅物的一第四源，其經由一第四閥與該反應室氣體連通；及 一控制器，其可操作地連接至該第一閥、該第二閥、該第三閥及該第四閥，並經組態及編程以控制： 在該反應室中供應一碳前驅物；及 在該反應室中供應第一電漿，以自該碳前驅物形成一第一反應性種類，以用於形成一含碳抑制層；及 在該基板上沉積含矽材料。
TW110136133A 2020-10-06 2021-09-29 用含矽材料填充間隙之方法及半導體處理設備 TW202230441A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063088276P 2020-10-06 2020-10-06
US63/088,276 2020-10-06

Publications (1)

Publication Number Publication Date
TW202230441A true TW202230441A (zh) 2022-08-01

Family

ID=80931633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110136133A TW202230441A (zh) 2020-10-06 2021-09-29 用含矽材料填充間隙之方法及半導體處理設備

Country Status (4)

Country Link
US (1) US20220108915A1 (zh)
KR (1) KR20220045900A (zh)
CN (1) CN114381708A (zh)
TW (1) TW202230441A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11459652B2 (en) * 2020-10-16 2022-10-04 Applied Materials, Inc. Techniques and device structures based upon directional dielectric deposition and bottom-up fill
WO2023205570A1 (en) * 2022-04-21 2023-10-26 Lam Research Corporation Nonconformal oxide film deposition using carbon-containing inhibitor
WO2024091601A1 (en) * 2022-10-28 2024-05-02 Applied Materials, Inc. Sin gap fill via nucleation inhibition

Also Published As

Publication number Publication date
US20220108915A1 (en) 2022-04-07
KR20220045900A (ko) 2022-04-13
CN114381708A (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
CN110408906B (zh) 使用硅氢卤化物前体的SiN的等离子体增强原子层沉积(PEALD)
US11251040B2 (en) Cyclical deposition method including treatment step and apparatus for same
US11476109B2 (en) Method of forming an electronic structure using reforming gas, system for performing the method, and structure formed using the method
US10622375B2 (en) Method of processing a substrate and a device manufactured by using the method
US20220145452A1 (en) Method of depositing silicon oxide films
KR102457289B1 (ko) 박막 증착 방법 및 반도체 장치의 제조 방법
US20210020432A1 (en) Method of forming topology-controlled amorphous carbon polymer film
US20210020431A1 (en) Method of forming topology-controlled amorphous carbon polymer film
TW202230441A (zh) 用含矽材料填充間隙之方法及半導體處理設備
US7482247B1 (en) Conformal nanolaminate dielectric deposition and etch bag gap fill process
TW202104647A (zh) 使用氟移除形成一結構之方法
US20040115898A1 (en) Deposition process for high aspect ratio trenches
US20220005693A1 (en) Silicon nitride and silicon oxide deposition methods using fluorine inhibitor
US11814728B2 (en) Method for filling a gap in a three-dimensional structure on a semiconductor substrate
JP2024504165A (ja) パルス高周波無線周波数（ｈｆｒｆ）プラズマを使用した間隙充填処理
TW202336258A (zh) 氣隙形成方法及選擇性沉積方法
TW202229641A (zh) 氣相沉積組件、氮化矽沉積方法、及形成半導體裝置之方法
US11456173B2 (en) Methods for modifying photoresist profiles and tuning critical dimensions
US20240145235A1 (en) Sin gap fill via nucleation inhibition
TW202328486A (zh) 薄膜沉積方法及系統以及根據此方法形成的結構
TW202208661A (zh) 包括多個碳層的結構以及形成和使用其的方法
TW202104632A (zh) 用來填充形成於基材表面內之凹部的循環沉積方法及設備
CN115142043A (zh) 用中间处理过程沉积氮化硅的方法和***
CN116457495A (zh) 用于间隙填充的非晶碳