TW202222675A - 微機電裝置及其形成方法 - Google Patents
微機電裝置及其形成方法 Download PDFInfo
- Publication number
- TW202222675A TW202222675A TW109142810A TW109142810A TW202222675A TW 202222675 A TW202222675 A TW 202222675A TW 109142810 A TW109142810 A TW 109142810A TW 109142810 A TW109142810 A TW 109142810A TW 202222675 A TW202222675 A TW 202222675A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor layer
- layer
- cavity
- piezoelectric stack
- stack structure
- Prior art date
Links
Images
Landscapes
- Micromachines (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本揭露係關於一種微機電(micro-electromechanical system, MEMS)裝置及其形成方法,微機電裝置包括複合基底、空腔、壓電堆疊結構以及質量塊。複合基底包括由下而上依序堆疊的第一半導體層、黏合層以及第二半導體層。空腔設置於複合基底內,空腔從第二半導體層延伸到第一半導體層且不貫穿第一半導體層。壓電堆疊結構設置於複合基底上,壓電堆疊結構包含位在空腔上方的一懸掛區域。質量塊設置在空腔內並連接壓電堆疊結構。
Description
本揭露是關於一種微機電裝置及其形成方法,且特別是關於一種應用於聲學領域的微機電裝置及其形成方法。
微機電(micro-electromechanical system, MEMS)裝置乃是利用習知半導體製程來製造的微小機械元件,透過半導體技術例如沉積、或選擇性蝕刻材料層等方式完成具有微米尺寸的機械元件。微機電裝置可利用電磁(electromagnetic)、電致伸縮(electrostrictive)、熱電(thermoelectric)、壓電(piezoelectric)或壓阻(piezoresistive)等效應進行操作,而兼具電子及機械的雙重功能,因此,常應用於微電子領域,如加速器(accelerometer)、陀螺儀(gyroscope)、反射鏡(mirror)或聲學感測器(acoustic sensor)等。
近年來,由於無線藍芽(true wireless stereo, TWS)耳機的快速發展,可將微機電系統加速器產品用於感測聲音的振動,為聲學換能器帶來新的視野。將微機電系統速器產品設置於該無線藍芽耳機內,可讓該無線藍芽耳機即使處於雜訊高或雜訊較多的周圍環境下依然能有力地擷取聲音。然而,因微機電系統加速器產品目前較普遍應用於手機領域,因此,其結構設計上多偏向厚而大,以致並不能滿足無線藍芽耳機微型化的設計需求。如此,目前仍然需要一種新設計的加速器以應用於聲學領域。
本揭露提供一種微機電裝置及其形成方法,該微機電裝置具有微型化的檢測質量塊(proof mass),該檢測質量塊相對於懸臂(cantilever)、隔膜(diaphragm)等懸掛結構佔用相對較小的面積。透過前述設置方式,本揭露的微機電裝置可應用於無線藍芽耳機,從而輔助麥克風的語音振動。
為達上述目的,本揭露的一實施例係提供一種微機電裝置,包含一複合基底、一空腔、一壓電堆疊結構以及一質量塊。該複合基底包含由下而上依序堆疊的一第一半導體層、一黏合層以及一第二半導體層。該空腔設置在該第一半導體層內,該空腔自該第二半導體層延伸於該第一半導體層且不貫穿該第一半導體層。該壓電堆疊結構設置在該複合基底上,該壓電堆疊結構包含位在該空腔上的一懸掛區域。該質量塊設置在該空腔內並連接該壓電堆疊結構。
為達上述目的,本揭露的一實施例係提供一種微機電裝置的形成方法,包含以下步驟。首先,提供一複合基底,該複合基底包含由下而上依序堆疊的一第一半導體層、一黏合層以及一第二半導體層。並且,在該複合基底內形成一空腔,該空腔自該第二半導體層延伸於該第一半導體層且不貫穿該第一半導體層。接著,在該複合基底上形成一壓電堆疊結構,該壓電堆疊結構包含在位該空腔上方的一懸掛區域。然後,在該空腔內形成一質量塊,該質量塊連接該壓電堆疊結構。
為使熟習本揭露所屬技術領域之一般技藝者能更進一步了解本揭露,下文特列舉本揭露之數個較佳實施例,並配合所附圖式,詳細說明本揭露的構成內容及所欲達成之功效。並且,熟習本揭露所屬技術領域之一般技藝者亦能在不脫離本揭露的精神下,參考以下所舉實施例,而將數個不同實施例中的特徵進行替換、重組、混合以完成其他實施例。
本揭露中針對「第一部件形成在第二部件上或上方」的敘述,其可以是指「第一部件與第二部件直接接觸」,也可以是指「第一部件與第二部件之間另存在有其他部件」,致使第一部件與第二部件並不直接接觸。此外,本揭露中的各種實施例可能使用重複的元件符號和/或文字註記。使用這些重複的元件符號與文字註記是為了使敘述更簡潔和明確,而非用以指示不同的實施例及/或配置之間的關聯性。另外,針對本揭露中所提及的空間相關的敘述詞彙,例如:「在...之下」、「在...之上」、「低」、「高」、「下方」、「上方」、「之下」、「之上」、「底」、「頂」和類似詞彙時,為便於敘述,其用法均在於描述圖式中一個部件或特徵與另一個(或多個)部件或特徵的相對關係。除了圖式中所顯示的擺向外,這些空間相關詞彙也用來描述半導體裝置在製作過程中、使用中以及操作時的可能擺向。舉例而言,當半導體裝置被旋轉180度時,原先設置於其他部件「上方」的某部件便會變成設置於其他部件「下方」。因此,隨著半導體裝置的擺向的改變(旋轉90度或其它角度),用以描述其擺向的空間相關敘述亦應透過對應的方式予以解釋。
雖然本揭露使用第一、第二、第三等用詞,以敘述種種元件、部件、區域、層、及/或區塊(section),但應了解此等元件、部件、區域、層、及/或區塊不應被此等用詞所限制。此等用詞僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊,其本身並不意含及代表該元件有任何之前的序數,也不代表某一元件與另一元件的排列順序、或是製造方法上的順序。因此,在不背離本揭露之具體實施例之範疇下,下列所討論之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊等詞稱之。
本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內,較佳是10%之內,且更佳是5%之內,或3%之內,或2%之內,或1%之內,或0.5%之內。應注意的是,說明書中所提供的數量為大約的數量,亦即在沒有特定說明「約」或「實質上」的情況下,仍可隱含「約」或「實質上」之含義。
請參照第1圖至第10圖所示,其繪示本揭露第一實施例中微機電裝置300之製程的示意圖,其中,第1圖、第4圖、第6圖以及第9圖分別繪出一微機電裝置於製程中的俯視示意圖,其他圖式則分別繪出一微機電裝置於製程中的剖面示意圖。首先,如第1圖以及第2圖所示,提供一複合基底310,例如是矽覆絕緣(silicon-on insulator, SOI)基底,用於製作微機電裝置300。複合基底310還包括一第一半導體層311其材料例如為單晶矽、多晶矽、非晶矽或其他合適的材料,一黏合層313其材料例如為氧化矽(SiO)、矽氧氮(SiON)或二氧化矽(SiO
2),以及一第二半導體層315其材料例如為單晶矽、多晶矽、非晶矽或其他合適的材料。第一半導體層311、黏合層313以及第二半導體層315由下而上依序堆疊而形成複合基底310。在本實施例中,第二半導體層315的厚度T1較佳係小於第一半導體層311的厚度(未繪示),舉例來說,第一半導體層311的厚度例如是約為400微米(micrometers, μm)至500微米,第二半導體層315的厚度T1則可約為50微米至100微米,但不以此為限。較佳地,第二半導體層315的厚度T1可等同於後續形成的質量塊的一預定厚度,例如為50微米,但並不限於此。本領域具備通常知識者應可輕易理解,第二半導體層315的厚度亦可根據實際產品所需的感測準確性,參照下面的公式(I)進一步調整。
於複合基底310中形成一初始空腔311a,初始空腔311a例如從第一半導體層311的頂面延伸至第一半導體層311內部,如第2圖所示,而黏合層313則覆蓋在第一半導體層311的該頂面以及初始空腔311a的內表面上。在一實施例中,複合基底310例如可由以下步驟形成。首先,提供兩個半導體層(未繪示)其厚度約為400微米至500微米,在該兩個半導體層中的其中之一上形成初始空腔311a,氧化該兩個半導體層中的該其中之一的表面,形成黏合層313,並且,通過黏合層313將該兩個半導體層相互結合。然後,將該兩個半導體層中的其中之另一薄化到一定厚度,例如是厚度T1,以獲得複合基底310。在另一實施例中,也可選擇將黏合層313直接設置在該半導體層以及初始空腔311a上,黏合層313可包括一有機材料,例如聚醯亞胺(polyimide)、光阻材料或其他合適的材料等。
詳細來說,複合基底310具有兩相對表面,如第2圖所示的第一表面310a以及第二表面310b,其中初始空腔311a形成在鄰近於第一表面310a的位置,意即,初始空腔311a係形成在複合基底310的前側,使其尺寸(如口徑)d1例如約為100微米至150微米,但不限於此。換言之,初始空腔311a係用於初步定義後續所形成之空腔的大小與位置,以便根據後續所欲形成之空腔的預定大小進一步調整初始空腔311a的尺寸d1。另一方面,在第二表面310b(即複合基底310的背側)上接著形成一絕緣層317,絕緣層317可包括氧化矽或二氧化矽,但不以此為限。在一實施例中,絕緣層317例如可通過一氧化製程而形成,例如是透過形成黏合層313的同一道氧化製程一併形成,但不以此為限。
接著,如第3圖所示,於複合基底310中形成複數個溝槽315a,使得各個溝槽315a貫穿第二半導體層315的兩相對表面。溝槽315a相互分隔地設置在對應於下方初始空腔311a的位置,以在初始空腔311a的範圍內定義出至少一質量塊區域315c,如第3圖所示。較佳地,質量塊區域315c的尺寸(寬度)d3可大體上等同於後續所形成之質量塊的預定尺寸,而該質量塊的該預定尺寸可依據實際產品所需感測準確性而決定,例如可依據前述公式(I)設定。於一實施例中,各個溝槽315a之間具有多個柵315b相互間隔,並且,各個溝槽315a的尺寸(寬度)d2較佳由後續氧化製程中所需的氧化速率而決定。在一實施例中,各個溝槽315a以及各個柵315b可具有相同的尺寸(寬度)d2,如約為0.5微米至2.5微米,較佳約為0.6微米至0.8微米,但不限於此。而在另一個實施例中,溝槽315a以及柵315b也可選擇具有相互不同的尺寸,或者是,形成尺寸相互不同的多個溝槽或是尺寸相互不同的多個柵,從而可在實際製程中實現不同的氧化速率。
而後,如第4圖以及第5圖所示,進行一氧化製程,例如是一濕式氧化製程或是一乾式氧化製程,在第二半導體層315內形成一氧化區域316。在一實施例中,氧化區域316較佳包括與黏合層313相同的材料,或者是包括與黏合層313具相同蝕刻選擇比的材料,但不以此為限。詳細來說,氧化區域316係由柵315b被氧化後所形成,因被氧化後柵315b的體積相較於柵315b的原本體積較為增加,如此,可填充於相鄰的溝槽315a內並將所有被氧化後的柵315b進一步合併,成為氧化區域316。在一實施例中,第二半導體層315例如包括矽,而被氧化後的柵315b的體積(例如包括氧化矽或二氧化矽)可增加約兩倍,從而可以填充溝槽315a並相互合併,但第二半導體層315的材質並不限於前述。另需注意的是,由於氧化製程係在第二半導體層315所有暴露的表面上均勻地進行,因此,如第5圖所示,質量塊區域315c的底面也一併被氧化,並且,在第二半導體層315(即複合基底310的第一表面310a)的頂面上還可進一步形成一絕緣層330。在此情況下,質量塊區域315c即可被該些被氧化的部分環繞,該些被氧化的部分例如包括氧化區域316以及絕緣層330等。需特別說明的是,在一實施例中,可選擇性地在對應初始空腔311a的位置定義一個或多個質量塊區域。舉例來說,如第4圖所示,可在同一個初始空腔311a內同時定義三個質量塊區域315c,但不限於此。本領域者應可輕易理解為能因應不同的產品需求,亦可選擇在初始空腔311a內形成任何數量的質量塊區域。
然後,如第6圖以及第7圖所示,於絕緣層330上進一步形成一壓電堆疊結構200,其中,壓電堆疊結構200係設置在複合基底310的前側。壓電堆疊結構200可以是利用沉積及/或選擇性蝕刻材料層等習知半導體製程所形成之任何合適的半導體結構。在一實施例中,壓電堆疊結構200包含至少一壓電層其例如是兩層壓電層201a、201b,以及至少一金屬層203其例如是三層金屬層203a、203b、203c,該些壓電層以及該些金屬層交替堆疊在絕緣層330上方的一絕緣層202上。其中,該壓電層例如包括一壓電材料,例如為氮化鋁(aluminum nitride, AlN)、摻雜的氮化鋁、氮化鈧鋁(scandium aluminium nitride, ScAlN)、摻雜的氮化鈧鋁、鋯鈦酸鉛(lead zirconate titanate, PZT)、氧化鋅(zinc oxide, ZnO),聚偏氟乙烯(polyvinylidene fluoride, PVDF)、鈮酸錳鉛-鈦酸鉛(lead mangnesium niobate-lead titanate)、鈮酸鋰(LiNbO
3)或鉭酸鋰(LiTaO
3),該金屬層例如包括銅(copper, Cu)、鉬(molybdenum, Mo)、鎢(tungsten, W)、鈦(titanium, Ti)、鉑(platinum, Pt)或鋁(aluminum, Al)等金屬材質,但不以此為限。細部來說,第一壓電層201a堆疊在絕緣層202上方的第一金屬層203a上,第二壓電層201b堆疊在第一壓電層201a上方的第二金屬層203b上,然後,第三金屬層203c堆疊在第二壓電層201b上,如第7圖所示,但不限於此。在另一實施例中,也可以形成相互堆疊的兩層金屬層以及一層壓電層。此外,壓電堆疊結構200還包括至少一連接墊,例如穿過壓電堆疊結構200以分別電連接不同金屬層(如第二金屬層203b以及第一金屬層203a)的兩連接墊205a、205b。其中,該連接墊可包括一導電材料,例如銅或鋁。本揭露為了能清楚說明壓電堆疊結構200與其下方元件(如質量塊區域315c)之間的設置位置,第6圖中已省略繪示壓電堆疊結構200的細部元件,如連接墊205a、205b等。
壓電堆疊結構200還包括至少一懸掛區域210,係對應於下方的初始空腔311a,並且,至少一穿孔207形成在壓電堆疊結構200上,鄰近懸掛區域210,如第7圖所示,如此,設置在懸掛區域210內的結構即可在後續製程中與複合基底310部分分離,形成類似懸臂或隔膜(未繪示)的懸掛結構。該懸掛結構例如包括由上而下依序堆疊的一頂電極(如第二金屬層203b)、一壓電層(如第二壓電層201a)、以及一底電極(如第一金屬層203a),進而能夠在後續製程中以特定頻率振動。在一實施例中,可選擇在壓電堆疊結構200內形成一個或一個以上的懸掛區域210,並位在初始空腔311a的上方。舉例來說,可同時形成三個懸掛區域210,並且三個質量塊區域315c分別設置在三個懸掛區域210下方,如第6圖所示,藉此可調節各個懸掛結構的振動頻率進而符合產品需求。
然後,如第8圖所示,在壓電堆疊結構200上形成一保護層350,用於保護設置在壓電堆疊結構200中的元件。保護層350例如包括與黏合層313、絕緣層330相同的材料,或者包括與黏合層313、絕緣層330具相同蝕刻選擇比的材料,如氧化矽或二氧化矽,但不限於此。然後,進行複合基底310的薄化製程,例如自複合基底310的背側(即第二表面310b所在側)進行薄化製程。由此,設置在第二表面310b上的絕緣層317即被完全移除,並且,一部份的第一半導體層311亦被移除,使得剩餘的第一半導體層312具有較小的一厚度T2。在一實施例中,剩餘的第一半導體層312(即薄化後的第一半導體層)的厚度T2例如約為200微米至300微米,因此,複合基底310的總厚度T3可約為300微米至400微米,但不以此為限。
此後,如第9圖至第10圖所示,從複合基底310的前側進行一蝕刻製程,例如是一等向性濕蝕刻製程,完全移除保護層350以及氧化區域316,並且,部分移除具類似材料或具類似蝕刻選擇比的材料的絕緣層330以及黏合層313。如此,可釋放位在壓電堆疊結構200內的懸掛區域210,形成微機電裝置300。如第10圖所示,在移除氧化區域316時,絕緣層330以及黏合層313中靠近氧化區域316的部分也會一併被移除,進而暴露出懸掛區域210的部分底面,如第10圖所示。在此狀況下,通過移除氧化區域316所產生的空間與初始空腔311a可共同在複合基底310內形成一空腔320。空腔320係從第二半導體層315的頂面延伸至薄化後的第一半導體層312內,並與懸掛區域210暴露的底面相連,並且,空腔320可具有尺寸d1均勻的一開口,如第10圖所示。
另一方面,在移除氧化區域316後,第二半導體層315中的質量塊區域315c則可與第二半導體層315的剩餘部分分離。如此,質量塊區域315c僅透過絕緣層330而與懸掛區域210的底面相連接,而可作為微機電裝置300的質量塊。因此,各個質量塊的厚度可大體上等同於第二半導體層315的厚度T2,例如是約為50微米至100微米,較佳為50微米。如第10圖所示,一部分的絕緣層331係夾設於各個懸掛區域210以及各個質量塊(即,各個質量塊區域315c)之間,而當進行前述的蝕刻製程時,該部分的絕緣層331的側壁、以及絕緣層330以及黏合層313的剩餘部分的側壁可一併被稍微移除,而在靠近空腔320處形成底切部分330a、313a,如第10圖所示。
由前述製程,即可形成本揭露第一實施例中的微機電裝置300,微機電裝置300包括壓電堆疊結構200、空腔320以及設置在空腔320內部的至少一質量塊(即,第二半導體層315的質量塊區域315c)。需注意的是,由於穿孔207的形成,在移除保護層350以及氧化區域316之後,各個懸掛區域210的一端即可與複合基底310相互分離,使得各個懸掛區域210鄰近穿孔207的該端成為一自由端(free end)FE。另一方面,懸掛區域210的另一端仍然與複合基底310連接,而成為懸掛區域210的錨定端(anchor end)AE,如第9圖至第10圖所示。在此設置下,各個懸掛區域210可懸置於複合基底310上方,透過各個懸掛區域210內的該懸掛結構在接收到聲波或電訊號時產生相應的振動,並且進一步透過該質量塊調整該懸掛結構,使得該懸掛結構可具有能符合所需感測之音頻範圍的共振頻率。
此外,相較於各個懸掛區域210的尺寸,各該質量塊具有相對較小的尺寸,例如,各該質量塊的覆蓋面積相對於各個懸掛區域210的覆蓋面積可縮小約10%至90%,較佳縮小約25%至50%。在本實施例中,各該質量塊較佳設置在懸掛區域210鄰近自由端FE的一半部分210f上,如第9圖所示。藉此,各該質量塊可在不會對該懸掛結構造成剛性衝擊的前提下,有效地提高微機電裝置300的感測準確性。在一較佳實施例中,各該質量塊例如是僅部分重疊於懸掛區域210鄰近自由端FE的一半部分210f,而不重疊於懸掛區域210鄰近錨定端AE的一半部分210a,但並不以此為限。在此設置下,本實施例的微機電裝置300可作為一微機電系統加速器(MEMS piezoelectric accelerometer device),因而能夠應用於無線藍芽耳機,從而輔助麥克風的語音振動。
本實施例之微機電裝置300的製程的主要特徵係在複合基底310中形成溝槽315a,接著氧化溝槽315a之間的柵315b,藉此形成氧化區域316並同時在第二半導體層315內定義出質量塊區域315c。在此設置下,通過在後續製程中移除氧化區域316即可方便且精確地形成微機電裝置300的質量塊(即,質量塊區域315c)以及空腔320。如此,空腔320可具有尺寸d1均勻的開口,並且,該質量塊的尺寸以及該質量塊設置在空腔320內的位置也可同時被準確地定義。本領域者應可輕易理解,儘管在前述實施例中,溝槽315a或是氧化區域316的形成是在該矽覆絕緣基底形成後進行,但在實際製程中亦可具有其他變化或者是具有其他製程順序。舉例來說,在另一實施例(未繪示)中,也可選擇在組成該矽覆絕緣基底的兩層半導體層的其中之一上形成複數個溝槽(例如是形成如第3圖所示的溝槽315a,未繪示),接著可在黏合該兩層半導體層之前或之後氧化該些溝槽之間的柵。隨後,薄化該兩層半導體層的該其中之一,仍可獲得如第5圖所示的類似結構。
此外,儘管前述的微機電裝置300製程係形成三個懸掛區域210作為實施態樣進行說明,使得三個懸掛區域210皆延伸於一相同方向(例如是y方向如第9圖所示)上,並且分別與對應的各該質量塊相互連接,但本揭露並不限於前述態樣。在另一實施例中,懸掛區域210以及質量塊的數量及其設置態樣皆可依據微機電裝置所需的感測準確性進一步調整。舉例來說,如第11圖所示,亦可依據前述公式(I)選擇設置較少數量的懸掛區域210以及質量塊,而可獲得不同的檢測訊號。並且,懸掛區域210也可選擇延伸於另一方向,如第11圖所示的x方向等,藉此可感測來自不同方向的訊號。在另一實施例中,可以進一步形成分別沿不同方向延伸的懸掛區域(未繪示),藉此可感測來自多種不同方向的訊號,進一步滿足實際產品需求。
下文將針對本揭露微機電裝置及其形成方法的其他實施例或變化型進行說明。且為簡化說明,以下說明主要針對各實施例不同之處進行詳述,而不再對相同之處作重覆贅述。此外,本揭露之各實施例中相同之元件係以相同之標號進行標示,以利於各實施例間互相對照。
請參考第12圖,其繪示本揭露第二實施例中微機電裝置500的示意圖。本實施例中的微機電裝置500的結構大體上與前述實施例中的結構相似,於此不再贅述。本實施例與前述實施例之間的差異性在於,壓電堆疊結構200上額外形成一蓋層450,以在微機電裝置500內形成一真空空腔(vacuum cavity)。
具體來說,蓋層450例如包括矽、玻璃等剛性基底材質,並且,蓋層450係結合於複合基底310的該前側,使得蓋層450以及設置在複合基底310上方的壓電堆疊結構200之間可形成一空腔450a。較佳地,空腔450a可具有一厚度T4,約為5微米至20微米,空腔450a可設定於一真空(vacuum)狀態而可進一步應用於一高重力(high-gravity)環境。需注意的是,蓋層450係通過其上設置的一突出結構而結合至壓電堆疊結構200上的連接墊211。在一實施例中,該突出結構可環繞設置於蓋層450的周邊區域,是以,該突出結構若從一俯視圖(未繪示)來看可呈現一環狀,而在如第12圖所示的側剖圖來看則可呈現兩個相互分隔的突起結構。該突出結構可包括一氧化物層370、以及覆蓋在氧化物層370上方的覆蓋層390,其中,氧化物層370可包括氧化矽或二氧化矽,覆蓋層390則可包括一金屬材料,如鋁鍺(aluminum germanium, AlGe),但不以此為限。較佳地,氧化物層370的厚度可約為2微米至10微米,使得形成在微機電裝置500內部的空腔450a可具有足夠空間。
由此,即可完成本揭露第二實施例中的微機電裝置500,微機電裝置500包括壓電堆疊結構200、空腔320、設置在空腔320內部的質量塊(即,第二半導體層315的質量塊區域315c)、以及蓋層450。如此,可在蓋層450以及壓電堆疊結構200之間額外形成真空空腔450a,使得微機電裝置500可應用於一高衝擊狀態而作為高重力狀態加速度計(high-gravity accelerometer,例如是約為10g至300g),進而達到更佳的感測效果。
整體來說,本揭露的目的之一在於提供一種微機電裝置,其具有微型化且尺寸精準的質量塊,使得該質量塊的覆蓋面積相對於對應設置的懸掛區域的覆蓋面積可縮小約10%至90%,較佳係縮小約25%至50%。但不限於此。此外,可選擇在該微機電裝置設置一個或一個以上的質量塊分別對應於一個或一個以上的懸掛區域,使得各該質量塊可分別連接至各該懸掛區域,藉此可進一步調節振動頻率。在此設置下,本揭露的微機電裝置即可作為一微機電系統加速器,而能應用於無線藍芽耳機,從而輔助麥克風的語音振動。
本揭露的另一目的在於提供一種微機電裝置的製程,首先在一複合基底中形成多個溝槽、並氧化該些溝槽之間的柵,以透過氧化後的柵定義出質量塊的區域與尺寸。而後,即可在後續製程中通過簡單地移除氧化區域等手段,同時獲得具有準確位置以及尺寸的質量塊也即具有開口尺寸均勻的空腔。如此,使得所形成的微機電裝置可具有更為改善的功能與效果。
以上所述僅為本揭露之較佳實施例,凡依本揭露申請專利範圍所做之均等變化與修飾,皆應屬本揭露之涵蓋範圍。
200:壓電堆疊結構
201a:第一壓電層
201b:第二壓電層
202:絕緣層
203a:第一金屬層
203b:第二金屬層
203c:第三金屬層
205a:連接墊
205b:連接墊
207:穿孔
210:懸掛區域
210a:懸掛區域鄰近錨定端的一半部分
210f:懸掛區域鄰近自由端的一半部分
211:連接墊
300、500:微機電裝置
310:基底
310a:第一表面
310b:第二表面
311、312:第一半導體層
311a:初始空腔
313:黏合層
313a:底切部分
315:第二半導體層
315a:溝槽
315b:柵
315c:質量塊區域
316:氧化區域
317:絕緣層
320:空腔
330:絕緣層
330a:底切部分
331:絕緣層
350:保護層
370:氧化物層
390:覆蓋層
450:蓋層
450a:空腔
AE:錨定端
d1、d2、d3:尺寸
FE:自由端
T1、T2、T4:厚度
T3:總厚度
x、y:方向
第1圖為本揭露的一微機電裝置(MEMS device)於形成空腔(cavity)後的俯視示意圖。
第2圖為第1圖中沿著切線A-A’的剖面示意圖。
第3圖為本揭露的一微機電裝置於形成溝槽後的剖面示意圖。
第4圖為本揭露的一微機電裝置於進行一氧化製程後的俯視示意圖。
第5圖為第4圖中的微機電裝置沿著切線A-A’的剖面示意圖。
第6圖為本揭露的一微機電裝置於形成壓電堆疊結構後的俯視示意圖。
第7圖為第6圖中的微機電裝置沿著切線A-A’的剖面示意圖。
第8圖為本揭露的一微機電裝置於薄化複合基底後的剖面示意圖。
第9圖為本揭露的一微機電裝置於釋放壓電堆疊結構後的俯視示意圖。
第10圖為第9圖中的微機電裝置沿著切線A-A’的剖面示意圖。
第11圖為本揭露另一實施例中的一微機電裝置的俯視示意圖。
第12圖為本揭露另一實施例中的一微機電裝置的剖面示意圖。
200:壓電堆疊結構
201a:第一壓電層
201b:第二壓電層
202:絕緣層
203a:第一金屬層
203b:第二金屬層
203c:第三金屬層
205a:連接墊
205b:連接墊
207:穿孔
210:懸掛區域
210a:懸掛區域鄰近錨定端的一半部分
210f:懸掛區域鄰近自由端的一半部分
300:微機電裝置
310:基底
311a:初始空腔
312:第一半導體層
313:黏合層
313a:底切部分
315:第二半導體層
315c:質量塊區域
320:空腔
330:絕緣層
330a:底切部分
331:絕緣層
AE:錨定端
d1:尺寸
FE:自由端
Claims (20)
- 一種微機電裝置,包含: 一複合基底,包含由下而上依序堆疊的一第一半導體層、一黏合層以及一第二半導體層; 一空腔,設置在該第一半導體層內,該空腔自該第二半導體層延伸於該第一半導體層且不貫穿該第一半導體層; 一壓電堆疊結構,設置在該複合基底上,該壓電堆疊結構包含位在該空腔上的一懸掛區域;以及 一質量塊,設置在該空腔內並連接該壓電堆疊結構。
- 如申請專利範圍第1項所述的微機電裝置,其中該質量塊的材質與該第二半導體層的材質相同。
- 如申請專利範圍第2項所述的微機電裝置,其中該質量塊的厚度與該第二半導體層的厚度相同。
- 如申請專利範圍第1項所述的微機電裝置,其中該質量塊的覆蓋面積比該懸掛區域的覆蓋面積減少約10%至90%。
- 如申請專利範圍第1項所述的微機電裝置,更包含一絕緣層,設置在該第二半導體層已及該壓電堆疊結構之間。
- 如申請專利範圍第5項所述的微機電裝置,其中該壓電堆疊結構更包含: 一金屬層,設置在該絕緣層上; 一第一壓電層設置在該金屬層上;以及 一第二金屬層,設置在該第一壓電層上。
- 如申請專利範圍第1項所述的微機電裝置,更包含一蓋層,設置在該壓電堆疊結構上,其中,一真空空腔設置在該蓋層以及該壓電堆疊結構之間。
- 如申請專利範圍第7項所述的微機電裝置,其中該蓋層通過一突出結構連接該壓電堆疊結構。
- 如申請專利範圍第1項所述的微機電裝置,其中該壓電堆疊結構包含複數個該懸掛區域,並且該空腔內設置複數個該質量塊以連接各該懸掛區域。
- 一種微機電裝置的形成方法,包含: 提供一複合基底,該複合基底包含由下而上依序堆疊的一第一半導體層、一黏合層以及一第二半導體層; 在該第一半導體層內形成一空腔,該空腔自該第二半導體層延伸於該第一半導體層且不貫穿該第一半導體層; 在該複合基底上形成一壓電堆疊結構,該壓電堆疊結構包含在位該空腔上方的一懸掛區域;以及 在該空腔內形成一質量塊,該質量塊連接該壓電堆疊結構。
- 如申請專利範圍第10項所述的微機電裝置的形成方法,更包含: 於該第二半導體層內形成複數個溝槽,以在該些溝槽之間定義出複數個柵以及該質量塊; 氧化該些柵以形成一氧化區域,其中該氧化區域環繞該質量塊;以及 移除該氧化區域以形成一部份的該空腔,其中該質量塊連接該壓電堆疊結構。
- 如申請專利範圍第11項所述的微機電裝置的形成方法,其中該壓電堆疊結構形成於該氧化區域形成之後,並且該壓電堆疊結構形成在該氧化區域之上。
- 如申請專利範圍第11項所述的微機電裝置的形成方法,更包含: 於該壓電堆疊結構形成之前,於該第二半導體層的一表面上形成一絕緣層,該絕緣層設置在該氧化區域以及該質量塊之間;以及 在該壓電堆疊結構形成之後,移除該絕緣層以部分暴露出該壓電堆疊結構的一底面。
- 如申請專利範圍第13項所述的微機電裝置的形成方法,其中該絕緣層在移除該氧化區域時被移除。
- 如申請專利範圍第13項所述的微機電裝置的形成方法,更包含: 在該壓電堆疊結構形成時,在該第一半導體層內形成一初始空腔,該絕緣層形成在該第一半導體層以及該初始空腔的表面上。
- 如申請專利範圍第11項所述的微機電裝置的形成方法,其中該些溝槽形成在該第二半導體層的兩相對表面之間。
- 如申請專利範圍第10項所述的微機電裝置的形成方法,其中該質量塊由一部份的該第二半導體層形成。
- 如申請專利範圍第10項所述的微機電裝置的形成方法,其中該該質量塊的覆蓋面積比該懸掛區域的覆蓋面積少約10%至90%。
- 如申請專利範圍第10項所述的微機電裝置的形成方法,更包含: 在該壓電堆疊結構上形成一蓋層,其中,一真空空腔設置在該蓋層以及該壓電堆疊結構之間。
- 如申請專利範圍第10項所述的微機電裝置的形成方法,更包含: 在該壓電堆疊結構內形成複數個該懸掛區域,該些懸掛區域延伸於一相同方向上;以及 於該空腔內形成複數個該質量塊以分別連接各該懸掛區域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109142810A TWI775231B (zh) | 2020-12-04 | 2020-12-04 | 微機電裝置及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109142810A TWI775231B (zh) | 2020-12-04 | 2020-12-04 | 微機電裝置及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202222675A true TW202222675A (zh) | 2022-06-16 |
TWI775231B TWI775231B (zh) | 2022-08-21 |
Family
ID=83062389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109142810A TWI775231B (zh) | 2020-12-04 | 2020-12-04 | 微機電裝置及其形成方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI775231B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9550668B1 (en) * | 2015-08-25 | 2017-01-24 | Globalfoundries Singapore Pte. Ltd. | Integrated MEMS pressure sensor and MEMS inertial sensor |
US10490728B2 (en) * | 2016-04-15 | 2019-11-26 | Globalfoundries Singapore Pte. Ltd. | Fabrication methods for a piezoelectric micro-electromechanical system (MEMS) |
US10840430B2 (en) * | 2016-06-30 | 2020-11-17 | Intel Corporation | Piezoelectric package-integrated sensing devices |
-
2020
- 2020-12-04 TW TW109142810A patent/TWI775231B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI775231B (zh) | 2022-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9938133B2 (en) | System and method for a comb-drive MEMS device | |
EP3094112B1 (en) | Silicon mems microphone and manufacturing method therefor | |
US9266716B2 (en) | MEMS acoustic transducer with silicon nitride backplate and silicon sacrificial layer | |
US7482194B2 (en) | Electronic component having micro-electrical mechanical system | |
US8509462B2 (en) | Piezoelectric micro speaker including annular ring-shaped vibrating membranes and method of manufacturing the piezoelectric micro speaker | |
US7745248B2 (en) | Fabrication of capacitive micromachined ultrasonic transducers by local oxidation | |
EP2384026B1 (en) | Acoustic sensor and method of manufacturing the same | |
US8165324B2 (en) | Micromechanical component and method for its production | |
US8955212B2 (en) | Method for manufacturing a micro-electro-mechanical microphone | |
JP2008546240A (ja) | シリコンマイクロフォン | |
TW201123921A (en) | Capacitive transducer and fabrication method | |
US10469958B2 (en) | MEMS sound transducer, MEMS microphone and method for providing a MEMS sound transducer | |
KR101764314B1 (ko) | 음향 센서 및 그 제조 방법 | |
TWI614206B (zh) | 用於採收聲能之mems裝置及其製造方法 | |
WO2014159552A1 (en) | Mems acoustic transducer with silicon nitride backplate and silicon sacrificial layer | |
EP2043385A2 (en) | Vibration transducer and manufacturing method therefor | |
US11402288B2 (en) | Membrane-based sensor having a plurality of spacers extending from a cap layer | |
TWI775231B (zh) | 微機電裝置及其形成方法 | |
US20220024754A1 (en) | Micro-electromechanical system device and method of forming the same | |
TWI775133B (zh) | 微機電裝置及其形成方法 | |
CN114604817A (zh) | 微机电装置及其形成方法 | |
TWI794640B (zh) | 微機電裝置及其形成方法 | |
US11825750B2 (en) | Micro-electromechanical system device and method of forming the same | |
CN114105077A (zh) | 微机电装置及其形成方法 | |
US20240116749A1 (en) | Method of fabricating micro-electromechanical system device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |