TW202215836A - 影像感測器的畫素單元、成像系統及讀取影像信號的方法 - Google Patents

影像感測器的畫素單元、成像系統及讀取影像信號的方法

Info

Publication number
TW202215836A
TW202215836A TW110135509A TW110135509A TW202215836A TW 202215836 A TW202215836 A TW 202215836A TW 110135509 A TW110135509 A TW 110135509A TW 110135509 A TW110135509 A TW 110135509A TW 202215836 A TW202215836 A TW 202215836A
Authority
TW
Taiwan
Prior art keywords
pixel
reset
voltage
transistor
source follower
Prior art date
Application number
TW110135509A
Other languages
English (en)
Other versions
TWI760285B (zh
Inventor
朴根淑
熊志偉
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Application granted granted Critical
Publication of TWI760285B publication Critical patent/TWI760285B/zh
Publication of TW202215836A publication Critical patent/TW202215836A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種影像感測器的畫素單元、成像系統以及讀取影像信號的方法。畫素單元包括光電二極體、重置電晶體、轉移電晶體、至少一個源極跟隨器電晶體、採樣保持電路、有源重置電晶體以及讀出電晶體。讀出電路從畫素單元的每一行讀出影像資料。讀出電路中的行差分放大器將行重置驅動電壓饋送回配置在同一行中的每一畫素單元。當所有有源重置電晶體斷開時，全域地讀出同一行中的每一畫素單元的信號資料。通過切換同一行中的畫素單元的每一有源重置電晶體的配置而判定，全域地或逐列地讀出同一行中的每一畫素單元的雜訊資料。最終影像資料是通過應用相關雙採樣（CDS）方法來實現的。

Description

影像感測器的畫素單元、成像系統及讀取影像信號的方法
本公開大體上涉及互補型金屬氧化物半導體（Complementary Metal-Oxide-Semiconductor；CMOS）影像感測器，且確切地說但非排他地，涉及應用於光電二極體畫素單元和其畫素位線的裝置和方法，所述裝置和方法能夠在根據相關雙採樣（Correlated Double Sampling；CDS）讀出影像信號期間消除用於重置信號的兩個儲存電容器中的一個，以在畫素大小繼續縮小時減小固定模式雜訊（fixed pattern noise；FPN）。
影像感測器已變得隨處可見。它們廣泛用於數位靜物攝影機、蜂窩式電話、保全攝影機，以及醫學、汽車和其它應用。影像感測器通常利用互補金屬氧化物半導體（CMOS）影像感測器來捕獲所成像場景的影像資料。
CMOS元件包含畫素陣列，所述畫素陣列對來自場景持續特定時間量的入射光感光。此暴露時間允許個別畫素的電荷累積直到畫素具有特定信號電壓值，也稱為畫素灰度值。可隨後將這些個別信號電壓值關聯到表示所成像場景的數位影像資料中。
影像質量非常重要，尤其是在畫素大小繼續縮小時。為達成較高品質，陣列內畫素的數量的增加提供一種解決方案。為在影像資料中消除盡可能多的雜訊點，提供另一解決方案。在CMOS影像感測器中減少雜訊的常見方式是相關雙採樣（CDS）。CDS通過針對給定畫素計算信號電壓值（影像灰度值SHS）與重置電壓值（影像黑色背景雜訊SHR）之間的差來減少信號中的雜訊。實施CDS從影像資料減少固定模式雜訊和其它時間雜訊，例如kTC熱雜訊。相關雙採樣可在類比域或數位域中進行。
電壓域全域快門畫素陣列通常使用兩個儲存電容器作為重置電壓值SHR和信號電壓值SHS的儲存器。為滿足小kTC熱雜訊要求，兩個儲存電容器需要維持足夠大的布局大小。如此大的布局大小限制畫素可縮小的程度。如果僅一個儲存電容器可與幾個額外電晶體在一起使用，那麼每一畫素都有更好的機會縮小更多。
根據一個實施例，一種影像感測器的畫素單元，包括：光電二極體，適於響應於入射光而累積影像電荷；轉移電晶體，耦合在所述光電二極體與浮動擴散之間，以將影像電荷從所述光電二極體轉移到所述浮動擴散，其中轉移閘極電壓控制所述影像電荷從所述光電二極體到所述浮動擴散的傳輸；重置電晶體，耦合在重置驅動輸入與所述浮動擴散之間，以將重置驅動電壓供應到所述浮動擴散，其中重置閘極電壓控制所述重置電晶體；第一源極跟隨器電晶體，耦合成從第一源極跟隨器閘極端接收浮動擴散電壓且將放大信號電壓提供到第一源極跟隨器源極端；採樣保持電路，耦合在第二源極跟隨器電晶體的所述第一源極跟隨器源極端與第二源極跟隨器閘極端之間；讀出電晶體，耦合在所述第二源極跟隨器電晶體的第二源極跟隨器源極端與畫素信號輸出之間，其中讀出閘極電壓控制放大採樣保持信號電壓從所述第二源極跟隨器源極端到所述畫素信號輸出的傳輸；以及有源重置電晶體，耦合在所述第一源極跟隨器源極端與畫素位線反饋輸出之間，其中有源重置閘極電壓控制作為所述放大信號電壓的畫素位線電壓從所述第一源極跟隨器源極端到所述畫素位線反饋輸出的傳輸。
根據一個實施例，一種成像系統，包括：畫素陣列，具有配置成多個列和多個行的多個畫素單元，其中所述多個畫素單元中的每一個包括：光電二極體，適於響應於入射光而累積影像電荷；轉移電晶體，耦合在所述光電二極體與浮動擴散之間，以將影像電荷從所述光電二極體轉移到所述浮動擴散，其中轉移閘極電壓控制所述影像電荷從所述光電二極體到所述浮動擴散的傳輸；重置電晶體，耦合在重置驅動輸入與所述浮動擴散之間，以將行重置驅動電壓供應到所述浮動擴散，其中重置閘極電壓控制所述重置電晶體；第一源極跟隨器電晶體，耦合成從第一源極跟隨器閘極端接收浮動擴散電壓且將放大信號電壓提供到第一源極跟隨器源極端；採樣保持電路，耦合在第二源極跟隨器電晶體的所述第一源極跟隨器源極端與第二源極跟隨器閘極端之間；讀出電晶體，耦合在所述第二源極跟隨器電晶體的第二源極跟隨器源極端與畫素信號輸出之間，其中讀出閘極電壓控制放大採樣保持信號電壓從所述第二源極跟隨器源極端到所述畫素信號輸出的傳輸；以及有源重置電晶體，耦合在所述第一源極跟隨器源極端與畫素位線反饋輸出之間，其中有源重置閘極電壓控制作為所述放大信號電壓的畫素位線電壓從所述第一源極跟隨器源極端到所述畫素位線反饋輸出的傳輸；控制電路，耦合到所述畫素陣列以控制所述畫素陣列的操作，其中所述控制電路控制所述轉移閘極電壓、所述重置閘極電壓、所述採樣保持電路的操作、所述讀出閘極電壓以及所述有源重置閘極電壓；讀出電路，通過多個讀出行耦合到所述畫素陣列以從多個畫素單元行讀出影像資料，且將多個重置驅動電壓供應到所述多個畫素單元行中的每一對應行；以及功能邏輯，耦合成從所述讀出電路接收所述多個畫素單元中的每一個的影像資料且儲存接收的所述影像資料。
根據一個實施例，一種讀取影像信號的方法，包括：維持多個轉移閘極端的低電壓以斷開多個轉移電晶體；維持多個重置閘極端的高電壓以接通多個重置電晶體，從而利用多個行重置驅動電壓中的對應行重置驅動電壓重置多個浮動擴散；維持多個有源重置閘極端的高電壓以接通多個有源重置電晶體，從而將所述多個行重置驅動電壓中的所述對應行重置驅動電壓饋送回復位電晶體的多個重置汲極端；維持多個採樣保持閘極電壓的低電壓以斷開多個採樣保持電晶體；維持多個讀出閘極端的低電壓以斷開多個讀出電晶體；通過對多個重置閘極端設置低電壓以斷開所述多個重置電晶體來斷開所述多個浮動擴散與所述多個行重置驅動電壓的連接；通過對所述多個有源重置閘極端設置低電壓以斷開所述多個有源重置電晶體來斷開多個行放大器與多個畫素位線反饋輸出的連接；通過將所述多個轉移閘極端的電壓切換為高和低以接通和斷開所述多個轉移電晶體來將多個電荷從多個光電二極體轉移到所述多個浮動擴散；以及通過將所述多個採樣保持閘極端的電壓切換為高和低以接通和斷開所述多個採樣保持電晶體來採樣和保持從多個第一源極跟隨器到多個儲存電容器的多個第一畫素位線電壓。
本文中描述用於在成像感測器中快速沉降畫素輸出線的設備和方法的實施例。在以下描述中，闡述了許多具體細節以提供對實施例的透徹理解。然而，相關領域的技術人員將認識到，本文中所描述的技術可在沒有一個或多個具體細節的情況下或利用其它方法、組件、材料等來實踐。在其它情況下，未繪示或詳細描述眾所周知的結構、材料或操作以免使某些方面混淆。
在本說明書通篇中對“一個實例”或“一個實施例”的參考意味著結合實例描述的特定特徵、結構或特性包含在本發明的至少一個實例中。因此，在本說明書通篇中在不同位置中出現短語“在一個實例中”或“在一個實施例中”未必都是指同一個實例。此外，在一個或多個實例中，特定特徵、結構或特性可以任何合適的方式組合。
在本說明書通篇中，使用若干技術術語。除非本文中明確定義，或其使用情境將明顯另外表明，否則這些術語將采用其在它們所出現的領域中的普通含義。
圖1示出根據本公開的實施例的成像系統100的一個實例。成像系統100包含畫素陣列102、控制電路104、讀出電路106以及功能邏輯108。在一個實例中，畫素陣列102是影像感測器畫素單元103（例如，畫素單元P1、畫素單元P2……畫素單元Pm）的二維（two-dimensional；2D）陣列。多個畫素單元中的每一個可包括用以響應於入射光而累積影像電荷的光電二極體。如所示出，畫素單元103配置成列（例如，列R1到列Ry）和行（例如，行C1到行Cx），以獲取人、位置、物體等的影像資料，所述影像資料可隨後用於呈現人、位置、物體等的2D影像。然而，畫素單元103不必排列成列和行，且可采取其它配置。
在一個實例中，在畫素陣列102中的每一影像感測器畫素單元103已通過影像電荷的光產生獲取其影像電荷之後，對應影像資料由讀出電路106讀出且接著被轉移到功能邏輯108。讀出電路106可耦合到來自畫素陣列102中的多個光電二極體的讀出影像資料。在不同實例中，讀出電路106可包括：預類比數位（預ADC）轉換電路107；類比數位（analog-to-digital；ADC）轉換電路150，其中如圖1中所繪示，此ADC是耦合到每一讀出行110的多個ADC中的一個；差分放大器148，其中如圖1中所繪示或以其它方式，此差分放大器是耦合到且來自每一讀出行110的多個差分放大器中的一個。在一個實例中，讀出電路106可沿讀出行線110（已示出）一次讀出一列影像資料，或可使用多種其它技術（未示出）來讀出影像資料，所述技術例如串列讀出或同時完全平行讀出所有畫素。功能邏輯108可儲存影像資料，或甚至通過施加後期影像效果（例如修剪、旋轉、去除紅眼、調整亮度、調整對比度或以其它方式）來操縱影像資料。
在一些實施例中，功能邏輯108可要求滿足某些成像條件，且可因此指示控制電路104操縱畫素陣列102中的某些參數以實現較好質量或特殊效果。
在一個實例中，多個讀出行110中的每一個可包含三個導體。第一導體可以是連接到配置在同一行中的多個畫素單元103的多個畫素信號輸出138中的每一個的畫素信號導體。第二導體可以是連接到配置在同一行中的多個畫素單元103的多個畫素位線反饋輸出144中的每一個的畫素位線反饋導體。第三導體可以是連接到配置在同一行中的多個畫素單元103的多個重置驅動輸入114中的每一個的重置驅動導體。
圖2是根據本公開的實施例的能夠通過行反饋環主動重置多個浮動擴散（FD）208的行的成像感測器中的畫素單元行的畫素單元103和行有源重置電路的方塊圖的實例。行反饋成像系統200的所示出的實施例可包括檢測光電二極體（photodiode；PD）202的行和3電晶體（3-transistor；3T）畫素配置的行，其中每一3T畫素配置可包含轉移（TX）電晶體204、重置（RST）電晶體210以及第一源極跟隨器（source follower；SF）電晶體216。PD 202、TX電晶體204、RST電晶體210以及SF電晶體216整合在畫素晶粒201中。
當暴露於入射光時，在PD 202處累積的光產生信號電荷通過TX電晶體204轉移到FD 208。TX電晶體204通過將高電壓施加到TX電晶體204的TX閘極206而接通。RST電晶體210通過將高電壓施加到RST電晶體的RST閘極212而接通。當RST電晶體接通時，來自重置驅RST動輸入214的重置驅動電壓Vrd將FD 208重置到Vrd。SF電晶體216的閘極端連接到FD 208。SF電晶體216的汲極端連接到電源電壓VDD。控制電路104（參見圖1）控制施加到TX 閘極206和RST閘極212的相應電壓。SF電晶體216的源極端連接到畫素位線218，以基於呈現於FD 208上的電荷提供放大信號電壓Vpb，如圖2中所示出。
採樣保持（sample and hold；SH）電晶體224連接在畫素位線218與第二SF電晶體232的閘極端之間。SH電晶體224通過將高電壓施加到SH電晶體224的SH閘極226而接通。儲存電容器（storage capacitor；SC）230連接在第二SF電晶體232的閘極與接地電路之間。當SH電晶體224通過將SH閘極的電壓切換為高和低而接通和斷開時，對畫素位線218上的畫素位線電壓Vpb進行採樣且將其在SC 230中保持（儲存）為電壓Vsh 228。
讀出（readout；RO）電晶體234連接在第二SF電晶體232的源極端與畫素信號輸出238之間。當RO電晶體234通過將高電壓施加到RO電晶體234的RO閘極236而接通時，畫素信號輸出238處的畫素信號電壓Vx是基於先前電壓採樣而保持在SC 230上的經放大電壓Vsh 228。第二SF電晶體232的汲極端連接到VDD。
偏置電晶體220連接在畫素位線218與接地之間。偏置電晶體220通過調節施加到偏置電晶體220的閘極222的電壓BIAS而維持到第一SF電晶體216的適當操作電流。
有源重置（active reset；AR）電晶體240連接在畫素位線218與畫素位線反饋輸出244之間。當AR電晶體240通過將高電壓施加到AR電晶體240的AR閘極242而接通時，畫素位線218上的畫素位線電壓Vpb呈現為畫素位線反饋輸出244上的畫素位線反饋電壓Vpb_fb。
控制電路104（如圖1中所繪示）控制施加到偏置閘極222、SH閘極226、RO閘極236以及AR閘極242的相應電壓。偏置電晶體220、SH電晶體224、儲存電容器SC 230、第二SF電晶體232、RO電晶體234以及AR電晶體240整合在ASIC晶粒221中。
多個行放大器的行放大器248連接在畫素單元203的行的畫素位線反饋輸出244與畫素單元203的行的重置驅動輸入214之間，其中畫素單元的行是多個讀出行110的行。行放大器248是差分放大器。在一個實例中，行放大器248可以是運算放大器（operational amplifier；op amp）。op amp 248的反相輸入連接到配置在多個讀出行110的同一行中的多個畫素單元203的多個畫素位線反饋輸出中的每一畫素位線反饋輸出244。op amp 248的非反相輸入連接到參考電壓Vref 246。op amp 248的輸出連接到配置在多個讀出行110的同一行中的多個畫素單元203的多個重置驅動輸入中的每一重置驅動輸入214。
圖3是根據本公開的實施例的配置在成像感測器中的多個讀出行110的同一行中的多個畫素單元303_1至畫素單元303_y的說明性全域有源重置信號讀出配置300，所述成像感測器全域讀出影像信號和重置信號。在圖3中，每一讀出行110連接到y個畫素單元303_1至畫素單元303_y。每一畫素單元303_1至畫素單元303_y（303_1至303_y）的所有y個重置驅動輸入314_1至重置驅動輸入314_y（314_1至314_y）連接到共享行op amp 348的輸出。因此，將同一行中的所有畫素單元303_1至畫素單元303_y的重置電位設置為同一行重置驅動電壓Vrd。
為了更好地理解圖3和其能夠的序列，在圖4中提供時序圖400以結合圖2解釋圖3中發生的所有主要事件。
在時間T0處，讀出行110的畫素單元303_1至畫素單元303_y的所有1到y個光電二極體PD_1至光電二極體PD_y開始基於入射光整合光產生電子。同時，所有1到y個TX電晶體TX_1至TX電晶體TX_y通過維持其閘極端206的低電壓而斷開，且所有1到y個RST電晶體RST_1至RST電晶體RST_y通過維持其閘極端212的高電壓而接通以將多個浮動擴散FD_1至浮動擴散FD_y重置到Vrd，且所有1到y個AR電晶體AR_1至AR電晶體AR_y通過維持其閘極端242的高電壓而接通以將參考電壓Vref 346提供到同一行中的RST電晶體210的多個RST汲極端214。由於參考電壓Vref 346施加到op amp 348的非反相輸入，所以當op amp 348具有足夠高的開環增益時，所有1到y個畫素位線電壓Vpb_1 218至畫素位線電壓Vpb_y 218和畫素位線反饋電壓Vpb_fb_1 244至畫素位線反饋電壓Vpb_fb_y 244通過op amp 348在其反相輸入245處維持接近Vref。此外，在T0處，所有1到y個SH電晶體SH_1至SH電晶體SH_y通過維持其閘極端226到低電壓而斷開，且所有1到y個RO電晶體RO_1至RO電晶體RO_y通過維持其閘極端236的高電壓而接通。
在時間T1處，所有1到y個RST電晶體RST_1至RST電晶體RST_y通過將其閘極電壓從高變為低而斷開，且所有1到y個AR電晶體AR_1至AR電晶體AR_y通過將其閘極電壓從高變為低而斷開。這兩個斷開動作終止對所有浮動擴散FD_1到浮動擴散FD_y的初始重置過程。
在T2與T3之間，將電壓脈衝GT施加到所有TX_1至TX_y閘極端，以分別引起從PD_1至PD_y到FD_1至FD_y累積的所有光產生電子的全域轉移。在T4處，在整合Tint期間由入射光的整合引起的影像信號(Sig)已經穩定為畫素位線電壓Vpb_1至畫素位線電壓Vpb_y。在T4與T5之間，將電壓脈衝GSH全域施加到所有1到y個SH電晶體SH_1 224至SH電晶體SH_y 224的閘極端。在T6處，反映Vpb_1至Vpb_y的SH電壓Vsh_1至SH電壓Vsh_y穩定且作為影像信號電壓全域儲存在所有對應儲存電容器SC_1 230至儲存電容器SC_y 230中。因此，在T6處，對於每一個別畫素單元303_n， (Vsh_n) SIG= Vrd - ΔVpd_n - V TSF_n     （1）
其中ΔVpd_n表示PD_n上累積的光產生電子在FD_n處產生的信號電壓，且VTSF_n是電晶體SF1_n的閘極到源極閾值電壓。
此時，對於CDS，等式（1）的影像信號電壓(Vsh_1-y)SIG已全域實現，所述過程移動以全域獲取用於CDS的重置信號電壓(Vsh_1-y)RST。此外，在T6處，RST電晶體RST_1至RST電晶體RST_y通過將其閘極電壓從低到高改變而接通，且AR電晶體AR_1至AR電晶體AR_y通過將其閘極電壓從低到高改變而接通，恰好如圖3中所繪示。RST_1至RST_y以及AR_1 至AR_y這兩個接通動作將所有浮動擴散FD_1至浮動擴散FD_y重置到行重置驅動電壓Vrd。
在T7處，通過op amp 348將畫素位線電壓Vpb_1至畫素位線電壓Vpb_y驅動到接近Vref。
在T8處，所有RO電晶體234通過將高電壓施加到其閘極端READ_1 236至閘極端READ_y 236。
在T8與T9之間，將電壓脈衝GS施加到所有TX閘極端以啟動到PD_1至PD_y的全域快門（GS）。此動作同時重置所有PD_1至PD_y以及FD_1至FD_y。在T9處，新一輪的光產生電子與所有PD_1至PD_y的整合可開始。
在T9與T10之間，與等式（1）的(Vsh_1-y)SIG相關的畫素信號電壓Vx_1至畫素信號電壓Vx_y呈現在對應畫素信號輸出238處。其可進一步由讀出電路106中的ADC 150轉換為數位信號，所述ADC 150與對應讀出行110相關聯。
在T10與T11之間，重置電壓脈衝RSH施加到所有1到y個SH電晶體224的閘極端。在T11之後不久，反映FD_1至FD_y的重置（Rst）電壓SH電壓Vsh_1至SH電壓Vsh_y穩定且與(Vsh_1-y) RST相關的畫素重置（RST）電壓Vx_1至電壓Vx_y呈現在對應畫素信號輸出238處。因此，對於每一個別畫素單元303_n， (Vsh_n) RST= Vrd - V TSF_avg（2）
其中VTSF_avg表示同一讀出行110中的所有電晶體SF1_1至電晶體SF1_y的平均閾值電壓。
在T12處，所有RO電晶體234通過將低電壓施加到其閘極端READ_1 236至閘極端READ_y 236。
為了應用CDS的概念，通過組合等式（1）和等式（2），每一個別畫素單元303_n的最終影像信號引起 (Vsh_n) RST- (Vsh_n) SIG= ΔVpd_n + (V TSF_n- V TSF_avg)     （3）
其中ΔVpd_n表示僅僅由PD_n上累積的光產生電子在FD_n處產生的信號電壓，其是所需影像信號。(VTSF_n - VTSF_avg)表示與讀出相關聯的雜訊電壓，其有助於2D影像的垂直固定模式雜訊（vertical fixed pattern noise；VFPN）。為了減小VFPN，應最小化等式（3）中的雜訊(VTSF_n - VTSF_avg)。如果所有電晶體SF1_1至電晶體SF1_y自身具有較小VTSF_1-y變化，那麼雜訊電壓(VTSF_n - VTSF_avg)可大大降低。VTSF_1-y變化可通過使用更大大小的SF電晶體SF1_1至SF電晶體SF1_y來減少。
圖5是根據本公開的實施例的配置在成像感測器中的多個讀出行110的同一行中的多個畫素單元503_1至畫素單元503_y的行的說明性信號讀出配置500，所述成像感測器全域讀出影像信號且以逐列方法讀出重置信號重置信號。在圖5中，每一讀出行110連接到y個畫素單元503_1至畫素單元503_y。每一行畫素單元503_1至畫素單元503_y（503_1至503_y）的所有y個重置驅動輸入514_1至重置驅動輸入514_y（514_1至514_y）連接到共享行op amp 548的輸出。因此，將同一行中的所有畫素單元的多個重置電壓設置為同一電壓Vrd。
為了更好地理解圖5和其表示的序列，在圖6中提供時序圖600以結合圖2解釋圖5中發生的所有主要事件。
在時間T0處，連接到同一讀出行110的行畫素單元503_1至503_y的所有1到y個行光電二極體PD_1至行光電二極體PD_y開始基於入射光整合光產生電子。同時，所有1到y個TX電晶體TX_1至TX電晶體TX_y通過維持其閘極端的低電壓而斷開，且所有1到y個RST電晶體RST_1至RST電晶體RST_y通過維持其閘極端的高電壓而接通，且所有1到y個AR電晶體AR_1至AR電晶體AR_y通過維持其閘極端的高電壓而接通。由於參考電壓Vref 546施加到op amp 548的非反相輸入，因此所有1到y個畫素位線電壓Vpb_1至畫素位線電壓Vpb_y通過op amp 548在其反相輸入處維持接近Vref。這是通過共享在每一畫素單元503_1至畫素單元503_y的行重置驅動輸入514_1至行重置驅動輸入514_y處呈現的相同行重置驅動電壓Vrd來實現的。
在時間T1處，所有1到y個RST電晶體RST_1至RST電晶體RST_y通過將其閘極電壓從高變為低而斷開，且所有1到y個AR電晶體AR_1至AR電晶體AR_y通過將其閘極電壓從高變為低而斷開。這兩個斷開動作終止對所有浮動擴散FD_1到浮動擴散FD_y的初始重置過程。
在T2與T3之間，將電壓脈衝GT施加到所有TX閘極端，以使得PD_1至PD_y上累積的所有光產生電子的全域轉移（GT）分別流入FD_1至FD_y。在T4處，在整合Tint期間由入射光的整合引起的影像信號(Sig)已經穩定為畫素位線電壓Vpb_1至畫素位線電壓Vpb_y。在T4與T5之間，將全域電壓脈衝GSH全域施加到所有1到y個SH電晶體224的閘極端226。在T6處，反映Vpb_1至Vpb_y的SH電壓Vsh_1至SH電壓Vsh_y穩定且作為影像信號電壓全域儲存在所有對應儲存電容器SC_1 230至儲存電容器SC_y 230中。因此，在T6處，對於每一個別畫素單元503_n， (Vsh_n) SIG= Vrd - ΔVpd_n - V TSF_n（4）
其中ΔVpd_n表示PD_n上累積的光產生電子在FD_n處產生的信號電壓，且VTSF_n是電晶體SF1_n的閘極到源極閾值電壓。
此時，對於CDS，等式（4）的影像信號電壓(Vsh_1-y)SIG已全域實現，所述過程移動以按逐列方式獲取用於CDS的重置信號電壓(Vsh_1-y)RST。此外，在T6處，RST電晶體RST_1至RST電晶體RST_y通過將其閘極電壓從低變為高而接通，且AR電晶體AR_1至AR電晶體AR_y通過將其閘極電壓從低變為高而接通。RST_1至RST_y以及AR_1的這兩個接通動作將浮動擴散FD_1重置到電壓Vrd。此外，在T6處，所有RO電晶體234通過將高電壓施加到其閘極端READ_1 236至閘極端READ_y 236而接通。多個經放大SH電壓Vsh_1至SH電壓Vsh_y被讀取到多個畫素信號輸出238，其中多個經放大SH電壓Vsh_1至SH電壓Vsh_y基於保持在多個儲存電容器230中的多個SH電壓Vsh_1至SH電壓Vsh_y通過多個第二SF電晶體232放大。
在T7處，通過op amp 548將畫素位線電壓Vpb_1驅動到接近Vref。
在T6與T8之間，與等式（4）的(Vsh_1-y)SIG相關的畫素信號電壓Vx_1至畫素信號電壓Vx_y呈現在對應畫素信號輸出238處。其可進一步由讀出電路106中的ADC 150轉換為數位信號，所述ADC 150與對應讀出行110相關聯。
在T8與T9之間，將電壓脈衝RSH施加到SH電晶體SH_1 224的閘極端。在T9處，電晶體AR_1通過將其閘極電壓從高變為低而斷開。在T10處，反映FD_1的重置（Rst）電壓的SH電壓Vsh_1穩定，且與(Vsh_1) RST相關的畫素重置（RST）電壓Vx_1呈現在對應畫素信號輸出238處。因此，在T10與T11之間，對於畫素單元503_1， (Vsh_1) RST= Vrd_1 - V tsf_1  （5）
其中Vrd_1表示畫素單元503_1的重置驅動輸入514_1處的重置驅動電壓，且Vtsf_1表示讀出行110的電晶體SF1_1的閘極至源極閾值電壓。
在獲取(Vsh_1)RST之後，隨後獲取(Vsh_2)RST。在T10之後不久，AR電晶體AR_2通過將其閘極電壓從低變為高而接通。AR_2將浮動擴散FD_2設置為電壓Vrd_2。類似於(Vsh_1)RST的測量，通過op amp 548將Vpb_2驅動到接近Vref。將電壓脈衝RSH施加到SH電晶體SH_2 224的閘極端226，以接通和斷開電晶體AR_2。由於SH_2 224的切換，反映FD_2的重置電壓的SH電壓Vsh_2穩定，且與(Vsh_2)RST相關的畫素重置（RST）電壓Vx_2呈現在對應畫素信號輸出238處。因此，對於畫素單元503_2， (Vsh_2) RST= Vrd_2 - V tsf_2  （6）
其中Vrd_2表示畫素單元503_2的重置驅動輸入514_2處的重置驅動電壓，且Vtsf_2表示讀出行110的電晶體SF1_2的閘極至源極閾值電壓。
由於獲取(Vsh_n)RST的類似過程自身不斷地重複到第n個畫素單元503_n（n在1與y之間），AR_n將浮動擴散FD_n設置為電壓Vrd_n，恰好如圖5中所繪示。類似於先前對(Vsh_1)RST和(Vsh_2)RST的獲取，通過op amp 548將Vpb_n驅動到接近Vref。將電壓脈衝RSH施加到SH電晶體SH_n 224的閘極端226，以接通和斷開電晶體AR_n。由於SH_n 224的切換，反映FD_n的重置電壓的SH電壓Vsh_n穩定，且與(Vsh_n)RST相關的畫素重置（RST）電壓Vx_n呈現在對應畫素信號輸出238處。因此,類似於等式（5）和等式（6）,對於畫素單元503_n， (Vsh_n) RST= Vrd_n - V TSF_n      （7）
其中Vrd_n表示畫素單元503_n的重置驅動輸入514_n處的重置驅動電壓，且VTSF_n表示讀出行110的電晶體SF1_n的閘極至源極閾值電壓。
可重複的獲取可通過獲取FD_y的重置電壓的(Vsh_y)RST來得出結論。且在畫素信號輸出238_y處呈現(Vsh_y)RST。此時，當RO電晶體234_1至RO電晶體234_y通過將電壓脈衝逐列施加到其對應閘極端READ_1 236至閘極端READ_y 236時，FD_1至FD_y的重置電壓的所有(Vsh_1-y)RST分別呈現給對應畫素信號輸出238_1至畫素信號輸出238_y。
為了應用CDS的概念，通過組合等式（4）和等式（7），每一個別畫素單元503_n的最終影像信號引起 (Vsh_n) RST- (Vsh_n) SIG= ΔVpd_n + (Vrd_n - Vrd)  （8）
其中ΔVpd_n表示僅僅由PD_n上累積的光產生電子在FD_n處產生的信號電壓，其是最需要的影像信號。(Vrd_n - Vrd)表示與讀出相關聯的雜訊電壓，其有助於2D影像的固定模式雜訊（fixed pattern noise；FPN）。為了減小FPN，應最小化等式（8）的雜訊電壓(Vrd_n - Vrd)，或最好讓每一個別值Vrd_n最接近Vrd。Vrd是在如圖6中所繪示的T0與T1之間的初始全域重置過程期間由所有行畫素單元503_1至行畫素單元503_y共享的行重置驅動電壓。
如果電晶體SF1_1至電晶體SF1_y中的每一個設法在它們自身中具有較小的VTSF_1-y變化，那麼等式（8）中的雜訊電壓(Vrd_n - Vrd)可大大降低。通過為RST_1 210至RST_y 210、SF1_1 216至SF1_y 216以及op amp 248使用較大大小的電晶體，VTSF_1-y變化可減少。
在T12處，通過將對應AR閘極端242設置為高電壓以接通對應AR電晶體240，將每一行放大器248連接到對應畫素位線反饋輸出244。此外，在T12處，每一FD 208仍重置到在重置驅動輸入214處接收的重置驅動電壓Vrd，這是因為RST電晶體214由於T6通過維持RST閘極端212的高電壓而保持開啟，且每一PD 202通過將TX閘極端206的電壓切換為高和低以接通和斷開TX電晶體204來重置到Vrd。在TX電晶體204穩定到其斷開狀態之後，新一輪的電荷整合可從畫素陣列102的每一PD 202上的Tint開始，以對任何入射光做出反應。
對本發明的所示出實例的以上描述（包含摘要中所描述的內容）並不意圖是窮盡性的或將本發明限制於所公開的精確形式。雖然本文中出於說明性目的描述了本發明的具體實例，但是如相關領域的技術人員將認識到，在本發明的範圍內，各種修改是可能的。
可鑒於以上詳細描述對本發明作出這些修改。所附申請專利範圍中使用的術語不應解釋為將本發明限於本說明書中公開的具體實例。確切地說，本發明的範圍應完全由所附申請專利範圍確定，應根據申請專利範圍解釋的已確立的原則來解釋所附申請專利範圍。
100:成像系統 102:畫素陣列 103、203、P1、P2、P3…Pm、303_1…303_n…303_y、503_1、503_2…503_n…503_y:畫素單元 104:控制電路 106:讀出電路 107:預類比數位轉換電路 108:功能邏輯 110:讀出行 114、214、314_1…314_y、:重置驅動輸入 138、238、238_1…238_y:畫素信號輸出 144、244:畫素位線反饋輸出 148:差分放大器 150:類比數位轉換電路 200:行反饋成像系統 201:畫素晶粒 202、PD、PD_1…PD_y:光電二極體 204、TX_1…TX_y:TX電晶體 206:TX閘極 208、FD、FD_1、FD_2…FD_n…FD_y:浮動擴散 210、RST_1…RST_y:RST電晶體 212:RST閘極 216、SF_1、SF1_2…SF1_n…SF_y:SF電晶體 218:畫素位線 220:偏置電晶體 221:ASIC晶粒 222:閘極 224、SH_1、SH_2…SH_n…SH_y:SH電晶體 226:SH閘極 228、BIAS、Vsh:電壓 230:儲存電容器 232:第二SF電晶體 234、234_1…234_y、RO_1…RO_y:RO電晶體 236:RO閘極 240、AR_1、AR_2…AR_y:AR電晶體 242:AR閘極 245:反相輸入 246:參考電壓 248:行放大器 300:說明性全域有源重置信號讀出配置 346、546、Vref:參考電壓 348、548:行op amp 400、600:時序圖 500:說明性信號讀出配置 C1…Cx:行 GS、GSH、GT、RSH:電壓脈衝 R1…Ry:列 READ_1…READ_y:閘極端 T0、T1、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12:時間 Tint:整合 SC:儲存電容器 VDD:電源電壓 Vpb、Vpb_1、Vpb_2…Vpb_y:畫素位線電壓 Vpb_fb、Vpb_fb_1…Vpb_fb_y:畫素位線反饋電壓 Vrd:重置驅動電壓 Vsh、Vsh_1、Vsh_2…Vsh_y:SH電壓 Vx、Vx_1…Vx_-y:畫素信號電壓
參考以下圖式描述本發明的非限制性且非窮盡性的實例，其中除非另外指定，否則在各視圖中相同附圖標號記指代相同部分。 圖1示出根據本公開的實施例的成像系統的一個實例。 圖2是根據本公開的實施例的能夠通過行反饋環主動重置多個浮動擴散（floating diffusion；FD）的成像感測器中的畫素單元行和有源重置電路的方塊圖的實例示意圖。 圖3是根據本公開的第一實施例的配置在成像感測器中的多個讀出行110的每一行中的畫素單元行的說明性全域有源重置信號讀出配置。 圖4是根據本公開的第一實施例的與配置在成像感測器中的多個讀出行110的每一行中的畫素單元行的全域有源重置信號讀出操作相關聯的第一實例時序圖，所述成像感測器與圖2的行反饋電路和圖3的全域重置配置相關聯。 圖5是根據本公開的第二實施例的配置在成像感測器中的多個讀出行110的每一行中的畫素單元行的說明性逐列有源重置信號讀出配置。 圖6是根據本公開的第二實施例的與配置在成像感測器中的多個讀出行110的每一行中的畫素單元行的逐列有源重置信號讀出操作相關聯的第二實例時序圖，所述成像感測器與圖2的行反饋電路和圖5的逐列重置配置相關聯。 對應附圖標號在圖式的若干視圖中指示對應組件。本領域技術人員將瞭解，圖中的元件僅為簡單和清楚起見而示出，且未必按比例繪製。舉例來說，圖中的一些元件的尺寸可能相對於其它元件放大以有助於改進對本發明的各種實施例的理解。並且，通常未描繪在商業可行的實施例中有用或必需的常見但眾所周知的元件，以便促進本發明的這些各種實施例的遮擋較少的視圖。
200:行反饋成像系統
201:畫素晶粒
202、PD:光電二極體
203:畫素單元
204:TX電晶體
206:TX閘極
208、FD:浮動擴散
210:RST電晶體
212:RST閘極
214:重置驅動輸入
216:SF電晶體
218:畫素位線
220:偏置電晶體
221:ASIC晶粒
222:閘極
224:SH電晶體
226:SH閘極
228、BIAS、Vsh:電壓
230:儲存電容器
232:第二SF電晶體
234:RO電晶體
236:RO閘極
238:重置驅動輸入
240:AR電晶體
242:AR閘極
244:畫素位線反饋輸出
245:反相輸入
246、Vref:參考電壓
248:行放大器
VDD:電源電壓
Vrd:重置驅動電壓
Vsh:SH電壓
Vpb:畫素位線電壓
Vpb_fb:畫素位線反饋電壓
Vx:畫素信號電壓
SC:儲存電容器

Claims (27)

  1. 一種影像感測器的畫素單元，包括： 光電二極體，適於響應於入射光而累積影像電荷； 轉移電晶體，耦合在所述光電二極體與浮動擴散之間，以將所述影像電荷從所述光電二極體轉移到所述浮動擴散，其中轉移閘極電壓控制所述影像電荷從所述光電二極體到所述浮動擴散的傳輸； 重置電晶體，耦合在重置驅動輸入與所述浮動擴散之間，以將重置驅動電壓供應到所述浮動擴散，其中重置閘極電壓控制所述重置電晶體； 第一源極跟隨器電晶體，耦合成從第一源極跟隨器閘極端接收浮動擴散電壓且將放大信號電壓提供到第一源極跟隨器源極端； 採樣保持電路，耦合在第二源極跟隨器電晶體的所述第一源極跟隨器源極端與第二源極跟隨器閘極端之間； 讀出電晶體，耦合在所述第二源極跟隨器電晶體的第二源極跟隨器源極端與畫素信號輸出之間，其中讀出閘極電壓控制放大採樣保持信號電壓從所述第二源極跟隨器源極端到所述畫素信號輸出的傳輸；以及 有源重置電晶體，耦合在所述第一源極跟隨器源極端與畫素位線反饋輸出之間，其中有源重置閘極電壓控制作為所述放大信號電壓的畫素位線電壓從所述第一源極跟隨器源極端到所述畫素位線反饋輸出的傳輸。
  2. 如請求項1所述的影像感測器的畫素單元，其中所述光電二極體、所述轉移電晶體、所述重置電晶體以及所述第一源極跟隨器電晶體整合在畫素晶粒中。
  3. 如請求項1所述的影像感測器的畫素單元，更包括耦合在所述第一源極跟隨器源極端與接地之間的偏置電晶體。
  4. 如請求項3所述的影像感測器的畫素單元，其中所述偏置電晶體整合在專用整合電路晶粒中。
  5. 如請求項1所述的影像感測器的畫素單元，其中所述採樣保持電路包括： 採樣保持電晶體，耦合在所述第一源極跟隨器源極端與所述第二源極跟隨器閘極端之間；以及 儲存電容器，耦合在所述第二源極跟隨器閘極端與接地之間。
  6. 如請求項5所述的影像感測器的畫素單元，其中所述採樣保持電晶體、所述儲存電容器、所述第二源極跟隨器電晶體、所述讀出電晶體以及所述有源重置電晶體整合在專用整合電路晶粒中。
  7. 一種成像系統，包括： 畫素陣列，具有配置成多個列和多個行的多個畫素單元，其中所述多個畫素單元中的每一個包括： 光電二極體，適於響應於入射光而累積影像電荷； 轉移電晶體，耦合在所述光電二極體與浮動擴散之間，以將所述影像電荷從所述光電二極體轉移到所述浮動擴散，其中轉移閘極電壓控制所述影像電荷從所述光電二極體到所述浮動擴散的傳輸； 重置電晶體，耦合在重置驅動輸入與所述浮動擴散之間，以將行重置驅動電壓供應到所述浮動擴散，其中重置閘極電壓控制所述重置電晶體； 第一源極跟隨器電晶體，耦合成從第一源極跟隨器閘極端接收浮動擴散電壓且將放大信號電壓提供到第一源極跟隨器源極端； 採樣保持電路，耦合在第二源極跟隨器電晶體的所述第一源極跟隨器源極端與第二源極跟隨器閘極端之間； 讀出電晶體，耦合在所述第二源極跟隨器電晶體的第二源極跟隨器源極端與畫素信號輸出之間，其中讀出閘極電壓控制放大採樣保持信號電壓從所述第二源極跟隨器源極端到所述畫素信號輸出的傳輸；以及 有源重置電晶體，耦合在所述第一源極跟隨器源極端與畫素位線反饋輸出之間，其中有源重置閘極電壓控制作為所述放大信號電壓的畫素位線電壓從所述第一源極跟隨器源極端到所述畫素位線反饋輸出的傳輸； 控制電路，耦合到所述畫素陣列以控制所述畫素陣列的操作，其中所述控制電路控制所述轉移閘極電壓、所述重置閘極電壓、所述採樣保持電路的操作、所述讀出閘極電壓以及所述有源重置閘極電壓； 讀出電路，通過多個讀出行耦合到所述畫素陣列以從多個畫素單元行讀出影像資料，且將多個重置驅動電壓供應到所述多個畫素單元行中的每一對應行；以及 功能邏輯，耦合成從所述讀出電路接收所述多個畫素單元中的每一個的影像資料且儲存接收的所述影像資料。
  8. 如請求項7所述的成像系統，其中所述光電二極體、所述轉移電晶體、所述重置電晶體以及所述第一源極跟隨器電晶體整合在畫素晶粒中。
  9. 如請求項7所述的成像系統，所述多個畫素單元中的每一畫素單元更包括耦合在所述第一源極跟隨器源極端與接地之間的偏置電晶體，其中偏置閘極電壓控制所述第一源極跟隨器電晶體的偏置電流。
  10. 如請求項9所述的成像系統，其中所述偏置電晶體由所述控制電路控制且整合在專用整合電路晶粒中。
  11. 如請求項7所述的成像系統，其中所述多個畫素單元中的每一個的所述採樣保持電路包括： 儲存電容器，耦合在所述第二源極跟隨器閘極端與接地之間；以及 採樣保持電晶體，耦合在所述第一源極跟隨器源極端與所述第二源極跟隨器閘極端之間，其中採樣保持閘極電壓控制作為所述放大信號電壓的所述畫素位線電壓從所述第一源極跟隨器源極端到所述儲存電容器的傳輸。
  12. 如請求項11所述的成像系統，其中所述採樣保持電晶體、所述儲存電容器、所述第二源極跟隨器電晶體、所述讀出電晶體以及所述有源重置電晶體整合在專用整合電路晶粒中。
  13. 如請求項7所述的成像系統，其中所述功能邏輯向所述控制電路提供指令。
  14. 如請求項7所述的成像系統，其中所述多個讀出行中的每一讀出行包括： 畫素信號導體，耦合到與對應讀出行相關聯的多個畫素信號輸出中的每一畫素信號輸出； 位線反饋導體，耦合到與對應讀出行相關聯的多個畫素位線反饋輸出中的每一畫素位線反饋輸出；以及 重置驅動導體，耦合到與對應讀出行相關聯的多個重置驅動輸入中的每一重置驅動輸入。
  15. 如請求項7所述的成像系統，所述讀出電路更包括多個行放大器，其中所述多個行放大器中的每一行放大器耦合在多個畫素反饋導體中的對應畫素反饋導體與多個重置驅動導體中的對應重置驅動導體之間。
  16. 如請求項15所述的成像系統，其中所述多個行放大器的每一行放大器是運算放大器，且其中所述運算放大器的反相輸入耦合到所述對應行的畫素位線反饋導體，且所述運算放大器的非反相輸入耦合到參考電壓。
  17. 如請求項15所述的成像系統，其中所述行放大器整合在專用整合電路晶粒中。
  18. 如請求項7所述的成像系統，其中所述讀出電路更包括： 多個預類比數位轉換器電路；以及 多個類比數位轉換器，其中所述多個預類比數位轉換器電路中的每一預類比數位轉換器電路耦合在多個畫素信號導體中的每一畫素信號導體與所述多個類比數位轉換器中的每一類比數位轉換器之間。
  19. 一種讀取影像信號的方法，包括： 維持多個轉移閘極端的低電壓以斷開多個轉移電晶體； 維持多個重置閘極端的高電壓以接通多個重置電晶體，從而利用多個行重置驅動電壓中的對應行重置驅動電壓重置多個浮動擴散； 維持多個有源重置閘極端的高電壓以接通多個有源重置電晶體，從而將所述多個行重置驅動電壓中的所述對應行重置驅動電壓饋送回所述多個重置電晶體的多個重置汲極端； 維持多個採樣保持閘極電壓的低電壓以斷開多個採樣保持電晶體； 維持多個讀出閘極端的低電壓以斷開多個讀出電晶體； 通過對多個重置閘極端設置低電壓以斷開所述多個重置電晶體來斷開所述多個浮動擴散與所述多個行重置驅動電壓的連接； 通過對所述多個有源重置閘極端設置低電壓以斷開所述多個有源重置電晶體來斷開多個行放大器與多個畫素位線反饋輸出的連接； 通過將所述多個轉移閘極端的電壓切換為高和低以接通和斷開所述多個轉移電晶體來將多個電荷從多個光電二極體轉移到所述多個浮動擴散；以及 通過將多個採樣保持閘極端的電壓切換為高和低以接通和斷開所述多個採樣保持電晶體來採樣和保持從多個第一源極跟隨器到多個儲存電容器的多個第一畫素位線電壓。
  20. 如請求項19所述的讀取影像信號的方法，更包括： 通過對所述多個重置閘極端設置高電壓以接通所述多個重置電晶體來將所述多個浮動擴散連接到耦合到所述多個行放大器的對應輸出的多個重置驅動輸入；以及 通過對所述多個有源重置閘極端設置高電壓以接通所述多個有源重置電晶體來將所述多個行放大器連接到所述多個畫素位線反饋輸出。
  21. 如請求項20所述的讀取影像信號的方法，更包括： 通過對所述多個讀出閘極端設置高電壓以接通所述多個讀出電晶體來將多個放大第一畫素位線電壓讀取到多個畫素信號輸出，其中所述多個放大第一畫素位線電壓由多個第二源極跟隨器電晶體從保持在所述多個儲存電容器中的所述多個第一畫素位線電壓放大。
  22. 如請求項21所述的讀取影像信號的方法，更包括： 通過將所述多個轉移閘極端的電壓切換成高和低以接通和斷開所述多個轉移電晶體來重置所述多個光電二極體和所述多個浮動擴散，從而開始新入射光整合。
  23. 如請求項22所述的讀取影像信號的方法，更包括： 通過將所述多個採樣保持閘極端的電壓切換為高和低以接通和斷開所述多個採樣保持電晶體來將多個第二畫素位線電壓採樣和保持到所述多個儲存電容器； 通過所述多個第二源極跟隨器電晶體將多個放大第二畫素位線電壓從所述多個儲存電容器讀取到所述多個畫素信號輸出；以及 對所述多個讀出閘極端設置低電壓以斷開所述多個讀出電晶體。
  24. 如請求項19所述的讀取影像信號的方法，更包括： 通過對所述多個重置閘極端設置高電壓以接通所述多個重置電晶體來將所述多個浮動擴散連接到耦合到所述多個行放大器的對應輸出的多個重置驅動輸入。
  25. 如請求項24所述的讀取影像信號的方法，更包括： 通過對所述多個讀出閘極端設置高電壓以接通所述多個讀出電晶體來將多個放大第一畫素位線電壓讀取到多個畫素信號輸出，其中所述多個放大第一畫素位線電壓由多個第二源極跟隨器電晶體從保持在所述多個儲存電容器中的多個第一畫素位線電壓放大。
  26. 如請求項25所述的讀取影像信號的方法，更包括： 多個列操作，以在多個畫素單元行的畫素單元行的第一列中開始且在最後一列中結束的順序進行，其中所述多個列操作的第n個列操作包括： 通過對多個第n個有源重置閘極端中的每一個設置高電壓以接通多個第n個有源重置電晶體來將所述多個行放大器連接到多個第n個畫素位線反饋電壓中的每一個； 通過將多個第n個採樣保持閘極端的電壓切換為高和低以接通和斷開多個第n個採樣保持電晶體來將多個第n個第二畫素位線電壓採樣和保持到多個第n個儲存電容器； 通過對所述多個第n個有源重置閘極端設置低電壓以斷開所述多個第n個有源重置電晶體來斷開所述多個行放大器與所述多個第n個畫素位線反饋電壓的連接； 通過多個第n個第二源極跟隨器電晶體將多個第n個放大第二畫素位線電壓從多個第n個儲存電容器讀取到多個第n個畫素信號輸出；以及 對多個第n個讀出閘極端設置低電壓以斷開多個第n個讀出電晶體。
  27. 如請求項26所述的讀取影像信號的方法，更包括： 通過對所述多個有源重置閘極端設置高電壓以接通所述多個有源重置電晶體來將所述多個行放大器連接到多個畫素位線反饋電壓；以及 通過將所述多個轉移閘極端的電壓切換成高和低以接通和斷開所述多個轉移電晶體來重置所述多個光電二極體，從而開始新入射光整合。
TW110135509A 2020-10-08 2021-09-24 影像感測器的畫素單元、成像系統及讀取影像信號的方法 TWI760285B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/066,051 US11165983B1 (en) 2020-10-08 2020-10-08 Data readout with active reset feedback amplifier for stacked image sensor
US17/066,051 2020-10-08

Publications (2)

Publication Number Publication Date
TWI760285B TWI760285B (zh) 2022-04-01
TW202215836A true TW202215836A (zh) 2022-04-16

Family

ID=78331455

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110135509A TWI760285B (zh) 2020-10-08 2021-09-24 影像感測器的畫素單元、成像系統及讀取影像信號的方法

Country Status (3)

Country Link
US (1) US11165983B1 (zh)
CN (1) CN114302076B (zh)
TW (1) TWI760285B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11750950B1 (en) 2022-05-26 2023-09-05 Omnivision Technologies, Inc. Voltage domain global shutter readout circuit timing
US11729529B1 (en) * 2022-05-26 2023-08-15 Omnivision Technologies, Inc. Voltage domain global shutter readout circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829407B2 (en) * 2010-10-19 2014-09-09 Aptina Imaging Corporation Imaging systems and methods including pixel arrays with reduced numbers of metal lines and control signals
US8643750B2 (en) * 2010-12-22 2014-02-04 Omnivision Technologies, Inc. Reducing noise in image sensors by concurrently reading reset and image signal levels from active and reference pixels
CN103716559B (zh) * 2014-01-13 2017-02-15 中国科学院上海高等研究院 像素单元读出装置及方法、像素阵列读出装置及方法
US20180176493A1 (en) * 2015-06-02 2018-06-21 Uti Limited Partnership Image sensor circuits and methods
US9917120B2 (en) * 2015-11-09 2018-03-13 Semiconductor Components Industries, Llc Pixels with high dynamic range and a global shutter scanning mode
JP2017135693A (ja) 2016-01-21 2017-08-03 パナソニックＩｐマネジメント株式会社 撮像装置
US10225499B2 (en) * 2016-04-11 2019-03-05 Semiconductor Components Industries, Llc Backside illuminated global shutter pixel with active reset
US10154210B2 (en) * 2016-09-07 2018-12-11 Semiconductor Components Industries, Llc Global shutter imaging pixels
US10002901B1 (en) * 2017-02-03 2018-06-19 Smartsense Technology (U.S.) Inc. Stacked image sensor with embedded FPGA and pixel cell with selectable shutter modes and in-pixel CDs
US20180227529A1 (en) * 2017-02-03 2018-08-09 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds

Also Published As

Publication number Publication date
CN114302076B (zh) 2023-04-07
CN114302076A (zh) 2022-04-08
US11165983B1 (en) 2021-11-02
TWI760285B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
US9661253B2 (en) Solid-state imaging device, driving method, and electronic device
JP4862473B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US9473720B2 (en) Solid-state image-capturing device and image-capturing device
US20160301886A1 (en) Image pickup apparatus, image pickup system, and method of driving an image pickup apparatus
US9924121B2 (en) Solid-state imaging device and method of driving the same transferring other part of charges to a combined capacitor
EP1276316B1 (en) Image pickup apparatus
US8598506B2 (en) Solid-state image pickup apparatus and driving method therefor
JP2009177749A (ja) 固体撮像装置
US10785430B2 (en) Solid-state imaging device and imaging apparatus
EP2770732A1 (en) Solid-state image sensor and camera system
US10791293B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
TWI760285B (zh) 影像感測器的畫素單元、成像系統及讀取影像信號的方法
JP2011259492A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
CN110336953B (zh) 四元像素结构图像传感器及读取控制方法
JP2006217421A (ja) 固体撮像装置
WO2009087726A1 (ja) 撮像装置
KR20160121996A (ko) 전류 제어 기능을 가지는 픽셀 바이어싱 장치 및 그에 따른 씨모스 이미지 센서
US10834353B2 (en) Image sensor and control method therefor, and image capturing apparatus