TW202146676A - 具有濺鍍半導體材料的光子積體電路 - Google Patents

具有濺鍍半導體材料的光子積體電路 Download PDF

Info

Publication number
TW202146676A
TW202146676A TW110103038A TW110103038A TW202146676A TW 202146676 A TW202146676 A TW 202146676A TW 110103038 A TW110103038 A TW 110103038A TW 110103038 A TW110103038 A TW 110103038A TW 202146676 A TW202146676 A TW 202146676A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor material
sputtered
hydrogenated
sputtering
Prior art date
Application number
TW110103038A
Other languages
English (en)
Inventor
威廉 Ｄ 浩克
馬庫斯 比爾格
Original Assignee
美商菲爾薇解析公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商菲爾薇解析公司 filed Critical 美商菲爾薇解析公司
Publication of TW202146676A publication Critical patent/TW202146676A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0057—Reactive sputtering using reactive gases other than O2, H2O, N2, NH3 or CH4
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0063—Reactive sputtering characterised by means for introducing or removing gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

一種濺鍍系統可將氫氣及濺鍍氣體注入至該濺鍍系統之腔室中，此可使得將諸如氫化矽（Si:H）之氫化半導體材料的至少一個層濺鍍至安置於該腔室中之基板上，直至該至少一個層具有滿足臨限值之厚度為止。在一些實施中，該氫氣及該濺鍍氣體可在該腔室中之溫度在自145攝氏度至165攝氏度之範圍內時被注入至該濺鍍系統之該腔室中。因此，在一些實施中，該氫化半導體材料之濺鍍層可具有滿足臨限值，以實現在9xx奈米波長範圍中及較大波長下進行操作的一或多個光學性質。

Description

具有濺鍍半導體材料的光子積體電路
本發明係關於光子積體電路之領域。
光子學技術包括諸如雷射及發光二極體之光源、諸如用以導引光之光纖的波導，及將數位資訊編碼成光學信號並將光學信號轉換成電信號之各種光電裝置。此等組件典型地係離散的且在實體上彼此分離，並且需要由各種耦接機構配合在一起以產生完整的光學電路。相比之下，整合光子學為新興的光子學分支，其中波導及其他光子裝置被製造為基板表面上之整合結構。例如，光子積體電路（PIC）可將半導體級材料（例如，矽、磷化銦、諸如二氧化矽或氮化矽之介電質等等）用作平台，以將主動及被動光子電路與電子組件整合在單個晶片上。由於整合，複雜的光子電路可以類似於電子積體電路如何處理及傳輸電子之方式來處理及傳輸光（例如，光子）。
根據一些實施，一種用於製造光子積體電路的方法可包括：將氫氣及濺鍍氣體注入至濺鍍系統之腔室中；及基於將氫氣及濺鍍氣體注入至腔室中，將氫化半導體材料之至少一個層濺鍍至安置於濺鍍系統之腔室中的基板上，直至至少一個層具有滿足臨限值之厚度為止。
根據一些實施，一種用於製造光子積體電路之方法可包括：在濺鍍系統之腔室中的溫度在自145攝氏度至165攝氏度之範圍內時，將氫氣及濺鍍氣體注入至腔室中；及基於將氫氣及濺鍍氣體注入至腔室中而將氫化矽（Si:H）之一層濺鍍至安置於腔室中的基板上，其中Si:H之濺鍍層具有在9xx奈米波長範圍中滿足臨限值之一或多個光學性質。
根據一些實施，一種用於製造光子積體電路的方法可包括：由濺鍍系統將氫氣及濺鍍氣體注入至包括基板及由半導體材料形成之至少一個靶材的腔室中，其中將氫氣及濺鍍氣體注入至腔室中使得使用反應性磁控濺鍍將半導體材料之氫化層濺鍍至基板上，直至半導體材料之氫化層具有滿足臨限值之厚度為止；及使用反應性離子蝕刻來圖案化半導體材料之氫化層的表面，以形成平面波導結構。
實例實施之以下詳細描述參考附圖。不同圖式中之相同附圖標記可識別相同或類似元件。
平面波導及主動非線性裝置可用作稱為矽光子學之一類裝置的部分。矽光子學為一種不斷演進的技術，在該技術中，將矽用作光學介質來以光子方式傳送資料，藉由提供完全整合之光子電路，其可實現一類新的計算。然而，矽光子學中之一個挑戰為將光子電路與電子電路合併在一起，此大體上取決於用於每種技術之製程的相容性。例如，矽（Si）波導典型地由構建在高度工程化（且因此昂貴）絕緣體上矽（SOI）基板上的單晶Si製成，或由藉由電漿增強型化學氣相沉積（PECVD）製程在高溫下（例如，自200攝氏度至400攝氏度）沉積的非晶形氫化矽（a-Si:H）製成。此等溫度可能會限制在互補金屬氧化物半導體（CMOS）製造流程中之任何點處整合技術之能力，且可能會難以實現準確且均勻的厚度以及準確的光學性質。此外，依賴於單晶Si或經由PECVD製程沉積之a-Si:H的方法之另一侷限性在於，可用波長被限於未被Si大量吸收的範圍，諸如1550 nm，且係與複雜且昂貴之雷射相關聯。
本文中所描述之一些實施涉及包括由濺鍍半導體材料形成之一或多個層的光子積體電路（PIC）（例如，平面波導、主動非線性裝置、光學濾光片等等），及用以製造包括由濺鍍半導體材料形成之一或多個層的PIC之製程。以此方式，濺鍍半導體材料可以高均勻性跨越大面積基板提供經定製光學性質及厚度。例如，在一些實施中，濺鍍半導體材料可為氫化半導體材料，諸如氫化矽（Si:H）、非晶形Si:H（a-Si:H）等等，相對於習知單晶矽，氫化半導體材料大體上具有較高透射率、較低吸收係數及較高折射率。因此，使用氫化半導體材料可實現較寬波長之操作窗（例如，濺鍍Si:H或a-Si:H之光學性質可實現在9xx奈米波長範圍，諸如自800至1100奈米之近紅外波長範圍內操作，其亦可實現在諸如1550奈米等等之較長波長下操作）。另外，濺鍍半導體材料可實現與具有設計優勢之其他光學膜整合在一起，該等設計優勢在使用PECVD或其他反應性沉積技術時可能係不可能或不可行的。例如，將濺鍍半導體材料用於平面波導、主動非線性裝置、諸如用於矽光子學之彼等裝置等等可提供較大面積上之較佳均勻性、實現與包括CMOS之其他製程的較佳整合之較低沉積溫度、經定製光學性質、較大透射窗、較低潛在成本等等。此外，相對於單晶矽，氫化半導體材料可具有較高三級非線性極化率，且此張量參數會影響光學克爾及泡克耳斯效應（例如，由於光強度、電偏壓等等之折射率變化）及雙光子吸收，此兩者為在設計矽光子學結構及平面內光學交換時要考慮的重要因素。
圖1為用於製造本文中所描述之一或多個實例實施的實例濺鍍沉積系統100之圖式。
如圖1中所示，濺鍍沉積系統100可包括真空腔室110、基板120、陰極130、靶材131、陰極電力供應器140、陽極150、電漿活化源（PAS）160及PAS電力供應器170。在一些實施中，靶材131可包括諸如矽之半導體材料。另外或替代地，在一些實施中，半導體材料可包括鍺材料、基於特定濃度之光學特性選定的特定濃度之矽-鍺材料等等。在另一實例中，陰極130之角度可經組態以使得特定濃度之半導體材料被濺鍍至基板120上。在一些實施中，PAS電力供應器170可用以對PAS 160進行供電，且可包括射頻（RF）電力供應器。陰極電力供應器140可用以對陰極130進行供電，且可包括脈衝式直流電（DC）電力供應器。在一些實施中，濺鍍沉積系統100可經由反應性磁控濺鍍製程、脈衝式磁控濺鍍製程等等將一或多個層濺鍍至基板120上。
如圖1中所示，可在存在氫氣（H2 ）以及惰性氣體（例如，氬氣、氬氣-氦氣混合物等等）之情況下濺鍍靶材131，以將氫化半導體材料（例如，氫化矽（Si:H））沉積為基板120上之層。可經由陽極150及/或PAS 160將惰性氣體引入至腔室中。另外或替代地，真空腔室110之壁可充當陽極，且可在不同位置處引入惰性氣體。氫氣可透過PAS 160引入至真空腔室110中，PAS用以活化氫氣。另外或替代地，陰極130可引起氫氣活化，在此情況下，可自真空腔室110之另一部分引入氫氣，或陽極150可引起氫氣活化，在此情況下，陽極150可將氫氣引入至真空腔室110中。另外或替代地，氫氣可自另一方向注入、自在陰極130之臨限接近度內之氣體歧管注入等等。
在一些實施中，氫氣可呈氫氣、氫氣與惰性氣體（例如，氬氣）之混合物等等形式。PAS 160可位於陰極130之臨限接近度內，從而允許來自PAS 160之電漿與來自陰極130之電漿重疊。PAS 160之使用可允許以相對高之沉積速率來沉積氫化半導體材料層。例如，在一些實施中，可以大約0.05奈米每秒（nm/s）至大約2.0 nm/s之沉積速率、大約0.5 nm/s至大約1.2 nm/s之沉積速率、大約0.8 nm/s之沉積速率等等來沉積氫化半導體材料層。因此，使用濺鍍製程來沉積氫化半導體材料層可提供氫化半導體材料層之相當大的厚度精度，諸如準確度為+/- 1%。此外，引入氫氣來氫化濺鍍半導體材料可使得濺鍍半導體材料以非晶形結構沉積在基板120上，在該結構中，半導體材料包括一些氫原子，該等氫原子具有位於間隙區域中的補償性懸鍵。以此方式，相對於未氫化的半導體材料，濺鍍的氫化半導體材料可具有較低缺陷密度及增大的導電性，此可使得濺鍍的氫化半導體材料具有可顯著改良光導電性、實現摻雜等等的各種光學性質。
因此，在實例濺鍍沉積製程中，在低壓下將基板120置放在填充有惰性氣體之真空腔室110中，惰性氣體在本文中可被稱為「濺鍍氣體」。由待濺鍍半導體材料形成之靶材131安置成靠近基板120，且可連接至負電極或陰極130。正電極或陽極150可安置在真空腔室110內附近。可將高負電壓（例如，介於-100與-1000伏特之間）施加至陰極130，從而使得濺鍍氣體被離子化且使得電漿放電形成於靶材131上方。帶正電之濺鍍氣體離子可轟擊帶負電之靶材131，此使得靶材131之原子被拋（濺鍍）至空間中，飛向基板120並黏附至基板120。在稱為反應性濺鍍沉積之多種濺鍍沉積製程中，諸如氫氣之反應氣體被進一步引入至真空腔室110中，以立即與濺鍍原子及/或已黏附至基板120之原子發生化學反應，從而形成化合物膜，諸如氫化矽（Si:H）膜、非晶形Si:H膜等等。大體而言，如上文所描述，可透過PAS 160將氫氣引入至真空腔室110中，PAS用以活化氫氣，因為經活化氫氣更具化學反應性。因此，活化引入至真空腔室110中之氫氣較可能產生可有助於具有某些光學性質之氫化半導體材料的矽-氫鍵，如下文更詳細地描述。
在一些實施中，為了增大沉積速率及/或降低真空腔室110中之操作壓力，可以磁性方式增強靶材131。當濺鍍製程使用磁性增強型靶材131及反應氣體以與濺鍍原子發生化學反應時，濺鍍製程可被稱為反應性磁控濺鍍。例如，在平面磁控管中，陰極130可包括配置於封閉迴路中且相對於靶材131安裝在固定位置中之永久磁體陣列。因此，磁場使電子在通常稱為「賽道」之封閉迴路中行進，該封閉迴路建立了用於形成靶材131之材料的濺鍍或侵蝕沿著其發生的路徑或區。在磁控管陰極130中，磁場限制輝光放電電漿且增大電子在電場之影響下移動的路徑長度，此使得氣體原子-電子碰撞機率增大，藉此使得濺鍍速率比在不使用磁場限制之情況下將獲得的濺鍍速率高得多。此外，可在低得多的氣體壓力下完成濺鍍製程，此使得能夠降低真空腔室110中之溫度，此係由於壓力及溫度在體積保持恆定之封閉系統中成正比。
例如，在一些實施中，當真空腔室110中之溫度在自145攝氏度至165攝氏度、自150攝氏度至160攝氏度等等之範圍內時，可執行反應性磁控濺鍍製程。以此方式，可產生電路之多個平面層，此係因為真空腔室110中之溫度低於諸如離子植入、摻雜分佈、薄膜等等之技術可由於熱膨脹係數或其他溫度敏感性而受損之位準。例如，可大體上根據熱製程預算來限制光子積體電路（例如，矽光子學中）之製造以實現必要結構，而不會將層、堆疊、摻雜分佈等等曝露於會造成損害之溫度。在一些情況下，諸如在經由PECVD沉積單晶矽或Si:H時，可在製程整合中執行之製造步驟可受到限制，此係因為可能需要在高溫下或使用將對已產生之層及裝置造成損害之化學物質來執行製造步驟。因此，在濺鍍被用作沉積製程且Si:H被用作半導體材料時，可使用具有高效能光學性質之材料在低溫下進行製造步驟，此可使得電路之第二平面層能夠在電路之第一平面層的頂部上產生。例如，如本文中在別處更詳細地描述，可在晶圓上產生具有實質上均勻厚度之Si:H層，且接著可在具有相同平面設計之均勻Si:H層的頂部上產生第二光子電路，此情況可係有可能的，因為沉積係在低溫下執行。相比之下，若待在高溫（例如，對於經由PECVD沉積之Si:H為400攝氏度）下執行相同沉積製程，則較高溫度會破壞底層，此將可能的製造步驟限為至多電路之一個平面層。
如上文所指示，圖1僅提供為一或多個實例。其他實例可不同於關於圖1所描述之實例。
圖2A至圖2D為由諸如濺鍍Si:H、濺鍍a-Si:H等等之氫化半導體材料形成的層之光學特性的一或多個實例200之標繪圖。如本文中所描述，在執行濺鍍製程時，氫化半導體材料之光學特性可取決於真空腔室中之氫氣含量（且因此，取決於真空腔室中之氫氣流動速率）。然而，將瞭解，氫化半導體材料之光學特性可受其他參數影響，諸如惰性氣體之流動速率、PAS功率位準、陰極功率位準、沉積速率、溫度、壓力等等。
如圖2A中且藉由圖表210所示，當在存在氫氣之情況下經由濺鍍沉積半導體材料層時，半導體材料層可在自大約800 nm至大約1100 nm之波長範圍內具有顯著較高之透射率位準。例如，附圖標記212展示在存在氫氣之情況下以139標準立方公分/分鐘（sccm）之流動速率沉積至1500 nm厚度之濺鍍矽層的透射光譜，且附圖標記214展示在不存在氫氣之情況下沉積至1500 nm厚度之濺鍍矽層的透射光譜。如所示，相對於在不存在氫氣之情況下沉積之濺鍍矽層，在存在氫氣之情況下沉積之濺鍍矽層（例如，濺鍍Si:H、a-Si:H等等）在自大約800 nm至大約1100 nm之波長範圍內具有顯著較高之透射率位準。因此，使用氫化半導體材料可大體上使半導體材料之原生帶隙移位至較低波長。例如，如圖2A中所示，標準（未氫化）矽在包括自大約800 nm至大約1100 nm之波長範圍的9xx波長範圍中不具透射性（或幾乎不具透射性），而氫化矽之帶隙可經移位降至約780 nm至800 nm，從而提供在9xx範圍內之全透射能力。
如圖2B中且藉由圖表220所示，可使用退火製程以降低氫化矽層之吸收-邊緣波長。例如，在圖2B中，附圖標記222展示在退火步驟之前相對於氫氣流動速率在50%之透射率位準下的Si:H層之吸收-邊緣波長，且附圖標記224展示在退火步驟之後的Si:H層之吸收-邊緣波長。對於經沉積Si:H層，吸收-邊緣波長隨著氫氣流動速率增大而降低，且大體上隨著氫氣流動速率大約對數性地變化。吸收-邊緣波長藉由退火步驟進一步降低，該退火步驟可在約300攝氏度之溫度下進行約60分鐘。典型地，在執行可選的塗佈後退火步驟時，可在至多350攝氏度之溫度下歷時至多120分鐘對Si:H層進行退火，或在250攝氏度至350攝氏度之溫度下歷時30至90分鐘對Si:H層進行退火。在一些實施中，可執行多於一個退火步驟。
因此，如圖2B中所示，可藉由調整氫氣流動速率及/或藉由退火來調諧濺鍍Si:H材料之吸收-邊緣波長。同樣，可藉由調整氫氣流動速率及/或藉由退火來調諧濺鍍Si:H材料之折射率及吸收係數。典型地，可以大於80 sccm之氫氣流動速率或以約80 sccm之氫氣流動速率來沉積濺鍍Si:H層。然而，應注意，與流動速率相關聯之氫氣含量可大體上取決於真空系統之泵送速度。因此，儘管單晶體（單晶）矽大體上用於在1550 nm之操作波長下的矽光子學應用中，但濺鍍Si:H材料在包括9xx波長範圍之較短波長下具有低損耗及低吸收。以此方式，濺鍍Si:H材料可與易於獲得且較便宜之光源（例如，在940 nm下）整合，該等光源不可能與單晶矽或經由PECVD在高溫下沉積之Si:H整合，此係由於單晶矽及經由PECVD沉積之Si:H在較短波長（例如，低於1550 nm）下具有高吸收。
如圖2C中且藉由圖表230所示，濺鍍Si:H層可具有根據氫氣流動速率變化之折射率。例如，圖表230展示經由濺鍍製程沉積之Si:H層在800 nm至1120 nm之波長下相對於氫氣流動速率的折射率標繪圖。如所示，折射率大體上隨著氫氣流動速率增大而以大約線性方式降低。特定而言，在80 sccm之氫氣流動速率下產生的濺鍍Si:H層之折射率在800 nm至1120 nm之波長範圍內大於3.55、在800 nm至880 nm之波長範圍內大於3.65，且在800 nm之波長下大於3.7、大於3.75且約為3.8。以此方式，可使氫氣流動速率發生變化以控制或以其他方式調諧濺鍍Si:H層之折射率。
如圖2D中且藉由圖表240所示，濺鍍Si:H層可具有根據氫氣流動速率變化之消光係數。例如，圖表240展示濺鍍Si:H層在800 nm、840 nm及880 nm之波長下相對於氫氣流動速率的消光係數標繪圖（吸收係數在920 nm至1120 nm之波長下小於0.0001，此在圖2D中未加以展示）。消光係數（例如，吸收係數）大體上隨著氫氣流動速率增大而降低，且消光係數大體上隨著氫氣流動速率大約以指數方式變化。特定而言，在80 sccm之氫氣流動速率下產生的濺鍍Si:H層之消光係數在800 nm至1120 nm之波長範圍內小於0.0004。
因此，濺鍍Si:H層可良好地適於較低波長範圍下的應用，此係單晶矽或經由PECVD沉積之Si:H所不能證明的。例如，在光子積體電路（PIC）中，一般設計目標為將某一數目個光子輸入至PIC中且使透過某一變換輸出的光子最大化。在光學濾光片之情況下，設計目標可為將一個特定波長下的大量光傳遞至偵測器且拒絕另一波長下的光。結果，相對於製造有單晶矽或經由PECVD沉積之Si:H的PIC，製造有一或多個濺鍍Si:H層之PIC可具有高透射率、低吸收、高折射率及/或其他光學性質，以實現帶通在9xx波長範圍中之低角度移位。例如，相對於濺鍍Si:H，製造有單晶矽或經由PECVD沉積之Si:H的PIC可具有較高吸收係數，此意謂較少光子可自製造有單晶矽或經由PECVD沉積之Si:H的PIC輸出，此係因為吸收較高。相比之下，因為濺鍍Si:H具有較高透射率、較低吸收等等，所以製造有一或多個濺鍍Si:H層之PIC可輸出輸入至PIC之較高比例的光子，從而產生較高品質輸出信號。
如上文所指示，圖2A至圖2D僅提供為一或多個實例。其他實例可不同於關於圖2A至圖2D所描述之實例。
圖3A至圖3D為本文中所描述之一或多個實例實施300的圖式。特定而言，圖3A至圖3D說明一或多個PIC之實例堆疊，PIC包括由氫化半導體材料形成且使用濺鍍沉積系統沉積之一或多個層。
如圖3A中所示，一個實例PIC可包括基板310，其中氫化半導體材料層320沉積於基板310上。在一些實施中，基板310可為玻璃基板、矽石基板等等，且層320可包括氫化矽（Si:H）層、非晶形Si:H（a-Si:H）層等等，該層係經由濺鍍製程沉積於基板310上，直至層320之厚度滿足臨限值（例如，直至層320具有所要厚度）為止。例如，在一些實施中，濺鍍製程可為反應性磁控濺鍍製程，如本文中在別處進一步詳細描述。此外，在一些實施中，可在合適溫度位準下執行濺鍍製程以免損害基板310及/或濺鍍半導體材料層320，該溫度位準諸如自145攝氏度至165攝氏度、自150攝氏度至160攝氏度等等之溫度範圍，此可使得平面電路之額外層能夠形成於層320上。如本文中所描述，圖3A中所示之結構可為可經歷進一步製造步驟以製造諸如矽光子學裝置之PIC的基板晶圓。
例如，如圖3B中且藉由附圖標記325所示，可執行蝕刻製程以將結構蝕刻至濺鍍半導體材料層320中。例如，在一些實施中，蝕刻製程可為反應性離子蝕刻製程或另一合適的蝕刻製程。在一些實施中，將結構蝕刻至濺鍍半導體材料層320中可產生對應於具有空氣包層之基底波導結構的PIC。另外或替代地，如圖3C中所示，由諸如二氧化矽（SiO2 ）之介電材料形成之額外層330可沉積於濺鍍半導體材料層320上（例如，蝕刻後），以產生用於波導結構之額外限制層。另外或替代地，如圖3D中所示，濺鍍半導體材料層320（320-1至320-N）可與由不同材料形成之層330（330-1至330-N）交替沉積以形成光學濾光片結構，該不同材料具有不同於濺鍍半導體材料之折射率。
在一些實施中，如本文中所描述，使用濺鍍製程以製造具有由諸如Si:H、a-Si:H等等之氫化半導體材料形成之一或多個層的PIC可將吸收頻帶邊緣移位至低位準，該低位準足以實現在短波長，諸如在9xx奈米波長範圍中之波長下操作。實現此操作之一個因素為在濺鍍期間氫氣與半導體材料（例如，矽）如何組合之機制，此可產生比經由PECVD沉積氫化半導體材料可實現之材料更純的材料（例如，濺鍍膜具有較少污染物及/或缺陷）。此外，濺鍍製程可產生提供有效地轉化為較佳光學性質之較佳微觀結構的較緻密膜。此外，濺鍍實現對沉積速率之實質性控制，由於氫化半導體材料之性質（例如，如上文關於圖2A至圖2D所描述）以及實現層控制之均勻性及濺鍍半導體材料之均質性的濺鍍製程，此可實現在9xx波長範圍中進行操作。例如，用於典型半導體鑄造廠上下文中之PECVD提供的層控制精度在自+/- 5%至+/- 10%之範圍內，而濺鍍實現之精度為+/- 1%，此為較佳數量級，其可實現高端光學應用。此外，濺鍍製程可實現對調諧氫化半導體材料之光學性質的實質性控制（例如，藉由改變氫氣流動速率、濺鍍氣體流動速率、PAS功率位準、陰極功率位準、沉積速率、溫度、壓力等等），此可產生用於矽光子學之高良率平面電路。
如上文所指示，圖3A至圖3D僅提供為一或多個實例。其他實例可不同於關於圖3A至圖3D所描述之實例。
圖4為用於製造具有濺鍍半導體材料之光子積體電路（PIC）之實例製程400的流程圖。在一些實施中，圖4之一或多個製程區塊可由濺鍍沉積系統（例如，濺鍍沉積系統100）執行。在一些實施中，圖4之一或多個製程區塊可由分離於或包括濺鍍沉積系統100之另一裝置或一組裝置執行，諸如蝕刻機械設備等等。
如圖4中所示，製程400可包括將氫氣及濺鍍氣體注入至濺鍍系統之腔室中（區塊410）。例如，濺鍍沉積系統（例如，使用電漿活化源（PAS）160、PAS電力供應器170等等）可將氫氣及濺鍍氣體注入至濺鍍系統之腔室110中，如上文所描述。
如圖4中進一步所示，製程400可包括基於將氫氣及濺鍍氣體注入至腔室中，將氫化半導體材料之至少一個層濺鍍至安置於濺鍍系統之腔室中的基板上，直至至少一個層具有滿足臨限值之厚度為止（區塊420）。例如，濺鍍沉積系統（例如，使用陰極130、陰極電力供應器140、陽極150、PAS 160、PAS電力供應器170等等）可基於將氫氣及濺鍍氣體注入至腔室110中，將氫化半導體材料之至少一個層濺鍍至安置於濺鍍系統之腔室110中之基板120上，直至至少一個層具有滿足臨限值之厚度為止，如上文所描述。
製程400可包括額外實施，諸如任何單個實施或下文描述及/或結合本文中在別處描述之一或多個其他製程之實施的任一組合。
在第一實施中，氫化半導體材料之至少一個層包括非晶形氫化矽（a-Si:H）材料。
在單個第二實施中，或在第二實施以及第一實施中，在濺鍍系統之腔室中之溫度在自145攝氏度至165攝氏度之範圍內時，將氫化半導體材料之至少一個層濺鍍至基板上。
在單個第三實施中，或在第三實施以及第一及第二實施中之一或多者中，使用反應性磁控濺鍍將氫化半導體材料之至少一個層濺鍍至基板上。
在單個第四實施中，或在第四實施以及第一至第三實施中之一或多者中，製程400包括使用反應性離子蝕刻來蝕刻氫化半導體材料之至少一個層之表面，以形成波導結構。
在單個第五實施中，或在第五實施以及第一至第四實施中之一或多者中，製程400包括在氫化半導體材料之至少一個層之經蝕刻表面上沉積額外材料層，以形成用於波導結構之限制層。
在單個第六實施中，或在第六實施以及第一至第五實施中之一或多者中，氫化半導體材料之至少一個濺鍍層具有第一折射率，且製程400進一步包括在氫化半導體材料之至少一個濺鍍層上沉積具有小於第一折射率之第二折射率的額外材料層，以形成光學濾光片結構。
在單個第七實施中，或在第七實施以及第一至第六實施中之一或多者中，氫化半導體材料之至少一個濺鍍層具有在800奈米至1100奈米範圍內之波長下滿足臨限值的一或多個光學性質。
在單個第八實施中，或在第八實施以及第一至第七實施中之一或多者中，氫化半導體材料之至少一個濺鍍層之一或多個光學性質在大於1100奈米之波長下滿足臨限值。
在單個第九實施中，或在第九實施以及第一至第八實施中之一或多者中，一或多個光學性質包括透射率、吸收或折射率中之至少一者。
儘管圖4展示製程400之實例區塊，但在一些實施中，製程400相比於圖4中所描繪之彼等區塊可包括額外區塊、較少區塊、不同區塊或以不同方式配置的區塊。另外或替代地，可並行地執行製程400之區塊中之兩者或更多者。
圖5為用於製造具有濺鍍半導體材料之PIC的實例製程500之流程圖。在一些實施中，圖5之一或多個製程區塊可由濺鍍沉積系統（例如，濺鍍沉積系統100）執行。在一些實施中，圖4之一或多個製程區塊可由分離於或包括濺鍍沉積系統100之另一裝置或一組裝置執行，諸如蝕刻機械設備等等。
如圖5中所示，製程500可包括在濺鍍系統之腔室中之溫度在自145攝氏度至165攝氏度之範圍內時，將氫氣及濺鍍氣體注入至腔室中（區塊510）。例如，濺鍍沉積系統（例如，使用PAS 160、PAS電力供應器170等等）可在濺鍍系統之腔室中之溫度係在自145攝氏度至165攝氏度之範圍內時，將氫氣及濺鍍氣體注入至腔室中，如上文所描述。
如圖5中進一步所示，製程500可包括基於將氫氣及濺鍍氣體注入至腔室中，將氫化矽（Si:H）之一層濺鍍至安置於腔室中之基板上，其中Si:H之濺鍍層具有在9xx奈米波長範圍中滿足臨限值的一或多個光學性質（區塊520）。例如，濺鍍沉積系統（例如，使用陰極130、陰極電力供應器140、陽極150、PAS 160、PAS電力供應器170等等）可基於將氫氣及濺鍍氣體注入至腔室中而將Si:H之一層濺鍍至安置於腔室中之基板上，如上文所描述。在一些實施中，Si:H之濺鍍層具有在9xx奈米波長範圍中滿足臨限值的一或多個光學性質。
製程500可包括額外實施，諸如任何單個實施或下文描述及/或結合本文中在別處描述之一或多個其他製程之實施的任一組合。
在第一實施中，9xx奈米波長範圍包括在自800奈米至1100奈米之範圍內的波長。
在單個第二實施中，或在第二實施以及第一實施中，將Si:H之層濺鍍至基板上，直至Si:H之濺鍍層的厚度滿足臨限值為止。
在單個第三實施中，或在第三實施以及第一及第二實施中之一或多者中，Si:H之濺鍍層的一或多個光學性質在1550奈米波長範圍中滿足臨限值。
在單個第四實施中，或在第四實施以及第一至第三實施中之一或多者中，使用反應性磁控濺鍍將Si:H之層濺鍍至基板上。
在單個第五實施中，或在第五實施以及第一至第四實施中之一或多者中，相對於單晶矽，Si:H之濺鍍層在9xx奈米波長範圍中具有較高透射率、較低吸收或較高折射率中之一或多者。
在單個第六實施中，或在第六實施以及第一至第五實施中之一或多者中，相對於藉由電漿增強型化學氣相沉積而沉積之Si:H，Si:H之濺鍍層在9xx奈米波長範圍中具有較高透射率、較低吸收或較高折射率中之一或多者。
儘管圖5展示製程500之實例區塊，但在一些實施中，製程500相比於圖5中所描繪之彼等區塊可包括額外區塊、較少區塊、不同區塊或以不同方式配置的區塊。另外或替代地，可並行地執行製程500之區塊中之兩者或更多者。
圖6為用於製造具有濺鍍半導體材料之PIC的實例製程600之流程圖。在一些實施中，圖6之一或多個製程區塊可由濺鍍沉積系統（例如，濺鍍沉積系統100）執行。在一些實施中，圖4之一或多個製程區塊可由分離於或包括濺鍍沉積系統100之另一裝置或一組裝置執行，諸如蝕刻機械設備等等。
如圖6中所示，製程600可包括將氫氣及濺鍍氣體注入至包括基板及由半導體材料形成之至少一個靶材的腔室中，其中將氫氣及濺鍍氣體注入至腔室中使得使用反應性磁控濺鍍將半導體材料之氫化層濺鍍至基板上，直至半導體材料之氫化層具有滿足臨限值之厚度為止（區塊610）。例如，濺鍍沉積系統（例如，使用陰極130、陰極電力供應器140、陽極150、PAS 160、PAS電力供應器170等等）可將氫氣及濺鍍氣體注入至包括基板及由半導體材料形成之至少一個靶材的腔室中，如上文所描述。在一些實施中，將氫氣及濺鍍氣體注入至腔室中使得使用反應性磁控濺鍍將半導體材料之氫化層濺鍍至基板上，直至半導體材料之氫化層具有滿足臨限值之厚度為止。
如圖6中進一步所示，製程600可包括使用反應性離子蝕刻來圖案化半導體材料之氫化層的表面，以形成平面波導結構（區塊620）。例如，蝕刻機械設備可使用反應性離子蝕刻來圖案化半導體材料之氫化層的表面，以形成平面波導結構，如上文所描述。
製程600可包括額外實施，諸如任何單個實施或下文描述及/或結合本文中在別處描述之一或多個其他製程之實施的任一組合。
在第一實施中，平面波導結構具有空氣包層。
在單個第二實施中，或在第二實施以及第一實施中，製程600包括在半導體材料之氫化層的經蝕刻表面上沉積額外層，以形成平面波導結構之限制層。
儘管圖6展示製程600之實例區塊，但在一些實施中，製程600相比於圖6中所描繪之彼等區塊可包括額外區塊、較少區塊、不同區塊或以不同方式配置的區塊。另外或替代地，可並行地執行製程600之區塊中之兩者或更多者。
前述揭示內容提供說明及描述，但不意欲為詳盡的或將實施限於所揭示之精確形式。依據上文揭示內容，修改及變化係可能的，或修改及變化可自實施之實踐獲取。
如本文中所使用，取決於上下文，滿足臨限值可指如下值：大於臨限值、多於臨限值、高於臨限值、大於或等於臨限值、小於臨限值、少於臨限值、低於臨限值、小於或等於臨限值、等於臨限值等等。
即使在申請專利範圍中敍述及/或在本說明書中揭示特徵之特定組合，此等組合仍不意欲限制各種實施之揭示內容。實際上，許多此等特徵可以在申請專利範圍中未特定地敍述及/或本說明書中未揭示之方式組合。儘管下文列出之每一附屬請求項可直接取決於僅一個請求項，但各種實施之揭示內容包括每一附屬請求項以及請求項集合中之每一其他請求項。
本文中所使用之元件、動作或指令不應解釋為至關重要或必不可少的，除非如此明確地描述。又，如本文中所使用，冠詞「一（a/an）」意欲包括一或多個項目，且可與「一或多個」互換地使用。此外，如本文中所使用，冠詞「該」意欲包括結合冠詞「該」提及之一或多個項目，且可與「一或多個」互換地使用。此外，如本文中所使用，術語「集合」意欲包括一或多個項目（例如，相關項目、不相關項目、相關項目與不相關項目之組合等），且可與「一或多個」互換地使用。在僅預期一個項目之情況下，使用片語「僅一個」或類似語言。又，如本文中所使用，術語「具有（has/have/having）」等意欲為開放式術語。此外，除非另外明確地陳述，否則片語「基於」係欲意謂「至少部分地基於」。又，如本文所使用，除非另外明確地陳述（例如，在結合「任一」或「僅……中之一者」使用時），否則術語「或」在成系列使用時意欲為包括性的，且可與「及/或」互換地使用。
100:濺鍍沉積系統 110:真空腔室 120:基板 130:陰極 131:靶材 140:陰極電力供應器 150:陽極 160:電漿活化源（PAS） 170:PAS電力供應器 200:實例 210:圖表 212:透射光譜 214:透射光譜 220:圖表 222:吸收-邊緣波長 224:吸收-邊緣波長 230:圖表 240:圖表 300:實例實施 310:基板 320:氫化半導體材料層 320-1:層 320-2:層 320-3:層 320-(N+1):層 325:蝕刻製程 330:額外層 330-1:層 330-2:層 330-3:層 330-N:層 400:製程 410:區塊 420:區塊 500:製程 510:區塊 520:區塊 600:製程 610:區塊 620:區塊
[圖1]為用於製造本文中所描述之一或多個實例實施的實例濺鍍沉積系統之圖式。 [圖2A至圖2D]為由氫化半導體材料形成之層的光學特性之一或多個實例的標繪圖。 [圖3A至圖3D]為本文中所描述之一或多個實例實施的圖式。 [圖4至圖6]為用於製造具有由濺鍍半導體材料形成之一或多個層的光子積體電路之實例製程的流程圖。
400:製程
410:區塊
420:區塊

Claims (20)

  1. 一種用於製造光子積體電路之方法，其包含： 將氫氣及濺鍍氣體注入至一濺鍍系統之腔室中；及 基於將該氫氣及該濺鍍氣體注入至該腔室中，將氫化半導體材料之至少一個層濺鍍至安置於該濺鍍系統之該腔室中的基板上，直至該至少一個層具有滿足臨限值之厚度為止。
  2. 如請求項1之方法，其中該氫化半導體材料之該至少一個層包括非晶形氫化矽（a-Si:H）材料。
  3. 如請求項1之方法，其中在該濺鍍系統之該腔室中的溫度在自145攝氏度至165攝氏度之範圍內時，將該氫化半導體材料之該至少一個層濺鍍至該基板上。
  4. 如請求項1之方法，其中使用反應性磁控濺鍍將該氫化半導體材料之該至少一個層濺鍍至該基板上。
  5. 如請求項1之方法，其進一步包含： 使用反應性離子蝕刻來蝕刻該氫化半導體材料之該至少一個層的表面，以形成波導結構。
  6. 如請求項5之方法，其進一步包含： 在該氫化半導體材料之該至少一個層的經蝕刻表面上沉積額外材料層，以形成用於該波導結構之限制層。
  7. 如請求項1之方法，其中： 該氫化半導體材料之該至少一個濺鍍層具有第一折射率，且 該方法進一步包含： 在該氫化半導體材料之該至少一個濺鍍層上沉積具有小於該第一折射率之第二折射率的材料之額外層，以形成光學濾光片結構。
  8. 如請求項1之方法，其中該氫化半導體材料之該至少一個濺鍍層具有在自800奈米至1100奈米之範圍內的波長下滿足臨限值的一或多個光學性質。
  9. 如請求項8之方法，其中該氫化半導體材料之該至少一個濺鍍層的該一或多個光學性質在大於1100奈米之波長下滿足該臨限值。
  10. 如請求項8之方法，其中該一或多個光學性質包括透射率、吸收或折射率中之至少一者。
  11. 一種用於製造光子積體電路之方法，其包含： 在濺鍍系統之腔室中之溫度在自145攝氏度至165攝氏度之範圍內時，將氫氣及濺鍍氣體注入至該腔室中；及 基於將該氫氣及該濺鍍氣體注入至該腔室中，將氫化矽（Si:H）之層濺鍍至安置於該腔室中之基板上， 其中該Si:H之濺鍍層具有在9xx奈米波長範圍中滿足臨限值的一或多個光學性質。
  12. 如請求項11之方法，其中該9xx奈米波長範圍包括在自800奈米至1100奈米之範圍內的波長。
  13. 如請求項11之方法，其中將該Si:H之該層濺鍍至該基板上，直至該Si:H之該濺鍍層之厚度滿足臨限值為止。
  14. 如請求項11之方法，其中該Si:H之該濺鍍層之該一或多個光學性質在1550奈米波長範圍中滿足該臨限值。
  15. 如請求項11之方法，其中使用反應性磁控濺鍍將該Si:H之該層濺鍍至該基板上。
  16. 如請求項11之方法，其中相對於單晶矽，該Si:H之該濺鍍層在該9xx奈米波長範圍中具有較高透射率、較低吸收或較高折射率中之一或多者。
  17. 如請求項11之方法，其中相對於藉由電漿增強型化學氣相沉積而沉積之Si:H，該Si:H之該濺鍍層在該9xx奈米波長範圍中具有較高透射率、較低吸收或較高折射率中之一或多者。
  18. 一種用於製造光子積體電路之方法，其包含： 由濺鍍系統將氫氣及濺鍍氣體注入至包括基板及由半導體材料形成之至少一個靶材的腔室中， 其中將該氫氣及該濺鍍氣體注入至該腔室中使得使用反應性磁控濺鍍將該半導體材料之氫化層濺鍍至該基板上，直至該半導體材料之該氫化層具有滿足臨限值之厚度為止；及 使用反應性離子蝕刻來圖案化該半導體材料之該氫化層的表面，以形成平面波導結構。
  19. 如請求項18之方法，其中該平面波導結構具有空氣包層。
  20. 如請求項18之方法，其進一步包含： 在該半導體材料之該氫化層之經蝕刻表面上沉積額外層，以形成用於該平面波導結構之限制層。
TW110103038A 2020-01-30 2021-01-27 具有濺鍍半導體材料的光子積體電路 TW202146676A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/777,318 US20210238733A1 (en) 2020-01-30 2020-01-30 Photonic integrated circuit with sputtered semiconductor material
US16/777,318 2020-01-30

Publications (1)

Publication Number Publication Date
TW202146676A true TW202146676A (zh) 2021-12-16

Family

ID=74346963

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110103038A TW202146676A (zh) 2020-01-30 2021-01-27 具有濺鍍半導體材料的光子積體電路

Country Status (4)

Country Link
US (1) US20210238733A1 (zh)
EP (1) EP3859413A1 (zh)
CN (1) CN113267846A (zh)
TW (1) TW202146676A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11733468B2 (en) 2021-12-08 2023-08-22 Viavi Solutions Inc. Photonic structure using optical heater
WO2023122125A1 (en) * 2021-12-21 2023-06-29 ColdQuanta, Inc. Method and system for providing multiple seals for a compact vacuum cell

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437761A (en) * 1981-03-27 1984-03-20 Sperry Corporation Refractive index temperature sensor
JPH0718964B2 (ja) * 1987-06-29 1995-03-06 日本電信電話株式会社 集積光デバイスおよびその製造方法
US6618409B1 (en) * 2000-05-03 2003-09-09 Corning Incorporated Passivation of semiconductor laser facets
US6506289B2 (en) * 2000-08-07 2003-01-14 Symmorphix, Inc. Planar optical devices and methods for their manufacture
US6798553B1 (en) * 2001-03-15 2004-09-28 Bookham Technology Plc Optical filter elements and methods of making and using same
US10168459B2 (en) * 2016-11-30 2019-01-01 Viavi Solutions Inc. Silicon-germanium based optical filter
US10557753B2 (en) * 2018-03-28 2020-02-11 Stmicroelectronics S.R.L. Spectrometer apparatus

Also Published As

Publication number Publication date
US20210238733A1 (en) 2021-08-05
CN113267846A (zh) 2021-08-17
EP3859413A1 (en) 2021-08-04

Similar Documents

Publication Publication Date Title
US6533907B2 (en) Method of producing amorphous silicon for hard mask and waveguide applications
TW202146676A (zh) 具有濺鍍半導體材料的光子積體電路
EP0442779A1 (fr) Guide d'onde optique intégré et procédé de réalisation
CN115685598B (zh) 具有包芯电光材料层的波导结构、制备方法及应用
JP6946936B2 (ja) 光導波路およびその製造方法
JP2005084290A (ja) 光制御素子の製造方法
JPH05273425A (ja) 赤外線用光路の作製方法
Li et al. Low-temperature and hydrogen-free silicon dioxide cladding for next-generation integrated photonics
JP7537524B2 (ja) 光導波路およびその製造方法
EP1346242A1 (fr) Dispositif a guide d'ondes optiques optiquement actif comportant un canal sur un substrat optique
JP4681644B2 (ja) 光導波路の作製方法
US20220231473A1 (en) Manufacturing Method of a Channel Type Planar Waveguide Amplifier and a Channel Type Planar Waveguide Amplifier Thereof
WO2022180730A1 (ja) 光導波路
Rabiei et al. High-QLithium Niobate Microring-Resonators on Silicon
CN106935481B (zh) 半导体器件的形成方法
WO2022003765A1 (ja) 光導波路およびその作製方法
JPS59218406A (ja) 光導波路およびその製造方法
Lipka et al. High q-factor hydrogenated amorphous silicon microdisk resonators
Hashida et al. GaN microring waveguide bonded to Si substrate by polymer
JP2016045440A (ja) 光導波路の作製方法
Zheng Nonlinear Integrated 4H-SiC-on-Insulator Platform
Aguirre-Fontenla et al. TiO2 channel waveguides with 0.5 dB/cm propagation losses:(Student paper)
KR100418908B1 (ko) 광도파로용 실리카막 제조방법
Charrier et al. Sulphide Ga {sub x} Ge {sub 25-x} Sb {sub 10} S {sub 65 (x= 0, 5)} sputtered films: Fabrication and optical characterizations of planar and rib optical waveguides
CN115542459A (zh) 硅基钽酸锂混合波导及其制备方法