TW202121888A - 具有比較器之行放大器重設電路 - Google Patents

具有比較器之行放大器重設電路 Download PDF

Info

Publication number
TW202121888A
TW202121888A TW109123622A TW109123622A TW202121888A TW 202121888 A TW202121888 A TW 202121888A TW 109123622 A TW109123622 A TW 109123622A TW 109123622 A TW109123622 A TW 109123622A TW 202121888 A TW202121888 A TW 202121888A
Authority
TW
Taiwan
Prior art keywords
amplifier
comparator
coupled
input
auto
Prior art date
Application number
TW109123622A
Other languages
English (en)
Other versions
TWI743886B (zh
Inventor
海老原弘知
楊征
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202121888A publication Critical patent/TW202121888A/zh
Application granted granted Critical
Publication of TWI743886B publication Critical patent/TWI743886B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一種用於在一影像感測器中使用之具有一比較器之行放大器包括一放大器，該放大器被耦接以自該影像感測器之一像素單元接收表示一影像電荷之一輸入信號。一放大器自動歸零開關耦接在該放大器之一輸入與該放大器之一輸出之間。一回饋電容器耦接至該放大器之一輸入。一放大器輸出開關耦接在該放大器之該輸出與該回饋電容器之間。一比較器包括耦接至該放大器輸出開關之一第一輸入。一比較器自動歸零開關耦接在該比較器之該第一輸入與該比較器之一輸出之間。

Description

具有比較器之行放大器重設電路
本發明總體上係關於影像感測器，並且特定地但非排他地係關於用於與影像感測器中之類比至數位轉換電路系統一起使用之行放大器電路。
影像感測器已經變得普遍存在。其廣泛應用於數位靜態相機、蜂巢式電話、監視攝影機以及醫療、汽車及其他應用中。用於製造影像感測器之技術持續高速發展。例如，對更高解析度及更低功耗之需求促進了進一步小型化及整合此等裝置。
感測器通常在像素陣列上接收光，該像素陣列在像素中產生電荷。像素陣列通常被配置成複數個列及複數個行。光之強度可能影響在每一像素中產生之電荷量，其中強度愈更，產生之電荷量愈高。通常藉由行位元線自像素陣列中讀出電荷資訊。類比至數位轉換器(ADC)通常用於CMOS影像感測器(CIS)中以將藉由行放大器接收到之像素之電荷資訊轉換為影像感測器對電荷之數位表示。一些ADC包括比較器，該比較器將影像電荷信號與參考電壓信號進行比較以產生電荷之數位表示。參考電壓信號通常可係由斜坡產生器提供之斜坡信號，並且比較器提供可與計數器一起使用以由像素產生對影像電荷之數位表示之輸出。
本文描述有關於具有比較器之行放大器之實例。在以下描述中，闡述許多特定細節以提供對實例之徹底理解。然而，熟習相關技術者將認識到，本文所描述之技術可在沒有特定細節中之一或多個特定細節的情況下實踐，或可使用其他方法、組件、材料等實踐。在其他情況下，未詳細展示或描述眾所周知的結構、材料或操作以免模糊某些態樣。
貫穿本說明書，對「一個實例」或「一個實施例」之引用意謂結合實例描述之特定特徵、結構或特性包括在本發明之至少一個實例中。因此，貫穿本說明書在各個地方出現之片語「在一個實例中」或「在一個實施例中」未必都係指同一實例。此外，在一或多個實例中，可以任何合適方式組合特定特徵、結構或特性。
貫穿本說明書，使用了此項技術之若干個術語。此等術語將在其所來自之技術中呈現其普通含義，除非本文中特定定義或此等術語使用之上下文另外清楚地表明。應注意，貫穿本文件，元件名稱及符號可互換使用(例如，Si與矽)；然而，兩者都具有相同的含義。
圖 1 繪示根據本發明之實施例的成像系統100之一個實例。在一個實例中，成像系統100係互補金屬氧化物半導體(CMOS)影像感測器(CIS)，並且包括像素陣列102、行放大器電路系統104及類比至數位轉換器(ADC)電路系統106。在一個實例中，ADC電路系統106包括耦接至行放大器104之比較器110。比較器110被耦接以自斜坡產生器114接收斜坡信號116。在實例中，比較器110之輸出耦接至計數器112。在一個實例中，像素陣列102係光電二極體或影像感測器像素之二維(2D)陣列。在一個實例中，光電二極體被配置成複數個列及複數個行以獲取人員、地點、物件等之影像資料，該影像資料然後可用於顯現人員、地點、物件等之2D影像。然而，光電二極體不必配置成列及行，並且可採用其他組態。
在一個實例中，在像素陣列102中之每一影像感測器光電二極體/像素已經獲取其影像資料或影像電荷之後，藉由行位元線108及行放大器電路系統104自像素陣列102讀出來自像素之影像電荷資訊。ADC電路系統106之比較器110被耦接以藉由行放大器電路系統104自像素陣列102之像素接收電荷資訊。在所描繪之實例中，ADC電路系統106係用於將來自行放大器104之影像電荷信號之幅度轉換為數位影像資料之單斜率斜坡信號比較類型ADC。在斜坡類型ADC電路系統106中，當來自斜坡產生器114之斜坡信號116開始時計數器112開始計數，該斜坡信號與來自行放大器104之影像電荷信號進行比較。在斜坡信號116與影像電荷信號相等時，將計數器112之值鎖存為來自行放大器104之類比影像電荷信號之數位表示。
在一個實例中，成像系統100可包括在數位相機、蜂巢式電話、膝上型電腦等中。另外，成像系統100可耦接至硬體之其他部分，如處理器(通用或其他)、記憶體元件、輸出(USB埠、無線傳輸器、HDMI埠等)、照明/閃光燈、電輸入(鍵盤、觸控顯示器、軌跡墊、滑鼠、麥克風等)及/或顯示器。硬體之其他部分可將指令遞送至成像系統100，自成像系統100提取影像資料，或操縱由成像系統100供應之影像資料。
圖 2 繪示用於在影像感測器中使用之具有比較器210之行放大器204的實例示意圖。如所描繪之實例所示，行放大器204包括放大器222，該放大器被耦接以藉由輸入電容器Cinamp 220接收輸入電壓Vin 218。在實例中，將回饋電容器Cfb 224耦接在放大器222之浮動電壓Vf輸入與來自放大器222之輸出之Vamp 228電壓之間。在實例中，亦將自動歸零開關226耦接在放大器222之浮動電壓Vf輸入與來自放大器222之輸出之Vamp 228電壓之間。在操作中，行放大器204被耦接以回應於關斷或接通自動歸零開關226而被重設。
在所描繪之實例中，比較器210係ADC比較器，該ADC比較器包括具有非反相輸入(「+」)之內部比較器232，該非反相輸入被耦接以接收斜坡信號216。在實例中，內部比較器232之反相輸入(「-」)被耦接以藉由輸入電容器Cin 229自放大器222之輸出接收Vamp 228電壓。所描繪之實例亦繪示耦接至內部比較器232之反相輸入之等效寄生電容Cp 230。如所展示，等效寄生電容Cp 230共同包括Vf上之佈線電容組件及內部比較器之等效輸入電容組件，該佈線電容組件及該等效輸入電容組件耦接在內部比較器232之反相輸入與接地之間。實際上，應瞭解，在Vf與除了接地以外之許多節點(如Vout、Vramp、電力線、比較器之內部節點等)之間存在許多電容組件，但是在所描繪之實例中，為簡單起見，所有電容組件均耦接至接地。在實例中，亦將自動歸零開關234耦接在內部比較器232之反相輸入處之浮動電壓Vf與來自內部比較器232之Vout 236電壓之間。在操作中，內部比較器232被耦接以回應於關斷或接通自動歸零開關234而被重設。
在實例中，應注意，輸入電容器Cin 229之存在使能夠將ADC比較器210重設(自動歸零)。然而，實際上，輸入電容器Cin 229佔據很大的面積。另外，藉由寄生電容Cp耦接至接地之浮動節點Vf使比較器210之輸入參考雜訊加重，此係因為自Vamp 228電壓至位於內部比較器232之反相輸入處之浮動電壓Vf的增益被寄生電容Cp 230減小。例如，增益由以下方程式給出：
Figure 02_image001
(1) 其中A f 係自來自放大器222之輸出之Vamp 228電壓至內部比較器232之反相輸入處之浮動電壓Vf的增益。可觀測到，比較器232之增益根據Cin與Cp之比率而減小。若輸入電容器Cin 229之輸入電容更大，則可以面積及速度為代價而增加增益A f 。實際上，應瞭解，在Vf與一些其他節點(如Vout或比較器之一些內部節點)之間可能存在一些寄生電容組件，但是Vf上之大多數寄生電容器會以與接地電容類似的方式減小增益。
圖 3 繪示根據本發明之教示的用於在影像感測器中使用之具有比較器310之行放大器304的實例示意圖。應瞭解，具有比較器310之行放大器304可包括在圖 1 之影像感測器100中。如所描繪之實例中所展示，行放大器304包括放大器322，該放大器被耦接以藉由放大器輸入電容器Cinamp 320接收輸入電壓Vin 318。在一個實例中，輸入電壓318係來自影像感測器(例如圖 1 之影像感測器100)之像素單元的表示影像電荷之輸入信號。在實例中，放大器自動歸零開關326耦接在放大器322之浮動電壓Vf輸入與來自放大器322之輸出之Vamp 328電壓之間。在所描繪之實例中，將放大器輸出開關338之一端(例如，輸入端)耦接至來自放大器322之輸出之Vamp 328電壓，並且將回饋電容器Cfb 324耦接在放大器輸出開關338之另一端(例如，輸出端)與放大器322之浮動電壓Vf輸入之間。
在圖 3 所示之實例中，比較器310係ADC比較器，該ADC比較器包括具有非反相輸入(「+」)之內部比較器332，該非反相輸入被耦接以接收斜坡信號316。在實例中，內部比較器332之反相輸入(「-」)被耦接以自放大器輸出開關338之輸出端接收Vincmp 340電壓。在實例中，回饋電容器Cfb 324耦接在內部比較器332之反相輸入處之Vincmp 340電壓與放大器322之浮動電壓Vf輸入之間。另外，放大器輸出開關338耦接在來自放大器322之輸出之Vamp 328電壓與內部比較器332之反相輸入處之Vincmp 340電壓之間。因此，當放大器輸出開關338接通或關斷時，放大器322之Vamp 328電壓輸出短接至比較器332之Vincmp 340電壓輸入。在實例中，比較器自動歸零開關334亦耦接在內部比較器332之反相輸入處之Vincmp 340電壓與來自內部比較器332之Vout 336電壓之間。
在操作中，應瞭解，使用比較器310之Vout 336輸出來將行放大器304重設，此使能夠根據本發明之教示去除比較器310之輸入電容。換言之，與圖 2 所描繪的輸入電容器Cin 229之存在使能夠將ADC比較器210重設(自動歸零)之實例(如上所述)相比，圖 3 所示之實例不需要比較器310之輸入電容。
為了說明，圖 4 繪示根據本發明之教示展示在自動歸零序列期間在用於在影像感測器中使用之具有比較器之實例行放大器中發現之信號之實例的實例時序圖442。詳言之，圖 4 之時序圖442展示如何將行放大器及比較器重設。應注意，在圖 4 之時序圖442中所指的行放大器及比較器可係圖 3 之行放大器304及比較器310之實例，並且以下引用之類似命名及編號之元件係耦接的並且功能與以上所描述的類似。
如圖 4 之實例時序圖442所展示，在時間T0，SW-AZ-AMP 426信號及SW-AZ-CMP 434信號接通SW-AZ-AMP 326開關及SW-AZ-CMP 334開關，並且SW-AMPO 438關斷圖 3 中之SW-AMPO開關。因而，放大器322之浮動電壓Vf輸入短接或短路至放大器322之Vamp 328輸出，放大器322之反相輸入處之Vincmp 340電壓短接或短路至比較器332之Vout 336輸出電壓，並且在時間T0與時間T1之間，放大器322之Vamp 328輸出與比較器332之反相輸入處之Vincmp 340電壓解耦。以此方式，將行放大器304及比較器310重設(自動歸零)。
在時間T1，SW-AZ-AMP 426信號關斷SW-AZ-AMP開關326，此將放大器322之浮動電壓Vf輸入與放大器322之Vamp 328輸出解耦。在時間T2，SW-AZ-CMP 434信號關斷SW-AZ-CMP 334開關，此將比較器332之Vincmp 340非反相輸入與比較器332之Vout 336輸出解耦。在時間T3，在具有比較器之行放大器之自動歸零或重設操作完成之後，SW-AMPO 438信號接通SW-AMPO 338開關，使得放大器322之Vamp 328輸出藉由SW-AMPO 338開關短接或短路至比較器332之Vincmp 340反相輸入。
在時間T3接通SW-AMPO 338開關之前，Vincmp 440電壓大約等於Vout0，此係自動歸零重設期間之Vout 336電壓。此時，Vamp 428電壓可能與Vout0相差很大。然而，在時間T3接通SW-AMPO 338開關之後，根據行放大器304之放大器322之該閉環增益，Vamp 428電壓接近Vout0。重設序列之後的Vamp 428電壓由以下方程式給出：
Figure 02_image003
(2) 其中
Figure 02_image005
(3) 此處，-A 係行放大器304之放大器322之開環增益，β 係由以上方程式給出之回饋因子，並且Vamp0係在放大器重設期間之Vamp 428電壓。自動歸零之後的Vincmp 440之目標電壓為Vout0。因此，目標Verror可被表示為：
Figure 02_image007
(4) 實際上，目標Verror 在實際設計中可足夠小。例如，若開環閘極A 為80 dB並且回饋因子β 為-18 dB，則Vamp 428重設位準之誤差將小於Vout 0-Vamp 0之0.1%。在一個實例中，Vout 0-Vamp 0可為大約300 mV，並且誤差可為大約0.3 mV。通常，最低增益處之ADC範圍大於100 mV，並且因此，0.3 mV之誤差足夠小。
圖 5 繪示根據本發明之教示的用於在影像感測器中使用之具有比較器510之行放大器504的另一實例示意圖。例如，應瞭解，具有比較器510之行放大器504可包括在圖 1 之影像感測器100中。應瞭解，圖 5 之行放大器504及比較器510可係先前論述之實例中之圖 3 之行放大器304及比較器310之另一實例，並且以下引用之類似命名及編號之元件係耦接的並且功能與以上所描述的類似。然而，圖 5 展示行放大器504及比較器510之實例電晶體位準的示意圖。如所描繪之實例所展示，行放大器504包括NMOS共源極放大器，該NMOS共源極放大器包括輸入裝置544。在實例中，輸入裝置544係NMOS裝置，並且在另一實例中，應瞭解，輸入裝置544可係PMOS裝置。輸入裝置544被耦接以藉由放大器輸入電容器Cinamp 520接收輸入電壓Vin 518。在一個實例中，輸入電壓518係來自影像感測器(例如圖 1 之影像感測器100)之像素單元的表示影像電荷之輸入信號。輸入裝置544耦接至NMOS串疊裝置546，該NMOS串疊裝置耦接至行放大器504之輸出Vamp 528電壓節點及行放大器電流源556。NMOS串疊裝置546被耦接以利用偏壓信號VBC 542加偏壓。如所描繪之實例所展示，放大器自動歸零開關526耦接在輸入裝置544之浮動電壓Vf輸入與行放大器504之輸出Vamp 528電壓節點之間。在所描繪之實例中，將放大器輸出開關538之一端(例如，輸入端)耦接至行放大器504之輸出Vamp 528電壓節點。將回饋電容器Cfb 524耦接在放大器輸出開關538之另一端(例如，輸出端)與輸入裝置544之浮動電壓Vf輸入之間。
在圖 5 所示之實例中，比較器510包括比較器電流源558，該比較器電流源耦接至第一比較器輸入裝置548及第二比較器輸入裝置550。在所描繪之實例中，第一比較器輸入裝置548及第二比較器輸入裝置550係PMOS輸入電晶體。在另一實例中，應瞭解，輸入裝置548及550可係NMOS輸入電晶體。輸入裝置548具有閘極端子，該閘極端子被耦接以自放大器輸出開關538之輸出端接收輸入Vincmp 540，並且輸入裝置550具有閘極端子，該閘極端子被耦接以接收斜坡信號516。在實例中，當放大器輸出開關538接通或閉合時，行放大器504之Vamp 528電壓短接至第一比較器輸入裝置548之Vincmp 540電壓輸入。包括電晶體552及554之電流鏡分別耦接至輸入裝置548及550。比較器510之Vout 536電壓輸出耦接至輸入裝置548與電晶體552之間的輸出節點。在實例中，比較器自動歸零開關534亦耦接在輸入裝置548之輸入處之Vincmp 540電壓與位於輸入裝置548與電晶體552之間的輸出節點處之Vout 536電壓之間，如所展示。在操作中，在重設或自動歸零操作期間，比較器自動歸零開關534接通或關斷。
在圖 5 所描繪之實例中，應注意，在重設期間，Vincmp 540電壓變得大約等於斜坡信號516電壓。由電晶體失配、比較器510之無限增益等引起之偏移可能會造成很小的差異。因而，在比較器重設操作期間，重設序列之後的Vamp 528電壓及Vincmp 540電壓可由斜坡516電壓控制。根據本發明之教示，可選擇在比較器重設期間之斜坡信號516電壓以使所有裝置在飽和區域中工作。
圖 6A 繪示根據本發明之教示的具有位準移位器660A之行放大器604A的實例示意圖。應瞭解，圖 6A 之行放大器604A與圖 5 所描繪之行放大器504具有類似之處。因此，為簡潔起見，圖6A 之行放大器604A之類似細節將不再詳細描述。另外，應瞭解，行比較器604A可包括在類比至數位轉換器(ADC)，例如圖 1 之ADC 106中或與其一起利用。如所描繪之實例所展示，行放大器604A包括位準移位器660A，該位準移位器耦接在行放大器604A之Vamp 628電壓節點與放大器自動歸零開關626之間，該放大器自動歸零開關亦耦接至輸入裝置644之浮動電壓Vf輸入。在實例中，位準移位器660A包括用作位準移位器之源極隨耦器662。在實例中，源極隨耦器662耦接至如所展示之位準移位器電流源664A。在實例中，源極隨耦器662之閘極輸入耦接至行放大器604A之Vamp 628電壓節點，並且位準移位器660之源極隨耦器662之輸出耦接至放大器自動歸零開關626。
圖 6B 繪示根據本發明之教示的具有位準移位器之行放大器的另一實例示意圖。應瞭解，圖 6B 之行放大器604B與圖 5 所描繪之行放大器504及/或圖 6A 之行放大器604A具有類似之處。因此，為簡潔起見，圖 6B 之行放大器604B之類似細節將不再詳細描述。另外，應瞭解，行比較器604B亦可包括在類比至數位轉換器(ADC)，例如圖 1 之ADC 106中或與其一起使用。如所描繪之實例所展示，行放大器604B包括位準移位器660B，該位準移位器耦接在行放大器604B之Vamp 628電壓節點與放大器自動歸零開關626之間，該放大器自動歸零開關亦耦接至輸入裝置644之浮動電壓Vf輸入。在實例中，位準移位器660B包括用作位準移位器之源極隨耦器662。在實例中，源極隨耦器662耦接至如所展示之位準移位器電流源664B。在實例中，源極隨耦器662之閘極輸入耦接至行放大器604A之Vamp 628電壓節點，並且位準移位器660之源極隨耦器662之輸出耦接至放大器自動歸零開關626。如所展示，位準移位器660B中之位準移位器電流源664B被展示為被實施為耦接至源極隨耦器輸入裝置662之NMOS電流源。換言之，圖 6A 所展示之位準移位器電流源664A被圖 6B 中之NMOS裝置664B代替。NMOS裝置664B之閘極及汲極耦接至源極隨耦器662之輸出。
關於圖 6A 至圖 6B 所繪示之實例，在自動歸零期間，當放大器輸出開關636接通或關斷時，位準移位器電流源664A/664B及輸入裝置644作為電流鏡操作。另外，判定浮動電壓Vf輸入及Vamp 628電壓節點，以使輸入裝置644之汲極電流與來自電流源656之偏壓電流Id匹配。因而，源極隨耦器之偏壓電流Id可由輸入裝置644及位準移位器660B中之NMOS位準移位器電流源664B之W/L比率判定。例如，若位準移位器電流源NMOS 664B之W/L係輸入裝置644之W/L之1/m，則輸入裝置644之偏壓電流Id變為Id/m。
圖 7 繪示根據本發明之教示的用於在影像感測器中使用之具有比較器710之行放大器704的另一實例示意圖。例如，應瞭解，具有比較器710之行放大器704可包括在圖 1 之影像感測器100中。另外，應瞭解，圖 7 之行放大器704及比較器710可係圖 5 之行放大器504及比較器510及/或先前論述之圖 3 之行放大器304及比較器310的另一實例，並且以下引用之類似命名及編號之元件係耦接的並且功能與以上所描述的類似。
如所描繪之實例所展示，行放大器704包括NMOS共源極放大器，該NMOS共源極放大器包括輸入裝置744。在實例中，輸入裝置744係NMOS裝置，並且在另一實例中，應瞭解，輸入裝置744可係PMOS裝置。輸入裝置744被耦接以藉由放大器輸入電容器Cinamp 720接收輸入電壓Vin 718。在一個實例中，輸入電壓718係來自影像感測器(例如圖 1 之影像感測器100)之像素單元的表示影像電荷之輸入信號。輸入裝置744耦接至NMOS串疊裝置746，該NMOS串疊裝置耦接至行放大器704之輸出Vamp 728電壓節點及行放大器電流源756。NMOS串疊裝置746被耦接以利用偏壓信號VBC 742加偏壓。如所描繪之實例所展示，放大器自動歸零開關726耦接在輸入裝置744之浮動電壓Vf輸入與行放大器704之輸出Vamp 728電壓節點之間。在所描繪之實例中，將放大器輸出開關738之一端(例如，輸入端)耦接至行放大器704之輸出Vamp 728電壓節點。回饋電容器Cfb 724耦接在放大器輸出開關738之另一端(例如，輸出端)與輸入裝置744之浮動電壓Vf輸入之間。
在圖 7 所示之實例中，比較器710包括電流源758，該電流源耦接至第一輸入裝置748及第二輸入裝置750。在所描繪之實例中，第一比較器輸入裝置748及第二比較器輸入裝置750係PMOS電晶體。在另一實例中，應瞭解，輸入裝置748及750可係NMOS裝置。輸入裝置748被耦接以自放大器輸出開關738之輸出端接收輸入Vincmp 740，並且輸入裝置750被AC耦接以藉由電容器768接收斜坡信號716。在實例中，當放大器輸出開關738接通或關斷時，行放大器704之Vamp 728電壓短接至第一輸入裝置748之Vincmp 740電壓輸入。包括電晶體752及754之NMOS電流鏡分別耦接至輸入裝置748及750。比較器710之Vout 736電壓輸出耦接至輸入裝置748與電晶體752之間的輸出節點。在所描繪之實例中，比較器自動歸零開關1 766耦接在輸入裝置750之輸入端子或閘極與位於輸入裝置750與包括如所展示之電晶體752及754之NMOS電流鏡之電晶體754之間的節點之間。在實例中，比較器自動歸零開關2 734亦耦接在輸入裝置748之輸入處之Vincmp 740電壓與位於輸入裝置748與電晶體752之間的輸出節點處之Vout 736電壓之間，如所展示。在操作中，在重設或自動歸零操作期間，比較器自動歸零開關766及734由「SW-AZ-CMP」控制並且被接通或關斷。
如上文所概述，應瞭解，第二輸入裝置750被AC耦接以藉由電容器768接收斜坡信號716。以此方式，比較器710可不依賴於斜坡信號716電壓而被重設。在此組態中，在重設序列之後，Vamp 728電壓及Vincmp 740可在比較器710重設期間由NMOS電流鏡之電晶體752及754之閘極源極電壓Vg判定。因而，在一個實例中，選擇電晶體尺寸以使行放大器704中之裝置在飽和區域中操作。在另一實例中，可在重設序列期間及在此之後改變NMOS電流鏡之電晶體752及754之閘極源極電壓Vg以改變W/L比率。
圖 8 繪示根據本發明之教示的具有複數個自動歸零開關之行放大器804的實例示意圖。應瞭解，行放大器804可係先前行放大器實例之另一實例，並且以下引用之類似命名及編號之元件係耦接的並且功能與以上所描述的類似。例如，如圖 8 所描繪之實例所展示，行放大器804包括共源極放大器822，該共源極放大器包括耦接至NMOS串疊裝置846之輸入裝置844，該NMOS串疊裝置耦接至如所展示之電流源856。輸入裝置844被耦接以藉由放大器輸入電容器Cinamp 820接收輸入電壓Vin 818。在一個實例中，輸入電壓818係來自影像感測器(例如圖 1 之影像感測器100)之像素單元的表示影像電荷之輸入信號。
在實例中，第一放大器自動歸零開關826耦接在輸入裝置844之浮動電壓Vf輸入與位於輸入裝置844與NMOS串疊裝置846之間的節點之間。因而，第一放大器自動歸零開關826藉由NMOS串疊裝置846耦接在輸入裝置844之浮動電壓Vf輸入與行放大器804之輸出Vamp 828電壓節點之間。將放大器輸出開關838之一端(例如，輸入端)耦接至行放大器804之Vamp 828電壓節點。將回饋電容器Cfb 824耦接在放大器輸出開關838之另一端(例如，輸出端)與輸入裝置844之浮動電壓Vf輸入之間。另外，將第二放大器自動歸零開關827耦接在Vamp 828電壓節點與NMOS串疊裝置846之閘極端子之間。將取樣及保持電容器Csh 870耦接在NMOS串疊裝置840之閘極端子與接地之間。
圖 9 繪示根據本發明之教示的用於在影像感測器中使用之具有比較器910之行放大器904的另一實例示意圖。應瞭解，具有比較器910之行放大器904可包括在圖 1 之影像感測器100中。應進一步瞭解，圖 9 之行放大器904與先前所論述之行放大器實例，如圖 8 所描繪之行放大器804具有類似之處，並且圖 9 之比較器910與先前所論述之比較器，如圖 5 所描繪之比較器510具有類似之處。
例如，如圖 9 所描繪之實例所展示，行放大器904包括共源極放大器，該共源極放大器包括耦接至NMOS串疊裝置946之輸入裝置944，該NMOS串疊裝置耦接至如所展示之行放大器904之Vamp 928電壓節點及電流源956。輸入裝置944被耦接以藉由放大器輸入電容器Cinamp 920接收輸入電壓Vin 918。將第一放大器自動歸零開關926耦接在輸入裝置944之浮動電壓Vf輸入與位於輸入裝置944與NMOS串疊裝置946之間的節點之間。因而，第一放大器自動歸零開關926藉由NMOS串疊裝置946耦接在輸入裝置944之浮動電壓Vf輸入與行放大器904之輸出Vamp 928電壓節點之間。將放大器輸出開關938之一端(例如，輸入端)耦接至行放大器904之Vamp 928電壓節點。將回饋電容器Cfb 924耦接在放大器輸出開關938之另一端(例如，輸出端)與輸入裝置944之浮動電壓Vf輸入之間。另外，將第二放大器自動歸零開關927耦接在Vamp 928電壓節點與NMOS串疊裝置946之閘極端子之間。將取樣及保持電容器Csh 970耦接在NMOS串疊裝置940之閘極端子與接地之間。
繼續圖 9 所展示之實例，比較器910包括比較器電流源958，該比較器電流源耦接至第一比較器輸入裝置948及第二比較器輸入裝置950。在所描繪之實例中，第一比較器輸入裝置948及第二比較器輸入裝置950係PMOS輸入電晶體。在另一實例中，應瞭解，輸入裝置948及950可係NMOS輸入電晶體。輸入裝置948具有閘極端子，該閘極端子被耦接以自放大器輸出開關938之輸出端接收輸入Vincmp 940，並且輸入裝置950具有閘極端子，該閘極端子被耦接以接收斜坡信號916。在實例中，當放大器輸出開關938接通或閉合時，行放大器904之Vamp 928電壓短接至第一比較器輸入裝置948之Vincmp 940電壓輸入。包括電晶體952及954之電流鏡分別耦接至輸入裝置948及950。比較器910之Vout 936電壓輸出耦接至輸入裝置948與電晶體952之間的輸出節點。在實例中，比較器自動歸零開關934亦耦接在輸入裝置948之輸入處之Vincmp 940電壓與位於輸入裝置948與電晶體952之間的輸出節點處之Vout 936電壓之間，如所展示。在操作中，在重設或自動歸零操作期間，比較器自動歸零開關934接通或關斷。
圖 10 繪示根據本發明之教示展示在重設序列期間具有比較器、具有複數個自動歸零開關之實例行放大器中發現之信號之實例的實例時序圖1072。應注意，在圖 10 之時序圖1072中所指的行放大器及比較器信號可來自圖 9 之行放大器904及比較器910之實例，並且以下引用之類似命名及編號之元件係耦接的並且功能與以上所描述的類似。
如圖 10 之實例時序圖1072所展示，在時間T0，SW-AZ-AMP1 1026信號、SW-AZ-AMP2 1027信號及SW-AZ-CMP 1034信號接通第一自動歸零開關926、第二自動歸零開關927及比較器自動歸零開關934，並且SW-AMPO 1038信號關斷圖 9 中之放大器輸出開關938。因而，輸入裝置944之浮動電壓Vf輸入短接或短路至輸入裝置944與NMOS串疊裝置946之間的節點，並且Vamp 928電壓節點短接或短路至NMOS串疊裝置946之閘極以及取樣及保持電容Csh 970。另外，將第一比較器輸入裝置948處之Vincmp 940電壓短接或短路至比較器910之Vout 936輸出電壓，並且在時間T0與時間T1之間，Vamp 928電壓節點與第一比較器輸入裝置948處之Vincmp 940電壓解耦。以此方式，將行放大器904及比較器910重設(自動歸零)。
在時間T1，SW-AZ-AMP1 1026信號關斷第一自動歸零開關926，該第一自動歸零開關將輸入裝置944之浮動電壓Vf輸入與位於輸入裝置944與NMOS串疊裝置946之間的節點解耦。圖 10 所展示之實例亦展示SW-AZ-AMP2 1027信號在時間T1*或時間T1**關斷第二自動歸零開關927，此將Vamp 928電壓節點與NMOS串疊裝置946之閘極以及取樣及保持電容器Csh 970解耦。應注意，關斷SW-AZ-AMP2 1027信號之時間T1*及T1**定時與關斷SW-AZ-AMP1 1026信號之時間T1定時幾乎相同，但是因為偏斜而略有不同。在另一實例中，應瞭解，可使用單一信號SW-AZ-AMP來控制自動歸零開關SW-AZ-AMP1 1026及SW-AZ-AMP2 1027兩者。
在時間T2，SW-AZ-CMP 1034信號關斷比較器自動歸零開關934，此將第一比較器輸入裝置948之Vincmp 1040輸入與比較器910之Vout 1036輸出解耦。在時間T3，在具有比較器之行放大器之自動歸零或重設操作完成之後，SW-AMPO 1038信號接通放大器輸出開關938，使得行放大器904之Vamp 928輸出藉由放大器輸出開關938短接或短路至第一比較器輸入裝置948之Vincmp 940。
在時間T3接通放大器輸出開關938之前，Vincmp 1040電壓大約等於Vout0，此係自動歸零重設期間之Vout 936電壓。此時，Vamp 1028電壓可能與Vout0相差很大。然而，在時間T3接通放大器輸出開關938之後，根據行放大器904之該閉環增益，Vamp 1028電壓接近Vout0。
本發明之所繪示實例之以上描述(包括摘要中所描述)並不意欲係詳盡的或將本發明限於所揭示之精確形式。雖然本文出於說明性目的而描述了本發明之特定實例，但是熟習此項技術者將認識到，在本發明之範疇內的各種等效修改係可能的。
鑒於以上詳細描述，可對本發明做出此等修改。在以下申請專利範圍中使用之術語不應被解釋為將本發明限於說明書所揭示之特定實例。相反，本發明之範疇將完全由以下申請專利範圍判定，申請專利範圍將根據所確立之申請專利範圍解譯原則進行解釋。
100:成像系統 102:像素陣列 104:行放大器電路系統 106:類比至數位轉換器(ADC)電路系統 108:行位元線 110:比較器 112:計數器 114:斜坡產生器 116:斜坡信號 204:行放大器 210:比較器 216:斜坡信號 218:輸入電壓Vin 220:輸入電容器Cinamp 222:放大器 224:回饋電容器Cfb 226:自動歸零開關 228:Vamp 229:輸入電容器Cin 230:等效寄生電容Cp 232:內部比較器 234:自動歸零開關 236:Vout 304:行放大器 310:比較器 316:斜坡信號 318:輸入電壓Vin 320:放大器輸入電容器Cinamp 322:放大器 324:回饋電容器Cfb 326:放大器自動歸零開關 328:Vamp 332:內部比較器 334:比較器自動歸零開關 336:Vout 338:放大器輸出開關 340:Vincmp 426:SW-AZ-AMP 428:Vamp 434:SW-AZ-CMP 438:SW-AMPO 440:Vincmp 442:時序圖 504:行放大器 510:比較器 516:斜坡信號 518:輸入電壓Vin 520:放大器輸入電容器Cinamp 524:回饋電容器Cfb 526:放大器自動歸零開關 528:輸出Vamp 534:比較器自動歸零開關 536:Vout 538:放大器輸出開關 540:輸入Vincmp 542:偏壓信號VBC 544:輸入裝置 546:NMOS串疊裝置 548:第一比較器輸入裝置 550:第二比較器輸入裝置 552:電晶體 554:電晶體 556:行放大器電流源 558:比較器電流源 604A:行放大器 604B:行放大器 626:放大器自動歸零開關 628:Vamp 644:輸入裝置 656:電流源 660A:位準移位器 660B:位準移位器 662:源極隨耦器 664A:位準移位器電流源 664B:位準移位器電流源 704:行放大器 710:比較器 716:斜坡信號 718:輸入電壓Vin 720:放大器輸入電容器Cinamp 724:回饋電容器Cfb 726:放大器自動歸零開關 728:輸出Vamp 734:比較器自動歸零開關2 736:Vout 738:放大器輸出開關 740:輸入Vincmp 742:偏壓信號VBC 744:輸入裝置 746:NMOS串疊裝置 748:第一輸入裝置 750:第二輸入裝置 752:電晶體 754:電晶體 756:行放大器電流源 758:電流源 766:比較器自動歸零開關1 768:電容器 804:行放大器 818:輸入電壓Vin 820:放大器輸入電容器Cinamp 822:共源極放大器 824:回饋電容器Cfb 826:第一放大器自動歸零開關 827:第二放大器自動歸零開關 828:輸出Vamp 838:放大器輸出開關 840:NMOS串疊裝置 844:輸入裝置 846:NMOS串疊裝置 856:電流源 870:取樣及保持電容器Csh 904:行放大器 910:比較器 916:斜坡信號 918:輸入電壓Vin 920:放大器輸入電容器Cinamp 924:回饋電容器Cfb 926:第一放大器自動歸零開關 927:第二放大器自動歸零開關 928:Vamp 934:比較器自動歸零開關 936:Vout 938:放大器輸出開關 940:NMOS串疊裝置 944:輸入裝置 946:NMOS串疊裝置 948:第一比較器輸入裝置 950:第二比較器輸入裝置 952:電晶體 954:電晶體 956:電流源 958:比較器電流源 970:取樣及保持電容器Csh 1026:SW-AZ-AMP1 1027:SW-AZ-AMP2 1028:Vamp 1034:SW-AZ-CMP 1038:SW-AMPO 1040:Vincmp 1072:時序圖 T0:時間 T1:時間 T1*:時間 T1**:時間 T2:時間 T3:時間
參考以下附圖描述本發明之非限制性及非詳盡實施例，在附圖中，除非另有說明，否則貫穿各個附圖，相似的附圖標記係指相似的部分。
圖 1 繪示根據本發明之教示的成像系統之一個實例。
圖 2 繪示用於在影像感測器中使用之具有比較器之行放大器的實例示意圖。
圖 3 繪示根據本發明之教示的用於在影像感測器中使用之具有比較器之行放大器的實例示意圖。
圖 4 繪示根據本發明之教示的展示在自動歸零序列期間在用於在影像感測器中使用之具有比較器之實例行放大器中發現之信號之實例的實例時序圖。
圖 5 繪示根據本發明之教示的用於在影像感測器中使用之具有比較器之行放大器的另一實例示意圖。
圖 6A 繪示根據本發明之教示的具有位準移位器之行放大器的實例示意圖。
圖 6B 繪示根據本發明之教示的具有位準移位器之行放大器的另一實例示意圖。
圖 7 繪示根據本發明之教示的用於在影像感測器中使用之具有比較器之行放大器的另一實例示意圖。
圖 8 繪示根據本發明之教示的具有複數個自動歸零開關之行放大器的實例示意圖。
圖 9 繪示根據本發明之教示的用於在影像感測器中使用之具有比較器之行放大器的實例示意圖。
圖 10 繪示根據本發明之教示的展示在自動歸零序列期間在用於在影像感測器中使用之具有比較器、具有複數個自動歸零開關之實例行放大器中發現之信號之實例的實例時序圖。
貫穿附圖中之若干個視圖，對應附圖標記指示對應組件。熟習此項技術者將瞭解，附圖中之元件係為了簡單及清楚起見而展示，並且未必按比例繪製。例如，附圖中之元件中之一些元件之尺寸可能相對於其他元件而被誇示，以有助於改良對本發明之各個實施例之理解。而且，通常不描繪在商業上可行的實施例中有用或必要的常見但眾所周知的元件，以便於較少阻礙地查看本發明之此等各個實施例之視圖。
304:行放大器
310:比較器
316:斜坡信號
318:輸入電壓Vin
320:放大器輸入電容器Cinamp
322:放大器
324:回饋電容器Cfb
326:放大器自動歸零開關
328:Vamp
332:內部比較器
334:比較器自動歸零開關
336:Vout
338:放大器輸出開關
340:Vincmp

Claims (37)

  1. 一種用於在一影像感測器中使用之具有一比較器之行放大器，其包含： 一放大器，其被耦接以自該影像感測器之一像素單元接收表示一影像電荷之一輸入信號； 一放大器自動歸零開關，其耦接在該放大器之一輸入與該放大器之一輸出之間； 一回饋電容器，其耦接至該放大器之一輸入； 一放大器輸出開關，其耦接在該放大器之該輸出與該回饋電容器之間； 一比較器，其具有耦接至該放大器輸出開關之一第一輸入；以及 一比較器自動歸零開關，其耦接在該比較器之該第一輸入與該比較器之一輸出之間。
  2. 如請求項1之具有該比較器之行放大器，其中該放大器被耦接以藉由一放大器輸入電容器接收該輸入信號。
  3. 如請求項1之具有該比較器之行放大器， 其中在該具有該比較器之行放大器之一自動歸零操作期間，該放大器自動歸零開關及該比較器自動歸零開關被組態成接通並且該放大器輸出開關被組態成關斷，並且 其中在該具有該比較器之行放大器之該自動歸零操作完成之後，該放大器自動歸零開關及該比較器自動歸零開關被組態成關斷並且該放大器輸出開關被組態成接通。
  4. 如請求項3之具有該比較器之行放大器，其中當該放大器輸出開關接通時，該比較器之該第一輸入短接至該放大器之該輸出。
  5. 如請求項1之具有該比較器之行放大器，其中該放大器係包括一輸入裝置之一共源極放大器。
  6. 如請求項5之具有該比較器之行放大器，其中該共源極放大器進一步包含耦接至該輸入裝置之一串疊裝置，其中該串疊裝置耦接在該比較器之該輸出與該輸入裝置之間。
  7. 如請求項6之具有該比較器之行放大器，其中該共源極放大器進一步包含耦接至該串疊裝置之一行放大器電流源。
  8. 如請求項6之具有該比較器之行放大器，其中該放大器自動歸零開關係一第一放大器自動歸零開關；其中該第一放大器自動歸零開關藉由該串疊裝置耦接在該共源極放大器之該輸入與該共源極放大器之該輸出之間。
  9. 如請求項8之具有該比較器之行放大器，其進一步包含一第二放大器自動歸零開關，該第二放大器自動歸零開關耦接在該串疊裝置之一閘極端子與該共源極放大器之該輸出之間。
  10. 如請求項9之具有該比較器之行放大器， 其中在該具有該比較器之行放大器之一自動歸零操作期間，該第一放大器自動歸零開關、該第二放大器自動歸零開關及該比較器自動歸零開關被組態成接通並且該放大器輸出開關被組態成關斷，並且 其中在該具有該比較器之行放大器之該自動歸零操作完成之後，該第一放大器自動歸零開關、該第二放大器自動歸零開關及該比較器自動歸零開關被組態成關斷並且該放大器輸出開關被組態成接通。
  11. 如請求項1之具有該比較器之行放大器，其中該比較器具有一第二輸入，該第二輸入被耦接以接收一斜坡信號。
  12. 如請求項11之具有該比較器之行放大器，其中該比較器包含： 一第一輸入電晶體，其中該第一輸入電晶體之一閘極係該比較器之該第一輸入； 一第二輸入電晶體，其中該第二輸入電晶體之一閘極係該比較器之該第二輸入；以及 一電流鏡，其耦接至該第一輸入電晶體及該第二輸入電晶體，其中該比較器之該輸出耦接至該第一輸入電晶體與該電流鏡之間的一輸出節點。
  13. 如請求項12之具有該比較器之行放大器，其中該比較器進一步包含一比較器電流源，該比較器電流源耦接至該第一輸入電晶體及該第二輸入電晶體，其中該第一輸入電晶體及該第二輸入電晶體耦接在該比較器電流源與該電流鏡之間。
  14. 如請求項7之具有該比較器之行放大器，其進一步包含一位準移位器，該位準移位器耦接在該放大器之該輸出與該放大器自動歸零開關之間。
  15. 如請求項14之具有該比較器之行放大器，其中該位準移位器包含： 一源極隨耦器，其具有耦接至該放大器之該輸出之一閘極；以及 一位準移位器電流源，其耦接至該源極隨耦器。
  16. 如請求項15之具有該比較器之行放大器，其中該位準移位器電流源包含一NMOS電流源。
  17. 如請求項11之具有該比較器之行放大器，其中該比較器之該第二輸入被AC耦接以藉由一電容器接收該斜坡信號。
  18. 如請求項13之具有該比較器之行放大器，其中該比較器進一步包含一開關，該開關耦接在該第二輸入電晶體之該閘極與位於該第二輸入電晶體與該電流鏡之間的一節點之間。
  19. 一種成像系統，其包含： 一像素陣列，其包括複數個像素單元； 一具有比較器之行放大器，其耦接至該像素陣列以自該像素陣列讀出影像電荷資訊，其中該具有比較器之行放大器包含： 一放大器，其被耦接以自該像素陣列之該等像素單元之一接收表示一影像電荷之一輸入信號； 一放大器自動歸零開關，其耦接在該放大器之一輸入與該放大器之一輸出之間； 一回饋電容器，其耦接至該放大器之一輸入； 一放大器輸出開關，其耦接在該放大器之該輸出與該回饋電容器之間； 一比較器，其具有耦接至該放大器輸出開關之一第一輸入；以及 一比較器自動歸零開關，其耦接在該比較器之該第一輸入與該比較器之一輸出之間。
  20. 如請求項19之成像系統，其進一步包含一計數器，該計數器耦接至該比較器之一輸出。
  21. 如請求項19之成像系統，其進一步包含一斜坡產生器，該斜坡產生器被耦接以產生一斜坡信號，該斜坡信號被耦接以由該比較器之一第二輸入接收。
  22. 如請求項19之成像系統，其中該放大器被耦接以藉由一放大器輸入電容器接收該輸入信號。
  23. 如請求項19之成像系統， 其中在該具有該比較器之行放大器之一自動歸零操作期間，該放大器自動歸零開關及該比較器自動歸零開關被組態成接通並且該放大器輸出開關被組態成關斷，並且 其中在該具有該比較器之行放大器之該自動歸零操作完成之後，該放大器自動歸零開關及該比較器自動歸零開關被組態成關斷並且該放大器輸出開關被組態成接通。
  24. 如請求項23之成像系統，其中當該放大器輸出開關接通時，該比較器之該第一輸入短接至該放大器之該輸出。
  25. 如請求項19之成像系統，其中該放大器係包括一輸入裝置之一共源極放大器。
  26. 如請求項25之成像系統，其中該共源極放大器進一步包含耦接至該輸入裝置之一串疊裝置，其中該串疊裝置耦接在該比較器之該輸出與該輸入裝置之間。
  27. 如請求項26之成像系統，其中該共源極放大器進一步包含耦接至該串疊裝置之一行放大器電流源。
  28. 如請求項26之成像系統，其中該放大器自動歸零開關係一第一放大器自動歸零開關；其中該第一放大器自動歸零開關藉由該串疊裝置耦接在該共源極放大器之該輸入與該共源極放大器之該輸出之間。
  29. 如請求項28之成像系統，其中該具有比較器之行放大器進一步包含一第二放大器自動歸零開關，該第二放大器自動歸零開關耦接在該串疊裝置之一閘極端子與該共源極放大器之該輸出之間。
  30. 如請求項29之成像系統， 其中在該具有該比較器之行放大器之一自動歸零操作期間，該第一放大器自動歸零開關、該第二放大器自動歸零開關及該比較器自動歸零開關被組態成接通並且該放大器輸出開關被組態成關斷，並且 其中在該具有該比較器之行放大器之該自動歸零操作完成之後，該第一放大器自動歸零開關、該第二放大器自動歸零開關及該比較器自動歸零開關被組態成關斷並且該放大器輸出開關被組態成接通。
  31. 如請求項21之成像系統，其中該比較器包含： 一第一輸入電晶體，其中該第一輸入電晶體之一閘極係該比較器之該第一輸入； 一第二輸入電晶體，其中該第二輸入電晶體之一閘極係該比較器之該第二輸入；以及 一電流鏡，其耦接至該第一輸入電晶體及該第二輸入電晶體，其中該比較器之該輸出耦接至該第一輸入電晶體與該電流鏡之間的一輸出節點。
  32. 如請求項31之成像系統，其中該比較器進一步包含一比較器電流源，該比較器電流源耦接至該第一輸入電晶體及該第二輸入電晶體，其中該第一輸入電晶體及該第二輸入電晶體耦接在該比較器電流源與該電流鏡之間。
  33. 如請求項27之成像系統，其中該行放大器進一步包含一位準移位器，該位準移位器耦接在該放大器之該輸出與該放大器自動歸零開關之間。
  34. 如請求項33之成像系統，其中該位準移位器包含： 一源極隨耦器，其具有耦接至該放大器之該輸出之一閘極；以及 一位準移位器電流源，其耦接至該源極隨耦器。
  35. 如請求項34之成像系統，其中該位準移位器電流源包含一NMOS電流源。
  36. 如請求項21之成像系統，其中該比較器之該第二輸入被AC耦接以藉由一電容器接收該斜坡信號。
  37. 如請求項32之成像系統，其中該比較器進一步包含一開關，該開關耦接在該第二輸入電晶體之該閘極與位於該第二輸入電晶體與該電流鏡之間的一節點之間。
TW109123622A 2019-07-18 2020-07-13 具有比較器之行放大器重設電路 TWI743886B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/516,097 2019-07-18
US16/516,097 US10924701B2 (en) 2019-07-18 2019-07-18 Column amplifier reset circuit with comparator

Publications (2)

Publication Number Publication Date
TW202121888A true TW202121888A (zh) 2021-06-01
TWI743886B TWI743886B (zh) 2021-10-21

Family

ID=74171019

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109123622A TWI743886B (zh) 2019-07-18 2020-07-13 具有比較器之行放大器重設電路

Country Status (3)

Country Link
US (1) US10924701B2 (zh)
CN (1) CN112243099B (zh)
TW (1) TWI743886B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220052797A (ko) * 2020-10-21 2022-04-28 에스케이하이닉스 주식회사 이미지 센서 및 아날로그-디지털 변환기
US11483502B1 (en) * 2021-06-04 2022-10-25 Omnivision Technologies, Inc. Bitline control supporting binning mode for pixel arrays with phase detection autofocus and image sensing photodiodes

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4526949B2 (ja) * 2002-11-07 2010-08-18 キセニクス・ナムローゼ・フェンノートシャップ 赤外検出器用読出し回路
US7443435B2 (en) * 2004-07-07 2008-10-28 Altasens, Inc. Column amplifier with automatic gain selection for CMOS image sensors
EP1635470A1 (en) * 2004-09-09 2006-03-15 STMicroelectronics Limited Method and apparatus for a CMOS image sensor comprising a distributed amplifier and a multiplexed analog to digital converter
GB2421374B (en) * 2004-12-15 2007-01-10 Micron Technology Inc Ramp generators for imager analog-to-digital converters
US7348824B2 (en) * 2005-03-07 2008-03-25 Cadence Design Systems, Inc. Auto-zero circuit
US7336214B2 (en) * 2005-12-16 2008-02-26 Alexander Krymski Analog to digital converter circuit with offset reduction and image sensor using the same
JP2009124514A (ja) * 2007-11-15 2009-06-04 Sony Corp 固体撮像素子、およびカメラシステム
JP5434502B2 (ja) * 2009-11-13 2014-03-05 ソニー株式会社 固体撮像素子およびその駆動方法、カメラシステム
US8405747B2 (en) * 2011-02-17 2013-03-26 Omnivision Technologies, Inc. Analog row black level calibration for CMOS image sensor
JP6056126B2 (ja) * 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
GB2498529A (en) * 2012-01-17 2013-07-24 St Microelectronics Res & Dev Image sensor comprising positive feedback between a bias line and the output of multiple ADCs
TW201517625A (zh) * 2013-10-30 2015-05-01 Novatek Microelectronics Corp 影像感測裝置及其黑階控制方法
JP2016042650A (ja) * 2014-08-18 2016-03-31 ソニー株式会社 半導体光検出装置、放射線計数装置、および、半導体光検出装置の制御方法
US9819890B2 (en) * 2015-08-17 2017-11-14 Omnivision Technologies, Inc. Readout circuitry to mitigate column fixed pattern noise of an image sensor
CN109587420B (zh) * 2018-11-09 2021-04-30 上海集成电路研发中心有限公司 一种图像传感器高精度读出电路结构及工作时序控制方法
KR20200099423A (ko) * 2019-02-14 2020-08-24 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법

Also Published As

Publication number Publication date
US20210021774A1 (en) 2021-01-21
US10924701B2 (en) 2021-02-16
CN112243099A (zh) 2021-01-19
TWI743886B (zh) 2021-10-21
CN112243099B (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
CN112672082B (zh) 双斜坡模/数转换器的比较器的双转换增益高动态范围读出
TWI709338B (zh) 具有雙重轉換增益讀出之影像感測器
CN109644245B (zh) 基于采样和保持的时域对比视觉传感器及像素电路
US10616518B2 (en) Amplifier, and analog-to-digital conversion circuit and image sensor including the same
CN107888850B (zh) 用于提供增加的模/数转换范围的成像***和设备及方法
TWI720834B (zh) 具有減短斜坡安定時間之整合斜坡電路
TWI766292B (zh) 縱行放大器重設電路
US9906745B2 (en) Column comparator system and method for comparing a ramping signal and an input signal
CN111565047B (zh) 单斜率模数转换器的比较器输出电路
TWI743886B (zh) 具有比較器之行放大器重設電路
CN111225164B (zh) 图像传感器及成像***
TW201904203A (zh) 用於雙斜坡類比至數位轉換器之比較器
US7184284B2 (en) Closed-loop high voltage booster
TWI769936B (zh) 用於調節類比增益之行放大器電容開關電路
US20190268558A1 (en) Amplification circuit performing primary and secondary amplifications
US11647313B2 (en) Image sensor amplifiers with reduced inter-circulation currents
CN114650382B (zh) 用于单斜率模/数转换器的具有dc切断装置的比较器级
US11509844B2 (en) Image sensor with active capacitance cancellation circuitry to reduce pixel output settling time
JP2024000048A (ja) 半導体装置
JP2010148008A (ja) 固体撮像装置