TW202109653A - 研磨墊、研磨裝置、使用了該研磨裝置之研磨方法、及研磨墊的製造方法 - Google Patents
研磨墊、研磨裝置、使用了該研磨裝置之研磨方法、及研磨墊的製造方法 Download PDFInfo
- Publication number
- TW202109653A TW202109653A TW109115833A TW109115833A TW202109653A TW 202109653 A TW202109653 A TW 202109653A TW 109115833 A TW109115833 A TW 109115833A TW 109115833 A TW109115833 A TW 109115833A TW 202109653 A TW202109653 A TW 202109653A
- Authority
- TW
- Taiwan
- Prior art keywords
- polishing
- polishing pad
- semiconductor silicon
- silicon wafer
- area
- Prior art date
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 454
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 90
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 90
- 239000010703 silicon Substances 0.000 claims abstract description 90
- 239000004065 semiconductor Substances 0.000 claims abstract description 88
- 235000012431 wafers Nutrition 0.000 claims description 129
- 230000002093 peripheral effect Effects 0.000 claims description 40
- 238000012545 processing Methods 0.000 claims description 25
- 238000007517 polishing process Methods 0.000 claims description 7
- 230000002159 abnormal effect Effects 0.000 abstract description 16
- 238000007665 sagging Methods 0.000 abstract description 3
- 230000000052 comparative effect Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000002002 slurry Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/11—Lapping tools
- B24B37/20—Lapping pads for working plane surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本發明是一種半導體矽晶圓用研磨墊，其是用於將半導體矽晶圓作單面研磨之大致圓形的研磨墊，該半導體矽晶圓用研磨墊的特徵在於：該研磨墊在前述研磨墊的表面具有圓形研磨區域，該圓形研磨區域的外徑小於前述研磨墊的外徑，並且，前述研磨墊的中心與前述圓形研磨區域的中心存在於不同位置。藉此，提供一種研磨墊、研磨裝置、使用了該研磨裝置之研磨方法、及研磨墊的製造方法，該研磨墊能夠解決單面研磨時的晶圓外周塌邊問題，並且，也能夠防止研磨後的晶圓的異常反曲。
Description
本發明關於一種研磨墊、研磨裝置、使用了該研磨裝置之研磨方法、及研磨墊的製造方法。
在矽晶圓的單面研磨中，通常，利用蠟將複數個晶圓黏接於板(plate)上，在已貼附研磨墊之研磨盤(polishing plate)上，於存在研磨漿料的情況下，進行滑動接觸研磨(專利文獻1)。一般的研磨製程是由一次研磨、二次研磨、精磨之三個階段構成。
作為經過此研磨製程而被研磨後的鏡面晶圓的主要參數中的一個參數有平坦度。使平坦度惡化的主要因素之一有由於晶圓外周部的研磨量多於中心部的研磨量所產生的邊緣塌邊。這是因為研磨盤的周邊速率(peripheral speed)為研磨盤的外周側大於研磨盤的內周側，故黏接於板外周部上之晶圓的外周部在研磨時行經的軌跡所造成的必然產生的現象。
此現象最顯著地表現在二次研磨。在一次研磨中，利用硬的研磨墊而最優先地確保被研磨物表面的平坦性。在二次研磨中，在維持一次研磨中確保的平坦性的同時，去除在前階段中的由於磨削和研磨所產生、或還沒有完全移除的損傷。因此，會使用一種研磨墊，其硬度比在一次研磨中使用的研磨墊的硬度更低。在精磨中，會去除在二次研磨中殘留的微細損傷和附著在表面上的異物。為了達成此目的，會使用軟質的研磨墊。在一次研磨中，一般使用阿斯卡C型(Asker-C)硬度為80以上的硬質的研磨墊，相較於此，在二次研磨中，為了上述目的，使用相對軟質的Asker-C硬度為60～70程度的研磨墊。並且，由於需要次微米至微米等級的研磨量，因此在獲得此研磨量的過程中，會產生對良率造成影響之程度的邊緣塌邊。另一方面，在一次研磨中，使用如前所述的高硬質的研磨墊，另外，在精磨中，使用超軟質的麂皮墊(suede pad)，但研磨量少至數十奈米，因此在這二個步驟中，邊緣塌邊不會成為問題。
由於研磨是藉由研磨墊與被研磨物之間的相互作用來進行，故詳細地探討研磨條件。例如，在單面研磨中，於被研磨物表面的各點，以使其與研磨墊之間的相對速度成為均勻的方式設計了研磨方法。具體而言，藉由使研磨墊與研磨頭以同方向且同速度的方式旋轉，使前述相對速度相同，而使在被研磨物表面各點的研磨量均勻。然而，由於旋轉不均、裝置的固有振動、被研磨物加壓分佈不均等的影響，會容易產生邊緣塌邊等，在二次研磨中，會發生如第8(a)圖所示的邊緣塌邊，另外，難以兼顧平坦性的確保等的其他品質。
在專利文獻2中，於單面研磨時，為了防止研磨墊剝離和防止晶圓脫落等，提出了一種研磨墊，其在研磨墊的外周邊緣具有附加傾斜或段差等的比研磨表面部的高度更低的低位外周部。此研磨墊，在與被研磨物接觸時，與使用小直徑的研磨墊無異。在使用此研磨墊的情況下，會有下述問題：以被研磨物與研磨墊接觸的部分與未接觸的部分作為邊界，則會顯示如第8(b)圖所示的異常反曲。除此之外，僅記載了此低位外周部的寬度規定為0.5mm以上，並無寬度連續變化等地記載，也並未言及改善晶圓平坦度等。
[先前技術文獻]
(專利文獻)
專利文獻1：日本特開昭57-170538號公報
[發明所欲解決的問題]
本發明是有鑑於上述情事而開發出來，目的在於提供一種研磨墊、研磨裝置、使用了該研磨裝置之研磨方法、及研磨墊的製造方法，該研磨墊能夠解決單面研磨時的晶圓外周塌邊(邊緣塌邊)問題，並且，也能夠防止研磨後的晶圓的異常反曲。
[用以解決問題的技術手段]
為了解決上述問題，本發明提供一種半導體矽晶圓用研磨墊，其是用於將半導體矽晶圓作單面研磨之大致圓形的研磨墊，該半導體矽晶圓用研磨墊的特徵在於：
該研磨墊在前述研磨墊的表面具有圓形研磨區域，該圓形研磨區域的外徑小於前述研磨墊的外徑，
並且，前述研磨墊的中心與前述圓形研磨區域的中心存在於不同位置。
此時，較佳是：前述研磨墊的中心與前述圓形研磨區域的中心之間的距離為5～20毫米(mm)。
另外，較佳是：前述圓形研磨區域在中心部具有段差，該段差的厚度比大致圓形的前述研磨墊的厚度更小。
此時，較佳是：前述研磨墊的厚度在0.8～1.5mm的範圍內，前述段差的段差量相對於前述研磨墊的厚度為30～90%。
另外，較佳是：前述研磨墊的阿斯卡C型(Asker-C)硬度為50～80。
另外，本發明提供一種研磨裝置，具備：研磨盤，其貼附有研磨墊；及，研磨頭，其保持使半導體矽晶圓黏接之板；藉由前述研磨頭，將已黏接於前述板上之半導體矽晶圓按壓於已貼附在前述研磨盤上的研磨墊上並作滑動接觸，藉此來研磨前述半導體矽晶圓的表面，該研磨裝置的特徵在於：
作為前述研磨墊，具備上述記載之研磨墊。
另外，本發明提供一種半導體矽晶圓的單面研磨方法，其特徵在於：使用上述記載之研磨裝置來進行半導體矽晶圓的單面研磨。
另外，較佳是：在粗磨製程與精磨製程之間的中間研磨製程中進行前述單面研磨。
若是這種研磨方法，則能夠更加確實地防止特別是在中間研磨製程中會成為問題之邊緣塌邊的產生。
另外，較佳是：在前述單面研磨中，將研磨量設為0.3〜1.5微米(μm)。
另外，本發明提供一種半導體矽晶圓用研磨墊的製造方法，該研磨墊用於將半導體矽晶圓作單面研磨，該製造方法的特徵在於：
至少具有設置無研磨區域與研磨區域的步驟，藉由對研磨墊的表面施行圓環狀的段差加工，設置前述研磨墊的外周部的無研磨區域、與該外周部的無研磨區域的內側的研磨區域；
其中，在施行前述段差加工的步驟中，以下述方式來施行段差加工：前述外周部的無研磨區域，在研磨前述半導體矽晶圓時，與前述半導體矽晶圓重合，並且，前述研磨區域的中心相對於前述研磨墊的中心為不同位置。
[發明的功效]
若為本發明的半導體矽晶圓用研磨墊、研磨裝置、單面研磨方法、及半導體矽晶圓用研磨墊的製造方法，則藉由將研磨區域的中心設定在相對於研磨墊的中心為不同位置，當研磨半導體矽晶圓時，能夠在半導體矽晶圓的外周部與圓形研磨區域的最外周部之位置關係中，作出由特定的振幅與頻率所致的擬似搖動狀態，因此會成為可取得晶圓外周部研磨量與中心部研磨量之間的平衡。藉此，可防止半導體矽晶圓的邊緣塌邊及外周部的異常反曲。
以下，針對本發明作詳細說明，但本發明不限於這些實施方式。
如上所述，在矽晶圓的單面研磨中且特別是在一次研磨(粗磨)製程與精磨製程之間的中間研磨(二次研磨)製程中，難以一併防止晶圓外周塌邊和研磨後的晶圓的異常反曲。
本發明人重複突破創新的結果，發現下述而完成本發明：對二次研磨墊表面的外周部施行圓環狀的段差加工而設置研磨區域與無研磨區域，並在將半導體矽晶圓作單面研磨時，使無研磨區域中的與半導體矽晶圓重合的部分，也就是當被研磨物來到研磨墊1的半徑方向最外周位置時，該被研磨物外周的被研磨面與研磨墊上的圓形研磨區域4不接觸的部分(以下，稱為重疊區域)，相對於半導體矽晶圓經常變化，藉此，能夠一併解決晶圓的邊緣塌邊和研磨後的晶圓的異常反曲。
亦即，本發明為一種半導體矽晶圓用研磨墊，其是用於將半導體矽晶圓作單面研磨之大致圓形的研磨墊，該半導體矽晶圓用研磨墊的特徵在於：
該研磨墊在前述研磨墊的表面具有圓形研磨區域，該圓形研磨區域的外徑小於前述研磨墊的外徑，
並且，前述研磨墊的中心與前述圓形研磨區域的中心存在於不同位置。
若為本發明的半導體矽晶圓用研磨墊，則藉由將研磨區域的中心設定在相對於研磨墊的中心為不同位置，當研磨半導體矽晶圓時，能夠在半導體矽晶圓的外周部與圓形研磨區域的最外周部之位置關係中，作出由特定的振幅與頻率所致的擬似搖動狀態，因此會成為可取得晶圓外周部研磨量與中心部研磨量之間的平衡。藉此，可防止半導體矽晶圓的邊緣塌邊及外周部的異常反曲。
第1圖顯示本發明的半導體矽晶圓用研磨墊的一個示例。
如第1(A)圖所示，本發明的半導體矽晶圓用研磨墊1，在其表面上設有圓環狀段差9，並具有外周部的無研磨區域3與圓形研磨區域4。圓形研磨區域4的圓環的中心6，其設為相對於研磨墊1的中心5有中心間距8之不同的位置。較佳是：圓形研磨區域4的圓環的中心6設為相對於研磨墊的中心5有中心間距8為5～20mm之不同的位置。更佳是7〜20mm，進一步較佳是9〜20mm。藉由將二個中心設置在不同位置，能夠避免由於段差而發生的局部的晶圓形狀的反曲。另外，若將中心間距8設為5〜20mm之不同的位置，則能夠更加確實地避免由於段差而發生的局部的晶圓形狀的反曲。
在使用以往技術也就是第9(A)圖所示的小直徑的研磨墊時，或者，在使用引用文獻2記載的研磨墊時，也就是在研磨墊的中心與研磨區域104的圓環的中心為相同位置時，圖中由C及D所示的無研磨區域103的寬度不變，相對於晶圓，由於外周部的無研磨區域103與研磨區域104之間的段差邊界經常沿著相同的軌跡，因此會發生異常反曲，如第8(b)圖所示，反曲部的平坦度會惡化。
另外，如第1(B)圖所示，圓形研磨區域4在中心部可具有段差，該段差的厚度比大致圓形的上述研磨墊的厚度更小，也能夠在圓形研磨區域設置內周部的無研磨區域2。以下，舉出具有如第1圖所示的內周部的無研磨區域2的情況為例來說明，但並非一定要設置內周部的無研磨區域2。另外，就本發明的研磨墊而言，為了易於貼附研磨墊，能夠設置用於固定中心導件17之內部孔洞18。
第7(A)圖、第7(B)圖顯示將研磨區域的中心與研磨墊的中心設為不同位置時的研磨墊的旋轉的狀態(第7(A)圖)、以及伴隨該旋轉的圓形研磨區域的外周部的位置的變化(第7(B)圖)的概略圖。如第7(A)圖所示，將研磨墊作成其圓形研磨區域4的圓環的中心6與研磨墊1的中心5的位置不同，當將該研磨墊以研磨墊1的中心5為旋轉中心來旋轉時，第7(A)圖所示的通過與研磨墊的中心連結之線段之圓形研磨區域4的外周部的位置也就是點B，其如第7(B)圖所示，會伴隨旋轉方向上的角度而在研磨墊1的半徑方向上的外周側與內周側變化。此在外周側與內周側進行變化的量的最大值，由中心間距8與圓形研磨區域的直徑決定。如此般地，伴隨旋轉，圓形研磨區域的外周部的位置會變動，因此能夠避免由於段差而發生的局部的晶圓形狀的反曲。
另外，如第1(B)圖所示，在研磨墊設置有內周部的無研磨區域2時，與上述記載之圓形研磨區域4的外周部同樣地，圓形研磨區域的內周部的位置也能夠伴隨旋轉方向上的角度而在研磨墊的較外周側與內周側變化。藉由如此般地實行，伴隨旋轉，能夠使圓形研磨區域的內周部的位置也變動，因此能夠更加確實地避免由於段差而發生的局部的晶圓形狀的反曲。
外周部的無研磨區域3，其具有重疊區域7，該重疊區域7是在使用本發明的半導體矽晶圓用研磨墊來研磨半導體矽晶圓時與半導體矽晶圓重合的區域。關於重疊區域7的寬度20，只要重疊區域7覆蓋晶圓外周部的邊緣塌邊區域即可，較佳是相對於半導體矽晶圓的直徑為10～25%的寬度。更佳是12〜23%，進一步較佳是13〜20%。此處，重疊區域7的寬度20能夠定義為：在重疊區域7中，於該研磨墊1的半徑方向上的從前述被研磨物的最外周位置算起的與圓形研磨區域4的最外周位置之間的距離。第10圖是顯示本案的重疊區域的寬度的示意圖。第10圖是研磨裝置10的示意圖，在(A)至(C)之任一者中，皆省略了第2圖至第5圖所示的研磨盤11、板12及研磨頭13。第10(A)圖是從頂面觀察研磨機的圖，第10(B)圖是第10(A)圖中的最外周部的無研磨區域3的半徑方向寬度狹窄的位置也就是E-E’剖面的部分放大圖，第10(C)圖是第10(A)圖中的最外周部的無研磨區域3的半徑方向寬度狹窄的位置也就是F-F’剖面的部分放大圖。亦即，第10(B)圖所示的重疊區域7的寬度20會成為最小，第10(C)圖所示的重疊區域7的寬度20會成為最大。若此重疊區域7的寬度的最小值為10%以上，則能夠充分抑制邊緣塌邊，若為25%以下，則會更加確實地取得晶圓外周研磨量與中心研磨量之間的平衡，面內研磨量分佈會成為更加均勻。
較佳是：圓環狀段差9的段差量，其作成相對於研磨墊1的厚度為30～90%。更佳是40〜80%，進一步較佳是60〜80%。若圓環狀段差9為30%以上，則能夠防止在到達原本的製品壽命之前由於研磨墊的磨耗導致圓環狀段差9消失而造成喪失改善邊緣塌邊的效果。另外，若為80%以下，則研磨墊不會變得難以貼附至研磨盤等，而成為操作性良好。
較佳是：研磨墊的厚度16為0.8～1.5mm。更佳是1.0～1.5mm，進一步較佳是1.2～1.4mm。若研磨墊的厚度為1.5mm以下，則能夠更加確實地防止邊緣塌邊，另外，若為0.8mm以上，則能夠更加確實地滿足所要求的表面品質，且不會產生操作上的問題。
另外，較佳是：本發明的研磨墊的Asker-C硬度為50～80。更佳是55～75，進一步較佳是60～70。若為這種硬度，則能夠作成適合調整表面品質的研磨墊。
另外，本發明提供一種研磨裝置，具備：研磨盤，其貼附有研磨墊；及，研磨頭，其保持使半導體矽晶圓黏接之板；藉由前述研磨頭，將已黏接於前述板上之半導體矽晶圓按壓於已貼附在前述研磨盤上的研磨墊上並作滑動接觸，藉此來研磨前述半導體矽晶圓的表面，該研磨裝置的特徵在於：
作為前述研磨墊，具備上述記載之研磨墊。
如第2(A)圖、第2(B)圖所示的本發明的研磨裝置的一個示例(第2(A)圖)及其放大圖(第2(B)圖)所示，本發明的研磨裝置10，具備：研磨盤11，其貼附有研磨墊1；及，研磨頭13，其保持使半導體矽晶圓W黏接之板12。
在本發明的研磨盤11上，貼附有本發明的研磨墊1，藉由研磨頭等而將已黏接於板12上之半導體矽晶圓W按壓於已貼附在研磨盤11上的研磨墊1上並作滑動接觸，藉此將半導體矽晶圓的表面作單面研磨。
若為這種研磨裝置，則藉由具備研磨墊且該研磨墊將圓形研磨區域4的中心設定在相對於研磨墊的中心為不同位置，在將半導體矽晶圓作單面研磨時，能夠將重疊區域7相對於半導體矽晶圓經常變化，因此，會成為可取得晶圓外周部的研磨量與中心部的研磨量之間的平衡。藉此，可防止半導體矽晶圓的邊緣塌邊和研磨後的晶圓的異常反曲。
另外，本發明提供一種半導體矽晶圓的單面研磨方法，其特徵在於：使用上述記載之研磨裝置來進行半導體矽晶圓的單面研磨。若為這種單面研磨方法，則藉由使用研磨墊且該研磨墊將研磨區域的中心設定在相對於研磨墊的中心為不同位置，在研磨半導體矽晶圓時，能夠使未進行研磨之研磨墊外周部的圓形研磨區域外周部的軌跡相對於半導體矽晶圓作連續地變化，因此會成為可取得晶圓外周部的研磨量與中心部的研磨量之間的平衡。藉此，可防止半導體矽晶圓的邊緣塌邊和研磨後的晶圓的異常反曲。
另外，較佳是：在粗磨製程與精磨製程之間的中間研磨製程中進行前述單面研磨。若是這種研磨方法，則能夠更加確實地防止特別是在中間研磨製程中會成為問題之邊緣塌邊的產生。
另外，較佳是：在單面研磨中，將研磨量設為0.3〜1.5μm。若研磨量為0.3μm以上，則能夠在抑制邊緣塌邊的同時也更加確實地使表面品質良好。若研磨量為1.5μm以下，則藉由使圓形研磨區域的外周部的軌跡相對於半導體矽晶圓作連續地變化所獲得之改善邊緣塌邊的效果不會被抵消，而成為可更加確實地防止邊緣塌邊。另外，若研磨量在這種範圍內，則不會對奈米形貌(nanotopography)造成影響。
另外，本發明提供一種半導體矽晶圓用研磨墊的製造方法，其是用於將半導體矽晶圓作單面研磨之研磨墊的製造方法，該製造方法的特徵在於：
至少具有設置無研磨區域與研磨區域的步驟，藉由對研磨墊的表面施行圓環狀的段差加工，設置前述研磨墊的外周部的無研磨區域、與該外周部的無研磨區域的內側的研磨區域；
其中，在施行前述段差加工的步驟中，以下述方式來施行段差加工：前述外周部的無研磨區域，在研磨前述半導體矽晶圓時，與前述半導體矽晶圓重合，並且，將前述研磨區域的中心設定在相對於前述研磨墊的中心為不同位置。
若為藉由這種製造方法所製造的半導體矽晶圓用研磨墊，則藉由使用研磨墊且該研磨墊將研磨區域的中心設定在相對於研磨墊的中心為不同位置，在將半導體矽晶圓作單面研磨時，能夠使圓形研磨區域外周部的軌跡相對於半導體矽晶圓作連續地變化，因此會成為可取得晶圓外周部的研磨量與中心部的研磨量之間的平衡。藉此，可防止半導體矽晶圓的邊緣塌邊和研磨後的晶圓的異常反曲。
第8(a)圖顯示使用以往的研磨墊來研磨的情況下、第8(b)圖顯示使用直徑比以往更小的研磨墊來研磨的情況下、以及第8(c)圖顯示使用本發明的研磨墊來進行研磨的情況下，研磨後的晶圓剖面形狀。在以往的研磨墊的情況下，如上所述，如第8(a)圖所示，容易產生邊緣塌邊(邊沿塌邊)等，而難以兼顧邊緣塌邊與平坦性的確保等其他品質。另外，若為了要避免邊沿塌邊，使用直徑比以往更小的研磨墊而不研磨被研磨物的外周，則如第8(b)圖所示，會發生異常反曲。另一方面，在使用本發明的研磨墊來研磨時，根據上述理由，如第8(c)圖所示，可防止邊沿塌邊及異常反曲。
本發明的半導體矽晶圓用研磨墊，其只要滿足上述的必要規格，則墊的種類並無特別限定。一般而言，能夠使用多孔質胺酯墊或使不織布含浸樹脂而成之墊。
本發明的研磨墊1，其藉由對研磨墊的表面施行圓環狀的段差加工來設置研磨墊1的圓形研磨區域4。另外，依據需求，也能夠在研磨墊1的內側設置內周部的無研磨區域2。進行該段差加工的時機並無特別限定，但例如能夠對於決定研磨墊1的外周之步驟後的研磨墊來進行。在該段差加工步驟中，藉由使用端銑刀(end mill)等的加工來設置圓環狀段差9。在使用端銑刀之加工時，圓環狀段差9的量能夠由端銑刀的高度來決定。第3圖顯示段差加工的示例的圖像。如第3圖所示，將研磨墊1的內周部與外周部藉由端銑刀14切削，能夠形成圓環狀的研磨區域4。藉由在研磨墊1的製造階段中進行段差加工，在將研磨墊貼附於研磨盤後，會成為不需要進行段差加工。
其後，為了固定研磨墊1的貼附位置，能夠進行配合研磨盤11的定位孔等的尺寸之孔洞加工。該孔洞加工能夠使用衝壓加工等方法來進行。藉此，能夠防止每次更換研磨墊時的貼附位置的偏差也就是重疊量(重疊區域7的面積)的偏差。第4圖顯示定位用的衝壓加工的圖像。如第4圖所示，能夠在研磨墊1的中心，藉由衝壓加工等而形成配合研磨盤11的定位孔之孔洞15。
(實施例)
以下，顯示實施例及比較例而更加具體地說明本發明，但本發明不限於下述實施例。
[實施例、比較例1和2]
在比較例1、2及實施例中，使用了通用的單面研磨裝置。比較例1、2的研磨具有一次研磨、二次研磨、精磨三個階段，在各階段中，使用一種單面研磨裝置，其由下述構成：用於固定板位置之外部導件及中心導件、用於按壓板之研磨頭、設置在研磨盤中央的漿料吐出口。研磨盤具備旋轉驅動用的馬達及減速器，板是一種藉由下研磨盤的旋轉而被強制性地連動之研磨機構。各階段的漿料使用Fujimi Incorporated公司的通用產品。一次研磨墊使用Nitta Haas Incorporated公司的通用產品，精磨墊使用Fujibo Ehime Co., Ltd.公司的通用產品。晶圓直徑為200mm，在一片板上利用蠟黏接6片晶圓來進行研磨。改變二次研磨的研磨墊的設計，進行將二次研磨的研磨量統一為0.8μm的情況與變化的情況。作為二次研磨的研磨墊，在比較例1中，以未進行段差加工之平面型進行實驗，在比較例2中，以具有研磨區域與無研磨區域而研磨區域為圓環狀且研磨區域與研磨墊的中心在相同位置者進行實驗(參照第5圖、第9圖)。比較例2的無研磨區域103的寬度(第9圖的比較例的C及D)為40mm。
在實施例中，作為二次研磨的研磨墊，使用一種研磨墊，其具有研磨區域與無研磨區域，該研磨區域為圓環狀且研磨區域的中心相對於研磨墊的中心位於半徑方向上的外側10mm處，除此之外，其餘與比較例1、2同樣地進行。在實施例中的二次研磨的研磨墊的無研磨區域的寬度，第9圖的A為47.5mm，第9圖的B為67.5mm，重疊區域7的寬度20為30～50mm(相對於半導體矽晶圓的直徑為15～25%)。另外，實施例及比較例1、2的研磨墊的厚度為1.3mm，實施例、比較例2中的研磨區域與無研磨區域的段差的段差量為0.4mm。
研磨後的晶圓剖面形狀，藉由KLA-Tencor Corporation公司的US9800(型號)來評估，SFQRmax(單元尺寸20×20，偏位量0×0mm，2mmEE)及GFLR(2mmEE)、奈米形貌(視角2mm×2mm)藉由KLA-Tencor Corporation公司的Nanomapper(產品名)來評估，表面品質(100nm缺陷的總和(Sum Of Defects，SOD)：具有100nm以上直徑之暗場缺陷的數量)藉由KLA-Tencor Corporation公司的SP1(產品名)來評估。
第9圖顯示在比較例2及實施例中使用的二次研磨的研磨墊的規格的比較。在比較例1中使用的研磨墊並未繪示，但使用了無段差(平面)的研磨墊。
另外，第5圖顯示比較例1、2及實施例各自的研磨裝置中的研磨墊、板、半導體矽晶圓之間的位置關係的示意圖。第5圖繪示研磨墊1和1’、板12和12’、半導體矽晶圓W和W’、中心導件17和17’、研磨頭13和13’。
表1顯示將二次研磨的研磨量統一為0.8μm後的平坦度評估結果。
[表1]
如表1所示，在使用平面型的研磨墊時(比較例1)，在晶圓的外周部會發生邊緣塌邊。此邊緣塌邊會造成SFQRmax與GFLR二者皆惡化。另外，在研磨區域的中心與研磨墊的中心為同心時(比較例2)，邊緣塌邊會改善，但在段差部分會發生異常反曲，此異常反曲會造成GFLR惡化。另一方面，在將研磨區域的中心與研磨墊的中心設定在不同位置時，邊緣塌邊會改善，且沒有發生異常反曲，而成為如第8(c)圖所示的結果。結果，SFQRmax與GFLR二者皆改善。
隨後，表2顯示使二次研磨的研磨量在0.2～2μm之間變動位準而評估SFQRmax、奈米形貌、100nm SOD的結果對於某一產品規範是否合格。在表2中，由方框包圍處表示未達成由某一產品規範所定的目標值，在各評估項目中不合格。另一方面，未由方框包圍處表示達成由某一產品規範所定的目標值，在各評估項目中合格。
[表2]
可知比較例1、2在0.2μm之二次研磨的研磨量時，100nm SOD、SFQRmax(平坦度)皆惡化，並未實現其作為表面品質調整步驟的角色。另外，比較例1相應於二次研磨的研磨量的增加，SFQR會惡化，即使是0.2μm之研磨量，SFQRmax也高，藉由降低研磨量來改善平坦度的效果有限。在比較例2中，藉由減少研磨量，SFQR會改善而接近目標值，但在幾乎所有研磨量位準下，奈米形貌皆不佳。這是反映由於段差邊界部造成的異常反曲部的結果。另外，在研磨量降低至0.22μm時，100nm SOD也會惡化。
在實施例中，相較於其他研磨量，在2μm之研磨量時，SFQR、奈米形貌會惡化，但相較於相同研磨量之比較例1、2的結果，特別是SFQRmax的數值良好。
由以上可知，在實施例中，較佳是將二次研磨的研磨量規定在0.3〜1.5μm的範圍內，且中心的0.8μm前後會成為最佳的結果。第6圖顯示應用於量產後的某一產品規範所定的SFQRmax的良率的比較。
由第6圖可知，藉由實施例，某一產品規範所定的SFQRmax的良率(平坦度良品率)從以往的90%(比較例1)改善至98%。
如此般地，顯示了：若為本發明的研磨墊、研磨裝置，則能夠抑制單面研磨中的晶圓的外周塌邊和異常反曲，並能夠將SFQRmax、奈米形貌、100nm SOD、平坦度良品率改善至成為目標水準為止。
並且，本發明不限於上述實施型態。上述實施型態為例示，任何與本發明的申請專利範圍所記載的技術思想具有實質相同的構成並發揮同樣的作用效果者，皆包含於本發明的技術範圍內。
1、1’:研磨墊
2、3、103:無研磨區域
4、104:圓形研磨區域(研磨區域)
5:研磨墊的中心
6:圓環的中心
7:重疊區域
8:中心間距
9:段差
10:研磨裝置
11:研磨盤
12、12’:板
13、13’:研磨頭
14:端銑刀
15:孔洞
16:厚度
17、17’:中心導件
18:內部孔洞
20:寬度
A、B、C、D:寬度
W、W’:半導體矽晶圓
第1圖是顯示本發明的半導體矽晶圓用研磨墊的一個示例的概略圖。
第2圖是顯示本發明的研磨裝置的一個示例的概略圖(第2(A)圖)及其放大圖(第2(B)圖)。
第3圖是顯示段差加工的示例的概略圖。
第4圖是顯示定位用的衝壓加工的示例的概略圖。
第5圖是顯示比較例和實施例中的研磨墊、研磨裝置的板、晶圓之間的位置關係的示意圖。
第6圖是顯示實施例及比較例的平坦度良品率的比較的圖。
第7圖是將研磨區域的中心與研磨墊的中心設為不同位置時的研磨墊的旋轉的狀態(第7(A)圖)及伴隨該旋轉的圓形研磨區域的外周部的位置的變化(第7(B)圖)的概略圖。
第8圖是顯示使用以往的研磨墊、直徑比以往更小的研磨墊、本發明的研磨墊來進行研磨的情況下的研磨後的晶圓剖面形狀的概略圖。
第9圖是顯示在比較例2及實施例中使用的二次研磨的研磨墊的規格比較的概略圖。
第10圖是顯示本發明的重疊區域的寬度的概略圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
1:研磨墊
2、3:無研磨區域
4:圓形研磨區域(研磨區域)
5:研磨墊的中心
6:圓環的中心
7:重疊區域
8:中心間距
9:段差
16:厚度
17:中心導件
18:內部孔洞
Claims (16)
- 一種半導體矽晶圓用研磨墊，其是用於將半導體矽晶圓作單面研磨之大致圓形的研磨墊，該半導體矽晶圓用研磨墊的特徵在於： 該研磨墊在前述研磨墊的表面具有圓形研磨區域，該圓形研磨區域的外徑小於前述研磨墊的外徑， 前述研磨墊的中心與前述圓形研磨區域的中心存在於不同位置。
- 如請求項1所述之半導體矽晶圓用研磨墊，其中，前述研磨墊的中心與前述圓形研磨區域的中心之間的距離為5～20mm。
- 如請求項1所述之半導體矽晶圓用研磨墊，其中，前述圓形研磨區域在中心部具有段差，該段差的厚度比大致圓形的前述研磨墊的厚度更小。
- 如請求項2所述之半導體矽晶圓用研磨墊，其中，前述圓形研磨區域在中心部具有段差，該段差的厚度比大致圓形的前述研磨墊的厚度更小。
- 如請求項1所述之半導體矽晶圓用研磨墊，其中，前述研磨墊的厚度在0.8～1.5mm的範圍內，前述段差的段差量相對於前述研磨墊的厚度為30～90%。
- 如請求項2所述之半導體矽晶圓用研磨墊，其中，前述研磨墊的厚度在0.8～1.5mm的範圍內，前述段差的段差量相對於前述研磨墊的厚度為30～90%。
- 如請求項3所述之半導體矽晶圓用研磨墊，其中，前述研磨墊的厚度在0.8～1.5mm的範圍內，前述段差的段差量相對於前述研磨墊的厚度為30～90%。
- 如請求項4所述之半導體矽晶圓用研磨墊，其中，前述研磨墊的厚度在0.8～1.5mm的範圍內，前述段差的段差量相對於前述研磨墊的厚度為30～90%。
- 如請求項1所述之半導體矽晶圓用研磨墊，其中，前述研磨墊的阿斯卡C型硬度為50～80。
- 如請求項8所述之半導體矽晶圓用研磨墊，其中，前述研磨墊的阿斯卡C型硬度為50～80。
- 一種研磨裝置，具備：研磨盤，其貼附有研磨墊；及，研磨頭，其保持使半導體矽晶圓黏接之板；藉由前述研磨頭，將已黏接於前述板上之半導體矽晶圓按壓於已貼附在前述研磨盤上的研磨墊上並作滑動接觸，藉此來研磨前述半導體矽晶圓的表面，該研磨裝置的特徵在於： 作為前述研磨墊，具備請求項1～10中任一項所述之研磨墊。
- 一種半導體矽晶圓的單面研磨方法，其特徵在於：使用請求項11所述之研磨裝置來進行半導體矽晶圓的單面研磨。
- 如請求項12所述之半導體矽晶圓的單面研磨方法，其中，在粗磨製程與精磨製程之間的中間研磨製程中進行前述單面研磨。
- 如請求項12所述之半導體矽晶圓的單面研磨方法，其中，在前述單面研磨中，將研磨量設為0.3〜1.5μm。
- 如請求項13所述之半導體矽晶圓的單面研磨方法，其中，在前述單面研磨中，將研磨量設為0.3〜1.5μm。
- 一種半導體矽晶圓用研磨墊的製造方法，該研磨墊用於將半導體矽晶圓作單面研磨，該製造方法的特徵在於： 具有設置無研磨區域與研磨區域的步驟，藉由對研磨墊的表面施行圓環狀的段差加工，設置前述研磨墊的外周部的無研磨區域、與該外周部的無研磨區域的內側的研磨區域； 其中，在施行前述段差加工的步驟中，以下述方式來施行段差加工：前述外周部的無研磨區域，在研磨前述半導體矽晶圓時，與前述半導體矽晶圓重合，並且，將前述研磨區域的中心設定在相對於前述研磨墊的中心為不同位置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019125463A JP2021012922A (ja) | 2019-07-04 | 2019-07-04 | 研磨パッド、研磨装置、それを用いた研磨方法、及び、研磨パッドの製造方法 |
| JP2019-125463 | 2019-07-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202109653A true TW202109653A (zh) | 2021-03-01 |
Family
ID=74100998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109115833A TW202109653A (zh) | 2019-07-04 | 2020-05-13 | 研磨墊、研磨裝置、使用了該研磨裝置之研磨方法、及研磨墊的製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2021012922A (zh) |
| TW (1) | TW202109653A (zh) |
| WO (1) | WO2021002089A1 (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3779104B2 (ja) * | 1998-12-28 | 2006-05-24 | 株式会社Ｓｕｍｃｏ | ウェーハ研磨装置 |
| JP2006068888A (ja) * | 2004-09-06 | 2006-03-16 | Speedfam Co Ltd | 定盤の製造方法及び平面研磨装置 |
-
2019
- 2019-07-04 JP JP2019125463A patent/JP2021012922A/ja active Pending
-
2020
- 2020-04-30 WO PCT/JP2020/018228 patent/WO2021002089A1/ja active Application Filing
- 2020-05-13 TW TW109115833A patent/TW202109653A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021012922A (ja) | 2021-02-04 |
| WO2021002089A1 (ja) | 2021-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5233888B2 (ja) | 両面研磨装置用キャリアの製造方法、両面研磨装置用キャリア及びウェーハの両面研磨方法 | |
| KR101565026B1 (ko) | 양면 연마 장치용 캐리어 및 이를 이용한 양면 연마 장치, 및 양면 연마 방법 | |
| KR102024130B1 (ko) | 웨이퍼 연마 장치 및 이것에 이용하는 연마 헤드 | |
| WO2012147279A1 (ja) | 半導体ウェーハ及びその製造方法 | |
| KR20090029270A (ko) | 양면 연마 장치용 캐리어 및 이를 이용한 양면 연마 장치 및 양면 연마 방법 | |
| WO2020137186A1 (ja) | ウェーハの製造方法およびウェーハ | |
| WO2013080453A1 (ja) | 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法 | |
| TWI804554B (zh) | 載體的製造方法及晶圓的雙面研磨方法 | |
| KR102112535B1 (ko) | 연마용 발포 우레탄 패드의 드레싱 장치 | |
| JP5145131B2 (ja) | 研磨ヘッドの製造方法 | |
| JP2007173815A (ja) | シリコンウエハ研磨装置、これに使用されるリテーニングアセンブリ及びシリコンウエハ平坦度補正方法 | |
| TW202109653A (zh) | 研磨墊、研磨裝置、使用了該研磨裝置之研磨方法、及研磨墊的製造方法 | |
| JP5605260B2 (ja) | インサート材及び両面研磨装置 | |
| JP2021132102A (ja) | 半導体ウェーハの製造方法 | |
| CN109414799B (zh) | 双面研磨装置 | |
| JP2011031322A (ja) | 研磨装置及び研磨方法 | |
| JP5396616B2 (ja) | シーズニングプレート、半導体研磨装置、研磨パッドのシーズニング方法 | |
| JP2016159384A (ja) | 研磨装置及び研磨方法 | |
| JP2004241723A (ja) | 半導体ウエーハの製造方法、サポートリング及びサポートリング付ウエーハ | |
| JP7276246B2 (ja) | 両面研磨装置用キャリアの製造方法及びウェーハの両面研磨方法 | |
| JP2013094925A (ja) | 修正キャリア及び研磨装置 | |
| JP2003273050A (ja) | 研磨装置 | |
| JP2002052460A (ja) | ウェーハの加工方法及び加工装置 |