TW202100452A - 蝕刻處理方法 - Google Patents

蝕刻處理方法 Download PDF

Info

Publication number
TW202100452A
TW202100452A TW109121658A TW109121658A TW202100452A TW 202100452 A TW202100452 A TW 202100452A TW 109121658 A TW109121658 A TW 109121658A TW 109121658 A TW109121658 A TW 109121658A TW 202100452 A TW202100452 A TW 202100452A
Authority
TW
Taiwan
Prior art keywords
etching
etching treatment
processing method
treatment
gallium
Prior art date
Application number
TW109121658A
Other languages
English (en)
Inventor
髙橋勲
Original Assignee
日商Ｆｌｏｓｆｉａ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019121728A external-priority patent/JP7366340B2/ja
Priority claimed from JP2019121729A external-priority patent/JP7366341B2/ja
Application filed by 日商Ｆｌｏｓｆｉａ股份有限公司 filed Critical 日商Ｆｌｏｓｆｉａ股份有限公司
Publication of TW202100452A publication Critical patent/TW202100452A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Abstract

本發明提供一種可在工業上有利地對於一對象物進行蝕刻處 理的蝕刻處理方法。

一種蝕刻處理方法，其使用蝕刻液對於一對象物(例如 α-Ga2O3等)進行蝕刻處理，其中，該蝕刻液包含溴，而且該對象物至少包含鋁或/及鎵。

Description

蝕刻處理方法
本發明係關於對於半導體裝置及電子設備等的製造等有用的蝕刻處理方法。
作為可實現高耐壓、低損失及高耐熱的次世***關元件，使用能隙大之氧化鎵(Ga2O3)的半導體裝置受到矚目，而期待將其應用於逆變器(inverter)等的電力用半導體裝置。而且因為廣泛的能隙，其作為LED或感測器等受發光裝置的應用亦受到期待。該氧化鎵，根據非專利文獻1，分別與銦或鋁或其組合進行混晶，藉此可控制能隙，而構成作為InAlGaO系半導體極具魅力的材料系統。此處，InAlGaO系半導體表示InXAlYGaZO3(0≦X≦2，0≦Y≦2，0≦Z≦2，X+Y+Z=1.5~2.5)，其可泛指內含氧化鎵的同一材料系統。
然而，氧化鎵有使用HF(hydrogen fluoride)等蝕刻液進行蝕刻處理仍無法順利蝕刻的問題。已知使用液體材料對於基板或半導體膜或絕緣膜等蝕刻對象物進行蝕刻處理的技術，例如，使用噴霧法等的蝕刻處理方法一般已為人所知。其中，有人研究藉由使用經霧化之液體原料(霧氣)，對於蝕刻對象物進行蝕刻處理的方法。又，近年來在半導體裝置或電子設備等的 製造步驟中，因為進行次微米(submicron)等級的圖案形成，而發生了例如即便使用霧氣的情況亦難以進行階段差被覆的問題。因此，仍期待一種對於半導體裝置或電子設備等的製造有用的、可以奈米等級地控制蝕刻對象物之蝕刻處理的處理方法。
專利文獻1中記載將具有10μm以下之平均粒徑的微霧氣對半導體晶圓的表面進行噴霧，以進行將晶圓上既有的結構物溶解去除的蝕刻處理。然而，專利文獻1的蝕刻處理方法，就蝕刻氧化鎵而言並不充分，仍期望一種可良好地蝕刻氧化鎵的蝕刻處理方法。
專利文獻2中記載細通道方式的霧氣蝕刻裝置，並且記載使用「由鹽酸或鹽酸與硝酸之混合物所形成之蝕刻原料」與「純水所形成之溶劑」所構成的蝕刻液對於氧化鋅等蝕刻對象物實施蝕刻處理。然而，專利文獻2之蝕刻處理方法難以良好地蝕刻氧化鎵，蝕刻量亦少，因此仍期望一種可應用於工業的蝕刻處理方法。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2009-010033號公報
[專利文獻2]日本特開2011-181784號公報
[非專利文獻]
[非專利文獻1]金子健太郎，「剛玉結構氧化鎵系混晶薄膜的成長與物性」，京都大學博士論文，平成25年3月
本發明之目的係提供一種能夠在工業上有利地對於一對象物進行蝕刻處理的蝕刻處理方法。
本案發明人，為了達成上述目的而詳細研究的結果發現，適用氫溴酸作為蝕刻液，對於即使是難以蝕刻的氧化鎵亦可良好地進行蝕刻。並且發現這樣的蝕刻處理方法，可一舉解決上述以往的問題。
又，本案發明人得知上述見解後，進一步反覆研究，進而完成本發明。
亦即，本發明係關於以下的發明。
[1]、一種蝕刻處理方法，其係使用蝕刻液對一對象物進行蝕刻處理的方法，其中，該蝕刻液包含溴，而且該對象物至少包含鋁或/及鎵。
[2]、如前述[1]之蝕刻處理方法，其中該對象物至少包含鎵。
[3]、如前述[1]或[2]之蝕刻處理方法，其中該對象物具有剛玉結構。
[4]、如前述[1]之蝕刻處理方法，其中該對象物包含氧化鎵。
[5]、如前述[1]之蝕刻處理方法，其中該蝕刻處理的處理溫度是高於200℃的溫度。
[6]、如前述[1]至[4]中任一項之蝕刻處理方法，其中該蝕刻處理的處理溫度在400℃以上。
[7]、如前述[1]至[5]中任一項之蝕刻處理方法，其中利用該蝕刻處理， 對該對象物蝕刻50nm以上。
[8]、一種蝕刻處理方法，包含：使用包含溴的蝕刻液，對具有剛玉結構的對象物，進行蝕刻的步驟。
[9]、如前述[8]之蝕刻處理方法，其中該對象物至少包含鎵。
[10]、如前述[8]之蝕刻處理方法，其中該對象物包含氧化鎵。
[11]、如前述[8]之蝕刻處理方法，其中該對象物包含鋁。
[12]、如前述[8]之蝕刻處理方法，其中該對象物至少包含鋁及鎵。
[13]、如前述[8]之蝕刻處理方法，其中該使用蝕刻液對一對象物進行蝕刻處理的步驟，是在高於200℃的溫度下進行。
[14]、如前述[8]之蝕刻處理方法，其中該使用蝕刻液對一對象物進行蝕刻處理的步驟，是在400℃以上的溫度下進行。
[15]、一種蝕刻處理方法，其係使用蝕刻液對一對象物進行蝕刻處理的方法，其中，該蝕刻液包含溴，而且該蝕刻處理是在高於200℃的溫度下進行。
[16]、一種蝕刻處理方法，其包含：從包含溴的蝕刻液，產生霧化液滴並使該霧化液滴飄浮；提供載氣至該飄浮的霧化液滴，以將該霧化液滴運送至對象物附近；在高於200℃的溫度下，對該對象物進行蝕刻。
[17]、一種蝕刻處理方法，其包含：從包含溴的蝕刻液，產生霧化液滴並使該霧化液滴飄浮；提供載氣至該飄浮的霧化液滴，以將該霧化液滴運送至具有剛玉結構的對象物附近；及在高於200℃的溫度下，對該對象物進行蝕刻，以至少地改質該對象物的一表面。
[18]、如前述[16]或[17]之蝕刻處理方法，其中該載氣為惰性氣體。
[19]、一種半導體裝置的製造方法，其包含：如前述[15]至[17]中任一項之蝕刻處理方法，其中，該對象物包括選自鎵、鋁、氧化鎵、和氧化鋁 的至少一種。
[20]、如前述[15]至[17]中任一項之蝕刻處理方法，其中該溫度為400℃以上。
[21]、如前述[15]至[17]中任一項之蝕刻處理方法，其中該蝕刻液包含溴化氫。
根據本發明的蝕刻處理方法，可在工業上有利地對於蝕刻對象物進行蝕刻處理。
1:p型半導體
2:電極
3:n型半導體層
4:歐姆電極
19:蝕刻處理裝置
20:蝕刻對象物
22a:載氣供給裝置
22b:載氣(稀釋)供給裝置
23a:流量調節閥
23b:流量調節閥
24:霧氣產生源
24a:蝕刻液
24b:霧氣
25:容器
25a:水
26:超音波振動子
27:供給管
28:加熱板(加熱器)
29:排氣口
30:蝕刻處理室
131a:n-型半導體層
131b:第一n+型半導體層
131c:第二n+型半導體層
132:p型半導體層
134:閘極絕緣膜
135a:閘極電極
135b:源極電極
135c:汲極電極
圖1係實施例中所使用之蝕刻處理裝置的概略構成圖。
圖2係顯示實施例中的蝕刻量與氫溴酸濃度之關係的圖。
圖3係顯示實施例中的蝕刻處理後的顯微鏡影像的圖。
圖4係顯示實施例中的蝕刻處理後的顯微鏡影像的圖。
圖5係示意顯示製造例中的金屬氧化物半導體場效電晶體(MOSFET)之一例的剖面圖。
圖6係用以說明製造例中的金屬氧化物半導體場效電晶體(MOSFET)之製造步驟的一例的示意剖面圖。
圖7係示意顯示製造例中的接面能障肖特基二極體(JBS)之一例的剖面圖。
圖8係用以說明製造例中的接面能障肖特基二極體(JBS)之製造步驟之一例的示意剖面圖。
本發明的蝕刻處理方法中，使用蝕刻液對於一對象物進行蝕刻處理方法，而且，其特徵為蝕刻液包含溴。再者，本發明一實施例中，其特徵為，該對象物包括選自鎵、鋁、氧化鎵、和氧化鋁的至少一種。本發明一實施例中，使用蝕刻液的霧化液滴對於一對象物進行蝕刻處理，而能夠安全地控制對象物的蝕刻量。而且，本發明一實施例中，其特徵為蝕刻液包含溴，而且，該蝕刻處理的處理溫度是高於200℃的溫度。
(蝕刻液)
該蝕刻液只要包含溴且能夠對於一對象物進行蝕刻處理，則未特別限定。又，該蝕刻液亦可包含無機材料，亦可包含有機材料。本發明中，該蝕刻液包含溴化氫，而能夠更良好地進行蝕刻處理，因此為優選。另外，該蝕刻液的溶劑雖未特別限定，但較佳為無機溶劑，更佳為極性溶劑，最佳為水。該蝕刻液的濃度並未特別限定，但以體積比計，相對於該蝕刻液的溶劑，較佳為5%以上，更佳為10%以上，最佳為20%。該濃度的上限，只要是可霧化或液滴化的範圍則未特別限定。
(對象物)
該對象物至少包含鋁及/或鎵，且只要是能夠使用該蝕刻液對其進行蝕刻處理即可，則未特別限定。該蝕刻對象物的形狀可為任何形狀，對於所有形狀皆有效，可列舉例如：平板或圓板等板狀、膜狀、纖維狀、棒狀、圓柱狀、角柱狀、筒狀、螺旋狀、球狀、環狀等。本發明中，該蝕刻對象 物較佳為膜狀。本發明的型態中，該蝕刻對象物較佳係至少包含含有鋁或/及鎵的氧化物，更佳係包含具有鋁或/及氧化鎵，最佳係包含氧化鎵。又，該蝕刻對象物較佳為結晶，更佳為具有剛玉結構、β-加利亞結構(β-gallia structure)或六方晶結構，最佳為具有剛玉結構。
該蝕刻對象物，可與基體等一體化，本發明中，較佳係在基體上直接或隔著其他層積層而成者。該基體只要係可支撐該蝕刻對象物者則未特別限定。該基體的材料，只要不阻礙本發明之目的則亦未特別限定，可為習知的基體，亦可為有機化合物，亦可為無機化合物。作為該基體的形狀，可為任意形狀，對於所有形狀皆有效，可列舉例如，平板或圓板等的板狀、纖維狀、棒狀、圓柱狀、角柱狀、筒狀、螺旋狀、球狀、環狀等，但本發明中較佳為基板。基板的厚度在本發明中並未特別限定。
該基板只要為板狀且成為該蝕刻對象物的支撐體者則未特別限定。可為絕緣體基板，亦可為半導體基板，亦可為導電性基板，該基板較佳為絕緣體基板，又，表面具有金屬膜之基板亦較佳。作為該基板，較佳地可列舉例如：具有剛玉結構基板等。基板材料，只要不阻礙本發明之目的則未特別限定，可為習知者。作為該具有剛玉結構的基板，例如，亦可為在至少表面的一部分上包含具有剛玉結構之基板材料的基板。又，亦可為具有剛玉結構的基板材料作為主成分的底層基板，更具體而言，可列舉例如：藍寶石基板(較佳為c面藍寶石基板)或α型氧化鎵基板等。此處，「主成分」係指以原子比計，相對於基板材料的所有成分，，較佳係以50%以上、更佳以70%以上、再佳以90%以上包含具有該特定結晶結構的基板材料，並且意指亦可為100%。
在該基體上積層該蝕刻對象物的方法，亦可為習知的方法。
本發明一實施例中，使用蝕刻液對於一蝕刻對象物進行蝕刻處理。蝕刻處理方法，只要是使用蝕刻液對於一蝕刻對象物進行蝕刻處理的方法即可，並未特別限定。本發明一實施例中，較佳地，該蝕刻處理是使用包含蝕刻液的霧化液滴來進行。更佳地，是通過使包含蝕刻液的霧化液滴與蝕刻對象物反應，來進行。霧化液滴只要是使蝕刻液霧化或液滴化後的物質即可，並未特別限定。霧化或液滴化的方法，較佳地為霧化該蝕刻液，使液滴漂浮，產生霧化液滴的方法。本發明一實施例中，產生霧化液滴的方法，較佳地為使用超音波的霧化方法。使用超音波得到的霧化液滴，較佳地其初始速度為零並在空中浮遊，例如係為一種不是像噴霧一樣噴灑，而是能夠在空間中浮遊以氣體來輸送的霧化液滴，所以不會有因碰撞能量造成的損傷，因此非常地優選。本發明一實施例中，較佳地霧化液滴係為一種將蝕刻液霧化使霧化液滴漂浮，接著用載氣運送漂浮的霧化液滴的物質。此外，蝕刻處理溫度，並未特別限定。本發明一實施例中，蝕刻處理溫度較佳地為高於200℃的溫度，更佳地為400℃以上。本發明一實施例中，藉由蝕刻處理，能夠減少於對象物(α-Ga2O3等)的表面產生有損傷。例如，即使是自該對象物表面為50nm至數千nm以上的深度(蝕刻量)，也能夠容易且安全地進行蝕刻。利用蝕刻處理，能夠提高對象物的表面平滑性等，也能夠期待表面改質的效果。而且，可以因應蝕刻處理時間而抑制裂紋的產生，也可以因應必須而增加對象物的蝕刻量，因此可以用於半導體裝置的製造方法中。
本發明中，較佳係使用載氣來運送該霧化液滴。該載氣只要不阻礙本 發明之目的則未特別限定，可列舉例如：氧、臭氧、氮氣或氬氣等惰性氣體(inactive gas)、或是氫氣或組成氣體(forming gas)等還原氣體等作為較佳的例子。又，載氣的種類可為1種，亦可為2種以上，亦可進一步使用流量降低的稀釋氣體(例如10倍稀釋氣體等)等作為第二載氣。又，載氣的供給處亦可不僅為1處，亦可為2處以上。載氣的流量並未特別限定，較佳為0.01至20L/分鐘，更佳為1至10L/分鐘。稀釋氣體的情況，稀釋氣體的流量較佳為0.001至2L/分鐘，更佳為0.1至1L/分鐘。
該反應，只要係可使用該霧化液滴對於該蝕刻對象物進行蝕刻處理的反應即可，亦可包含化學反應，亦可包含由熱所進行的熱反應。本發明中，通常係以高於200℃的溫度進行該蝕刻處理，但本發明中，較佳為350℃以上，更佳為400℃以上。本發明中，即使為如此高溫，亦可穩定且良好地對於該蝕刻對象物進行蝕刻處理。關於上限，只要不阻礙本發明之目的則未特別限定，較佳為1900℃以下，更佳為1400℃以下。又，該反應只要不阻礙本發明之目的，則可在真空下、非氧環境下、還原氣體環境下及氧環境下的任一環境下進行，但較佳係在非氧環境下或氧環境下進行，更佳係在惰性氣體環境下進行。又，可在大氣壓下、加壓下及減壓下的任一條件下進行，但本發明中，較佳係在大氣壓下進行。另外，蝕刻量可藉由調整蝕刻處理時間來設定。
該蝕刻處理方法，可應用於各種產品的製造步驟中，較佳地，係使用於半導體裝置的製造步驟等。作為該半導體裝置，可列舉例如：二極體、電晶體、JBS等。作為該產品，除了該半導體裝置以外，可列舉例如：數位相機、印表機、投影機、個人電腦、行動電話等搭載了CPU的電子裝置； 清掃機、熨斗等搭載了電源單元的電子裝置等；或馬達、驅動機構、電動車、電動飛機、小型電動設備或MEMS等驅動電子裝置等。
以下舉出將本發明的蝕刻處理方法，應用於產品(半導體裝置)之製造步驟，以製造產品(半導體裝置)的例子，以更詳細說明本發明，但本發明不限於此。
圖5係示意顯示使用本發明之蝕刻處理方法所製造之金屬氧化物半導體場效電晶體(MOSFET)的剖面圖。圖5的MOSFET係溝槽(trench)型的MOSFET，具備：n-型半導體層131a、第一n+型半導體層131b及第二n+型半導體層131c、閘極絕緣膜134、閘極電極135a、源極電極135b及汲極電極135c。汲極電極135c上，形成有例如厚度100nm~100μm的第一n+型半導體層131b，第一n+型半導體層131b上，形成有例如厚度100nm~100μm的n-型半導體層131a。然後，再者，該n-型半導體層131a上形成有第二n+型半導體層131c，第二n+型半導體層131c上形成有源極電極135b。
又，該n-型半導體層131a及該第二n+型半導體層131c內，形成有貫通第二n+型半導體層131c而深度到達該n-型半導體層131a之途中的多個溝槽。例如，該溝槽內埋入且形成有閘極電極135a，其係隔著厚度10nm~1μm的閘極絕緣膜134。
圖6係顯示圖5之MOSFET的製造步驟的一部分。使用例如圖6a所示的半導體結構，在n-型半導體層131a及第二n+型半導體層131c的既定區 域設置蝕刻遮罩，將該蝕刻遮罩作為遮罩，使用本發明的蝕刻處理方法，進行蝕刻處理，如圖6b所示，形成深度從第二n+型半導體層131c表面到達該n-型半導體層131a之途中的溝槽。另外，作為蝕刻液及蝕刻處理條件，可列舉上述蝕刻液及蝕刻處理條件等。該第二n+型半導體層131c及n-型半導體層131a任一皆包含α-Ga2O3作為主成分的情況，藉由使用包含溴的蝕刻液作為該蝕刻液，並以本發明的蝕刻處理方法進行蝕刻處理，藉此可在工業上更有利地製造包含α-Ga2O3的裝置。接著，如圖6c所示，使用熱氧化法、真空蒸鍍法、濺鍍法、CVD法等習知的方法，在該溝槽的側面及底面，例如形成50nm~1μm厚的閘極絕緣膜134後，使用CVD法、真空蒸鍍法、濺鍍法等，在該溝槽中，例如，藉由多晶矽等的材料，以低於n-型半導體層的厚度形成閘極電極135a。
然後，使用真空蒸鍍法、濺鍍法、CVD法等的習知方法，在n+型半導體層131c上形成源極電極135b，在n+型半導體層131b上形成汲極電極135c，藉此可製造功率MOSFET。另外，源極電極及汲極電極的電極材料，亦可分別為習知的電極材料，作為該電極材料，可列舉例如：Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金屬或此等的合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜、聚苯胺、聚噻吩或聚吡咯等有機導電性化合物、或此等的混合物等。
圖7係示意顯示應用本發明之蝕刻處理方法所製造之接面能障肖特基二極體(JBS)的剖面圖。圖7的半導體裝置包含：n型半導體層3；設於該n型半導體層3上且可與該n型半導體層3之間形成肖特基能障的電極(能 障電極)2；以及設於電極(能障電極)2與n型半導體層3之間的p型半導體1，且p型半導體1在它與該n型半導體層3之間，能夠形成能障高度比電極(能障電極)2之肖特基能障的能障高度更大的肖特基能障。另外，p型半導體1埋入n型半導體層3。
以下使用圖8說明圖7之半導體裝置的較佳製造步驟等。圖8a係顯示在作為n型半導體層3的半導體基板上積層歐姆電極4，並在其相反側表面形成有多個溝槽的積層體。然後，對於圖8a的積層體使用本發明的蝕刻處理方法，對於積層體的表面進行蝕刻處理後，使用光微影法，如圖8b所示，在n型半導體層3的溝槽內形成p型半導體1。得到圖8b的積層體後，在p型半導體1及n型半導體層3上，藉由該乾式法(較佳為真空蒸鍍法或濺鍍)或該濕式法等形成電極(能障電極)2，得到圖8c的積層體。本發明的蝕刻處理方法，在半導體裝置的製造步驟中，亦可較佳地用作半導體裝置的各層(半導體層、絕緣體層等)的再成長前之前處理。
【實施例】
以下，說明本發明的實施例，但本發明不限於此等。
(實施例1)
1.蝕刻處理裝置
使用圖1說明本實施例中所使用之蝕刻處理裝置19。圖1的蝕刻處理裝置19具備：載氣源22a，供給載氣；流量調節閥23a，用以調節從載氣源22a送出之載氣的流量；載氣(稀釋)源22b，供給載氣(稀釋)；流量調節閥23b，用以調節從載氣(稀釋)源22b送出之載氣(稀釋)的流量；霧氣產生源 24，收存蝕刻液24a；容器25，裝有水；超音波振動子26，安裝於容器25的底面；蝕刻處理室30；石英製的供給管27，從霧氣產生源24連接至蝕刻處理室30；及加熱板(加熱器)28，其係設於蝕刻處理室30內。蝕刻對象物20設置於加熱板28上。又，蝕刻處理室30中，於側壁上較高的位置設有排氣口29，其係以使霧化液滴滯留在蝕刻對象物20周邊的方式構成。
2.蝕刻液的製作
以體積比成為20%的方式在超純水中混合氫溴酸，並將其作為蝕刻液。
3.蝕刻準備
將上述2.所得之蝕刻液24a收存於霧氣產生源24內。接著，將表面上形成有c面α-Ga2O3膜的c面藍寶石基板設於加熱板28上，作為蝕刻對象物20，使加熱板28運作，將蝕刻對象物20的溫度升溫至365℃。接著，打開流量調節閥23a及23b，將從載氣源22a供給之載氣的流量調節為2.0L/分鐘，將從載氣(稀釋)源22b供給的稀釋氣體之流量調節為2.0L/分鐘。另外，使用氮氣作為載氣。
4.蝕刻處理
接著，以2.4MHz使超音波振動子26振動，通過水25a將該振動傳播至原料溶液24a，使蝕刻液24a霧化而產生霧氣(霧化液滴)24b。此霧氣24b藉由載氣通入供給管27內，進而導入蝕刻處理室30內，大氣壓下，於365℃，霧氣在蝕刻對象物20上進行反應，而對於蝕刻對象物20進行蝕刻處理。處理時間為1小時。蝕刻處理後，以顯微鏡觀察有無裂縫。顯微鏡影像顯示於圖3。如圖3明確顯示，即使進行蝕刻處理亦未產生裂縫。另外， 蝕刻量為698nm。
(實施例2)
以體積比成為30%的方式在超純水中混合氫溴酸，將其作為蝕刻液，除此之外，與實施例1相同地進行蝕刻處理。又，蝕刻量為1277nm。
(比較例1)
以體積比成為20%的方式在超純水中混合鹽酸，將其作為蝕刻液，除此之外，與實施例1相同地進行蝕刻處理。又，蝕刻量為12nm。
(比較例2)
以體積比成為30%的方式在超純水中混合鹽酸，將其作為蝕刻液除此之外，與實施例1相同地進行蝕刻處理。又，蝕刻量為13nm。
評價
測量在實施例1至2及比較例1至2進行蝕刻處理的蝕刻量。結果顯示於圖2。
(實施例3)
使蝕刻處理溫度為400℃，除此之外，與實施例2相同地進行蝕刻處理。蝕刻量為1473nm，蝕刻的狀為態亦良好。與實施例1相同地，在蝕刻處理後，以顯微鏡觀察有無裂縫，結果即使進行蝕刻處理亦未產生裂縫。
(實施例4)
使用表面形成有r面α-Ga2O3膜的r面藍寶石基板作為蝕刻對象物，除此之外，與實施例1相同地進行蝕刻處理。蝕刻量為313nm。以AFM調查蝕刻處理之前後中的表面粗糙度Ra，以評價表面狀態。結果，蝕刻處理前的表面粗糙度Ra為35.9nm，相對於此，蝕刻處理後的表面粗糙度Ra為28.4nm。由此可知，藉由蝕刻處理提升了表面平滑性。
(實施例5)
使蝕刻處理溫度為400℃，除此之外，與實施例4相同地進行蝕刻處理。蝕刻量為380nm。與實施例1相同地，在蝕刻處理後，以顯微鏡觀察有無裂縫。顯微鏡影像顯示於圖4。如圖4明確顯示，即使進行蝕刻處理亦未產生裂縫。又，蝕刻量大於實施例3。
(實施例6)
以體積比成為30%的方式在超純水中混合氫溴酸，將其作為蝕刻液，除此之外，與實施例5相同地進行蝕刻處理。蝕刻量為897nm，蝕刻狀態亦為良好。
(實施例7)
使用表面形成有m面α-Ga2O3膜的m面藍寶石基板作為蝕刻對象物，除此之外，與實施例1相同地進行蝕刻處理。蝕刻量為223nm。與實施例1相同地進行蝕刻處理後，以顯微鏡觀察有無裂縫，結果即使進行蝕刻處理亦未產生裂縫。
(實施例8)
使蝕刻處理溫度為400℃以及使用表面形成有m面α-Ga2O3膜的m面藍寶石基板作為蝕刻對象物，除此之外，與實施例2相同地進行蝕刻處理。蝕刻量為696nm，蝕刻的狀態亦為良好。與實施例1相同地進行蝕刻處理後，以顯微鏡觀察有無裂縫，結果即使進行蝕刻處理亦未產生裂縫。
(實施例9)
使蝕刻處理溫度為400℃以及使用表面形成有a面α-Ga2O3膜的a面藍寶石基板作為蝕刻對象物，除此之外，與實施例2相同地進行蝕刻處理。蝕刻量為305nm，蝕刻狀態亦為良好。
(比較例3)
使用表面形成有m面α-Ga2O3膜的m面藍寶石基板作為蝕刻對象物，除此之外，與比較例1相同地進行蝕刻處理。蝕刻量為0nm。
(比較例4)
使用表面形成有m面α-Ga2O3膜的m面藍寶石基板作為蝕刻對象物，除此之外，與比較例2相同地進行蝕刻處理。蝕刻量為0nm。
(比較例5)
使用表面形成有r面α-Ga2O3膜的r面藍寶石基板作為蝕刻對象物，除此之外，與比較例1相同地進行蝕刻處理。蝕刻量為0nm。
(比較例6)
使用表面形成有r面α-Ga2O3膜的r面藍寶石基板作為蝕刻對象物，除 此之外，與比較例2相同地進行蝕刻處理。蝕刻量為0nm。
(比較例7)
使用表面形成有a面α-Ga2O3膜的a面藍寶石基板作為蝕刻對象物，除此之外，與比較例1相同地進行蝕刻處理。蝕刻量為0nm。
(比較例8)
使用表面形成有a面α-Ga2O3膜的a面藍寶石基板作為蝕刻對象物，除此之外，與比較例2相同地進行蝕刻處理。蝕刻量為0nm。
[產業上的可利用性]
本發明的蝕刻處理方法，因為可在工業上有利地對於蝕刻對象物進行蝕刻處理，因此可應於半導體裝置、電子設備等各種製造領域。

Claims (21)

  1. 一種蝕刻處理方法，其係使用蝕刻液對於一對象物進行蝕刻處理的方法，其中，
    該蝕刻液包含溴，而且
    該對象物至少包含鋁或/及鎵。
  2. 如請求項1之蝕刻處理方法，其中該對象物至少包含鎵。
  3. 如請求項1或2之蝕刻處理方法，其中該對象物具有剛玉結構。
  4. 如請求項1之蝕刻處理方法，其中該對象物包含氧化鎵。
  5. 如請求項1之蝕刻處理方法，其中該蝕刻處理的處理溫度是高於200℃的溫度。
  6. 如請求項1至4中任一項之蝕刻處理方法，其中該蝕刻處理的處理溫度在400℃以上。
  7. 如請求項1至5中任一項之蝕刻處理方法，其中利用該蝕刻處理，對該對象物蝕刻50nm以上。
  8. 一種蝕刻處理方法，包含：使用包含溴的蝕刻液，對具有剛玉結構的對象物，進行蝕刻的步驟。
  9. 如請求項8之蝕刻處理方法，其中該對象物至少包含鎵。
  10. 如請求項8之蝕刻處理方法，其中該對象物包含氧化鎵。
  11. 如請求項8之蝕刻處理方法，其中該對象物包含鋁。
  12. 如請求項8之蝕刻處理方法，其中該對象物至少包含鋁及鎵。
  13. 如請求項8之蝕刻處理方法，其中該使用蝕刻液對一對象物進行蝕刻處理的步驟，是在高於200℃的溫度下進行。
  14. 如請求項8之蝕刻處理方法，其中該使用蝕刻液對一對象物進行蝕刻處理的步驟，是在400℃以上的溫度下進行。
  15. 一種蝕刻處理方法，其係使用蝕刻液對一對象物進行蝕刻處理的方法，其中，
    該蝕刻液包含溴，而且
    該蝕刻處理是在高於200℃的溫度下進行。
  16. 一種蝕刻處理方法，其包含：
    從包含溴的蝕刻液，產生霧化液滴並使該霧化液滴飄浮；
    提供載氣至該飄浮的霧化液滴，以將該霧化液滴運送至對象物附近；
    在高於200℃的溫度下，對該對象物進行蝕刻。
  17. 一種蝕刻處理方法，其包含：
    從包含溴的蝕刻液，產生霧化液滴並使該霧化液滴飄浮；
    提供載氣至該飄浮的霧化液滴，以將該霧化液滴運送至具有剛玉結構的對象物附近；
    在高於200℃的溫度下，對該對象物進行蝕刻，以至少地改質該對象物的一表面。
  18. 如請求項16或17之蝕刻處理方法，其中該載氣為惰性氣體。
  19. 一種半導體裝置的製造方法，其包含：如請求項15至17中任一項之蝕刻處理方法，其中，
    該對象物包括選自鎵、鋁、氧化鎵、和氧化鋁的至少一種。
  20. 如請求項15至17中任一項之蝕刻處理方法，其中該溫度為400℃以上。
  21. 如請求項15至17中任一項之蝕刻處理方法，其中該蝕刻液包含溴化氫。
TW109121658A 2019-06-28 2020-06-24 蝕刻處理方法 TW202100452A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019121728A JP7366340B2 (ja) 2019-06-28 2019-06-28 エッチング処理方法
JP2019121729A JP7366341B2 (ja) 2019-06-28 2019-06-28 エッチング処理方法
JP2019-121729 2019-06-28
JP2019-121728 2019-06-28

Publications (1)

Publication Number Publication Date
TW202100452A true TW202100452A (zh) 2021-01-01

Family

ID=73888367

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109121658A TW202100452A (zh) 2019-06-28 2020-06-24 蝕刻處理方法

Country Status (3)

Country Link
US (1) US11515172B2 (zh)
CN (1) CN112151388A (zh)
TW (1) TW202100452A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4858331B2 (ja) 2007-06-26 2012-01-18 株式会社デンソー ミストエッチング方法及び装置ならびに半導体装置の製造方法
JP5565673B2 (ja) 2010-03-02 2014-08-06 公立大学法人高知工科大学 ミストエッチング装置及びミストエッチング方法
JP5343224B1 (ja) 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
CN105143515B (zh) * 2013-04-16 2019-03-08 Mec股份有限公司 蚀刻液及线路形成方法
WO2015005202A1 (ja) * 2013-07-09 2015-01-15 株式会社Flosfia 半導体装置及びその製造方法、並びに結晶及びその製造方法
CN104952972B (zh) * 2015-04-14 2017-01-25 上海大学 自支撑CdZnTe薄膜的制备方法
JP7391297B2 (ja) * 2019-06-28 2023-12-05 株式会社Flosfia エッチング処理方法およびエッチング処理装置

Also Published As

Publication number Publication date
US11515172B2 (en) 2022-11-29
US20200411332A1 (en) 2020-12-31
CN112151388A (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
TW202101575A (zh) 蝕刻處理方法及蝕刻處理裝置
TWI660505B (zh) Semiconductor device
JP7014355B2 (ja) 積層構造体および半導体装置
JP6701472B2 (ja) 結晶性酸化物半導体膜および半導体装置
JP2018129500A (ja) 半導体装置
WO2019013136A1 (ja) 半導体装置
JP7404594B2 (ja) 半導体装置および半導体装置を含む半導体システム
WO2020013244A1 (ja) 半導体装置
WO2018084304A1 (ja) 結晶性酸化物半導体膜および半導体装置
WO2020013259A1 (ja) 半導体装置および半導体装置を含む半導体システム
WO2020013242A1 (ja) 半導体装置
JP7065440B2 (ja) 半導体装置の製造方法および半導体装置
WO2020013261A1 (ja) 積層構造体、積層構造体を含む半導体装置および半導体システム
TW202100452A (zh) 蝕刻處理方法
JP7366340B2 (ja) エッチング処理方法
JP7366341B2 (ja) エッチング処理方法
JP7011219B2 (ja) 積層構造体および半導体装置
TWI791674B (zh) 半導體裝置及半導體系統
TWI804527B (zh) 半導體裝置及半導體系統
WO2020013260A1 (ja) 半導体装置および半導体装置を含む半導体システム
JP6533982B2 (ja) 量子井戸構造、積層構造体および半導体装置
JP6980183B2 (ja) 結晶性酸化物半導体膜、半導体装置
JP2019016720A (ja) 半導体装置の製造方法
JP6761214B2 (ja) 積層構造体および半導体装置
WO2020013243A1 (ja) 半導体装置