TW202030852A - 用於在半導體製造中形成鎖定角標記的方法與用於形成標記的方法 - Google Patents

用於在半導體製造中形成鎖定角標記的方法與用於形成標記的方法 Download PDF

Info

Publication number
TW202030852A
TW202030852A TW108110585A TW108110585A TW202030852A TW 202030852 A TW202030852 A TW 202030852A TW 108110585 A TW108110585 A TW 108110585A TW 108110585 A TW108110585 A TW 108110585A TW 202030852 A TW202030852 A TW 202030852A
Authority
TW
Taiwan
Prior art keywords
mark
quarter
pattern
forming
corner
Prior art date
Application number
TW108110585A
Other languages
English (en)
Other versions
TWI723361B (zh
Inventor
張豆豆
邱瑾玉
宋之洋
何駿
高志虎
耀斌 馮
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202030852A publication Critical patent/TW202030852A/zh
Application granted granted Critical
Publication of TWI723361B publication Critical patent/TWI723361B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本發明公開了半導體製造方法的實施例。在實施例中，公開了一種用於形成標記的方法，該標記用於在半導體製造中定位圖案。將晶圓劃分成多個畫面。該多個畫面中的每一個畫面包括半導體晶圓晶片。隨後在該多個畫面中的四個相鄰畫面的四個角處分別圖案化鎖定角標記的四個四分之一。該鎖定角標記的每一個四分之一與該鎖定角標記的相鄰四分之一對稱並且與該鎖定角標記的該相鄰四分之一分開標稱上相同的距離。將該鎖定角標記設定為用於在半導體製造中定位該四個相鄰畫面中的至少一個畫面中的圖案的原點。

Description

用於在半導體製造中形成鎖定角標記的方法與用於形成標記的方法
本發明係關於半導體製造方法，並且更具體地，關於在半導體製造中定位圖案的標記的方法。
在半導體製造中，需要在微影曝光之後執行各種類型的測量，包括使用關鍵尺寸（critical dimension）掃描電子顯微鏡（CD-SEM）測量晶圓畫面（shot）中的圖案的關鍵尺寸和使用重疊計量系統測量不同層之間的重疊偏移。因此，在每一個畫面中的特定位置處具有可區分的圖案的標記變得必需，以定義畫面的坐標系。在微影曝光和顯影之後，可以將標記圖案化於晶圓上並將其用作原點以建立用於每一個畫面的坐標系以用於後續測量，諸如關鍵尺寸測量和重疊偏移測量。
文中公開了半導體製造方法的實施例。
在一個實施例中，公開了一種用於形成標記的方法，該標記用於在半導體製造中定位圖案。將晶圓劃分成多個畫面。該多個畫面中的每一個畫面包括半導體晶圓晶片。隨後在該多個畫面中的四個相鄰畫面的四個角處分別圖案化鎖定角標記的四個四分之一。該鎖定角標記的每一個四分之一與該鎖定角標記的相鄰四分之一對稱並且與該鎖定角標記的該相鄰四分之一分開標稱上相同的距離。將該鎖定角標記設定為用於在半導體製造中在該四個相鄰畫面中的至少一個畫面中定位圖案的原點。
在另一實施例中，公開了一種用於在半導體製造中形成鎖定角標記的方法。在晶圓的第一畫面的第一角處圖案化該鎖定角標記的第一個四分之一。在圖案化該鎖定角標記的該第一個四分之一之後，在該晶圓的第二畫面的第二角處圖案化該鎖定角標記的第二個四分之一。該第二角與該第一角相鄰。該鎖定角標記的該第一個四分之一和該第二個四分之一是對稱的並且是分開的。該鎖定角標記的該第一個四分之一和該第二個四分之一中的每一個包括重複圖案的陣列。
在另一實施例中，公開了一種用於形成標記的方法，該標記用於在半導體製造中定位圖案。將晶圓劃分成多個畫面。隨後在該多個畫面中的四個相鄰畫面的四個角處分別圖案化鎖定角標記的四個四分之一。該鎖定角標記的每一個四分之一具有「L」形狀並且僅由一個微影製程曝光。將該鎖定角標記設定為用於在半導體製造中在該四個相鄰畫面中的至少一個畫面中定位圖案的原點。
儘管討論了具體的配置和佈置，但應該理解，這樣做僅僅是為了說明的目的。所屬領域的技術人員將認識到，在不脫離本發明內容的精神和範圍的情況下，可以使用其他配置和佈置。對於所屬領域的技術人員顯而易見的是，本發明內容還可以用於各種其他應用中。
應注意，說明書中對「一個實施例」、「實施例」、「示例性實施例」、「一些實施例」等的引用指示所描述的實施例可包括特定特徵、結構或特性，但每一個實施例可能不一定包括特定的特徵、結構或特性。而且，這些短語不一定指的是相同的實施例。此外，當結合實施例描述特定特徵、結構或特性時，無論是否明確描述，結合其他實施例來實現該特徵、結構或特性將在所屬領域技術人員的知識範圍內。
通常，可以至少部分地根據上下文中的用法來理解術語。例如，如於此所使用的術語「一個或多個」，至少部分地取決於上下文，可以用於以單數意義描述任何特徵、結構或特性，或者可以用於以複數意義描述特徵、結構或特性的組合。類似地，諸如「一」、「一個」或「該」之類的術語再次可以被理解為傳達單數用法或傳達複數用法，至少部分地取決於上下文。另外，術語「基於」可以被理解為不一定旨在傳達一組排他性的因素，並且可以替代地允許存在不一定明確描述的其他因素，再次至少部分地取決於上下文。
應當容易理解的是，本說明書中的「在…上」、「在…以上」和「在…之上」的意思應當以最廣泛方式解釋，使得「在…上」不僅意指「直接在某物上」，而且也包括「在某物上」且其間具有中間特徵或層的含義，並且「在…以上」或「在…之上」不僅意指「在某物以上」或「在某物之上」的含義，而且還可以包括「在某物以上」或「在某物之上」且其間沒有中間特徵或層（即，直接在某物上）的含義。
此外，空間相對術語，諸如「在…之下」、「在…以下」、「下部」、「在…以上」、「上部」等可以在此用於便於描述，以描述如圖所繪示出的一個元件或特徵與別的元件（單個或多個）或特徵（單個或多個）的關係。除了圖中所描繪的取向之外，空間相對術語旨在涵蓋使用或操作中裝置的不同取向。設備可另外地取向（旋轉90度或以其他方取向），並且相應地，可以同樣地解釋於此使用的空間相對描述符。
如於此所使用的，術語「基底」是指在其上添加後續材料層的材料。基底本身可以被圖案化。添加在基底頂部上的材料可以被圖案化或者可以保持未被圖案化。此外，基底可以包括寬廣系列的半導體材料，諸如矽、鍺、砷化鎵、磷化銦等。替代地，基底可以由諸如玻璃、塑膠、或藍寶石晶圓的非導電材料製成。
如於此所使用的，術語「層」是指包括具有厚度的區域的材料部分。層可以在整個下層或上層結構之上延伸，或者可具有小於下層或上層結構的廣度的廣度。此外，層可以是均勻或不均勻連續結構的區域，其厚度小於連續結構的厚度。例如，層可以位於連續結構的頂表面和底表面之間或處的任何一對水準平面之間。層可以水準地、垂直地和/或沿錐形表面延伸。基底可以是層，可以在其中包括一個或多個層，和/或可以在其上、其以上和/或其以下具有一個或多個層。層可以包含多個層。例如，互連層可以包括一個或多個導體和接觸層（其中形成導線和/或通孔接觸部）和一個或多個介電層。
如於此使用的，術語「標稱/標稱上」指的是在一個產品或製程的設計階段期間設定的對於元件或製程操作的特性或參數的期望值或目標值與在期望值以上和/或以下的一系列值一起。值的範圍可以歸因於加工製程或公差的微小變化。如於此所使用的，術語「約」指示可以基於與主題半導體裝置相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語「約」可以指示給定量的值，其在例如值的10％-30％（例如，值的±10％、±20％或±30％）內變化。
如於此使用的，術語「3D記憶體裝置」是指半導體裝置，該半導體裝置在橫向取向的基底上具有記憶體單元電晶體的垂直取向的串（於此稱為「記憶體串」，諸如NAND記憶體串），從而記憶體串相對於基底在垂直方向上延伸。如於此使用的，術語「垂直/垂直地」意指標稱上正交於基底的橫向表面。
在製造諸如3D記憶體裝置的一些半導體裝置中，四個相同的十字形標記通常分別被圖案化於晶圓的每一個畫面的四個角處。左下角的標記用作畫面的坐標系的原點，用於在製造過程中定位和測量圖案（例如，裝置圖案、測試圖案、對準標記等）。例如，第1圖繪示出了晶圓的均具有用於在半導體製造中定位圖案的標記104的四個相鄰畫面102-1、102-2、102-3和102-4（統稱為「畫面102-1、102-2、102-3和102-4」或單獨稱為「每一個畫面102-1、102-2、102-3和102-4」）的上視圖。對於第1圖中所示的畫面102-1、102-2、102-3和102-4，如第1圖所示，畫面102-1在第一方向（X方向）上具有相鄰畫面102-2，在正交於第一方向的第二方向（Y方向）上具有另一相鄰畫面102-3。每一個畫面102-1、102-2、102-3、102-4具有矩形形狀，並且每一個標記104具有十字形狀。四個標記104被圖案化於每一個畫面102-1、102-2、102-3、102-4的四個角中的每一個角處。由於不同畫面中的圖案（包括標記104）由不同的微影製程圖案化，所以當隨後圖案化相鄰畫面時，每一個標記104可由多個微影製程暴露於光。例如，四個相鄰畫面102-1、102-2、102-3和102-4的中心處的標記104-1可以由四個微影製程曝光四次。
然而，上述標記的設計遇到了各種缺陷和限制。例如，由於設計規則施加的限制，對於具有小特徵尺寸（例如，100奈米）的圖案的畫面，不允許將具有線圖案（例如，具有2微米的最小寬度）的標記佈置在相同的遮罩上（也稱為「光罩（reticle）」）。特別地，應該避免在與接觸通孔相同的遮罩上佈置線圖案，因為它們具有顯著的形狀和尺寸差異。此外，由多個微影製程重複曝光相同標記也會增加標記的圖案的合併風險，這可能會損壞標記，甚至是圖案的尺寸也可以減小。使用遮罩上的其他圖案作為用於建立畫面的坐標系的原點也可能增加測量步驟的複雜性，因為其他圖案通常不如角處的十字形標記可區分。
根據本發明的各種實施例提供用於在半導體製造中定位和測量圖案的改進標記。在一些實施例中，鎖定角標記被劃分成四個四分之一，其隨後分別被圖案化於四個相鄰畫面的四個角處，以避免由多個微影製程重複曝光鎖定角標記的任何四分之一，從而降低小尺寸圖案的合併風險。因此，鎖定角標記的每一個四分之一可以被進一步劃分為重複圖案的陣列，其具有與相同畫面中的裝置圖案的特徵尺寸相當的特徵尺寸。在一些實施例中，由四個分開的四分之一形成的鎖定角標記仍然具有可區分的形狀，諸如十字形狀，其可以容易地用作用於未來測量步驟的原點。
第2圖繪示出了根據本發明的一些實施例的具有用於在半導體製造中定位圖案的四個四分之一標記208-1、208-2、208-3、208-4的晶圓200的示例性畫面202的上視圖。如於此使用的，「晶圓」是用於在其中和/或上構建半導體裝置的半導體材料的片，並且該片在分開成晶片之前可以經歷各種製造製程。晶圓200可以包括多個畫面202。在微影製程期間，根據一些實施例，當晶圓200在曝光機的透鏡下來回地步進時，依次對位於晶圓200上的網格圖案中的每一個畫面202進行曝光。例如，一旦塗覆有光阻層的晶圓200和具有期望圖案的遮罩（未繪示）就位並對準，則通過蝸杆螺釘或線性馬達在X和Y方向上移動（從前到後和從左到右）的曝光機的晶圓台就承載晶圓200，使得在其上的待曝光的畫面202中的第一個位於透鏡以下，直接位於遮罩之下。製程程序（也稱為「配方」）可以確定曝光的長度、所使用的遮罩以及影響曝光的其他因素。曝光的晶圓200最終可以被移動到顯影劑，在此，其表面上的光阻暴露於顯影化學物質，基於光阻的區域是否暴露於穿過遮罩的光而洗去光阻的區域。
如第2圖中所示，每一個畫面202可以包括一個或多個半導體晶圓晶片204。每一個半導體晶圓晶片204是晶圓200的一小塊半導體材料，在其上製造了給定的功能電路（例如，半導體裝置）。可以在半導體晶圓晶片204上製造的半導體裝置可以包括任何適合的邏輯裝置（例如，中央處理單元（CPU）、圖形處理單元（GPU）和應用處理器（AP））、隨機存取記憶體裝置（例如，動態隨機存取記憶體（DRAM）和靜態隨機存取記憶體（SRAM））、非揮發性記憶體裝置（例如，NAND快閃記憶體、NOR快閃記憶體）或其在2D、2.5D或3D架構中的任何組合。可在不同的製造階段期間在半導體晶圓晶片204上形成具有不同的形狀和/或尺寸的各種類型的裝置圖案，包括但不限於，注入區、導線、接觸通孔、溝道、溝槽、板等。
在一些實施例中，每一個畫面202還包括程序控制和監視（PCM）區域206，區域206圍繞半導體晶圓晶片204，例如，靠近畫面202的邊緣和角。PCM區域206可以定位在X和Y方向上的劃線210中，可以沿劃線210從晶圓200切割畫面202。在PCM區域206中，可以形成各種非功能圖案（與半導體晶圓晶片204上的功能裝置圖案相對照），諸如用於厚度和關鍵尺寸線上監視器的墊、用於微影對準和重疊測量的對準標記、用於晶圓接受度測試（WAT）和可靠性測試的測試金鑰等。在晶圓封裝階段，部分或全部PCM區域206可以被切斷並且不再可檢測到。
如第2圖中所示，每一個畫面202可以具有矩形形狀，其具有四個角，四個角PCM區域206-1、206-2、206-3和206-4位於四個角處。四個四分之一標記208-1、208-2、208-3和208-4分別形成在畫面202的四個角處的相應角PCM區域206-1、206-2、206-3和206-4中。如下面將詳細描述的，代替具有四個相同的完整的標記（例如，第1圖中的104），每一個四分之一標記是用於在半導體製造中定位圖案的完整的標記的四分之一。例如，第3圖繪示出了根據本發明的一些實施例的均具有用於在半導體製造中定位圖案的四個四分之一標記208-1、208-2、208-3和208-4（統稱為「四分之一標記208-1、208-2、208-3和208-4」或單獨地稱為「每一個四分之一標記208-1、208-2、208-3和208-4」的四個相鄰畫面202-1、202-2、202-3和202-4的上視圖。分別在四個相鄰畫面202-1、202-2、202-3和202-4中的四個四分之一標記208-4、208-3、208-2和208-1可以構成四個相鄰畫面202-1、202-2、203-3和202-4的中心處的完整的標記302。根據一些實施例，由於每一個畫面202單獨地曝光一次，因此每一個四分之一標記208-4、208-3、208-2、208-1將不會多次曝光過度。可以將完整的標記302設定為原點，用於為四個相鄰畫面202-1、202-2、202-3和202-4中的至少一個（例如，右上方畫面202-2）定義坐標系（例如，具有X軸和Y軸）和用於在半導體製造中定位對應的畫面202中的圖案。在一些實施例中，四個相鄰畫面202-1、202-2、202-3和202-4被圖案化於劃線（在X方向和Y方向上）中，並且從而當沿劃線切割晶圓200以從晶圓200分開四個相鄰畫面202-1、202-2、202-3和202-4時被去除。
第4A圖繪示出了根據本發明的一些實施例的單元區域400中的鎖定角標記的示例性四分之一406（於此也稱為「鎖定角標記四分之一」）的上視圖。在半導體裝置設計中，單元區域400是用於佈置圖案的佈局的基本單元。每一個單元區域400可以具有基於製造半導體裝置的設計規則確定的相同形狀和尺寸。根據一些實施例，鎖定角標記四分之一406佈置在單元區域400內，該單元區域400位於畫面的角中的一個角處。例如，單元區域400可以具有正方形形狀，每一個邊A為16.9微米（micrometer, μm）。如第4A圖中所示，單元區域400可以被劃分成四個子區域，每一個子區域具有正方形形狀，正方形形狀的每一個邊B為8.45微米（即，B = A / 2），並且可以將鎖定角標記四分之一406圖案化於子區域中的位於畫面的角處的一個子區域中。例如，對於在畫面的右上角處的單元區域400，可以將鎖定角標記四分之一406圖案化於單元區域400的右上子區域中，如第4A圖中所示。在用於圖案化鎖定角標記四分之一406的微影製程期間，將其中待圖案化鎖定角標記四分之一406的右上子區域暴露於光（並且於此稱為「曝光區404」），而防止剩餘的子區域曝光（並且於此稱為「非曝光區402」）。根據一些實施例，曝光區404是單元區域400的尺寸的四分之一。應當理解，在一些實施例中，曝光區404的邊B不是單元區域400的邊A的一半，並且曝光區404不是單元區域400的尺寸的一個四分之一。
在一些實施例中，鎖定角標記四分之一406具有「L」形狀，該「L」形狀具有相同尺寸的兩個臂。可以理解的是，鎖定角標記四分之一406可以具有不同尺寸的兩個臂或具有其他形狀。如以下將描述的，當四個「L」形鎖定角標記四分之一406被分別圖案化於四個相鄰畫面中時，四個「L」形鎖定角標記四分之一406可以構成十字形鎖定角標記。如第4A圖中所示，鎖定角標記四分之一四分之一406的每一個臂具有特徵寬度C和特徵長度D。
在一些實施例中，鎖定角標記四分之一406是單個圖案（例如，在連續的、封閉的區中）。鎖定角標記四分之一406的單個圖案（例如，「L」形圖案）的特徵尺寸（例如，特徵寬度C）大於約1微米，諸如大於1微米。在一些實施例中，單個圖案的特徵尺寸（例如，特徵寬度C）在約1微米和約10微米之間，諸如在1微米和10微米之間（例如，1微米、2微米、3微米、4微米、5微米、6微米、7微米、8微米、9微米、10微米，由任何這些值由下端界定的任何範圍，或在由這些值中的任何兩個定義的任何範圍中）。在一些實施例中，鎖定角標記四分之一406的特徵尺寸（例如，特徵寬度C）是基於相同畫面的對應的半導體晶圓晶片（未繪示）中的圖案（例如，裝置圖案）的特徵尺寸來確定的。鎖定角標記四分之一406的特徵尺寸（例如，特徵寬度C）可以與對應的半導體晶圓晶片中的圖案的特徵尺寸大致相同。例如，對於注入遮罩，注入圖案可具有約2微米的特徵尺寸，並且鎖定角標記四分之一406的特徵尺寸（例如，特徵寬度C））也可以是約2微米。特徵長度D可以在特徵寬度C和曝光區404的邊B之間。
如第4A圖中所示，與鎖定角標記四分之一406相關的另一尺寸是距單元區域400的邊緣的距離E。在一些實施例中，距離E大於0，意味著鎖定角標記四分之一406和單元區400的邊緣之間存在空白（margin）。空白能夠防止，當在相鄰畫面之間發生重疊移位元時，在晶圓上形成細微的光阻線，在晶圓上形成細微的光阻線會導致光阻剝離缺陷。例如，第4B圖繪示出了根據本發明的一些實施例的由四個相鄰畫面中的鎖定角標記408的四個四分之一406-1、406-2、406-3和406-4（統稱為「四個四分之一406」或單獨稱為「每一個鎖定角標記四分之一406」）形成的示例性鎖定角標記408的上視圖。根據一些實施例，每一個鎖定角標記四分之一與相鄰的該鎖定角標記四分之一對稱，並且與其相鄰的該鎖定角標記四分之一分開標稱上相同的距離2E。兩個相鄰的該鎖定角標記四分之一之間的距離2E（在X方向或Y方向上）可以用作防止歸因於重疊移位的光阻剝離缺陷的空白。
在一些實施例中，首先在左上畫面的右下角處圖案化第一鎖定角標記四分之一406-1，並且然後在右上畫面的左下角處圖案化第二鎖定角標記四分之一406-2。根據一些實施例，第一鎖定角標記四分之一406-1被圖案化所在的右下角與第二鎖定角標記四分之一406-2被圖案化所在的左下角在X方向上相鄰。在一些實施例中，在左下畫面的右上角處圖案化第三鎖定角標記四分之一406-3，並且然後在右下畫面的左上角處圖案化第四鎖定角標記四分之一406-4。根據一些實施例，第一鎖定角標記四分之一406-1被圖案化所在的右下角與第三鎖定角標記四分之一406-3被圖案化所在的右上角在Y方向上相鄰。根據一些實施例，第二鎖定角標記四分之一406-2被圖案化所在的左下角與第四鎖定角標記四分之一406-4被圖案化所在左上角在Y方向上相鄰。根據一些實施例，第三鎖定角標記四分之一406-3被圖案化所在的右上角與第四鎖定角標記四分之一406-4被圖案化所在右上角在X方向上相鄰。對於任何鎖定角標記四分之一406，它在X方向上與一個相鄰的鎖定角標記四分之一406對稱，並且在Y方向上與另一個相鄰的鎖定角標記四分之一406對稱。應當理解，形成四個鎖定角標記四分之一406-1、406-2、406-3和406-4的順序不受上述實施例的限制，並且在其他實施例中可以是任何其他適合的順序。然而，一旦四個鎖定角標記四分之一406-1、406-2、406-3和406-4被圖案化，則它們就可以在四個相鄰畫面的中心處構成具有十字形狀的鎖定角標記408。
第5圖繪示出了根據本發明的一些實施例的包括重複圖案502的陣列的鎖定角標記的示例性四分之一500的上視圖。在一些實施例中，代替具有單個圖案（例如，如第4A圖和第4B圖中所示），鎖定角標記四分之一500包括重複圖案502的陣列以減小鎖定角標記四分之一500的圖案特徵尺寸。這種設計可以使鎖定角標記四分之一500的圖案特徵尺寸與某些半導體晶圓晶片的較小圖案特徵尺寸相匹配，該某些半導體晶圓晶片包括但不限於其上被圖案化有導線和接觸通孔的半導體晶圓晶片。
鎖定角標記四分之一500的每一個重複圖案502（例如，正方形圖案）的特徵尺寸不大於約200奈米（nanometer, nm），例如不大於200奈米。在一些實施例中，每一個重複圖案502的特徵尺寸在約20奈米和約200奈米之間，諸如在20奈米和200奈米之間（例如，20奈米、30奈米、40奈米、50奈米、60奈米、70奈米、80奈米、90奈米、100奈米、110奈米、120奈米、130奈米、140奈米、150奈米、160奈米、170奈米、180奈米、190奈米、200奈米，由任何這些值由下端界定的任何範圍，或由這些值中的任何兩個定義的任何範圍）。在一些實施例中，每一個重複圖案502的特徵尺寸是基於相同畫面的對應的半導體晶圓晶片（未繪示）中的圖案（例如，裝置圖案）的特徵尺寸確定的。每一個重複圖案502的特徵尺寸可以與對應的半導體晶圓晶片中的圖案的特徵尺寸大致相同。例如，對於接觸通孔遮罩，接觸通孔圖案可具有約100奈米的特徵尺寸，並且每一個重複圖案502的特徵尺寸也可為約100奈米。
應當理解，重複圖案502的形狀不限於如第5圖中所示的正方形形狀，並且能夠是任何其他形狀，諸如圓形形狀、矩形形狀等。在一些實施例中，重複圖案502的形狀標稱上與對應的半導體晶圓晶片中的裝置圖案（例如，接觸通孔圖案的圓形形狀）的形狀相同。通過使鎖定角標記四分之一500中的重複圖案502的尺寸和形狀與相同畫面的裝置圖案相匹配，可以將相同的光學鄰近校正（OPC）應用於重複圖案502和裝置圖案，由此確保晶圓上的圖案品質的一致性。
第6圖繪示出了根據本發明的一些實施例的由均包括重複圖案的陣列的鎖定角標記的四個四分之一形成的示例性鎖定角標記的圖像。如第6圖中所示，十字形鎖定角標記被圖案化於四個相鄰畫面的中心處，其由被圖案化於相應畫面中的四個「L」形鎖定角標記四分之一形成。每一個「L」形鎖定角標記四分之一分別在X方向和Y方向上與兩個相鄰的該「L」形鎖定角標記四分之一對稱。每一個「L」形鎖定角標記四分之一也分別在X方向和Y方向上與兩個相鄰的該「L」形鎖定角標記四分之一分開相同的空白。由於每一個畫面僅包括完整的十字形鎖定角標記的四分之一，因此在對完整的十字形鎖定角標記進行圖案化時，可以避免對任何「L」形鎖定角標記四分之一的重複曝光。此外，每一個「L」形鎖定角標記四分之一包括重複圖案的陣列，以使特徵尺寸和/或形狀與相同晶圓（未繪示）上的裝置圖案相匹配。
第7圖是根據本發明的一些實施例的用於形成用於在半導體製造中定位圖案的標記的示例性方法700的流程圖。第7圖中描繪的標記的示例包括第2圖、第3圖、第4A圖、第4B圖和第5圖中描繪的標記。可以理解的是，方法700中繪示出的操作不是窮舉的，並且也可以在任何繪示出的操作之前、之後或之間執行其它操作。此外，一些操作可以同時執行，或者以與第7圖中所示不同的循序執行。
參照第7圖，方法700開始於操作702，其中晶圓被劃分成多個畫面。多個畫面中的每一個可包括半導體晶圓晶片。應當理解的是，針對設計佈局對晶圓進行「劃分」，與在操作702將晶圓物理切斷相反。如第2圖中繪示出的，晶圓200被劃分成多個畫面202，每一個畫面202包括一個或多個半導體晶圓晶片204。
方法700進行到操作704，其中在晶圓的每一個畫面中的半導體晶圓晶片中形成圖案。在一些實施例中，半導體晶圓晶片中的圖案包括導線和接觸通孔。
方法700進行到操作706，其中隨後分別在四個相鄰畫面的四個角處圖案化鎖定角標記的四個四分之一。在一些實施例中，鎖定角標記的每一個四分之一具有「L」形狀並且僅由一個微影製程曝光。在一些實施例中，鎖定角標記的每一個四分之一與鎖定角標記的相鄰四分之一對稱，並且與鎖定角標記的相鄰四分之一分開標稱上相同的距離。如第4B圖中所示，鎖定角標記408的每一個四分之一406與鎖定角標記408的相鄰四分之一406對稱，並且與鎖定角標記408的相鄰四分之一406分開相同的距離2E。
在一些實施例中，鎖定角標記的每一個四分之一是單個圖案，該單個圖案具有與相同畫面的對應的半導體晶圓晶片中的圖案的特徵尺寸大致相同的特徵尺寸。如第4B圖中繪示出的，鎖定角標記408的每一個四分之一406是單個「L」形圖案。在一些實施例中，鎖定角標記的每一個四分之一包括重複圖案的陣列，每一個重複圖案具有與相同畫面的對應的半導體晶圓晶片中的圖案的特徵尺寸大致相同的特徵尺寸。如第5圖中繪示出的，鎖定角標記的每一個四分之一500包括重複圖案502的陣列。
在一些實施例中，鎖定角標記的每一個四分之一被圖案化於為對應的畫面的單元尺寸的四分之一的曝光區中。如第4A圖中繪示出的，鎖定角標記四分之一406被圖案化於曝光區404中，曝光區404是單元區域400的尺寸的一個四分之一。為了隨後分別圖案化鎖定角標記的四個四分之一，隨後將四個微影製程中的每一個應用於四個曝光區中的相應的一個，使得鎖定角標記的每一個四分之一僅由四個微影製程中的一個曝光。
在一些實施例中，將鎖定角標記的第一個四分之一圖案化於晶圓的第一畫面的第一角處，並且在圖案化鎖定角標記的第一個四分之一後，將鎖定角標記的第二個四分之一圖案化於晶圓的第二畫面的第二角處。第二角可以與第一角相鄰。如第4B圖中繪示出的，將第一鎖定角標記四分之一406-1圖案化於左上畫面的右下角處，並且其後，將第二鎖定角標記四分之一406-2圖案化於右上畫面的左下角處。第一鎖定角標記四分之一406-1被圖案化所在的右下角在X方向上與第二鎖定角標記四分之一406-2被圖案化所在的左下角相鄰。在一些實施例中，為了圖案化鎖定角標記的第一個四分之一，僅在第一畫面中的曝光區上應用第一微影製程。在一些實施例中，為了圖案化鎖定角標記的第二個四分之一，在應用第一微影製程之後，僅在第二畫面中的曝光區上應用第二微影製程。
方法700進行到操作708，其中鎖定角標記被設定為用於在半導體製造中定位四個相鄰畫面中的至少一個中的圖案的原點。如第3圖中繪示出的，鎖定角標記302在四個相鄰畫面202-1、202-2、202-3和202-4的中心處，並且可以被設定為用於在半導體製造中定位四個相鄰畫面202-1、202-2、202-3和202-4中的至少一個（諸如右上畫面202-2）中的圖案的原點。
方法700進行到操作710，其中，沿鎖定角標記的四個四分之一被圖案化所在的劃線切割晶圓以將四個相鄰畫面從晶圓分開。因此可以從最終的半導體裝置去除鎖定角標記。如第2圖中繪示出的，可沿X方向和Y方向上的劃線210切割晶圓200以將四個相鄰畫面202從晶圓200分開，鎖定角標記的四個四分之一208-1、208-2、208-3和208-4被圖案化於劃線210中。
根據本發明的一方面，公開了一種用於形成標記的方法，該標記用於在半導體製造中定位圖案。將晶圓劃分成多個畫面。該多個畫面中的每一個畫面包括半導體晶圓晶片。隨後在該多個畫面中的四個相鄰畫面的四個角處分別圖案化鎖定角標記的四個四分之一。該鎖定角標記的每一個四分之一與該鎖定角標記的相鄰四分之一對稱並且與該鎖定角標記的該相鄰四分之一分開標稱上相同的距離。將該鎖定角標記設定為用於在半導體製造中在該四個相鄰畫面中的至少一個畫面中定位圖案的原點。
在一些實施例中，該鎖定角標記的每一個四分之一具有「L」形狀。
在一些實施例中，該鎖定角標記的每一個四分之一是單個圖案，該單個圖案具有與相同畫面的對應的半導體晶圓晶片中的圖案的特徵尺寸大致相同的特徵尺寸。根據一些實施例，該特徵尺寸大於約1微米。
在一些實施例中，該鎖定角標記的每一個四分之一包括重複圖案的陣列，每一個重複圖案具有與相同畫面的對應的半導體晶圓晶片中的圖案的特徵尺寸大致相同的特徵尺寸。根據一些實施例，該特徵尺寸不大於約200奈米。
在一些實施例中，該鎖定角標記的每一個四分之一在曝光區中被圖案化，該曝光區是對應的畫面的單元尺寸的一個四分之一。在一些實施例中，為了隨後分別圖案化該鎖定角標記的該四個四分之一，隨後在該四個曝光區中的相應一個上應用四個微影製程中的每一個，使得該鎖定角標記的每一個四分之一僅由該四個微影製程中的一個曝光。
在一些實施例中，該鎖定角標記在該四個相鄰畫面的中心處。
在一些實施例中，沿劃線切割該晶圓以將該四個相鄰畫面從該晶圓分開，其中，該鎖定角標記的該四個四分之一被圖案化於該劃線中。
根據本發明的另一方面，公開了一種用於在半導體製造中形成鎖定角標記的方法。在晶圓的第一畫面的第一角處圖案化該鎖定角標記的第一個四分之一。在圖案化該鎖定角標記的該第一個四分之一之後，在該晶圓的第二畫面的第二角處圖案化該鎖定角標記的第二個四分之一。該第二角與該第一角相鄰。該鎖定角標記的該第一個四分之一和該第二個四分之一是對稱的並且是分開的。該鎖定角標記的該第一個四分之一和該第二個四分之一中的每一個包括重複圖案的陣列。
在一些實施例中，在該晶圓的半導體晶圓晶片中形成圖案。該鎖定角標記的該第一個四分之一和該第二個四分之一中的每一個重複圖案的特徵尺寸與該半導體晶圓晶片中的該圖案的特徵尺寸大致相同。根據一些實施例，該特徵尺寸不大於約200奈米。該特徵尺寸為約100奈米。在一些實施例中，該半導體晶圓晶片中的該圖案包括導線和接觸通孔。
在一些實施例中，該鎖定角標記的該第一個四分之一和該第二個四分之一中的每一個具有「L」形狀。
在一些實施例中，該鎖定角標記的該第一個四分之一和該第二個四分之一中的每一個在曝光區中被圖案化，該曝光區是對應的畫面的單元尺寸的一個四分之一。在一些實施例中，為了圖案化該鎖定角標記的該第一個四分之一，僅在該第一畫面中的該曝光區上應用第一微影製程。在一些實施例中，為了圖案化該鎖定角標記的該第二個四分之一，僅在該第二畫面中的該曝光區上應用第二微影製程。
在一些實施例中，沿劃線切割該晶圓以將該四個相鄰畫面從該晶圓分開，其中，該鎖定角標記的該第一個四分之一和該第二個四分之一被圖案化於該劃線中。
根據本發明的另一方面，公開了一種用於形成標記的方法，該標記用於在半導體製造中定位圖案。將晶圓劃分成多個畫面。隨後在該多個畫面中的四個相鄰畫面的四個角處分別圖案化鎖定角標記的四個四分之一。該鎖定角標記的每一個四分之一具有「L」形狀並且僅由一個微影製程曝光。將該鎖定角標記設定為用於在半導體製造中在該四個相鄰畫面中的至少一個畫面中定位圖案的原點。
在一些實施例中，該鎖定角標記的每一個四分之一與該鎖定角標記的相鄰四分之一對稱，並且與該鎖定角標記的該相鄰四分之一分開標稱上相同的距離。
在一些實施例中，該鎖定角標記的每一個四分之一在曝光區中被圖案化，該曝光區是對應的畫面的單元尺寸的一個四分之一。
在一些實施例中，沿劃線切割該晶圓以將該四個相鄰畫面從該晶圓分開，其中，該鎖定角標記的該四個四分之一被圖案化於該劃線中。
在一些實施例中，在該多個畫面中的每一個畫面中的半導體晶圓晶片中形成圖案。在一些實施例中，該鎖定角標記的每一個四分之一是單個圖案，該單個圖案具有與相同畫面的對應的半導體晶圓晶片中的該圖案的特徵尺寸大致相同的特徵尺寸。該特徵尺寸大於約1微米。在一些實施例中，該鎖定角標記的每一個四分之一包括重複圖案的陣列，每一個重複圖案具有與相同畫面的對應的半導體晶圓晶片中的該圖案的特徵尺寸大致相同的特徵尺寸。根據一些實施例，該特徵尺寸不大於約200奈米。
在一些實施例中，該鎖定角標記在該四個相鄰畫面的中心處。
具體實施方式的前述描述將揭示本發明的一般性質，使得在不脫離說明書的一般概念的情況下，其他人可以通過應用所屬領域技術範圍內的知識，容易地修改和/或適應特定實施例的各種應用，而無需過多的實驗。因此，基於於此給出的教導和指導，這些改編和修改旨在落入所公開的實施例的等同物的含義和範圍內。應理解，於此的措辭或術語是出於描述而非限制的目的，使得本發明的術語或措辭將由所屬領域技術人員根據教導和指導來解釋。
上面已經借助於繪示出特定功能及其關係的實現的功能構建塊描述了本發明的實施例。為了便於描述，這裡任意定義了這些功能構建塊的邊界。可以定義替代邊界，只要適當地執行指定的功能及其關係即可。
發明內容和摘要部分可以闡述發明人所預期的本發明的一個或多個但不是所有示例性實施例，並且因此，不旨在以任何方式限制本發明和所附申請專利範圍。
本發明的廣度和範圍不應受任何上述示例性實施例的限制，而應僅根據所附申請專利範圍及其等同物來限定。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
102-1、102-2、102-3、102-4:畫面 104、104-1:標記 200:晶圓 202:畫面 202-1、202-2、202-3、202-4:相鄰畫面 204:晶片 206:PCM區域 206-1、206-2、206-3、206-4:角PCM區域 208-1、208-2、208-3、208-4:四分之一標記 210:劃線 302:標記 400:單元區域 402:非曝光區 404:曝光區 406:鎖定角標記四分之一 406-1、406-2、406-3、406-4:鎖定角標記四分之一 408:鎖定角標記 500:鎖定角標記四分之一 502:重複圖案 700:方法 702、704、706、708、710:操作 A、B:邊 C:特徵寬度 D:特徵長度 E:距離 X、Y:方向
圖式中，在此併入並形成說明書的一部分的圖式例示出了說明書的實施例，並且與說明書一起，進一步用於解釋本發明的原理並使得所屬領域技術人員能夠實現和使用本發明。 第1圖繪示出了晶圓的均具有用於在半導體製造中定位圖案的標記的四個相鄰畫面的上視圖。 第2圖繪示出了根據本發明的一些實施例的具有用於在半導體製造中定位圖案的四個四分之一標記的晶圓的示例性畫面的上視圖。 第3圖繪示出了根據本發明的一些實施例的均具有用於在半導體製造中定位圖案的四個示例性四分之一標記的四個相鄰畫面的上視圖。 第4A圖繪示出了根據本發明的一些實施例的單元區域中的鎖定角標記的示例性四分之一的上視圖。 第4B圖繪示出了根據本發明的一些實施例的由四個相鄰畫面中的鎖定角標記的四個四分之一形成的示例性鎖定角標記的上視圖。 第5圖繪示出了根據本發明的一些實施例的包括重複圖案的陣列的鎖定角標記的示例性四分之一的上視圖。 第6圖繪示出了根據本發明的一些實施例的由均包括重複圖案的陣列的鎖定角標記的四個四分之一形成的示例性鎖定角標記的圖像。 第7圖是根據本發明的一些實施例的用於形成用於在半導體製造中定位圖案的標記的示例性方法的流程圖。 將參考圖式描述本發明的實施例。
400:單元區域
402:非曝光區
404:曝光區
406:鎖定角標記四分之一
A、B:邊
C:特徵寬度
D:特徵長度
E:距離
X、Y:方向

Claims (20)

  1. 一種用於形成標記的方法，該標記用於在半導體製造中定位圖案，該方法包括： 將晶圓劃分成多個畫面，其中，該多個畫面中的每一個畫面包括半導體晶圓晶片； 隨後在該多個畫面中的四個相鄰畫面的四個角處分別圖案化鎖定角標記的四個四分之一，其中，該鎖定角標記的每一個四分之一與該鎖定角標記的相鄰四分之一對稱並且與該鎖定角標記的該相鄰四分之一分開標稱上相同的距離；以及 將該鎖定角標記設定為用於在半導體製造中在該四個相鄰畫面中的至少一個畫面中定位圖案的原點。
  2. 如申請專利範圍第1項所述的用於形成標記的方法，其中，該鎖定角標記的每一個四分之一具有「L」形狀。
  3. 如申請專利範圍第1項所述的用於形成標記的方法，其中，該鎖定角標記的每一個四分之一是單個圖案，該單個圖案具有與相同畫面的對應的半導體晶圓晶片中的圖案的特徵尺寸大致相同的特徵尺寸。
  4. 如申請專利範圍第3項所述的用於形成標記的方法，其中，該特徵尺寸大於約1微米。
  5. 如申請專利範圍第1項所述的用於形成標記的方法，其中，該鎖定角標記的每一個四分之一包括重複圖案的陣列，每一個該重複圖案具有與相同畫面的對應的半導體晶圓晶片中的圖案的特徵尺寸大致相同的特徵尺寸。
  6. 如申請專利範圍第5項所述的用於形成標記的方法，其中，該特徵尺寸不大於約200奈米。
  7. 如申請專利範圍第1項所述的用於形成標記的方法，其中，該鎖定角標記的每一個四分之一在曝光區中被圖案化，該曝光區是對應的畫面的單元尺寸的一個四分之一。
  8. 如申請專利範圍第7項所述的用於形成標記的方法，其中，隨後分別圖案化該鎖定角標記的該四個四分之一包括隨後在四個該曝光區中的相應一個上應用四個微影製程中的每一個，使得該鎖定角標記的每一個該四分之一僅由該四個微影製程中的一個曝光。
  9. 如申請專利範圍第1項所述的用於形成標記的方法，其中，該鎖定角標記在該四個相鄰畫面的中心處。
  10. 如申請專利範圍第1項所述的用於形成標記的方法，還包括沿劃線切割該晶圓以將該四個相鄰畫面從該晶圓分開，其中，該鎖定角標記的該四個四分之一被圖案化於該劃線中。
  11. 一種用於在半導體製造中形成鎖定角標記的方法，包括： 在晶圓的第一畫面的第一角處圖案化該鎖定角標記的第一個四分之一；以及 在圖案化該鎖定角標記的該第一的四分之一之後，在該晶圓的第二畫面的第二角處圖案化該鎖定角標記的第二個四分之一，該第二角與該第一角相鄰，其中，該鎖定角標記的該第一個四分之一和該第二個四分之一是對稱的並且是分開的；以及 該鎖定角標記的該第一個四分之一和該第二個四分之一中的每一個包括重複圖案的陣列。
  12. 如申請專利範圍第11項所述的用於在半導體製造中形成鎖定角標記的方法，還包括在該晶圓的半導體晶圓晶片中形成圖案，其中，該鎖定角標記的該第一個四分之一和該第二個四分之一中的每一個該重複圖案的特徵尺寸與該半導體晶圓晶片中的該圖案的特徵尺寸大致相同。
  13. 如申請專利範圍第12項所述的用於在半導體製造中形成鎖定角標記的方法，其中，該特徵尺寸不大於約200奈米。
  14. 如申請專利範圍第13項所述的用於在半導體製造中形成鎖定角標記的方法，其中，該特徵尺寸為約100奈米。
  15. 如申請專利範圍第12項所述的用於在半導體製造中形成鎖定角標記的方法，其中，該半導體晶圓晶片中的該圖案包括導線和接觸通孔。
  16. 如申請專利範圍第11項所述的用於在半導體製造中形成鎖定角標記的方法，其中，該鎖定角標記的該第一個四分之一和該第二個四分之一中的每一個具有「L」形狀。
  17. 如申請專利範圍第11項所述的用於在半導體製造中形成鎖定角標記的方法，其中，該鎖定角標記的該第一個四分之一和該第二個四分之一中的每一個在曝光區中被圖案化，該曝光區是對應的畫面的單元尺寸的一個四分之一。
  18. 如申請專利範圍第17項所述的用於在半導體製造中形成鎖定角標記的方法，其中： 圖案化該鎖定角標記的該第一個四分之一包括僅在該第一畫面中的該曝光區上應用第一微影製程；以及 圖案化該鎖定角標記的該第二個四分之一包括，在應用該第一微影製程之後，僅在該第二畫面中的該曝光區上應用第二微影製程。
  19. 如申請專利範圍第11項所述的用於在半導體製造中形成鎖定角標記的方法，還包括沿劃線切割該晶圓以將該第一畫面和該第二畫面從該晶圓分開，其中，該鎖定角標記的該第一個四分之一和該第二個四分之一被圖案化於該劃線中。
  20. 一種用於形成標記的方法，該標記用於在半導體製造中定位圖案，該方法包括： 將晶圓劃分成多個畫面； 隨後在該多個畫面的四個相鄰畫面的四個角處分別圖案化鎖定角標記的四個四分之一，其中，該鎖定角標記的每一個四分之一具有「L」形狀並且僅由一個微影製程曝光；以及 將該鎖定角標記設定為用於在半導體製造中在該四個相鄰畫面中的至少一個畫面中定位圖案的原點。
TW108110585A 2019-02-13 2019-03-27 用於在半導體製造中形成鎖定角標記的方法與用於形成標記的方法 TWI723361B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2019/074916 2019-02-13
PCT/CN2019/074916 WO2020164002A1 (en) 2019-02-13 2019-02-13 Marks for locating patterns in semiconductor fabrication

Publications (2)

Publication Number Publication Date
TW202030852A true TW202030852A (zh) 2020-08-16
TWI723361B TWI723361B (zh) 2021-04-01

Family

ID=67073972

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108110585A TWI723361B (zh) 2019-02-13 2019-03-27 用於在半導體製造中形成鎖定角標記的方法與用於形成標記的方法

Country Status (4)

Country Link
US (1) US10811363B2 (zh)
CN (2) CN109983567B (zh)
TW (1) TWI723361B (zh)
WO (1) WO2020164002A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020164002A1 (en) * 2019-02-13 2020-08-20 Yangtze Memory Technologies Co., Ltd. Marks for locating patterns in semiconductor fabrication
US11094644B2 (en) 2019-10-04 2021-08-17 Texas Instruments Incorporated Integrated circuit with scribe lane patterns for defect reduction
CN111443570B (zh) * 2020-04-14 2023-09-29 长江存储科技有限责任公司 光掩模、半导体器件与光掩模的设计方法
CN112180691B (zh) * 2020-09-30 2024-01-09 上海华力集成电路制造有限公司 拼接芯片的线上监控方法
CN113219798B (zh) * 2021-03-25 2023-09-08 北海惠科半导体科技有限公司 晶圆半导体产品、掩膜版与光刻机
CN114171500B (zh) * 2021-12-07 2024-04-09 成都海威华芯科技有限公司 一种版图定位标记绘制方法、基于其制备的芯片及晶圆

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52101967A (en) * 1976-02-23 1977-08-26 Agency Of Ind Science & Technol Semiconductor device
US5777392A (en) * 1995-03-28 1998-07-07 Nec Corporation Semiconductor device having improved alignment marks
JP4011642B2 (ja) * 1995-12-15 2007-11-21 株式会社日立製作所 電子線描画方法及び装置
DE10128269B4 (de) * 2001-06-12 2004-05-27 Advanced Micro Devices, Inc., Sunnyvale Eine Chipflächen-Justierstruktur
CN1279583C (zh) * 2002-05-17 2006-10-11 台湾积体电路制造股份有限公司 对准标记的制造方法
US6673635B1 (en) * 2002-06-28 2004-01-06 Advanced Micro Devices, Inc. Method for alignment mark formation for a shallow trench isolation process
TWI412068B (zh) 2008-09-25 2013-10-11 United Microelectronics Corp 對準標記及缺陷檢測方法
JP5182143B2 (ja) * 2009-02-19 2013-04-10 ソニー株式会社 半導体装置の製造方法
US8786054B2 (en) * 2009-11-16 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for integrated circuit alignment
CN102221792A (zh) * 2010-04-13 2011-10-19 中芯国际集成电路制造(上海)有限公司 在半导体光刻工艺中进行的对准方法
CN102097414B (zh) * 2010-11-24 2013-03-27 日月光半导体制造股份有限公司 具有标记导通柱的半导体装置
DE102011004921A1 (de) 2011-03-01 2012-09-06 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einer Chipumrandung mit einer integrierten Justiermarke
US8527916B1 (en) * 2012-03-14 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dissection splitting with optical proximity correction to reduce corner rounding
CN103488063B (zh) * 2012-06-11 2016-01-20 无锡华润上华半导体有限公司 一种对位标记及其制作方法
US9368458B2 (en) * 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
CN104934413B (zh) * 2014-03-18 2018-03-23 中芯国际集成电路制造(上海)有限公司 重叠对准标记和具有该重叠对准标记的基片
CN107065450B (zh) * 2017-05-10 2018-10-02 株洲中车时代电气股份有限公司 一种功率半导体芯片，该芯片的光刻版及其曝光方法
US10643951B2 (en) * 2017-07-14 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Mini identification mark in die-less region of semiconductor wafer
US10620530B2 (en) * 2017-07-31 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple-mask multiple-exposure lithography and masks
WO2020164002A1 (en) * 2019-02-13 2020-08-20 Yangtze Memory Technologies Co., Ltd. Marks for locating patterns in semiconductor fabrication

Also Published As

Publication number Publication date
TWI723361B (zh) 2021-04-01
US10811363B2 (en) 2020-10-20
CN109983567A (zh) 2019-07-05
WO2020164002A1 (en) 2020-08-20
CN111524836A (zh) 2020-08-11
CN111524836B (zh) 2021-08-27
US20200258843A1 (en) 2020-08-13
CN109983567B (zh) 2020-05-22

Similar Documents

Publication Publication Date Title
TWI723361B (zh) 用於在半導體製造中形成鎖定角標記的方法與用於形成標記的方法
US11934109B2 (en) Overlay alignment mark and method for measuring overlay error
KR100787941B1 (ko) 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
US9007571B2 (en) Measurement method of overlay mark
CN109884862B (zh) 三维存储器曝光***中套刻偏差的补偿装置及方法
CN109727881A (zh) 检查缺陷的方法和使用该方法制造半导体器件的方法
US7427774B1 (en) Targets for measurements in semiconductor devices
US7030506B2 (en) Mask and method for using the mask in lithographic processing
TW200832090A (en) In-line overlay measurement using charged particle beam system
US10119811B2 (en) Alignment mark, method of measuring wafer alignment, and method of manufacturing a semiconductor device using the method of measuring wafer alignment
KR20110001804A (ko) 오버레이 버니어 패턴을 이용한 하부 단차 변화 측정 방법
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
US9397012B2 (en) Test pattern for feature cross-sectioning
US20170005015A1 (en) Monitor process for lithography and etching processes
Flack et al. Large area interposer lithography
CN116931389B (zh) 线宽测量方法
TWI743792B (zh) 半導體製程用游標尺及使用其進行的微影製程檢測方法
CN117970739A (zh) 大尺寸拼接产品的光罩及在线量测定位的方法
CN118412293A (zh) 检测图案重叠的方法和使用其形成图案的方法
US20200294868A1 (en) Device/health of line (hol) aware ebeam based overlay (ebo ovl) structure
KR100761393B1 (ko) 플래시소자의 소자분리를 위한 갭필테스트패턴의 형성 방법
KR100866454B1 (ko) 반도체 장치 패턴 검사 방법
KR20120005253A (ko) 반도체 메모리 디바이스의 오버레이 버니어
TW202410140A (zh) 形成半導體結構的方法
CN117970740A (zh) 大尺寸拼接产品的光罩及在线量测定位的方法