TW202029175A - 掃描驅動單元、掃描驅動電路、陣列基板與顯示裝置 - Google Patents

Abstract

本發明公開一種掃描驅動單元及掃描驅動電路、陣列基板與顯示裝置。掃描驅動單元中上拉控制單元在掃描週期的第一時間段接收啟動電壓以控制上拉節點為高電平狀態，並且在第二時間段對應則通過上拉輸出單元將接收的掃描時鐘信號傳輸至掃描輸出端作為掃描信號輸出。下拉控制單元在第一時間段依據第一控制時鐘信號控制下拉節點處於低電平狀態，以保證所述上拉節點準確處於高電平狀態，下拉單元在下拉節點處於低電平狀態時停止工作。

Description

掃描驅動單元、掃描驅動電路、陣列基板與顯示裝置

本發明涉及顯示驅動領域，具體涉及圖像顯示中的掃描驅動技術。

在顯示面板圖像顯示過程中，需要掃描驅動電路提供掃描訊號與資料驅動電路提供圖像資料相互配合驅動設置在圖像顯示區的畫素陣列。近年來，為了提高顯示面板的集成度，將掃描驅動電路與畫素陣列一併製作於陣列基板上，亦稱為GOA(Gateon Array，柵極驅動陣列基板)電路。

GOA電路中的多個掃描驅動單元通常被設計成級聯形式以依次輸出移位元後的掃描訊號至畫素陣列。但是當掃描驅動單元在一個掃描週期輸出掃描訊號以後就必須及時停止，以便於其他掃描線能夠正常接收掃描訊號。但是GOA電路在實際工作過程中，GOA電路中的電晶體的閾值電壓會出現漂移現象，進而導致掃描驅動單元在掃描週期時無法準確輸出掃描訊號，從而導致複數掃描線無法被掃描的現象，從而導致畫素陣列無法正確載入圖像資料，給圖像的正確顯示帶來困擾。

為解決前述問題，提供一種能夠防止由於掃描驅動單元中電晶體閾值電壓漂移而無法準確輸出掃描訊號的掃描驅動單元。

進一步，還提供一種包括前述作為前述掃描驅動單元的掃描驅動電路、陣列基板以及顯示裝置。

本發明實施例公開了一種掃描驅動單元，包括：

上拉控制單元，用於接收啟動電壓，並且在一個掃描週期內的第一時間段將所述啟動電壓傳輸至上拉節點以控制所述上拉節點為高電位狀態；

上拉輸出單元，電性連接所述上拉節點，在所述掃描週期內的第二時間段並且當所述上拉節點為高電位狀態時，將接收的掃描時鐘訊號傳輸至掃描輸出端作為掃描訊號輸出；

下拉控制單元，電性連接下拉節點與所述上拉節點，在所述第一時間段依據接收的第一控制時鐘訊號控制所述下拉節點處於低電位狀態，其中，所述第一時間段、第二時間段在時間上無間斷連續且無重疊；

下拉輸出單元，電性連接於所述下拉節點以及所述掃描輸出端，用於在所述下拉節點處於高電位狀態時控制所述掃描輸出端下拉至低電位狀態並停止輸出所述掃描訊號，並且在所述下拉節點處於低電位狀態時停止工作。

本發明實施例公開了一種包括複數且相互級聯的前述掃描驅動單元的掃描驅動電路。

本發明實施例公開了一種陣列基板，包括圖像顯示區與非圖像顯示區，所述圖像顯示區包括用於執行圖像顯示的畫素陣列，所述非圖像顯示區包括前述的掃描驅動電路。

本發明實施例公開了一種包括前述陣列基板的顯示裝置。

相較於習知技術，由於掃描驅動單元中下拉控制單元在所述第一時間段依據接收的第一控制時鐘訊號控制所述下拉節點處於低電位狀態，防止下拉節點無法準確處於低電位狀態而導致上拉節點高電位狀態受到影響，保證掃描訊號的準確輸出。

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出進步性勞動前提下所獲得的所有其他實施例，均屬於本發明保護的範圍。

下面結合附圖，具體說明掃描驅動電路以及掃描驅動單元的電路結構及其工作過程。

本發明所有實施方式中採用的電晶體均為通過銦鎵鋅氧化物工藝（indium gallium zinc oxide, IGZO）製作的N型薄膜電晶體 (Thin-filmtransistor，TFT)。當然，在其他變更實施例中，薄膜電晶體還也可以為P型，並不以此為限。

請參閱圖1，其為本發明一實施例中掃描驅動電路100的佈局結構示意圖。

如圖1所示，本發明實施方式的掃描驅動電路100用於為畫素矩陣200提供掃描脈衝訊號。

掃描驅動電路100包括相互級聯的複數掃描驅動單元10，相互級聯的複數掃描驅動單元10依次向畫素陣列200中的複數掃描線（未標識）提供掃描訊號。其中，每個掃描驅動單元10在一幀圖像的顯示驅動中輸出一個掃描週期的掃描訊號至與之連接的掃描線。

本實施例中，複數掃描驅動單元10分別設置於畫素陣列200的相對兩側，即，部分掃描驅動單元10設置於畫素陣列200的一側，另一部分掃描驅動單元10設置於畫素陣列200的相對的另一側。

其中，依據每一條掃描線對應一個掃描驅動單元10，並且相鄰的兩條掃描線對應的掃描驅動單元10分別設置於畫素陣列200的相對兩側的方式設置，也即是奇數行、偶數行掃描線對應的掃描驅動單元10分別位於畫素陣列200的相對兩側，例如奇數行的掃描線對應的掃描驅動單元GOA1、GOA3、GOA5、GOA7……、GOA(2N-3)、 GOA2N-1、GOA(2N+1) 、……位於畫素陣列200的右邊；偶數行的掃描線對應的掃描驅動單元GOA2、GOA4、GOA6、GOA8……、GOA(2N-2)、 GOA(2N) 、GOA(2N+2)……、位於畫素陣列200的左邊。

請一併參閱圖1與圖2，其中，每個掃描驅動單元10包括驅動使能端EN、時鐘訊號端CK、復位端TRST以及掃描輸出端OUT。本實施例中，如圖2所示，每個掃描驅動單元中時鐘訊號端包括第一時鐘訊號端CKp1、第二時鐘訊號端CKp2 以及第三時鐘訊號端CKp3，其中，第一時鐘訊號端CKp1用於接收掃描時鐘訊號，第二時鐘訊號端CKp2與第三時鐘訊號端CKp3用於接收控制時鐘訊號。其中，所述掃描時鐘訊號用於控制所述掃描驅動單元10自掃描輸出端OUT輸出掃描訊號，而所述控制時鐘訊號用於控制所述掃描驅動單元10停止從掃描輸出端OUT輸出掃描訊號。

相互級聯時，奇數行掃描線對應的掃描驅動單元依次級聯，而偶數行掃描線對應的掃描驅動單元依次相互級聯。具體的，對於右側的複數掃描驅動單元10，GOA1的驅動使能端EN用於接收啟動電壓STV，同時，掃描輸出端OUT連接第一個掃描線的同時，還一併電性連接GOA3的驅動使能端EN，以此類推，而使得奇數行掃描線對應的掃描驅動單元10依次級聯。對應地，對於左側的複數掃描驅動單元10，GOA2的驅動使能端EN用於接收啟動電壓STV，同時，掃描輸出端OUT連接第二個掃描線的同時，還一併電性連接GOA4的驅動使能端EN，以此類推，而使得偶數行掃描線對應的掃描驅動單元10依次級聯。

同時，每相鄰的8個掃描驅動單元10為一組分別接收8個具有掃描時長均為1H且幅度相同的時鐘訊號CK1-CK8，相鄰之2個時鐘訊號重疊1/2H時長。舉例而言，時鐘訊號CK1與時鐘訊號CK2交疊有1/2H時長，而時鐘訊號CK2與時鐘訊號CK3交疊有1/2H時長，以此類推迴圈。其中，需要說明的是，所述H為一個單位時間長度，例如，1H可以為8微秒（μs），當然，1H可以依據圖像顯示的實際需求進行設定，並不以此為限。

本實施例中，時鐘訊號CK1、時鐘訊號CK3、時鐘訊號CK5、時鐘訊號CK7則形成在時間上連續無間斷並且無重疊地的一組時鐘訊號，並分別提供給右側的複數掃描驅動單元GOA；而時鐘訊號CK2、時鐘訊號CK4、時鐘訊號CK6、時鐘訊號CK8則形成在時間上連續無間斷並且無重疊地為一組時鐘訊號，並分別提供給左側的複數掃描驅動單元GOA。

本實施例中，所述掃描驅動電路100、相應的掃描線以及畫素陣列200均設置於陣列基板AY中。其中，用於執行圖像顯示的畫素陣列200設置於陣列基板的圖像顯示區（未標示），掃描驅動電路100則設置於非圖像顯示區，而掃描線則自圖像顯示區域延伸至非圖像顯示區域以連接所述掃描驅動電路100與畫素陣列200。本實施例中，掃描驅動電路100採用GOA技術直接製作於陣列基板AY上。

另外，陣列基板AY可以應用於顯示裝置（未標示）中，例如應用於液晶顯示器、有機電致發光顯示器等顯示裝置中，或者應用於具有顯示幕的手機、平板電腦等電子裝置中。

具體地，請參閱圖2，其為圖1所示任意一個掃描驅動單元10的電路結構示意圖。

如圖2所示，以為第n條的掃描線提供掃描訊號的掃描驅動單元GOAN為例，具體說明掃描驅動單元GOA的電路結構，其中N為正整數。舉例而言，當畫素區域200包括有1920條掃描線，那麼N就為1至1920之間任意一個數字。

掃描驅動單元GOAN包括上拉控制單元11、上拉輸出單元12、下拉控制單元13、下拉輸出單元14、漂移校正單元15以及復位單元16。

其中，上拉控制單元11用於從驅動使能端EN接收啟動電壓STV，並且在一個掃描週期的第一時間段將所述啟動電壓STV傳輸至上拉節點PU以控制所述上拉節點PU為高電位狀態。當然，除第一個GOA1是接收啟動電壓STV作為使能電壓外，其他的掃描驅動單元GOAN均由第n-2個掃描驅動單元GOAN-2輸出的掃描驅動訊號作為使能電壓。

上拉輸出單元12電性連接所述上拉節點PU，並且當所述上拉節點PU為高電位狀態時，在掃描週期的第二時間段將自第一時鐘訊號端CK1接收的掃描時鐘訊號CKi傳輸至掃描輸出端OUT作為掃描訊號輸出。

下拉控制單元13，電性連接下拉節點PD與所述上拉節點PU，用於所述第一時間段依據第一控制時鐘訊號控制所述下拉節點PD處於低電位狀態，並且在一個掃描週期之內的其他時間段均依據第一控制時鐘訊號與第二控制時鐘訊號間隔預定時長交替控制所述上拉節點PU處於低電位狀態以及控制所述下拉節點PD處於高電位狀態。

本實施例中，需要說明的係，所述高電位狀態為所述節點的電壓為高電壓並且足以驅動對應的電晶體處於導通狀態，可以表示為所述節點的電壓處於高電位參考電壓VGH；低電位狀態則為所述節點的電壓為低電壓且不足以將電晶體維持在導通狀態，可以表示為所述節點的電壓處於低電位參考電壓VGL。

下拉輸出單元14，電性連接於下拉節點PD以及所述掃描輸出端OUT，用於在所述下拉節點PD處於高電位狀態時控制所述掃描輸出端OUT下拉至低電壓並停止輸出所述掃描訊號。

漂移校正單元15，電性連接於所述上拉節點PU，用於在一個掃描週期之後接收漂移校正訊號以控制所述上拉節點PU處於低電位狀態。漂移校正單元15能夠在掃描驅動單元10處於非掃描週期下拉節點PD無法及時準確控制上拉節點PU處於低電位狀態以停止輸出掃描訊號時，快速、準確地將上拉節點PU下拉至低電位狀態，防止複數掃描驅動單元同時輸出掃描訊號至多條掃描線，保證圖像顯示的準確性。

所述漂移校正訊號可以為外部提供的時鐘訊號，也可以為與之相鄰的掃描驅動單元在後一個掃描週期輸出的掃描訊號。例如，當前掃描驅動單元為掃描驅動單元GOA1，那麼漂移校正訊號可以為掃描驅動單元GOA3輸出的掃描訊號。

復位單元16電性連接所述上拉節點PU，用於依據復位訊號TRST控制所述上拉節點PU處於低電位狀態，當掃描驅動電路100整體復位時，準確控制全部掃描驅動單元10中的上拉輸出單元12停止輸出掃描驅動訊號。

更為具體地，如圖2所示：

上拉控制單元11包括第一電晶體M1，所述第一電晶體M1的閘極與汲極電性連接至驅動使能端EN，所述第一電晶體M1的源極電性連接至所述上拉節點PU。本實施例中，掃描驅動單元GOA N-2輸出的掃描訊號Gout N-2作為驅動電壓。

上拉輸出單元12包括第三電晶體M3與第一電容C1，所述第三電晶體M3的閘極電性連接所述上拉節點PU，所述第三電晶體M3的汲極電性連接至第一時鐘訊號端CKp1以接收時鐘訊號CKi，所述第三電晶體M3的源極電性連接所述掃輸出端OUT。所述第一電容C1電性連接於所述上拉節點PU與所述掃描輸出端OUT之間。本實施例中，時鐘訊號CK1對應於掃描驅動單元GOAN需要輸出掃描訊號的時間段處於高電位的脈衝訊號，並且時鐘訊號CKi作為掃描時鐘訊號。

所述下拉控制單元13包括第二電晶體M2、第四電晶體M4、第七電晶體M7與第八電晶體M8。

所述第二電晶體M2的閘極與汲極電性連接至第二時鐘訊號端CKp2，用於接收時鐘訊號CKi+2，第二電晶體M2的源極電性於所述下拉節點PD。本實施例中，時鐘訊號CKi+2作為第二控制時鐘訊號。

第四電晶體M4的閘極電性連接所述下拉節點PD，第四電晶體M4的源極電性連接所述上拉節點PU，所述第四電晶體M4的汲極電性連接低參考電壓端VGL，用於接收低電位參考電壓VGL。

第七電晶體M7的閘極電性連接所述第三時鐘訊號端CKp3，用於接收時鐘訊號CKi-2，所述第七電晶體M7的源極電性連接所述下拉節點PD，所述第七電晶體M7的汲極電性連接低參考電壓端VGL，用於接收低電位參考電壓VGL。本實施例中，時鐘訊號CKi-2作為第一控制時鐘訊號。

第八電晶體M8的柵極電性連接所述上拉節點PU，所述第八電晶體M8的汲極電性連接所述低參考電壓端VGL，所述第八電晶體M8的源極電性連接所述下拉節點PD。

所述下拉輸出單元14包括下拉電晶體M14，所述下拉電晶體M14的閘極電性連接所述下拉節點PD，所述下拉電晶體M14的汲極電性連接所述掃描輸出端OUT，所述下拉電晶體14的源極電性連接所述低參考電壓端VGL。

較佳地，所述掃描驅動單元10還包括輔助下拉控制單元13’、輔助下拉輸出單元14’與輔助下拉節點PD’。

具體地，所述輔助下拉控制單元13’、輔助下拉輸出單元14’以及輔助下拉節點PD’均與所述下拉控制單元13、下拉輸出單元14以及下拉節點PD在相鄰2個掃描週期時間交替迴圈處於工作狀態。

例如，在第i個時鐘訊號CKi對應的掃描週期，下拉控制單元13、下拉輸出單元14以及下拉節點PD處於工作狀態，輔助下拉控制單元13’、輔助下拉輸出單元14’以及輔助下拉節點PD’處於非工作狀態。

而第i+4時鐘訊號CKi+4掃描週期時，下拉控制單元13、下拉輸出單元14以及下拉節點PD處於非工作狀態，輔助下拉控制單元13’、輔助下拉輸出單元14’以及輔助下拉節點PD’處於工作狀態。本實施例中i≤8且為自然數。

需要說明的係，每個時鐘訊號CK對應一個掃描週期H的長度，任意相鄰2個時鐘訊號相差1/2H個時長。如此一來，時鐘訊號CKi與時鐘訊號CKi+4相差2個時鐘訊號長度2H。

另外，第一時鐘訊號端CKp1接收的時鐘訊號CKi顯然與第二時鐘訊號端CKp2接收的時鐘訊號CKi+2、第三時鐘訊號端CKp3接收時鐘訊號CKi-2均相差一個時鐘訊號對應的時間長度，那麼，該三個時鐘訊號為在時間上無間斷連續且無交疊的時鐘訊號。本實施例中，所述時鐘訊號均為高電位有效的脈衝訊號。

具體地，所述輔助下拉控制單元13’包括第二對稱電晶體M2’、第四對稱電晶體M4’，第七對稱電晶體M7’以及第八對稱電晶體M8’。

所述第二對稱電晶體M2’的閘極與汲極電性連接至第三時鐘訊號端CKp3，用於接收時鐘訊號CKi-2，第二對稱電晶體M2’的源極電性連接輔助下拉節點PD’。

所述第四對稱電晶體M4’的閘極電性連接所述輔助下拉節點PD’，所述第四對稱電晶體M4’的源極電性連接所述上拉節點PU，所述第四對稱電晶體M4’的汲極電性連接所述低參考電壓端VGL。

所述第七對稱電晶體M7’的閘極電性連接所述第二時鐘訊號端CKp2，用於接收時鐘訊號CKi+2，所述第七對稱電晶體M7’的汲極電性連接所述低參考電壓端VGL，接收低電位參考電壓VGL，所述第七對稱電晶體M7’的源極電性連接所述輔助下拉節點PD’。

所述第八對稱電晶體M8’的閘極電性連接所述上拉節點PU，所述第八對稱電晶體M8’的汲極電性連接所述低參考電壓端VGL，所述第八對稱電晶體的源極電性連接所述輔助下拉節點PD’。

所述輔助下拉輸出單元14’包括下拉對稱電晶體M14’，所述下拉對稱電晶體M14’的閘極電性連接所述輔助下拉節點PD’，所述下拉輔助電晶體M14’的源極電性連接所述掃描輸出端OUT，所述下拉對稱電晶體M14’的汲極電性連接所述低參考電壓端VGL。

下拉控制單元13與下拉輔助控制單元13’在間隔2個掃描週期的時長交替處於工作狀態，從而能夠防止下拉控制單元13或者下拉輔助控制單元13’長時間處於工作狀態而導致電晶體的性能受到影響。

較佳地，所述掃描驅動單元10還包括第二電容C2，第二電容C2電性連接於所述下拉節點PD與輔助下拉節點PD’之間，所述第二電容C2用於保證下拉控制單元13與輔助下拉控制單元13’切換工作工程時準確維持下拉節點PD與輔助下拉節點PD’的電壓。

舉例而言，當第三時鐘訊號端CKp3接收的時鐘訊號CKi-2處於高電位期間，輔助下拉節點PD’處於高電位狀態，顯然，此時第二時鐘訊號端CKp2接收的時鐘訊號勢必處於低電位，也即係下拉節點PD處於低電位狀態，故而，第二電容C2由於電容的壓差特性能夠有效維持輔助下拉節點PD’與下拉節點PD的電壓差，保證下拉控制單元13與輔助下拉控制單元13’的工作準確性。

所述漂移校正單元15包括校正電晶體M15，所述校正電晶體M15的閘極接收漂移校正訊號，所述校正電晶體M15的源極電性連接所述上拉節點PU，所述校正電晶體M15的汲極電性連接低參考電壓端VGL。

所述復位單元16包括復位電晶體M20，復位電晶體M20的閘極電性連接復位端TRST以接收復位訊號，復位電晶體M20的源極電性連接所述上拉節點PU，復位電晶體M20的汲極電性連接低參考電壓端VGL。

請參閱圖3，其為圖1-2所示掃描驅動電路100的工作時序圖。其中，圖中的符號表示為圖1-2中所接收的相應的訊號。具體地，符號VGL表徵低參考電壓端VGL提供的電壓波形，STV-L表徵提供到左側掃描驅動單元的啟動電壓，STV-R表徵提供到右側掃描驅動單元的啟動電壓，CK1-CK8表徵8個時鐘訊號，Gout1-Gout1920分別表徵對應序號的掃描驅動單元提供的掃描訊號。本實施例中，以排序在第一位置的掃描驅動單元GOA1為例說明其工作過程。

其中，對於第一幀圖像掃描期週期時，GOA1的一個掃描週期包括三個連續的時間段t1-t3。

在時間段t1，GOA1接收到左側訊號中的啟動電壓STV-L與自第三時鐘訊號端CKp3提供時鐘訊號CK1，上拉單元11中的第一電晶體M1開啟，從而將上拉節點PU的電壓拉升至高電位狀態，與此同時，第一電容C1也開始充電並且進一步提升上拉節點PU的電壓直至上拉節點PU處於高電位狀態。

自第三時鐘訊號端CKp3提供時鐘訊號CK1，以控制第七電晶體M7處於導通狀態，從而準確維持下拉節點PD處於低電位狀態，並且時鐘訊號CK1控制第二對稱電晶體M2’處於導通狀態，從而準確維持輔助下拉節點PD’處於高電位狀態，進而控制輔助下拉輸出單元14’中下拉對稱電晶體M14’處於導通狀態，以保證GOA1的掃描輸出端OUT處於低電壓。

第二電容C2保證下拉節點PD與輔助下拉節點PD’的電壓差，準確維持下拉節點PD與助下拉節點PD’的電壓狀態。

在時間段t2，停止提供啟動電壓STV-L與時鐘訊號CK1，同時自第一時鐘訊號端CKp1提供時鐘訊號CK3，上拉節點PU的電壓高於第三電晶體M3的閾值電壓Vth（未標識），第三電晶體M3導通，時鐘訊號CK3通過導通的第三電晶體M3傳輸至掃描輸出端OUT，並且將此時的時鐘訊號CK3作為掃描訊號Gout1輸出。

在時間段t3，停止提供時鐘訊號CK3，同時自第二時鐘訊號端CKp2提供時鐘訊號CK5。自第二時鐘訊號端CKp2提供的時鐘訊號CK5控制第七對稱電晶體M7’處於導通狀態，從而準確維持輔助下拉節點PD’處於低電位狀態，並且時鐘訊號CK5控制第二電晶體M2處於導通狀態，從而準確維持下拉節點PD處於高電位狀態，進而控制下拉輸出單元14中下拉電晶體M14處於導通狀態，以保證GOA1的掃描輸出端OUT處於低電壓。

與此同時，掃描驅動單元GOA3中的掃描輸出端OUT在時鐘訊號CK5輸出的同時已經完成輸出高電壓的掃描訊號，從而控制漂移校正單元15中的校正電晶體M15處於導通狀態，進一步準確、即時地將上拉節點PU下拉至電位狀態，使下拉節點的電壓為低電位參考電壓VGL。

需要說明的係，其他掃描驅動單元的工作過程與GOA1相同，在此不再贅述，第二幀圖像掃描期週期與第一幀圖像掃描週期對應的複數掃描驅動單元GOA工作原理相同，在此不再贅述。

最後應說明的是：以上實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：本發明的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可輕易想到的變化或替換，均應涵蓋在本發明的保護範圍之內。故，本發明的保護範圍應以權利要求的保護範圍為准。

AY:陣列基板 100:掃描驅動電路 200:畫素矩陣 10 、GOA1、GOA3、GOA5、GOA7、GOA(2N-3)、 GOA2N-1、GOA(2N+1)  GOA2、GOA4、GOA6、GOA8…、GOA(2N-2)、 GOA(2N) 、GOA(2N+2):掃描驅動單元 EN:驅動使能端 CK:時鐘訊號端 TRST:復位端 OUT:掃描輸出端 CKp1:第一時鐘訊號端 CKp2:第二時鐘訊號端 CKp3:第三時鐘訊號端 CK1-CK8:時鐘訊號 11:上拉控制單元 12:上拉輸出單元 13:下拉控制單元 14:下拉輸出單元 15:漂移校正單元 16:復位單元 STV:啟動電壓 PU:上拉節點 M1:第一電晶體 M3:第三電晶體 C1:第一電容 M2:第二電晶體 M4:第四電晶體 M7:第七電晶體 M8:第八電晶體 PD:下拉節點 M14:下拉電晶體 VGL:低參考電壓端 13’:輔助下拉控制單元 14’:輔助下拉輸出單元 PD’:輔助下拉節點 M2’:第二對稱電晶體 M4’:第四對稱電晶體 M7’:第七對稱電晶體 M8’:第八對稱電晶體 M14’:下拉對稱電晶體 C2:第二電容 M15:校正電晶體 M20:復位電晶體 GL:低參考電壓端 STV-L:左側啟動電壓 STV-R:右側啟動電壓 Gout1-Gout1920:掃描訊號 2  柔性顯示裝置

為了更清楚地說明本發明實施例或習知技術中的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出進步性勞動的前提下，還可以根據該等附圖獲得其他的附圖。

圖1為本發明一實施例中掃描驅動電路的佈局結構示意圖。

圖2為如圖1所示掃描驅動單元的電路結構示意。

圖3為圖1-2所述掃描驅動電路的工作時序圖。

10:掃描驅動單元

EN:驅動使能端

CK:時鐘訊號端

TRST:復位端

OUT:掃描輸出端

CKp1:第一時鐘訊號端

CKp2:第二時鐘訊號端

CKp3:第三時鐘訊號端

CK1-CK8:時鐘訊號

11:上拉控制單元

12:上拉輸出單元

13:下拉控制單元

14:下拉輸出單元

15:漂移校正單元

16:復位單元

STV:啟動電壓

PU:上拉節點

M1:第一電晶體

M3:第三電晶體

C1:第一電容

M2:第二電晶體

M4:第四電晶體

M7:第七電晶體

M8:第八電晶體

PD:下拉節點

M14:下拉電晶體

VGL:低參考電壓端

13’:輔助下拉控制單元

14’:輔助下拉輸出單元

PD’:輔助下拉節點

M2’:第二對稱電晶體

M4’:第四對稱電晶體

M7’:第七對稱電晶體

M8’:第八對稱電晶體

M14’:下拉對稱電晶體

C2:第二電容

M15:校正電晶體

M20:復位電晶體

Claims (15)

1. 一種掃描驅動單元，其中，所述掃描驅動單元包括： 上拉控制單元，用於接收啟動電壓，並且在一個掃描週期內的第一時間段將所述啟動電壓傳輸至上拉節點以控制所述上拉節點為高電位狀態； 上拉輸出單元，電性連接所述上拉節點，在所述掃描週期內的第二時間段並且當所述上拉節點為高電位狀態時，將接收的掃描時鐘訊號傳輸至掃描輸出端作為掃描訊號輸出； 下拉控制單元，電性連接下拉節點與所述上拉節點，在所述第一時間段依據接收的第一控制時鐘訊號控制所述下拉節點處於低電位狀態，其中，所述第一時間段、第二時間段在時間上無間斷連續且無重疊； 下拉輸出單元，電性連接於所述下拉節點以及所述掃描輸出端，用於在所述下拉節點處於高電位狀態時控制所述掃描輸出端下拉至低電位狀態並停止輸出所述掃描訊號，並且在所述下拉節點處於低電位狀態時停止工作。
2. 根據申請專利範圍第1項目所述之掃描驅動單元，其中，所述下拉控制單元還在所述掃描週期的第三時間段接收第二控制時鐘訊號，且依據所述第二控制時鐘訊號控制所述上拉節點處於低電位狀態以及控制所述下拉節點處於高電位狀態，所述第一時間段、第二時間段與所述第三時間段在時間上無間斷連續且無重疊。
3. 根據申請專利範圍第2項所述之掃描驅動單元，其中，所述掃描時鐘訊號、第一控制時鐘訊號與所述第二時鐘時鐘訊號包含的脈衝訊號的時間長度與幅度相同。
4. 根據申請專利範圍第3項所述之掃描驅動單元，其中，所述第一控制時鐘訊號與所述第二控制時鐘訊號在所述掃描週期之內間隔兩個脈衝訊號的時間長度交替控制所述上拉節點處於低電位狀態。
5. 根據申請專利範圍第4項所述之掃描驅動單元，其中，所述上拉控制單元包括第一電晶體，所述第一電晶體的閘極與汲極電性連接至驅動使能端，所述驅動使能端用於接收所述啟動電壓，所述第一電晶體的源極電性連接至所述上拉節點。
6. 根據申請專利範圍第5項所述之掃描驅動單元，其中，所述上拉輸出單元包括第三電晶體、第一電容以及第一時鐘訊號端，所述第三電晶體的閘極電性連接所述上拉節點，所述第三電晶體的汲極電性連接至所述第一時鐘訊號端以接收掃描時鐘訊號，所述第三電晶體的源極電性連接所述掃描輸出端，所述第一電容電性連接於所述上拉節點與所述掃描輸出端之間。
7. 根據申請專利範圍第6項所述之掃描驅動單元，其中，所述下拉控制單元包括第二電晶體、第四電晶體、第七電晶體、第八電晶體、第二時鐘訊號端與第三時鐘訊號端，所述第二電晶體的閘極與汲極電性連接至所述第二時鐘訊號端以接收所述第二控制時鐘訊號，所述第二電晶體的源極電性於所述下拉節點，所述第四電晶體的閘極電性連接所述下拉節點，所述第四電晶體的源極電性連接所述上拉節點，所述第四電晶體的汲極電性連接低參考電壓端，所述第七電晶體的閘極電性連接所述第三時鐘訊號端以接收所述第一控制時鐘訊號，所述第七電晶體的源極電性連接所述下拉節點，所述第七電晶體的汲極電性連接所述低參考電壓端，所述第八電晶體的閘極電性連接所述上拉節點，所述第八電晶體的源極電性連接所述下拉節點，所述第八電晶體的源極電性連接所述低參考電壓端； 所述下拉輸出單元包括下拉電晶體，所述下拉電晶體的閘極電性連接所述下拉節點，所述下拉電晶體的源極電性連接所述掃描輸出端，所述下拉電晶體的汲極接收所述低參考電壓端。
8. 根據申請專利範圍第1項所述之掃描驅動單元，其中，所述掃描驅動單元還包括輔助下拉控制單元、輔助下拉輸出單元以及輔助下拉節點，所述輔助下拉控制單元與所述下拉控制單元在所述第一控制時鐘訊號與所述第二控制時鐘訊號控制下交替處於工作狀態，當所述輔助下拉控制單元處於工作狀態時對應控制所述輔助下拉節點處於所述高電位狀態或者低電位狀態，所述輔助下拉輸出單元在所述輔助下拉節點處於高電位狀態時控制所述掃描輸出端處於所述低電壓。
9. 根據申請專利範圍第8項所述之掃描驅動單元，其中，所述輔助下拉控制單元包括第二對稱電晶體、第四對稱電晶體，第七對稱電晶體以及第八對稱電晶體，所述第二對稱電晶體的閘極與汲極電性連接至所述第三時鐘訊號端以接收所述第一控制時鐘訊號，第二對稱電晶體的源極電性連接輔助下拉節點；所述第四對稱電晶體的閘極電性連接所述輔助下拉節點，所述第四對稱電晶體的源極電性連接所述上拉節點，所述第四對稱電晶體的汲極電性連接所述低參考電壓端；所述第七對稱電晶體的閘極電性連接所述第二時鐘訊號端以接收所述第二控制時鐘訊號，所述第七對稱電晶體的源極電性連接所述輔助下拉節點，所述第七對稱電晶體的汲極電性連接所述低參考電壓端；所述第八對稱電晶體的閘極電性連接所述上拉節點，所述第八對稱電晶體的源極電性連接所述輔助下拉節點，所述第八對稱電晶體的汲極電性連接所述低參考電壓端； 所述輔助下拉輸出單元包括下拉對稱電晶體，所述下拉對稱電晶體的閘極電性連接所述輔助下拉節點，所述下拉對稱電晶體的源極電性連接所述掃描輸出端，所述下拉對稱電晶體的汲極電性連接所述低參考電壓端。
10. 根據申請專利範圍第9項所述之掃描驅動單元，其中，所述掃描驅動單元還包括第二電容，所述第二電容電性連接於所述下拉節點與所述輔助下拉節點，用於維持所述下拉節點與所述輔助下拉節點的電壓。
11. 根據申請專利範圍第1項所述之掃描驅動單元，其中，所述掃描驅動單元還包括漂移校正單元，所述漂移校正單元電性連接於所述上拉節點，用於在所述一個掃描週期之後依據漂移校正訊號控制所述上拉節點處於低電位狀態，其中，所述漂移校正單元包括校正電晶體，所述校正電晶體的閘極接收所述漂移校正訊號，所述校正電晶體的汲極電性連接所述上拉節點，所述校正電晶體的源極電性連接接地參考電壓。
12. 根據申請專利範圍第1項所述之掃描驅動單元，其中，所述掃描驅動單元還包括復位單元，所述復位單元電性連接於所述上拉節點，用於在接收到復位訊號時控制所述上拉節點處於所述低電位狀態，其中，所述復位單元包括復位電晶體，所述復位電晶體的閘極接收復位訊號，所述復位電晶體的汲極電性連接於所述上拉節點，所述復位電晶體的源極接收低電位參考電壓。
13. 一種掃描驅動電路，其中，包括複數相互級聯的申請專利範圍第1項至第12項任意一項所述之掃描驅動單元。
14. 一種陣列基板，其中，包括圖像顯示區與非圖像顯示區，所述圖像顯示區包括用於執行圖像顯示的畫素陣列，所述非圖像顯示區包括申請專利範圍第13項所述之掃描驅動電路。
15. 一種顯示裝置，其中，包括申請專利範圍第14項所述之陣列基板。

Images