TW202027574A - 柔性印刷電路板與其製造方法及具備柔性電路板的封裝結構 - Google Patents

柔性印刷電路板與其製造方法及具備柔性電路板的封裝結構 Download PDF

Info

Publication number
TW202027574A
TW202027574A TW109100739A TW109100739A TW202027574A TW 202027574 A TW202027574 A TW 202027574A TW 109100739 A TW109100739 A TW 109100739A TW 109100739 A TW109100739 A TW 109100739A TW 202027574 A TW202027574 A TW 202027574A
Authority
TW
Taiwan
Prior art keywords
protective layer
layer
circuit board
printed circuit
flexible printed
Prior art date
Application number
TW109100739A
Other languages
English (en)
Other versions
TWI751471B (zh
Inventor
李誠鎭
申仁煥
金鎭奎
辛相元
Original Assignee
韓商斯天克有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商斯天克有限公司 filed Critical 韓商斯天克有限公司
Publication of TW202027574A publication Critical patent/TW202027574A/zh
Application granted granted Critical
Publication of TWI751471B publication Critical patent/TWI751471B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供一種在內引線區域上形成保護層的柔性印刷電路板與其製造方法及具備柔性印刷電路板的封裝結構。所述柔性印刷電路板包括：基材層；配線層，包含在兩側分別具有內引線與外引線的多個電極線，形成在基材層的至少一面上；第一保護層，形成在配線層上，以使由電極線裸露所述內引線與外引線；及第二保護層，形成在環繞形成於第一保護層的內引線區域上。

Description

柔性印刷電路板與其製造方法及具備柔性電路板的封裝結構
本發明涉及印刷電路板(PCB)及其製造方法。更具體地，涉及一種柔性印刷電路板(FPCB)及其製造方法。並且，本發明涉及一種具備柔性印刷電路板的封裝結構。
柔性印刷電路板(FPCB； Flexible Printed Circuit Board)是指在絕緣薄膜上粘接柔軟彎曲的銅箔的電路板。因該柔性印刷電路板與硬質基板不同，薄且柔軟，適合電子產品的輕量化。
柔性印刷電路板具備在形成配線的一面上鑲嵌半導體晶片的內引線(inner lead)區域和與外部設備聯接的外引線(outer lead)區域。
發明要解決的問題
在柔性印刷電路板的內引線區域鑲嵌半導體晶片時，進行熱壓結合加工，以使半導體晶片110的凸塊111與配線的內引線120接合。
但對於該情況，如圖1顯示所示，因熱應力而導致基膜130發生彎曲現象，由此，基膜130與半導體晶片110接觸。
在基膜130與半導體晶片110接觸的情況下，內引線區域的中間部分140的厚度比內引線區域的週邊部分150的厚度薄，而剛性低下，由此，在產品移動時，而半導體晶片110發生破損。
另外，根據設計變更，也能夠在內引線區域上形成導體配線。對於該情況，隨著基膜的彎曲，導體配線與半導體晶片接觸，因此，發生短路(short)等電氣故障。
本發明中要解決的技術課題為提供一種在內引線區域上形成保護層的柔性印刷電路板與其製造方法及具備柔性印刷電路板的封裝結構。
本發明的課題並非通過如上所述言及的課題限制，未言及的或其它的課題由下面的記載而使本發明所屬技術領域人員明確理解。
本發明的技術方案在於：
用於實現所述課題的本發明的柔性印刷電路板的一方面(aspect)包括：基材層；配線層，包含在兩側分別具備內引線(inner lead)與外引線(outer lead)的多個電極線，而在所述基材層的至少一面上形成；第一保護層，形成在所述配線層上，以使所述內引線與所述外引線由所述電極線裸露；及第二保護層，形成於環繞形成在所述第一保護層的內引線區域上。
所述第二保護層的高度等於小於在所述內引線區域上鑲嵌的電子產品的凸塊的高度和所述內引線的高度的合值。
所述配線層還包括：內側配線，在所述內引線區域上與所述電極線單獨形成，另外，所述第二保護層形成在所述內側配線上。
所述第二保護層的高度等於小於從在所述內引線區域上鑲嵌的電子產品的凸塊的高度與所述內引線的高度的合值除去所述內側配線的高度的值。
所述內側配線通過填充至所述基材層的導通孔的金屬層而與外部配線連接，所述第二保護層覆蓋所述金屬層。
所述第二保護層形成為3㎛~50㎛的高度。
所述第二保護層形成為與鑲嵌部件的鑲嵌面相比的1%~50%的面積。
所述第二保護層形成於所述內引線區域的一部分。
所述第二保護層形成於所述內引線區域的中央。
所述第二保護層在所述內引線區域形成為多個。
用於實現所述課題的本發明的柔性印刷電路板的製造方法的一方面(aspect)包括以下步驟：將在兩側分別具有內引線與外引線的多個電極線形成於基材層的至少一面上(S1)；形成第一保護層，以使在所述電極線上覆蓋除了所述內引線與所述外引線的部分(S2)；及在環繞形成於所述第一保護層的內引線區域上形成第二保護層(S3)。
在所述S1步驟與所述S2步驟之間還包括：將與所述電極線單獨具備的內側配線形成在所述內引線區域上(S4)，另外，形成所述第二保護層的步驟(S3)為在所述內側配線上形成所述第二保護層。
還包括如下步驟：在所述電極線上形成鍍金膜(S5)，形成所述鍍金膜的步驟(S5)在形成所述第一保護層之前(S1步驟與S2步驟之間)，形成在整個所述電極線，或在形成所述第一保護層之後(S2步驟與S3步驟之間)，形成在所述內引線與所述外引線上。
用於實現所述課題的本發明的封裝結構的一方面(aspect)包括：柔性印刷電路板及電子產品，其中，所述柔性印刷電路板包括：基材層；配線層，包含在兩側分別具備內引線(inner lead)與外引線(outer lead)的多個電極線，而在所述基材層的至少一面上形成；第一保護層，形成在所述配線層上，以使所述內引線與所述外引線由所述電極線裸露；及第二保護層，形成於環繞形成在所述第一保護層的內引線區域上，另外，所述電子產品，鑲嵌在所述內引線區域上，通過凸塊與所述電極線電連接。
其它實施例的具體事項包含於具體說明及附圖中。
下面，參照附圖而對本發明的優選的實施例進行具體說明。本發明的優點及特徵及其實現其的方法參照與附圖一起而具體說明的實施例而變得明確。但本發明並非通過下面公開的實施例進行限定，能夠以相互不同的各種形式實現，僅本實施例為完全公開本發明，並用於向本發明所屬技術領域的普通技術人員完全告知發明的範圍而提供，本發明僅通過請求項範圍定義。整個說明書相同的參照符號表示相同的構成要素。
對於元件(elements)或層處於不同的元件或層的“上(on)”或“上面(on)”包含直接處於其它元件或層上，也包含在中間介有其它層或其它元件的情況。而對於稱元件為“直接處於上(directly on)”或“直接處於上面”的情況，則為顯示在中間未介有其它元件或層的情況。
空間上相對的用語即“下(below)”、“下面(beneath)”、“下部(lower)”、“上(above)”、“上部(upper)”等如顯示於附圖上所示，用於容易記述一個元件或構成要素與其它元件或構成要素的相互關係而使用。空間上相對的用語在對於顯示於附圖中的方向而使用或運行時，應以按包含元件的相互不同的方向的用語理解。例如，對於翻轉顯示於附圖的元件的情況，記述為其它元件的“下(below)”或“下面(beneath)”的元件被放置在其它元件的“上(above)”。因此，例示的用語即“下”全部包含下與上的方向。元件也能夠按其它方向配置，由此，空間上相對的用語按確定方位解釋。
即使第一、第二等用於敘述不同的元件、構成要素及/或部分而使用，但該多個元件、構成要素及/或部分未通過該多個用語限定。該用語僅將一個元件、構成要素或部分與其它元件、構成要素或部分區別而使用。因此，下面言及的第一元件、第一構成要素或第一部分在本發明的技術的思想內也能夠指第二元件、第二構成要素或第二部分。
在本說明書中使用的用語為用於說明實施例，並非限制本發明。在本說明書中，單數型在文中未作特別言及的，也包含複數型。對於說明書中所使用的“包括(comprises)”及/或“包含的(comprising)”所言及的構成要素、步驟、動作及/或元件未排除一個以上其它構成要素、步驟、動作及/或元件的存在或增加。
在不存在其它定義的情況下，本說明書中使用的所有用語(包含技術及科學用語)，在本發明所屬技術領域中，按普通技術人員共同理解的意義使用。或者對於一般使用的詞典定義的用語未作明確特別定義的，不以異常或誇張的形式解釋。
下面，參照附圖對本發明的實施例進行具體說明，在參照附圖而進行說明時，與附圖符號無關，對相同或對應的構成要素賦予相同的參照符號，並省略對其的重複說明。
近來以輕薄短小與節省成本的目的，縮小半導體晶片的緩衝墊的尺寸。由此，基板與半導體晶片之間的距離比之前更接近，解決基板與半導體晶片之間的接觸問題為重要的技術課題。
本發明涉及一種在內引線區域(晶片鑲嵌區域)上具備保護層的柔性印刷電路板。本發明在內引線區域上具備保護層，由此，預防基板與半導體晶片接觸，並確保產品的可靠性。
下面參照附圖等而對本發明進行具體說明。
圖2為本發明的一實施例的柔性印刷電路板的平面圖，圖3為本發明的一實施例的柔性印刷電路板的截面圖。
根據圖2及圖3，本發明的一實施例的柔性印刷電路板200包括：基材層210、配線層220、第一保護層230及第二保護層240。
柔性印刷電路板200是指在形成有配線層220的基材層210的一面上鑲嵌半導體晶片330等電子產品的電路板。該柔性印刷電路板200與半導體晶片330結合而構成為COF(薄膜覆晶Chip On Film)封裝結構(package)。
在本實施例中，柔性印刷電路板200在鑲嵌半導體晶片330的內引線區域310上具有第二保護層240。柔性印刷電路板200通過此而預防柔性印刷電路板200與半導體晶片330接觸，加固半導體晶片330而防止發生破損。
基材層210是指具有規定厚度(例如，5㎛~100㎛)的基膜(base film)。
基材層210為在聚醯亞胺(PI；Poly-Imide)、聚對苯二甲酸乙二醇酯(PET；Poly-Ethylene Terephthalate)、聚萘二甲酸乙二醇酯(PEN；Poly-Ethylene Naphthalate)、聚碳酸酯(polycarbonate)、環氧樹脂(epoxy)、玻璃纖維(glass fiber)等高分子物質中將至少一種物質作為材料形成。例如，基材層210為將聚醯亞胺作為材料而形成為高分子絕緣薄膜形式。但本實施例並非限定於此。基材層210也能夠將除了所述言及的高分子物質之外其它的高分子物質作為材料形成。
在基材層210的至少一面上形成種晶層(seed layer；未圖示)(或底層(under layer))。種晶層(或底層)由導電物質形成，以用於提高基材層210與配線層220之間的接合性。例如，種晶層(或底層)為將在鎳(Ni)、鉻(Cr)、銅(Cu)、金(Au)等中選擇的至少一種金屬作為材料形成。
種晶層(或底層)利用沉積(vacuum evaporation)、粘合(adhesion)、鍍金等方法而形成在基材層210上。
配線層220起到電連接半導體晶片330與外部設備(未圖示)的配線功能。該配線層220在基材層210的至少一面上由多個電極線221形成。
配線層220為將在鎳(Ni)、鉻(Cr)、銅(Cu)、金(Au)、銀(Ag)、鉑金(Pt)等金屬中至少一種金屬作為材料而形成於基材層210上。
配線層220通過蝕刻製程(etching process)而形成在基材層210上。對於該情況，在基材層210上形成金屬層，通過光學微影(photo etching)而形成配線，由此，配線層220能夠形成在基材層210上。
配線層220也能夠利用鍍金製程(plating process)而形成在基材層210上。對於該情況，在基材層210上形成下位金屬層之後，通過半加成法(semi additive process)、加成法(additive process)、印刷、塗覆等而形成配線，配線層220形成在基材層210上。所述半加成法是指在基材層210上形成下位金屬層之後，去除除了配線之外的下位金屬層的方法。加成法是指在基材層210上通過鍍金方式而形成配線的方法，印刷、塗覆等是指在基材層210上分別通過印刷、塗覆等形成金屬膠水等的方法。
構成配線層220的電極線221在兩側分別包含內引線(inner lead；222)與外引線(outer lead；223)。該電極線221經過連接內引線區域310、外引線區域320、內引線222與外引線223的再配線區域(未圖示)等延長形成。
內引線222形成於電極線221的一側，形成在內引線區域310內。
外引線223形成於電極線221的另一側，形成在外引線區域320內。
內引線區域310是指鑲嵌半導體晶片330等電子產品的晶片鑲嵌區域，外引線區域320是指與外部電子設備連接的區域。並且，再配線區域是指形成在內引線區域310與外引線區域320之間的區域，形成第一保護層230的區域。
另外，在配線層220上將錫、金等金屬作為材料另外形成鍍金膜(未圖示)。鍍金膜提高與電子產品端子的接合性，防止銅配線發生氧化。
鍍金膜在配線層220上形成第一保護層230之前，以覆蓋整個配線層220的方式形成。但本實施例並非限定於此。鍍金膜在形成第一保護層230之後，也能夠以覆蓋裸露的配線層220一部分的方式形成。
第一保護層230用於保護在基材層210上裸露的配線層220。該第一保護層230形成於在基材層210上除了內引線區域310與外引線區域320之外剩下的區域，即再配線區域上。即，第一保護層230形成使得內引線222與外引線223由電極線裸露，保護除了內引線222與外引線223之外的電極線的剩下的部分。
第一保護層230將絕緣性物質作為材料形成。例如，第一保護層230將阻焊膜(solder resist)作為材料形成。
第一保護層230印刷或塗覆液態阻焊膜而形成。但本實施例並非限定於此。第一保護層230也能夠為將保護膜(例如，覆蓋膜(coverlay film))通過層壓方式而粘合至基材層210上形成。
另外，第一保護層230在塗覆感光性材料之後，也能夠通過裸露內引線區域310與外引線區域320的定域光聚合方式形成。並且，第一保護層230在基材層210的整個面形成絕緣層之後，能夠通過去除一部分的光學微影加工方式形成。在本實施例中，在形成保護配線層220的絕緣層的情況下，各種材料或加工方法在形成第一保護層230時使用。
第二保護層240防止在基材層210發生彎曲時，而基材層210直接與半導體晶片330接觸，為此形成在內引線區域310上。該第二保護層240與第一保護層230一樣，將絕緣性物質(例如，阻焊膜)作為材料形成。
第二保護層240與第一保護層240一樣，印刷或塗覆液態阻焊膜而形成，將覆蓋膜通過層壓方式粘合至內引線區域310上而形成。此時，第二保護層240通過與第一保護層230相同的方法形成在內引線區域310上，但也能夠與第一保護層230相互不同的方法而形成在內引線區域310上。
第二保護層240形成於內引線區域310的一部分。對於第二保護層240形成於內引線區域310的一部分的情況，第二保護層240形成於內引線區域310的中央。但本實施例並非限定於此。第二保護層240根據設計也能夠選擇形成對於與半導體晶片330的底面接觸的危險的區域。另外，第二保護層240也能夠形成在整個內引線區域310。
並且，第二保護層240為絕緣粘合層，在半導體晶片330鑲嵌時粘合固定。
第二保護層240在內引線區域310形成至少一個。此時至少一個第二保護層240在防止基材層210與半導體晶片330直接接觸的情況下，也能夠形成在內引線區域310內的任一位置。
第二保護層240以方形形成在內引線區域310。但本實施例並非限定於此。第二保護層240也能夠形成為三角形、五邊形等多邊形、圓形、帶形等各種圖案形狀。
對於第二保護層240在內引線區域310形成多個的情況，也能夠形成為相同的形狀。但本實施例並非限定於此。第二保護層240按組形成為相互不同的形狀，或也能夠形成為相互不同的形狀。
第二保護層240以在未妨礙內引線222與半導體晶片330的凸塊331之間連接的線上具有規定高度的方式形成在內引線區域310上。即，在將內引線222的高度稱為b，將半導體晶片330的凸塊331的高度稱為c時，第二保護層240的高度(a)具有等於小於內引線222的高度(b)與半導體晶片330的凸塊331的高度(c)的合值的值(a≤b+c)。
第二保護層240未妨礙內引線222與半導體晶片330的凸塊331之間連接，另外妨礙基材層210與半導體晶片330接觸。第二保護層240基於該側面而具有3㎛~50㎛的高度。
第二保護層240以具有能夠與半導體晶片330的底面接觸的程度的高度而形成在內引線區域310上。即，第二保護層240的高度(a)小於內引線222的高度(b)與半導體晶片330的凸塊331的高度(c)的合值(b+c)，但具有接近該值(b+c)的值。在第二保護層240由此形成的情況下，在內引線區域310上鑲嵌半導體晶片330時，將基材層210的彎曲降到最小化。
另外，根據設計變更，也能夠在內引線區域310內形成內側配線224。對於該情況，第二保護層240形成在內側配線224上。
圖4為本發明的另一實施例的柔性印刷電路板的平面圖，圖5為本發明的另一實施例的柔性印刷電路板的截面圖。下面說明參照圖4及圖5。
內側配線224與電極線221一起形成配線層220。電極線221用於半導體晶片330和外部設備的電連接，而從內引線區域310延長至外引線區域320。而內側配線224根據設計變更形成在內引線區域310內，並未與電極線221連接。
第二保護層240形成在內側配線224上。第二保護層240由此預防內側配線224與半導體晶片330之間的接觸，防止發生電氣故障(例如，短路(short))。
第二保護層240在內側配線224上形成至少一個。此時，第二保護層240具有小於內側配線224的面積。但本實施例並非限定於此。第二保護層240也能夠具有與內側配線224相同面積。
另外，第二保護層240也能夠形成於內側配線224的上面與各個側面，以覆蓋內側配線224。
第二保護層240形成在內側配線224上，以使在未妨礙內引線222與半導體晶片330的凸塊331之間連接的線上具有規定的高度。即，在將內側配線224的高度稱為d時，第二保護層240的高度(a)具有等於小於在內引線222的高度(b)與半導體晶片330的凸塊331的高度(c)的合值中除去內側配線224的高度(d)的值的值(a≤b+c-d)。
內側配線224如圖6顯示所示，通過形成於基材層210的導通孔211的金屬層260，也能夠與形成於基材層210的另一面的外部配線250連接。對於該情況，第二保護層240覆蓋金屬層260。
圖6為本發明的又一實施例的柔性印刷電路板的截面圖。下面說明參照圖6。
金屬層260被填充至導通孔211，以用於電連接內側配線224與外部配線250。第二保護層240覆蓋該金屬層260，預防金屬層260與半導體晶片330接觸。
在所述實施例中，優選地，第二保護層240的面積小於形成所鑲嵌的半導體晶片330的凸塊的鑲嵌面的面積，優選地，與所述鑲嵌面的面積對比的1%~50%。優選地，第二保護層240具有預防半導體晶片330與柔性印刷電路板的接觸的面積，該形成面積越小越有利。在脫離所述範圍的情況下，無需增加塗覆量，而發生增加材料費的問題。
下面對柔性印刷電路板200的製造方法進行說明。
圖7為簡要顯示本發明的一實施例的柔性印刷電路板的製造方法的流程圖。下面說明參照圖2、圖3及圖7。
首先在基材層210上形成配線層220(S310)。此時構成配線層220的多個電極線221在內引線區域310經過再配線區域而延伸至外引線區域320。
之後為保護處於再配線區域的電極線而其上形成第一保護層230(S320)。在形成第一保護層230的情況下，各個電極線221僅裸露內引線222與外引線223。
之後，在內引線區域310上形成第二保護層240(S330)。第二保護層240也能夠在形成第一保護層230之後形成，但也能夠與第一保護層230同時形成。
圖8為簡要顯示本發明的另一實施例的柔性印刷電路板的製造方法的流程圖。下面說明參照圖4、圖5及圖8。
首先在基材層210上形成構成配線層220的多個電極線221(S410)。
之後，在內引線區域310上形成構成配線層220的內側配線224(S420)。在本實施例中，在形成電極線221之後，形成內側配線224，也能夠同時形成電極線221與內側配線224。
之後為保護再配線區域上的電極線而形成第一保護層230(S430)。
之後，在內側配線224上形成第二保護層240(S440)。第二保護層240能夠在形成第一保護層230之後形成，但也能夠與第一保護層230同時形成。
綜上參照附圖對本發明的實施例進行了說明，但應當理解，本發明所屬技術領域的普通技術人員在本發明不脫離該技術思想或必要特徵的情況下，能夠以其它具體形式實施。因此，應當理解，綜上記述的實施例在所有方面僅用於例示，並非用於限定。
本發明的有益效果在於：
本發明通過在內引線區域(晶片鑲嵌區域)上具有保護層而獲得如下所示的效果。
第一，防止基板與半導體晶片接觸，加固半導體晶片而防止發生破損。
第二，確保產品的可靠性。
110:半導體晶片
111:凸塊
120:內引線
130:基膜
140:中間部分
150:週邊部分
200:柔性印刷電路板
210:基材層
220:配線層
221:電極線
222:內引線
223:外引線
224:內側配線
230:第一保護層
240:第二保護層
250:外部配線
260:金屬層
310:內引線區域
320:外引線區域
330:半導體晶片
331:凸塊
a:第二保護層的高度
b:內引線的高度
c:半導體晶片的凸塊的高度
d:內側配線的高度
S310:步驟
S320:步驟
S330:步驟
S410:步驟
S420:步驟
S430:步驟
S440:步驟
圖1為現有的柔性印刷電路板的截面圖；
圖2為本發明的一實施例的柔性印刷電路板的平面圖；
圖3為本發明的一實施例的柔性印刷電路板的截面圖；
圖4為本發明的另一實施例的柔性印刷電路板的平面圖；
圖5為本發明的另一實施例的柔性印刷電路板的截面圖；
圖6為本發明的又一實施例的柔性印刷電路板的截面圖；
圖7為簡要顯示本發明的一實施例的柔性印刷電路板的製造方法的流程圖；
圖8為簡要顯示本發明的另一實施例的柔性印刷電路板的製造方法的流程圖。
200:柔性印刷電路板
210:基材層
220:配線層
221:電極線
222:內引線
223:外引線
230:第一保護層
240:第二保護層
310:內引線區域
320:外引線區域

Claims (14)

  1. 一種柔性印刷電路板，其特徵在於，包括： 基材層； 配線層，包含在兩側分別具有內引線與外引線的多個電極線，形成在所述基材層的至少一面上； 第一保護層，形成在所述配線層上，以由所述電極線裸露所述內引線與所述外引線；及 第二保護層，形成在環繞形成於所述第一保護層的內引線區域上。
  2. 根據請求項1所述的柔性印刷電路板，其中，所述第二保護層的高度等於小於鑲嵌在所述內引線區域上的電子產品的凸塊的高度與所述內引線的高度的合值。
  3. 根據請求項1所述的柔性印刷電路板，其中，所述配線層還包括： 內側配線，在所述內引線區域上與所述電極線單獨形成， 所述第二保護層形成在所述內側配線上。
  4. 根據請求項3所述的柔性印刷電路板，其中，所述第二保護層的高度等於小於從所述內引線區域上鑲嵌的電子產品的凸塊的高度與所述內引線的高度的合值中除去所述內側配線的高度的值。
  5. 根據請求項3所述的柔性印刷電路板，其中，所述內側配線通過填充至所述基材層的導通孔的金屬層而與外部配線連接， 所述第二保護層覆蓋所述金屬層。
  6. 根據請求項1所述的柔性印刷電路板，其中，所述第二保護層形成為3㎛~50㎛的高度。
  7. 根據請求項1所述的柔性印刷電路板，其中，所述第二保護層形成為與鑲嵌部件的鑲嵌面相比的1%~50%的面積。
  8. 根據請求項1所述的柔性印刷電路板，其中，所述第二保護層形成於所述內引線區域的一部分。
  9. 根據請求項8所述的柔性印刷電路板，其中，所述第二保護層形成於所述內引線區域的中央。
  10. 根據請求項1所述的柔性印刷電路板，其中，所述第二保護層在所述內引線區域形成為多個。
  11. 一種柔性印刷電路板的製造方法，其特徵在於，包括以下步驟： 將在兩側分別具有內引線與外引線的多個的電極線形成在基材層的至少一面上； 形成第一保護層，以使在所述電極線覆蓋除了所述內引線與所述外引線的剩下部分；及 在環繞形成於所述第一保護層的內引線區域上形成第二保護層。
  12. 根據請求項11所述的柔性印刷電路板的製造方法，其中，還包括如下步驟： 將與所述電極線單獨具備的內側配線形成在所述內引線區域上， 另外，形成所述第二保護層的步驟為在所述內側配線上形成所述第二保護層。
  13. 根據請求項11所述的柔性印刷電路板的製造方法，其中，還包括如下步驟： 在所述電極線上形成鍍金膜， 形成所述鍍金膜的步驟在形成所述第一保護層之前形成在整個所述電極線上，或在形成所述第一保護層之後，形成於所述內引線與所述外引線上。
  14. 一種封裝結構，其特徵在於，包括： 柔性印刷電路板包括：基材層；配線層，包含在兩側分別具備內引線與外引線的多個電極線，在所述基材層的至少一面上形成；第一保護層，形成在所述配線層上，以使由所述電極線裸露所述內引線與所述外引線；及第二保護層，形成於環繞形成在所述第一保護層的內引線區域上， 一電子產品，鑲嵌在所述內引線區域上而通過凸塊與所述電極線電連接。
TW109100739A 2019-01-14 2020-01-09 柔性印刷電路板與其製造方法及具備柔性電路板的封裝結構 TWI751471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190004404A KR20200087980A (ko) 2019-01-14 2019-01-14 연성 회로 기판과 그 제조 방법 및 연성 회로 기판을 구비하는 패키지
KR10-2019-0004404 2019-01-14

Publications (2)

Publication Number Publication Date
TW202027574A true TW202027574A (zh) 2020-07-16
TWI751471B TWI751471B (zh) 2022-01-01

Family

ID=71614157

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109100739A TWI751471B (zh) 2019-01-14 2020-01-09 柔性印刷電路板與其製造方法及具備柔性電路板的封裝結構

Country Status (6)

Country Link
US (1) US20210345493A1 (zh)
JP (1) JP7241184B2 (zh)
KR (1) KR20200087980A (zh)
CN (1) CN113303036A (zh)
TW (1) TWI751471B (zh)
WO (1) WO2020149558A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334906A (ja) * 2001-05-09 2002-11-22 Matsushita Electric Ind Co Ltd フリップチップの実装方法
JP3490987B2 (ja) * 2001-07-19 2004-01-26 沖電気工業株式会社 半導体パッケージおよびその製造方法
JP2003068804A (ja) * 2001-08-22 2003-03-07 Mitsui Mining & Smelting Co Ltd 電子部品実装用基板
JP4378387B2 (ja) * 2007-02-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
JP2010239022A (ja) * 2009-03-31 2010-10-21 Mitsui Mining & Smelting Co Ltd フレキシブルプリント配線基板及びこれを用いた半導体装置
KR101112175B1 (ko) * 2009-11-24 2012-02-24 스템코 주식회사 연성 회로 기판 및 그 제조 방법, 상기 연성 회로 기판을 포함하는 반도체 패키지 및 그 제조 방법
KR101396433B1 (ko) * 2012-08-13 2014-05-19 스템코 주식회사 연성 회로 기판, 이를 포함한 반도체 패키지 및 디스플레이 장치
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
KR101751390B1 (ko) * 2016-01-22 2017-07-11 스템코 주식회사 연성 회로 기판 및 그 제조 방법
CN107645824B (zh) * 2016-07-22 2022-07-01 Lg伊诺特有限公司 柔性电路板、覆晶薄膜模块和包括柔性电路板的电子设备
KR102059477B1 (ko) * 2017-02-14 2019-12-26 스템코 주식회사 연성 회로 기판
KR102383276B1 (ko) 2017-03-03 2022-04-05 주식회사 엘엑스세미콘 디스플레이용 연성 회로 기판
US11276531B2 (en) * 2017-05-31 2022-03-15 Tdk Corporation Thin-film capacitor and method for manufacturing thin-film capacitor
TWI713845B (zh) * 2017-08-07 2020-12-21 日商拓自達電線股份有限公司 導電性接著劑

Also Published As

Publication number Publication date
KR20200087980A (ko) 2020-07-22
TWI751471B (zh) 2022-01-01
WO2020149558A1 (ko) 2020-07-23
CN113303036A (zh) 2021-08-24
JP7241184B2 (ja) 2023-03-16
JP2022517023A (ja) 2022-03-03
US20210345493A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
US7880091B2 (en) Electronic device substrate, electronic device and methods for making same
US6876074B2 (en) Stack package using flexible double wiring substrate
JP4476381B2 (ja) 半導体チップパッケージ及びその製造方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
KR100324708B1 (ko) 반도체장치
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
KR20050023930A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
KR100825793B1 (ko) 배선을 구비하는 배선 필름, 상기 배선 필름을 구비하는반도체 패키지 및 상기 반도체 패키지의 제조방법
JP2008172228A (ja) 半導体素子及び半導体素子のパッケージ
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
US8674503B2 (en) Circuit board, fabricating method thereof and package structure
JP6109078B2 (ja) リードクラックが強化された電子素子用テープ
JPH10135366A (ja) Ｂｇａ半導体パッケージの外部端子の製造方法
TW202027574A (zh) 柔性印刷電路板與其製造方法及具備柔性電路板的封裝結構
US8823183B2 (en) Bump for semiconductor package, semiconductor package having bump, and stacked semiconductor package
JPH06177315A (ja) 多層リードフレーム
KR100533761B1 (ko) 반도체패키지
KR20230071106A (ko) 연성 회로 기판과 그 제조 방법 및 연성 회로 기판을 구비하는 패키지
US20090179326A1 (en) Semiconductor device package
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
CN108666293B (zh) 线路载板及其制造方法
KR20010018381A (ko) 전도성 잉크를 이용한 회로 기판 및 이를 이용한 반도체 패키지
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
KR20230039451A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스