TW202017051A

TW202017051A - 高電子遷移率電晶體的製造方法

Info

Publication number: TW202017051A
Application number: TW107136628A
Authority: TW
Inventors: 邱顯欽; 施英汝
Original assignee: 環球晶圓股份有限公司
Priority date: 2018-10-18
Filing date: 2018-10-18
Publication date: 2020-05-01
Also published as: TWI674630B

Abstract

一種高電子遷移率電晶體的製造方法，包括：提供一磊晶堆疊結構，所述磊晶堆疊結構包括一半導體基板、一緩衝層形成於所述半導體基板上、一通道層形成於所述緩衝層上、一中間層形成於所述通道層上以及一阻障層形成於所述中間層上；於所述阻障層上形成源極與汲極；進行微波退火製程，其中所述微波退火製程的條件包括：溫度在450ºC~550ºC之間、頻率在5.8GHz~6.2GHz之間以及時間在150秒~250秒；以及於所述源極與所述汲極之間的所述阻障層上形成一閘極。

Description

高電子遷移率電晶體的製造方法

本發明是有關於一種電晶體的製造方法，且特別是有關於一種高電子遷移率電晶體的製造方法。

在積體電路領域中，常使用III-V族半導體化合物以形成多種半導體元件，例如高功率場效電晶體（high power field-effect transistors）、高頻電晶體（high efficiency transistors）或高電子遷移率電晶體（high electron mobility transistors，HEMT）等。高電子遷移率電晶體是一種場效電晶體，其可採用介於不同能隙的兩種材料之間之一接面作為通道，使得所述通道具有高電子遷移率的二維電子氣（2-dimensional electron gas，2DEG）。近年來，由於高電子遷移率電晶體具有高功率效能表現，因此已逐漸受到矚目。

然而，通常採用高溫磊晶製程來製備高電子遷移率電晶體，其中高溫易促使銦（indium）擴散至通道中的二維電子氣，而產生晶格及雜質散射，使得元件的電子遷移率降低。另外，目前高電子遷移率電晶體仍存在漏電流（leakage current）與磊晶界面粗糙度不佳的問題。這種缺陷會影響後續形成的元件，而導致元件良率不佳。

因此，如何降低晶格散射、漏電流及磊晶界面粗糙度，以改善元件良率，實為目前亟欲解決的問題之一。

本發明提供一種高電子遷移率電晶體的製造方法，可以改善磊晶製程所造成的晶格散射、漏電流及磊晶界面粗糙度的問題。

本發明的高電子遷移率電晶體的製造方法包括：提供一磊晶堆疊結構，磊晶堆疊結構包括一半導體基板、一緩衝層形成於半導體基板上、一通道層形成於緩衝層上、一中間層形成於通道層上以及一阻障層形成於中間層上；於阻障層上形成源極與汲極；進行微波退火製程，其中微波退火製程的條件包括：溫度在450 ºC~550 ºC之間、頻率在5.8 GHz~6.2 GHz之間以及時間在150秒~250秒；以及於源極與汲極之間的阻障層上形成一閘極。

在本發明的一實施例中，上述的微波退火製程的功率為2.7 kW~2.9 kW之間。

在本發明的一實施例中，上述的微波退火製程的氣氛為氮氣（N₂ ）。

在本發明的一實施例中，上述的源極與汲極的均方根粗糙度（root mean square roughness，RMS）為4.56 nm~6.79 nm之間。

在本發明的一實施例中，上述在施加於汲極的電壓V_D 為10V的情況下，高電子遷移率電晶體的漏電流在9.28×10^-4 mA/mm以下。

在本發明的一實施例中，上述的高電子遷移率電晶體由電流崩塌現象（Current Collapse）所導致的電流降低率在10%以下。

在本發明的一實施例中，上述的高電子遷移率電晶體的接觸電阻（contact resistance）在4.02×10^-5 Ω/cm² ~5.32×10^-5 Ω/cm² 之間。

在本發明的一實施例中，上述的阻障層的材料為InAlN，阻障層的厚度在8 nm~10 nm之間，且進行微波退火製程之後的阻障層的銦含量在0.17%~0.18%之間。

在本發明的一實施例中，上述的中間層的材料為AlN，且中間層的厚度在0.5 nm~2 nm之間。

基於上述，本發明藉由於高電子遷移率電晶體的製造方法中包括進行微波退火製程，因此能避免磊晶製程期間由於原子擴散所產生的晶格散射、磊晶界面粗糙度不佳與高電子遷移率電晶體漏電流的問題，以提升高電子遷移率電晶體的電子遷移率及其良率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下將參考圖式來全面地描述本發明的例示性實施例，但本發明還可按照多種不同形式來實施，且不應解釋為限於本文所述的實施例。在圖式中，為了清楚起見，各區域、部位及層的大小與厚度可不按實際比例繪製。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。在本文中，由「一數值至另一數值」表示的範圍，是一種避免在說明書中一一列舉該範圍中的所有數值的概要性表示方式。因此，某一特定數值範圍的記載，涵蓋該數值範圍內的任意數值以及由該數值範圍內的任意數值界定出的較小數值範圍，如同在說明書中明文寫出該任意數值和該較小數值範圍一樣。

圖1A～圖1C是依照本發明的一實施例的一種高電子遷移率電晶體的製造流程剖面示意圖。

請參照圖1A，提供一磊晶堆疊結構100，磊晶堆疊結構100包括一半導體基板102、一緩衝層104形成於半導體基板102上、一通道層106形成於緩衝層104上、一中間層108形成於通道層106上以及一阻障層110形成於中間層108上。在本實施例中，半導體基板102的材料包括藍寶石（sapphire）、矽（Si）、碳化矽（SiC）、氮化鎵（GaN）、氧化鋅（ZnO）、砷化鎵（GaAs）或SOI（Silicon on Insulator）。緩衝層104與通道層106的材料包括氮化鎵。中間層108的材料例如為AlN，且中間層108的厚度在0.5 nm~2 nm之間。阻障層110的材料例如為InAlN，且阻障層110的厚度在8 nm~10nm之間。舉例來說，若阻障層110的材料為InAlN，於後續製程中可獲得具有較佳的晶格匹配程度及較高的汲極電流密度（drain current density）的高電子遷移率電晶體。

請參照圖1B，於阻障層110上形成源極112與汲極114。在本實施例中，源極112與汲極114的材料為歐姆金屬，其中歐姆金屬例如Ti/Al/Ti、Ti/Al/Ni/Au、Al/Si/Cu等。源極112與汲極114的形成方法可例如是化學氣相沈積法、物理氣相沈積法或其他適當的形成方法，然而本發明不限於此。

接著，進行微波退火製程。在本實施例中，微波退火製程的條件包括：溫度在450 ºC~550 ºC之間、頻率在5.8GHz~6.2GHz之間以及時間在150秒~250秒。微波退火製程的功率為2.7 kW~2.9 kW之間。微波退火製程的氣氛為氮氣。據此，相較於習知的高溫退火製程，例如快速熱退火（rapid thermal annealing，RTA）製程，上述的微波退火製程以較低溫的方式進行退火處理。

舉例來說，進行微波退火製程之後的阻障層110的銦含量在0.17%~0.18%之間，藉此可避免由於高溫退火而使銦擴散所產生的晶格及雜質散射，進而使後續形成的高電子遷移率電晶體的電子遷移率降低的問題，以改善高電子遷移率電晶體的良率，並且具有較高的晶格匹配程度。詳細而言，銦含量在0.17%時的晶格與氮化鎵晶格近似相同，若銦含量低於0.17%或大於0.18%，則同樣會產生晶格不匹配的狀況，且減少載子濃度以及增加缺陷。

另一方面，由於微波退火製程的時間在150秒~250秒之間，可讓材料較均勻且吸收足夠能量。舉例來說，若微波退火製程的時間低於150秒，則材料吸收能量的時間過少，導致反應不完全。若微波退火製程的時間大於250秒，則材料吸收能量過長，則會造成材料間反應過剩。

舉例來說，源極112與汲極114的均方根粗糙度為4.56 nm~6.79 nm之間，藉此可獲得具有較佳良率的高電子遷移率電晶體。

請參照圖1C，於源極112與汲極114之間的阻障層110上形成一閘極116。舉例來說，閘極116的形成方法可例如是化學氣相沈積法、物理氣相沈積法或其他適當的形成方法。至此，以大致上完成高電子遷移率電晶體的製作。請參照圖4（左邊），在本實施例中，在施加於汲極114的電壓V_D 為10V的情況下，高電子遷移率電晶體的漏電流在9.28×10^- ⁴ mA/mm以下。並且，如圖5所示，高電子遷移率電晶體由電流崩塌現象所導致的電流降低率在10%以下，且高電子遷移率電晶體的接觸電阻在4.02×10^-5 Ω/cm² ~5.32×10^-5 Ω/cm² 之間。因此，藉由微波退火製程來製造高電子遷移率電晶體，可避免磊晶製程期間由於原子擴散所產生的晶格及雜質散射、磊晶界面粗糙度不佳與漏電流的問題，進而提升高電子遷移率電晶體的電子遷移率及其良率。

以下，將比較本發明採用微波退火製程製造出的高電子遷移率電晶體（以下簡稱為MWA-HEMT）與傳統採用快速熱退火製程製造出的高電子遷移率電晶體（以下簡稱為RTA-HEMT）之間的元件特性。

〈實驗例〉製作MWA-HEMT

首先，利用有機金屬化學氣相沉積（MOCVD）製程，於矽基板上依序形成GaN緩衝層、2.5 μm GaN通道層、1.5 nm AlN中間層以及10 nm In_0.18 Al_0.82 N阻障層，然後採用反應性離子蝕刻（RIE）製作具有高台絕緣（mesa isolation）的元件。接著，以電子束蒸鍍法在阻障層上形成Ti/Al/Ti (25nm/150nm/15nm)的金屬層作為源極/汲極。

然後，在氮氣氣氛下進行微波退火製程，其中微波退火製程的頻率約6 GHz、溫度為550 ºC以及時間為200秒。之後，於阻障層上形成寬度為1μm的Ni/Au(25nm/80nm)閘極。接著，形成SiO₂ 保護層。

〈比較例〉製作RTA-HEMT

採用與實驗例相同的製程，但其中的微波退火製程改為在氮氣氣氛下進行875ºC快速熱退火製程35秒。

〈分析〉

圖2是實驗例與比較例的穿透式電子顯微鏡影像。

請參照圖2，右邊的RTA-HEMT的金屬表面明顯較左邊的MWA-HEMT粗糙，因此可得到快速熱退火製程的高溫會造成金屬合金聚集現象的結果，而造成比較例的源極/汲極的表面粗糙度變大。

然後，利用原子力顯微鏡對實驗例與比較例的源極/汲極進行表面粗糙度的量測，得到實驗例的均方根粗糙度為6.79nm，比較例的均方根粗糙度則為115nm。從測量結果可佐證採用微波退火製程的實驗例在降低表面粗糙度上有明顯功效。

另外，使用TLM（transmission line method）量測方法，可測得實驗例與比較例的接觸電阻（contact resistance）分別為4.02×10^-5 Ω/cm² 以及4.29×10^-5 Ω/cm² 。從測量結果可佐證採用微波退火製程的實驗例在降低接觸電阻上有明顯功效。

此外，將實驗例與比較例的高電子遷移率電晶體進行EDS分析，得到圖3。從圖3可得到實驗例的阻障層中的鋁(Al)和銦(In)不會擴散至通道層，但是比較例的阻障層中的鋁和銦已擴散至通道層。因此，本發明能解決傳統磊晶製程中由銦及鋁的外擴散現象所造成的合金散射，以避免高電子遷移率電晶體的電子遷移率下降。

除上述分析之外，將實驗例與比較例進行直流量測，得到圖4的結果，其中施加於汲極的電壓V_D 為10V。從圖4可得到實驗例之高電子遷移率電晶體的漏電流約9.28×10^- ⁴ mA/mm以下；比較例之高電子遷移率電晶體的漏電流則高達2.12×10^-1 mA/mm。因此，相較於比較例，實驗例在關閉狀態（Off-state）下的漏電流較小，可解決RTA-HEMT中易產生的電晶體關閉不完全的問題。另一方面，圖4中gm代表元件的轉導值（transconductance），所謂轉導是指輸出端電流的變化值與輸入端電壓的變化值之間的比值，並從圖4的直流量測圖中可發現，實驗例與比較例的IDS與gm的曲線幾乎重疊無法分辨，代表實驗例的動態特性與比較例的動態特性相似。換句話說，就算採用低溫退火的微波退火製程，也不會影響高電子遷移率電晶體的元件特性，並且能更進一步地改善因為漏電流所造成的良率降低問題。

此外，對實驗例與比較例進行脈衝量測（pulse measurement），得到圖5的結果，其中脈衝量測的量測條件包括：脈衝寬度為2 µs、脈衝週期為200 µs、閘極與汲極靜態偏壓點為-5V、汲極靜態偏壓點由0V至40V且每20V為一階。

從圖5可得到比較例的電流降低率約25%，實驗例的電流降低率約10%。因此，相較之下，比較例產生電流崩塌的現象較為嚴重，而實驗例可以解決如比較例般的高溫製程所產生缺陷而引起的電流崩塌問題。

另一方面，圖5中還標示出高電子遷移率電晶體隨偏壓參數如閘極靜態偏壓V_GSQ （Gate Stress Quiescent，GSQ）、源極靜態偏壓V_DSQ （Drain Stress Quiescent，DSQ)改變的導通電阻（R_{DS_ON} ）值。詳細而言，當V_GSQ 、V_DSQ 分別為0 V時，實驗例的導通電阻為4.7 Ω·mm、比較例的導通電阻為4.9 Ω·mm；當V_GSQ 為-6 V、V_DSQ 為20 V時，實驗例的導通電阻為4.7 Ω·mm、比較例的導通電阻為6.2 Ω·mm；當V_GSQ 為-6 V、V_DSQ 為40 V時，實驗例的導通電阻為5.1 Ω·mm、比較例的導通電阻為6.3 Ω·mm。也就是說，實驗例具有較低的導通電阻，藉此可降低高電子遷移率電晶體的電流崩塌現象。

綜上所述，本發明藉由於高電子遷移率電晶體的製造方法中包括進行微波退火製程，因此能避免磊晶製程期間由於原子擴散所產生的晶格及雜質散射、磊晶界面粗糙度不佳與高電子遷移率電晶體漏電流的問題，以提升高電子遷移率電晶體的電子遷移率及其良率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100:磊晶堆疊結構102:半導體基板104:緩衝層106:通道層108:中間層110:阻障層112:源極114:汲極116:閘極

圖1A～圖1C是依照本發明的一實施例的一種高電子遷移率電晶體的製造流程剖面示意圖。圖2是實驗例與比較例的穿透式電子顯微鏡（TEM）影像。圖3是實驗例與比較例的能量分散光譜（energy dispersive spectrometer，EDS）圖。圖4是實驗例與比較例的直流量測（DC measurement）圖。圖5是實驗例與比較例的脈衝量測（pulse measurement）圖。

100:磊晶堆疊結構

102:半導體基板

104:緩衝層

106:通道層

108:中間層

110:阻障層

112:源極

114:汲極

116:閘極

Claims

一種高電子遷移率電晶體的製造方法，包括：提供一磊晶堆疊結構，所述磊晶堆疊結構包括一半導體基板、一緩衝層形成於所述半導體基板上、一通道層形成於所述緩衝層上、一中間層形成於所述通道層上以及一阻障層形成於所述中間層上；於所述阻障層上形成源極與汲極；進行微波退火製程，其中所述微波退火製程的條件包括：溫度在450 ºC~550 ºC之間、頻率在5.8 GHz~6.2 GHz之間以及時間在150秒~250秒；以及於所述源極與所述汲極之間的所述阻障層上形成一閘極。
如申請專利範圍第1項所述的高電子遷移率電晶體的製造方法，其中所述微波退火製程的功率為2.7 kW~2.9 kW之間。
如申請專利範圍第1項所述的高電子遷移率電晶體的製造方法，其中所述微波退火製程的氣氛為氮氣（N₂ ）。
如申請專利範圍第1項所述的高電子遷移率電晶體的製造方法，其中所述源極與所述汲極的均方根粗糙度（RMS）為4.56 nm~6.79 nm之間。
如申請專利範圍第1項所述的高電子遷移率電晶體的製造方法，其中在施加於所述汲極的電壓為10V的情況下，所述高電子遷移率電晶體的漏電流在9.28×10^-4 mA/mm以下。
如申請專利範圍第1項所述的高電子遷移率電晶體的製造方法，其中所述高電子遷移率電晶體由電流崩塌現象所導致的電流降低率在10%以下。
如申請專利範圍第1項所述的高電子遷移率電晶體的製造方法，其中所述高電子遷移率電晶體的接觸電阻在4.02×10^-5 Ω/cm² ~5.32×10^-5 Ω/cm² 之間。
如申請專利範圍第1項所述的高電子遷移率電晶體的製造方法，其中所述阻障層的材料為InAlN，所述阻障層的厚度在8 nm~10 nm之間，且進行所述微波退火製程之後的所述阻障層的銦含量在0.17%~0.18%之間。
如申請專利範圍第1項所述的高電子遷移率電晶體的製造方法，其中所述中間層的材料為AlN，且所述中間層的厚度在0.5 nm~2 nm之間。