TW202016937A - 資料整併方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

資料整併方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TW202016937A
TW202016937A TW107137810A TW107137810A TW202016937A TW 202016937 A TW202016937 A TW 202016937A TW 107137810 A TW107137810 A TW 107137810A TW 107137810 A TW107137810 A TW 107137810A TW 202016937 A TW202016937 A TW 202016937A
Authority
TW
Taiwan
Prior art keywords
logical
physical
unit
distance value
mapping information
Prior art date
Application number
TW107137810A
Other languages
English (en)
Other versions
TWI676176B (zh
Inventor
陳建文
林庭瑋
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW107137810A priority Critical patent/TWI676176B/zh
Priority to US16/239,535 priority patent/US10810121B2/en
Application granted granted Critical
Publication of TWI676176B publication Critical patent/TWI676176B/zh
Publication of TW202016937A publication Critical patent/TW202016937A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本發明的範例實施例提供一種資料整併方法，其用於可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個實體單元。所述方法包括：獲得所述實體單元中的第一實體單元與第二實體單元之間的第一邏輯距離值，其中所述第一邏輯距離值反映所述第一實體單元所映射的至少一第一邏輯單元與所述第二實體單元所映射的至少一第二邏輯單元之間的邏輯分散度；以及根據所述第一邏輯距離值執行資料整併操作，以將有效資料從來源節點複製到回收節點。

Description

資料整併方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種快閃記憶體技術，且特別是有關於一種資料整併方法、記憶體儲存裝置及記憶體控制電路單元。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
當記憶體儲存裝置出廠時，記憶體儲存裝置中一部分的實體單元會被配置為多個閒置實體單元，以使用此些閒置實體單元來儲存新資料。在使用一段時間後，記憶體儲存裝置中的閒置實體單元的數目會逐漸減少。記憶體儲存裝置可藉由資料整併程序(或稱為垃圾收集程序)將有效資料從多個來源節點複製到回收節點(亦稱為目標節點)並抹除屬於來源節點的實體單元以釋放出新的閒置實體單元。但是，在資料整併程序中，若所選擇作為來源節點的多個實體單元所映射的邏輯單元越分散，則越多記載此些邏輯單元之管理資訊(例如映射資訊)的表格需要被存取，從而增加記憶體儲存裝置的存取次數並加速記憶體儲存裝置(例如記憶胞)的損耗。
本發明提供一種資料整併方法、記憶體儲存裝置及記憶體控制電路單元，可有效減少在資料整併程序中對於記憶體儲存裝置的存取次數。
本發明的範例實施例提供一種資料整併方法，其用於可複寫式非揮發性記憶體模組，其中所述可複寫式非揮發性記憶體模組包括多個實體單元。所述資料整併方法包括：獲得所述實體單元中的第一實體單元與第二實體單元之間的第一邏輯距離值，其中所述第一邏輯距離值反映所述第一實體單元所映射的至少一第一邏輯單元與所述第二實體單元所映射的至少一第二邏輯單元之間的邏輯分散度；以及根據所述第一邏輯距離值執行資料整併操作，以將有效資料從所述實體單元中的來源節點複製到所述實體單元中的回收節點。
在本發明的一範例實施例中，根據所述第一邏輯距離值執行所述資料整併操作的步驟包括：若所述第一邏輯距離值不大於目標距離值，將所述第一實體單元中的有效資料複製到所述回收節點並將所述第二實體單元中的有效資料複製到所述回收節點；以及若所述邏輯距離值大於所述目標距離值，將所述第一實體單元中的所述有效資料複製到所述回收節點並將所述實體單元中的第三實體單元中的有效資料複製到所述回收節點。
在本發明的一範例實施例中，所述的資料整併方法更包括：獲得所述第一實體單元與所述第三實體單元之間的第二邏輯距離值，其中所述目標距離值包括所述第二邏輯距離值。
在本發明的一範例實施例中，獲得所述實體單元中的所述第一實體單元與所述第二實體單元之間的所述第一邏輯距離值的步驟包括：根據第一表格映射資訊與第二表格映射資訊獲得所述第一邏輯距離值，其中所述第一表格映射資訊反映所述第一邏輯單元的邏輯至實體映射資訊記載於至少一第一邏輯至實體映射表，且所述第二表格映射資訊反映所述第二邏輯單元的邏輯至實體映射資訊記載於至少一第二邏輯至實體映射表。
在本發明的一範例實施例中，中所述第一表格映射資訊包括第一位元，所述第二表格映射資訊包括第二位元，且根據所述第一表格映射資訊與所述第二表格映射資訊獲得所述第一邏輯距離值的步驟包括：對所述第一位元與所述第二位元執行第一運算以獲得第三位元；以及根據所述第三位元獲得所述第一邏輯距離值。
在本發明的一範例實施例中，所述第一表格映射資訊包括N個第一數值，所述第二表格映射資訊包括N個第二數值，且根據所述第一表格映射資訊與所述第二表格映射資訊獲得所述第一邏輯距離值的步驟包括：獲得所述N個第一數值與所述N個第二數值之間的N維距離；以及根據所述N維距離獲得所述第一邏輯距離值。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以獲得所述實體單元中的第一實體單元與第二實體單元之間的第一邏輯距離值。所述第一邏輯距離值反映所述第一實體單元所映射的至少一第一邏輯單元與所述第二實體單元所映射的至少一第二邏輯單元之間的邏輯分散度。所述記憶體控制電路單元更用以根據所述第一邏輯距離值執行資料整併操作，以將有效資料從所述實體單元中的來源節點複製到所述實體單元中的回收節點。
在本發明的一範例實施例中，所述記憶體控制電路單元根據所述第一邏輯距離值執行所述資料整併操作的操作包括：若所述第一邏輯距離值不大於目標距離值，指示將所述第一實體單元中的有效資料複製到所述回收節點並將所述第二實體單元中的有效資料複製到所述回收節點；以及若所述邏輯距離值大於所述目標距離值，指示將所述第一實體單元中的所述有效資料複製到所述回收節點並將所述實體單元中的第三實體單元中的有效資料複製到所述回收節點。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以獲得所述第一實體單元與所述第三實體單元之間的第二邏輯距離值，且所述目標距離值包括所述第二邏輯距離值。
在本發明的一範例實施例中，所述記憶體控制電路單元獲得所述實體單元中的所述第一實體單元與所述第二實體單元之間的所述第一邏輯距離值的操作包括：根據第一表格映射資訊與第二表格映射資訊獲得所述第一邏輯距離值，其中所述第一表格映射資訊反映所述第一邏輯單元的邏輯至實體映射資訊記載於至少一第一邏輯至實體映射表，且所述第二表格映射資訊反映所述第二邏輯單元的邏輯至實體映射資訊記載於至少一第二邏輯至實體映射表。
在本發明的一範例實施例中，所述第一表格映射資訊包括第一位元，所述第二表格映射資訊包括第二位元，且所述記憶體控制電路單元根據所述第一表格映射資訊與所述第二表格映射資訊獲得所述第一邏輯距離值的操作包括：對所述第一位元與所述第二位元執行第一運算以獲得第三位元；以及根據所述第三位元獲得所述第一邏輯距離值。
在本發明的一範例實施例中，所述第一表格映射資訊包括N個第一數值，所述第二表格映射資訊包括N個第二數值，且所述記憶體控制電路單元根據所述第一表格映射資訊與所述第二表格映射資訊獲得所述第一邏輯距離值的操作包括：獲得所述N個第一數值與所述N個第二數值之間的N維距離；以及根據所述N維距離獲得所述第一邏輯距離值。
本發明的範例實施例另提供一種記憶體控制電路單元，其用於控制可複寫式非揮發性記憶體模組。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體管理電路用以獲得所述實體單元中的第一實體單元與第二實體單元之間的第一邏輯距離值。所述第一邏輯距離值反映所述第一實體單元所映射的至少一第一邏輯單元與所述第二實體單元所映射的至少一第二邏輯單元之間的邏輯分散度。所述記憶體管理電路更用以根據所述第一邏輯距離值執行資料整併操作，以將有效資料從所述實體單元中的來源節點複製到所述實體單元中的回收節點。
在本發明的一範例實施例中，所述第一邏輯單元的邏輯至實體映射資訊記載於至少一第一邏輯至實體映射表，所述第二邏輯單元的邏輯至實體映射資訊記載於至少一第二邏輯至實體映射表，且所述第一邏輯距離值更反映所述第一邏輯至實體映射表與所述第二邏輯至實體映射表之間的重疊程度。
在本發明的一範例實施例中，所述記憶體管理電路根據所述第一邏輯距離值執行所述資料整併操作的操作包括：若所述第一邏輯距離值不大於目標距離值，指示將所述第一實體單元中的有效資料複製到所述回收節點並將所述第二實體單元中的有效資料複製到所述回收節點；以及若所述邏輯距離值大於所述目標距離值，指示將所述第一實體單元中的所述有效資料複製到所述回收節點並將所述實體單元中的第三實體單元中的有效資料複製到所述回收節點。
在本發明的一範例實施例中，所述記憶體管理電路更用以獲得所述第一實體單元與所述第三實體單元之間的第二邏輯距離值，且所述目標距離值包括所述第二邏輯距離值。
在本發明的一範例實施例中，所述記憶體管理電路獲得所述實體單元中的所述第一實體單元與所述第二實體單元之間的所述第一邏輯距離值的操作包括：根據第一表格映射資訊與第二表格映射資訊獲得所述第一邏輯距離值。所述第一表格映射資訊反映所述第一邏輯單元的一邏輯至實體映射資訊記載於至少一第一邏輯至實體映射表。所述第二表格映射資訊反映所述第二邏輯單元的一邏輯至實體映射資訊記載於至少一第二邏輯至實體映射表。
在本發明的一範例實施例中，所述第一表格映射資訊包括第一位元，所述第二表格映射資訊包括第二位元，且所述記憶體管理電路根據所述第一表格映射資訊與所述第二表格映射資訊獲得所述第一邏輯距離值的操作包括：對所述第一位元與所述第二位元執行第一運算以獲得第三位元；以及根據所述第三位元獲得所述第一邏輯距離值。
在本發明的一範例實施例中，所述第一表格映射資訊包括N個第一數值，所述第二表格映射資訊包括N個第二數值，且所述記憶體管理電路根據所述第一表格映射資訊與所述第二表格映射資訊獲得所述第一邏輯距離值的操作包括：獲得所述N個第一數值與所述N個第二數值之間的N維距離；以及根據所述N維距離獲得所述第一邏輯距離值。
基於上述，在獲得第一實體單元與第二實體單元之間的第一邏輯距離值之後，資料整併操作可根據所述第一邏輯距離值執行，以將有效資料從來源節點複製到回收節點。透過考慮第一實體單元所映射的第一邏輯單元與第二實體單元所映射的第二邏輯單元之間的邏輯分散度，在資料整併程序中記憶體儲存裝置的存取次數可被有效減少，進而提高記憶體儲存裝置的使用壽命。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。記憶體儲存裝置10可透過連接介面單元402與主機系統11通訊。在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面504是耦接至記憶體管理電路502。記憶體管理電路502可透過主機介面504與主機系統11通訊。主機介面504可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面504來傳送至記憶體管理電路502。此外，記憶體管理電路502可透過主機介面504將資料傳送至主機系統11。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。
錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
在一範例實施例中，圖4的可複寫式非揮發性記憶體模組406亦稱為快閃(flash)記憶體模組，記憶體控制電路單元404亦稱為用於控制快閃記憶體模組的快閃記憶體控制器，及/或圖5的記憶體管理電路502亦稱為快閃記憶體管理電路。
圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。
請參照圖6，記憶體管理電路502可將可複寫式非揮發性記憶體模組406的實體單元610(0)~610(C)邏輯地分組至儲存區601、閒置(spare)區602及系統區603。儲存區601中的實體單元610(0)~610(A)儲存有資料。例如，儲存區601中的實體單元610(0)~610(A)可儲存有效(valid)資料與無效(invalid)資料。閒置區602中的實體單元610(A+1)~610(B)尚未用來儲存資料(例如有效資料)。系統區603中的實體單元610(B+1)~610(C)用以儲存系統資料，例如邏輯至實體映射表、壞塊管理表、裝置型號或其他類型的管理資料。
記憶體管理電路502可從閒置區602的實體單元610(A+1)~610(B)中選擇一個實體單元並且將來自主機系統11或來自儲存區601中至少一實體單元的資料儲存至所選的實體單元中。同時，所選的實體單元會被關聯至儲存區601。此外，在抹除儲存區601中的某一個實體單元後，所抹除的實體單元會被重新關聯至閒置區602。
在本範例實施例中，屬於儲存區601的每一個實體單元亦稱為非閒置(non-spare)實體單元，而屬於閒置區602的每一個實體單元亦稱為閒置實體單元。在本範例實施例中，一個實體單元是指一個實體抹除單元。然而，在另一範例實施例中，一個實體單元亦可以包含多個實體抹除單元。
記憶體管理電路502可配置邏輯單元612(0)~612(D)以映射儲存區601中的實體單元610(0)~610(A)。在本範例實施例中，每一個邏輯單元是指一個邏輯位址。然而，在另一範例實施例中，一個邏輯單元也可以是指一個邏輯程式化單元、一個邏輯抹除單元或者由多個連續或不連續的邏輯位址組成。此外，邏輯單元612(0)~612(D)中的每一者可被映射至一或多個實體單元。須注意的是，記憶體管理電路502可不配置映射至系統區603的邏輯單元，以防止儲存於系統區603的系統資料被使用者修改。
記憶體管理電路502會將邏輯單元與實體單元之間的映射資訊(亦稱為邏輯至實體映射資訊)記錄於至少一邏輯至實體映射表。此映射資訊可反映儲存區601中的某一個實體單元與某一個邏輯單元之間的映射關係。邏輯至實體映射表是儲存於系統區603的實體單元610(B+1)~610(C)中。記憶體管理電路502可根據此邏輯至實體映射表來執行對於記憶體儲存裝置10的資料存取操作。例如，記憶體管理電路502可根據某一個邏輯至實體映射表獲得儲存區601中的某一個實體單元與某一個邏輯單元之間的映射關係。記憶體管理電路502可根據此映射關係存取此實體單元。
在本範例實施例中，有效資料是屬於某一個邏輯單元的最新資料，而無效資料則不是屬於任一個邏輯單元的最新資料。例如，若主機系統11將一筆新資料儲存至某一邏輯單元而覆蓋掉此邏輯單元原先儲存的舊資料(即，更新屬於此邏輯單元的資料)，則儲存至儲存區601中的此筆新資料即為屬於此邏輯單元的最新資料並且會被標記為有效，而被覆蓋掉的舊資料可能仍然儲存在儲存區601中但被標記為無效。
在本範例實施例中，若屬於某一邏輯單元的資料被更新，則此邏輯單元與儲存有屬於此邏輯單元之舊資料的實體單元之間的映射關係會被移除，並且此邏輯單元與儲存有屬於此邏輯單元之最新資料的實體單元之間的映射關係會被建立。然而，在另一範例實施例中，若屬於某一邏輯單元的資料被更新，則此邏輯單元與儲存有屬於此邏輯單元之舊資料的實體單元之間的映射關係仍可被維持。
當記憶體儲存裝置10出廠時，屬於閒置區602的實體單元的總數會是一個預設數目(例如，30)。在記憶體儲存裝置10的運作中，越來越多的實體單元會被從閒置區602選擇並且被關聯至儲存區601以儲存資料(例如，來自主機系統11的使用者資料)。因此，屬於閒置區602的實體單元的總數可隨著記憶體儲存裝置10的使用而逐漸減少。
在記憶體儲存裝置10的運作中，記憶體管理電路502可持續更新屬於閒置區602的實體單元的總數。記憶體管理電路502可根據閒置區602中實體單元的數目(即，閒置實體單元的總數)執行資料整併操作。例如，記憶體管理電路502可判斷屬於閒置區602的實體單元的總數是否小於或等於一個門檻值(亦稱為第一門檻值)。此第一門檻值例如是2或者更大的值(例如，10)，本發明不加以限制。若屬於閒置區602的實體單元的總數小於或等於第一門檻值，記憶體管理電路502可執行資料整併操作。在一範例實施例中，資料整併操作亦稱為垃圾收集(garbage collection)操作。
在資料整併操作中，記憶體管理電路502可從儲存區601中選擇至少一個實體單元作為來源節點。記憶體管理電路502可將有效資料從所選擇的實體單元(即來源節點)複製到作為回收節點的至少一個實體單元。用來儲存所複製之有效資料的實體單元(即回收節點)是從閒置區602中選擇並且會被關聯至儲存區601。若某一個實體單元所儲存的有效資料皆已被複製至回收節點，則此實體單元可被抹除並且被關聯至閒置區602。在一範例實施例中，將某一個實體單元從儲存區601重新關聯回閒置區602的操作(或抹除某一個實體單元的操作)亦稱為釋放一個閒置實體單元。藉由執行資料整併操作，一或多個閒置實體單元會被釋放並且使得屬於閒置區602的實體單元的總數逐漸增加。
在開始執行資料整併操作後，若屬於閒置區602之實體單元符合一特定條件，資料整併操作可被停止。例如，記憶體管理電路502可判斷屬於閒置區602的實體單元的總數是否大於或等於一個門檻值(以下亦稱為第二門檻值)。例如，第二門檻值可以大於或等於第一門檻值。若屬於閒置區602的實體單元的總數大於或等於第二門檻值，記憶體管理電路502可停止資料整併操作。須注意的是，停止資料整併操作是指結束當前執行中的資料整併操作。在停止一個資料整併操作之後，若屬於閒置區602的實體單元的總數再次小於或等於第一門檻值，則下一個資料整併操作可再次被執行，以釋放新的閒置實體單元。
圖7是根據本發明的一範例實施例所繪示的資料整併操作的示意圖。
請參照圖7，在資料整併操作中，記憶體管理電路502可指示從作為來源節點701的實體單元710(0)~710(E)中收集資料700並將資料700暫存於緩衝記憶體510。屬於來源節點701的實體單元710(0)~710(E)是從圖6的儲存區601中選擇。資料700為有效資料。然後，記憶體管理電路502可指示將資料700寫入至作為回收節點702的實體單元720(0)~720(F)。屬於回收節點702的實體單元720(0)~720(F)是從圖6的閒置區602中選擇。換言之，在資料整併操作中，資料700可被從作為來源節點701的實體單元710(0)~710(E)複製到作為回收節點702的實體單元720(0)~720(F)。
在一範例實施例中，記憶體管理電路502可根據圖6的儲存區601中多個實體單元之間的邏輯距離值來從儲存區601中選擇一或多個實體單元作為有效資料的來源節點701。例如，假設實體單元610(0)(亦稱為第一實體單元)映射至一或多個邏輯單元(亦稱為第一邏輯單元)且實體單元610(1)(亦稱為第二實體單元)映射至一或多個邏輯單元(亦稱為第二邏輯單元)。實體單元610(0)與610(1)之間的邏輯距離值(亦稱為第一邏輯距離值)可反映第一邏輯單元與第二邏輯單元之間的分散程度(亦稱為第一邏輯分散度)。例如，第一邏輯距離值可正相關於此邏輯分散度。例如，第一邏輯距離值越大，表示第一邏輯單元與第二邏輯單元之間的邏輯分散度越高。
在一範例實施例中，第一邏輯單元與第二邏輯單元之間的邏輯分散度與第一邏輯單元與第二邏輯單元之編號的集中度(或接近度)有關。假設第一邏輯單元與第二邏輯單元的編號較集中或較接近(例如第一邏輯單元與第二邏輯單元的編號落於某一個編號範圍內)，則可判定第一邏輯單元與第二邏輯單元的邏輯分散度較低。或者，假設第一邏輯單元與第二邏輯單元的編號較分散或較不接近(例如第一邏輯單元的編號落於某一編號範圍內，且第二邏輯單元的編號落於另一個編號範圍)，則可判定第一邏輯單元與第二邏輯單元的邏輯分散度較高。在一範例實施例中，連續編號的多個邏輯單元具有較小的邏輯分散度，而不連續編號的多個邏輯單元具有較大的邏輯分散度。
在一範例實施例中，記憶體管理電路502可優先選擇圖6的儲存區601中具有最小的邏輯距離值的多個實體單元作為來源節點701。在一範例實施例中，記憶體管理電路502可優先選擇圖6的儲存區601中具有較小的邏輯距離值的多個實體單元作為來源節點701。例如，假設實體單元610(0)與實體單元610(1)之間的邏輯距離值(即第一邏輯距離值)為5，且實體單元610(0)與實體單元610(A)(亦稱為第三實體單元)之間的邏輯距離值(亦稱為第二邏輯距離值)為1，則記憶體管理電路502可比較第一邏輯距離值與第二邏輯距離值。根據比較結果，記憶體管理電路502可優先選擇實體單元610(0)與實體單元610(A)作為來源節點701。或者，若實體單元610(0)與實體單元610(1)之間的邏輯距離值為2，且實體單元610(0)與實體單元610(A)之間的邏輯距離值為3，則記憶體管理電路502可優先選擇實體單元610(0)與實體單元610(1)作為來源節點701。
在一範例實施例中，記憶體管理電路502可優先選擇圖6的儲存區601中邏輯距離值小於一目標距離值的多個實體單元作為來源節點701。例如，假設目標距離值為3且實體單元610(0)與實體單元610(1)之間的邏輯距離值(即第一邏輯距離值)為2，則記憶體管理電路502可根據第一邏輯距離值與目標距離值的比較結果(即第一邏輯距離值不大於目標距離值)優先選擇實體單元610(0)與實體單元610(1)作為來源節點701。或者，若第一邏輯距離值(例如5)大於目標距離值(例如3)，記憶體管理電路502可不選擇實體單元610(0)及/或實體單元610(1)作為來源節點701。
在一範例實施例中，記憶體管理電路502可根據圖6中實體單元610(0)與實體單元610(A)之間的邏輯距離值(即第二邏輯距離值)來設定目標距離值。例如，記憶體管理電路502可直接將第二邏輯距離值設定為目標距離值。或者，在一範例實施例中，記憶體管理電路502可根據圖6的儲存區601中所有或至少部分實體單元之間的邏輯距離值來設定目標距離值。例如，目標距離值可為儲存區601中所有或至少部分實體單元之間的邏輯距離值的平均值。記憶體管理電路502可根據實體單元610(0)與實體單元610(1)之間的邏輯距離值(即第一邏輯距離值)是否大於此目標距離值來決定是否選擇實體單元610(0)及/或實體單元610(1)作為來源節點701。
在一範例實施例中，記憶體管理電路502還可考慮其他規則來從圖6的儲存區601中選擇一或多個實體單元作為來源節點701。例如，記憶體管理電路502可根據儲存區601中至少部分實體單元所儲存的有效資料的資料量以及此些實體單元之間的邏輯距離值來選擇一或多個實體單元作為來源節點701。例如，在一範例實施例中，記憶體管理電路502可根據儲存區601中至少部分實體單元所儲存的有效資料的資料量選擇多個實體單元作為候選實體單元。然後，記憶體管理電路502可根據此些候選實體單元之間的邏輯距離值從中選擇一或多個實體單元作為來源節點701。或者，在一範例實施例中，記憶體管理電路502可根據儲存區601中至少部分實體單元之間的邏輯距離值來選擇多個實體單元作為候選實體單元。然後，記憶體管理電路502可根據此些候選實體單元所儲存的有效資料的資料量從中選擇一或多個實體單元作為來源節點701。藉此，記憶體管理電路502可優先選擇邏輯距離值較小及/或儲存較少有效資料的實體單元作為來源節點701。
在一範例實施例中，第一邏輯單元的邏輯至實體映射資訊記載於至少一個邏輯至實體映射表(亦稱為第一邏輯至實體映射表)。例如，第一邏輯單元的邏輯至實體映射資訊可反映第一邏輯單元與圖6的實體單元610(0)(即第一實體單元)之間的映射關係。第二邏輯單元的邏輯至實體映射資訊也記載於至少一個邏輯至實體映射表(亦稱為第二邏輯至實體映射表)。例如，第二邏輯單元的邏輯至實體映射資訊可反映第二邏輯單元與圖6的實體單元610(1)(即第二實體單元)之間的映射關係。在一範例實施例中，第一邏輯距離值更反映第一邏輯至實體映射表與第二邏輯至實體映射表之間的重疊程度。例如，若第一邏輯至實體映射表與第二邏輯至實體映射表之間越多表格是重覆的，則第一邏輯至實體映射表與第二邏輯至實體映射表之間的重疊程度越高。
在一範例實施例中，第一邏輯至實體映射表與第二邏輯至實體映射表之間的重疊程度負相關於第一實體單元與第二實體單元之間的邏輯距離值。亦即，若第一邏輯至實體映射表與第二邏輯至實體映射表之間的重疊程度越高，則第一實體單元與第二實體單元之間的邏輯距離值越小。記憶體管理電路502可根據第一邏輯至實體映射表與第二邏輯至實體映射表之間的重疊程度選擇一或多個實體單元作為來源節點701並執行所述資料整併操作。
圖8是根據本發明的一範例實施例所繪示的表格映射資訊的示意圖。
請參照圖8，表格映射資訊801對應於實體單元810(0)，且表格映射資訊802對應於實體單元810(1)。邏輯至實體映射表830可儲存於圖6的系統區603。邏輯至實體映射表830包含邏輯至實體映射表TB1 ~TBM 。邏輯至實體映射表TB1 ~TBM 分別用以記錄某一個編號範圍內的至少一邏輯單元的邏輯至實體映射資訊。
表格映射資訊801可反映實體單元810(0)所映射的邏輯單元的邏輯至實體映射資訊是儲存於邏輯至實體映射表TB1 ~TBM 的至少其中之一。表格映射資訊802可反映實體單元810(1)所映射的邏輯單元的邏輯至實體映射資訊是儲存於邏輯至實體映射表TB1 ~TBM 的至少其中之一。例如，表格映射資訊801與802可皆具有位元b1 ~bM 。位元bi 的數值可為0或1，以反映邏輯至實體映射表TBi 是否被使用。數值i介於1與M之間。
在一範例實施例中，假設實體單元810(0)是映射至圖6的邏輯單元612(1)與612(3)，則表格映射資訊801中的位元b1 與b3 的數值可為1(其餘位元可為0)，以反映邏輯單元612(1)與612(3)的邏輯至實體映射資訊是記錄於邏輯至實體映射表TB1 與TB3 。邏輯至實體映射表TB1 與TB3 可被載入至圖5的緩衝記憶體510以存取實體單元810(0)。此外，假設實體單元810(1)是映射至圖6的邏輯單元612(1)、612(3)及612(8)，則表格映射資訊802中的位元b1 、b3 及b8 的數值可為1(其餘位元可為0)，以反映邏輯單元612(1)、612(3)及612(8)的邏輯至實體映射資訊是記錄於邏輯至實體映射表TB1 、TB3 及TB8 。邏輯至實體映射表TB1 、TB3 及TB8 可被載入至緩衝記憶體510以存取實體單元810(1)。
在前述範例實施例中，表格映射資訊801與802中的位元b1 與b3 皆為1，表示用於存取實體單元810(0)與810(1)的多個邏輯至實體映射表中邏輯至實體映射表TB1 與TB3 是重複的。當存取實體單元810(0)時，邏輯至實體映射表TB1 與TB3 可被載入至緩衝記憶體510以查詢相關映射資訊。接著，若存取實體單元810(1)，則只需要再額外載入邏輯至實體映射表TB8 。
在圖7的一範例實施例中，記憶體管理電路502可根據對應於第一實體單元的表格映射資訊(亦稱為第一表格映射資訊)與對應於第二實體單元的表格映射資訊(亦稱為第二表格映射資訊)獲得第一邏輯距離值。根據第一邏輯距離值，記憶體管理電路502可選擇特定的實體單元作為來源節點701，以減少在資料整併操作中需要載入的邏輯至實體映射表的數目。例如，透過將圖6的儲存區601中的至少部分的實體單元之間的邏輯距離值與目標距離值進行比較並選擇符合條件的實體單元作為來源節點701，可有效減少對圖4的可複寫式非揮發性記憶體模組406的存取次數，且可延長可複寫式非揮發性記憶體模組406的使用壽命。
圖9A與圖9B是根據本發明的一範例實施例所繪示的獲得邏輯距離值的示意圖。
請參照圖9A，假設表格映射資訊901是對應於第一實體單元且表格映射資訊902是對應於第二實體單元。表格映射資訊901與902皆具有16個位元。表格映射資訊901中的位元b1 ~b4 為1，其反映邏輯至實體映射表TB1 ~TB4 可被查詢以存取第一實體單元。表格映射資訊902中的位元b1 ~b4 及b9 為1，其反映邏輯至實體映射表TB1 ~TB4 及TB9 可被查詢以存取第二實體單元。透過邏輯模組90對表格映射資訊901與902進行第一運算後，表格差異資訊910可被獲得。例如，邏輯模組90可對表格映射資訊901與902中的位元bj 進行異或(XOR)運算以獲得表格差異資訊910中的位元bj 。j介於1與16之間。表格差異資訊910可反映第一邏輯單元與第二邏輯單元之間的分散程度(即第一邏輯分散度)。此外，表格差異資訊910也可反映第一邏輯至實體映射表與第二邏輯至實體映射表之間的重疊程度。
第一實體單元與第二實體單元之間的第一邏輯距離值可根據表格差異資訊910而獲得。例如，可根據表格差異資訊910中的數值1的總數獲得第一邏輯距離值為1。在本範例實施例中，第一邏輯距離值可反映第一邏輯至實體映射表與第二邏輯至實體映射表之間只有1個邏輯至實體映射表(即邏輯至實體映射表TB9 )不重疊。
請參照圖9B，假設表格映射資訊903是對應於第三實體單元。表格映射資訊903也具有16個位元。表格映射資訊903中的位元b4 、b6 、b9 、b12 及b15 為1，其反映邏輯至實體映射表TB4 、TB6 、TB9 、TB12 及TB15 可被查詢以存取第三實體單元。換言之，表格映射資訊903可反映第三實體單元所映射的一或多個邏輯單元(亦稱為第三邏輯單元)的邏輯至實體映射資訊是記載於邏輯至實體映射表TB4 、TB6 、TB9 、TB12 及TB15 。透過邏輯模組90對表格映射資訊901與903執行第一運算後，表格差異資訊920可被獲得。例如，邏輯模組90可對表格映射資訊901與903中的位元bj 進行XOR運算以獲得表格差異資訊920中的位元bj 。j介於1與16之間。表格差異資訊920可反映第一邏輯單元與第三邏輯單元之間的分散程度(亦稱為第二邏輯分散度)。此外，表格差異資訊920也可反映第一邏輯至實體映射表與記載第三邏輯單元之邏輯至實體映射資訊的邏輯至實體映射表(亦稱為第三邏輯至實體映射表)之間的重疊程度。
第一實體單元與第三實體單元之間的第二邏輯距離值可根據表格差異資訊920而獲得。例如，可根據表格差異資訊920中的數值1的總數獲得第二邏輯距離值為7。在本範例實施例中，第二邏輯距離值可反映第一邏輯至實體映射表與第三邏輯至實體映射表之間有7個邏輯至實體映射表(即邏輯至實體映射表TB1 ~TB3 、TB6 、TB9 、TB12 及TB15 )不重疊。根據第一邏輯距離值與第二邏輯距離值，相對於第一實體單元與第三實體單元，第一實體單元與第二實體單元可優先被選擇作為有效資料的來源節點(例如圖7的來源節點701)。藉此，可減少在資料整併操作中對圖4的可複寫式非揮發性記憶體模組406的存取次數。
圖10A與圖10B是根據本發明的一範例實施例所繪示的獲得邏輯距離值的示意圖。
請參照圖10A，在本範例實施例中，表格映射資訊901可被表格映射資訊1001取代，且表格映射資訊902可被表格映射資訊1002取代。表格映射資訊1001包括數值V11 ~V14 。表格映射資訊1002包括數值V21 ~V24 。數值V11 ~V14 分別反映表格映射資訊901中4個範圍1010~1040中數值1的總數。例如，數值V11 ~V14 分別為4、0、0、0。數值V21 ~V24 分別反映表格映射資訊902中4個範圍1010~1040中數值1的總數。例如，數值V21 ~V24 分別為4、0、1、0。
根據表格映射資訊1001與1002之間的N維距離(亦稱為N維空間距離)，第一實體單元與第二實體單元之間的第一邏輯距離值可被獲得。在本範例實施例中，N為4。例如，可根據以下方程式(1)獲得表格映射資訊1001與1002之間的N維距離LD1。N維距離LD1可被決定為第一邏輯距離值。
Figure 02_image001
(1.1)
請參照圖10B，在本範例實施例中，表格映射資訊903可被表格映射資訊1003取代。表格映射資訊1003包括數值V31 ~V34 。數值V31 ~V34 分別反映表格映射資訊903中4個範圍1010~1040中數值1的總數。例如，數值V31 ~V34 分別為1、1、2、1。根據表格映射資訊1001與1003之間的N維距離，第一實體單元與第三實體單元之間的第二邏輯距離值可被獲得。例如，可根據以下方程式(1.2)獲得表格映射資訊1001與1002之間的N維距離LD2。N維距離LD2可被決定為第二邏輯距離值。
Figure 02_image003
(1.2)
根據第一邏輯距離值與第二邏輯距離值，第一實體單元與第二實體單元同樣可優先被選擇作為有效資料的來源節點(例如圖7的來源節點701)。藉此，可減少在資料整併操作中對圖4的可複寫式非揮發性記憶體模組406的存取次數。
須注意的是，圖9A至圖10B的範例實施例僅為範例而非用以限制本發明。在另一範例實施例中，表格映射資訊所包含的位元的總數也可以是更多(例如32)或更少(例如8)。其他的參數也可以用於選擇資料整併操作中作為有效資料的來源節點的實體單元，只要可以減少在資料整併操作中對圖4的可複寫式非揮發性記憶體模組406的存取次數即可。此外，獲得第一邏輯距離值及/或第二邏輯距離值的操作可以在將第一實體單元決定為資料整併操作中的來源節點之前或之後執行，本發明不加以限制。
圖11是根據本發明的一範例實施例所繪示的資料整併方法的流程圖。請參照圖11，在步驟S1101中，獲得第一實體單元與第二實體單元之間的第一邏輯距離值。在步驟S1102中，根據第一邏輯距離值執行資料整併操作，以將有效資料從來源節點複製到回收節點。
圖12是根據本發明的一範例實施例所繪示的資料整併方法的流程圖。請參照圖12，在步驟S1201中，獲得第一實體單元與第二實體單元之間的第一邏輯距離值。在步驟S1202中，獲得第一實體單元與第三實體單元之間的第二邏輯距離值。在步驟S1203中，判斷第一邏輯距離值是否大於第二邏輯距離值。若第一邏輯距離值不大於第二邏輯距離值，在步驟S1204中，選擇第一實體單元與第二實體單元作為資料整併操作中的來源節點。然而，若第一邏輯距離值大於第二邏輯距離值，在步驟S1205中，選擇第一實體單元與第三實體單元作為資料整併操作中的來源節點。接著，可在資料整併操作將有效資料從來源節點複製到回收節點。須注意的是，在一範例實施例中，亦可以先執行步驟S1202再執行步驟S1201或者可同時執行步驟S1201與1202，本發明不加以限制。
圖13是根據本發明的一範例實施例所繪示的資料整併方法的流程圖。請參照圖13，在步驟S1301中，選擇第一實體單元作為資料整併操作中的來源節點。在步驟S1301之後，可將有效資料(亦稱為第一資料)從第一實體單元複製到回收節點。在步驟S1302中，獲得第一實體單元與第二實體單元之間的第一邏輯距離值。在步驟S1303中，獲得第一實體單元與第三實體單元之間的第二邏輯距離值。在步驟S1304中，判斷第一邏輯距離值是否大於第二邏輯距離值。若第一邏輯距離值不大於第二邏輯距離值，在步驟S1305中，選擇第二實體單元作為資料整併操作中的來源節點。在步驟S1305之後，可將有效資料(亦稱為第二資料)從第二實體單元複製到回收節點。然而，若第一邏輯距離值大於第二邏輯距離值，在步驟S1306中，選擇第三實體單元作為資料整併操作中的來源節點。在步驟S1306之後，可將有效資料(亦稱為第三資料)從第三實體單元複製到回收節點。須注意的是，在一範例實施例中，亦可以先執行步驟S1303再執行步驟S1302或者可同時執行步驟S1302與1303，本發明不加以限制。
然而，圖11至圖13中各步驟已詳細說明如上，在此便不再贅述。須注意的是，圖11至圖13中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖11至圖13的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，透過考慮第一實體單元所映射的第一邏輯單元與第二實體單元所映射的第二邏輯單元之間的邏輯分散度，在資料整併程序中記憶體儲存裝置的存取次數可被有效減少，進而延長記憶體儲存裝置的使用壽命。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、30:記憶體儲存裝置11、31:主機系統110:系統匯流排111:處理器112:隨機存取記憶體113:唯讀記憶體114:資料傳輸介面12:輸入/輸出(I/O)裝置20:主機板201:隨身碟202:記憶卡203:固態硬碟204:無線記憶體儲存裝置205:全球定位系統模組206:網路介面卡207:無線傳輸裝置208:鍵盤209:螢幕210:喇叭32:SD卡33:CF卡34:嵌入式儲存裝置341:嵌入式多媒體卡342:嵌入式多晶片封裝儲存裝置402:連接介面單元404:記憶體控制電路單元406:可複寫式非揮發性記憶體模組502:記憶體管理電路504:主機介面506:記憶體介面508:錯誤檢查與校正電路510:緩衝記憶體512:電源管理電路601:儲存區602:替換區603:儲存區610(0)~610(C)、710(0)~710(E)、720(0)~720(F)、810(0)、810(1):實體單元612(0)~612(D):邏輯單元700:資料701:來源節點702:回收節點801、802、901~903、1001~1003:表格映射資訊830:邏輯至實體映射表910、920:表格差異資訊90:邏輯模組1010~1040:範圍S1101:步驟(獲得第一實體單元與第二實體單元之間的第一邏輯距離值)S1102:步驟(根據第一邏輯距離值執行資料整併操作，以將有效資料從來源節點複製到回收節點)S1201:步驟(獲得第一實體單元與第二實體單元之間的第一邏輯距離值)S1202:步驟(獲得第一實體單元與第三實體單元之間的第二邏輯距離值)S1203:步驟(第一邏輯距離值是否大於第二邏輯距離值)S1204:步驟(選擇第一實體單元與第二實體單元作為來源節點)S1205:步驟(選擇第一實體單元與第三實體單元作為來源節點)S1301:步驟(選擇第一實體單元作為來源節點)S1302:步驟(，獲得第一實體單元與第二實體單元之間的第一邏輯距離值)S1303:步驟(獲得第一實體單元與第三實體單元之間的第二邏輯距離值)S1304:步驟(第一邏輯距離值是否大於第二邏輯距離值)S1305:步驟(選擇第二實體單元作為來源節點)S1306:步驟(選擇第三實體單元作為來源節點)
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的一範例實施例所繪示的資料整併操作的示意圖。 圖8是根據本發明的一範例實施例所繪示的表格映射資訊的示意圖。 圖9A與圖9B是根據本發明的一範例實施例所繪示的獲得邏輯距離值的示意圖。 圖10A與圖10B是根據本發明的一範例實施例所繪示的獲得邏輯距離值的示意圖。 圖11是根據本發明的一範例實施例所繪示的資料整併方法的流程圖。 圖12是根據本發明的一範例實施例所繪示的資料整併方法的流程圖。 圖13是根據本發明的一範例實施例所繪示的資料整併方法的流程圖。
S1101:步驟(獲得第一實體單元與第二實體單元之間的第一邏輯距離值)
S1102:步驟(根據第一邏輯距離值執行資料整併操作，以將有效資料從來源節點複製到回收節點)

Claims (21)

  1. 一種資料整併方法，用於一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元，該資料整併方法包括： 獲得該些實體單元中的一第一實體單元與一第二實體單元之間的一第一邏輯距離值，其中該第一邏輯距離值反映該第一實體單元所映射的至少一第一邏輯單元與該第二實體單元所映射的至少一第二邏輯單元之間的一邏輯分散度；以及 根據該第一邏輯距離值執行一資料整併操作，以將一有效資料從該些實體單元中的一來源節點複製到該些實體單元中的一回收節點。
  2. 如申請專利範圍第1項所述的資料整併方法，其中該至少一第一邏輯單元的一邏輯至實體映射資訊記載於至少一第一邏輯至實體映射表，該至少一第二邏輯單元的一邏輯至實體映射資訊記載於至少一第二邏輯至實體映射表，且該第一邏輯距離值更反映該至少一第一邏輯至實體映射表與該至少一第二邏輯至實體映射表之間的一重疊程度。
  3. 如申請專利範圍第1項所述的資料整併方法，其中根據該第一邏輯距離值執行該資料整併操作的步驟包括： 若該第一邏輯距離值不大於一目標距離值，將該第一實體單元中的有效資料複製到該回收節點並將該第二實體單元中的有效資料複製到該回收節點；以及 若該邏輯距離值大於該目標距離值，將該第一實體單元中的該有效資料複製到該回收節點並將該些實體單元中的一第三實體單元中的有效資料複製到該回收節點。
  4. 如申請專利範圍第3項所述的資料整併方法，更包括： 獲得該第一實體單元與該第三實體單元之間的一第二邏輯距離值，其中該目標距離值包括該第二邏輯距離值。
  5. 如申請專利範圍第1項所述的資料整併方法，其中獲得該些實體單元中的該第一實體單元與該第二實體單元之間的該第一邏輯距離值的步驟包括： 根據一第一表格映射資訊與一第二表格映射資訊獲得該第一邏輯距離值，其中該第一表格映射資訊反映該至少一第一邏輯單元的一邏輯至實體映射資訊記載於至少一第一邏輯至實體映射表，且該第二表格映射資訊反映該至少一第二邏輯單元的一邏輯至實體映射資訊記載於至少一第二邏輯至實體映射表。
  6. 如申請專利範圍第5項所述的資料整併方法，其中該第一表格映射資訊包括一第一位元，該第二表格映射資訊包括一第二位元，且根據該第一表格映射資訊與該第二表格映射資訊獲得該第一邏輯距離值的步驟包括： 對該第一位元與該第二位元執行一第一運算以獲得一第三位元；以及 根據該第三位元獲得該第一邏輯距離值。
  7. 如申請專利範圍第5項所述的資料整併方法，其中該第一表格映射資訊包括N個第一數值，該第二表格映射資訊包括N個第二數值，且根據該第一表格映射資訊與該第二表格映射資訊獲得該第一邏輯距離值的步驟包括： 獲得該N個第一數值與該N個第二數值之間的一N維距離；以及 根據該N維距離獲得該第一邏輯距離值。
  8. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該記憶體控制電路單元用以獲得該些實體單元中的一第一實體單元與一第二實體單元之間的一第一邏輯距離值，其中該第一邏輯距離值反映該第一實體單元所映射的至少一第一邏輯單元與該第二實體單元所映射的至少一第二邏輯單元之間的一邏輯分散度，並且 該記憶體控制電路單元更用以根據該第一邏輯距離值執行一資料整併操作，以將一有效資料從該些實體單元中的一來源節點複製到該些實體單元中的一回收節點。
  9. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該至少一第一邏輯單元的一邏輯至實體映射資訊記載於至少一第一邏輯至實體映射表，該至少一第二邏輯單元的一邏輯至實體映射資訊記載於至少一第二邏輯至實體映射表，且該第一邏輯距離值更反映該至少一第一邏輯至實體映射表與該至少一第二邏輯至實體映射表之間的一重疊程度。
  10. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該第一邏輯距離值執行該資料整併操作的操作包括： 若該第一邏輯距離值不大於一目標距離值，指示將該第一實體單元中的有效資料複製到該回收節點並將該第二實體單元中的有效資料複製到該回收節點；以及 若該邏輯距離值大於該目標距離值，指示將該第一實體單元中的該有效資料複製到該回收節點並將該些實體單元中的一第三實體單元中的有效資料複製到該回收節點。
  11. 如申請專利範圍第10項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以獲得該第一實體單元與該第三實體單元之間的一第二邏輯距離值，且該目標距離值包括該第二邏輯距離值。
  12. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該記憶體控制電路單元獲得該些實體單元中的該第一實體單元與該第二實體單元之間的該第一邏輯距離值的操作包括： 根據一第一表格映射資訊與一第二表格映射資訊獲得該第一邏輯距離值，其中該第一表格映射資訊反映該至少一第一邏輯單元的一邏輯至實體映射資訊記載於至少一第一邏輯至實體映射表，且該第二表格映射資訊反映該至少一第二邏輯單元的一邏輯至實體映射資訊記載於至少一第二邏輯至實體映射表。
  13. 如申請專利範圍第12項所述的記憶體儲存裝置，其中該第一表格映射資訊包括一第一位元，該第二表格映射資訊包括一第二位元，且該記憶體控制電路單元根據該第一表格映射資訊與該第二表格映射資訊獲得該第一邏輯距離值的操作包括： 對該第一位元與該第二位元執行一第一運算以獲得一第三位元；以及 根據該第三位元獲得該第一邏輯距離值。
  14. 如申請專利範圍第12項所述的記憶體儲存裝置，其中該第一表格映射資訊包括N個第一數值，該第二表格映射資訊包括N個第二數值，且該記憶體控制電路單元根據該第一表格映射資訊與該第二表格映射資訊獲得該第一邏輯距離值的操作包括： 獲得該N個第一數值與該N個第二數值之間的一N維距離；以及 根據該N維距離獲得該第一邏輯距離值。
  15. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元，其中該記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及 一記憶體管理電路，耦接至該主機介面與該記憶體介面， 其中該記憶體管理電路用以獲得該些實體單元中的一第一實體單元與一第二實體單元之間的一第一邏輯距離值，其中該第一邏輯距離值反映該第一實體單元所映射的至少一第一邏輯單元與該第二實體單元所映射的至少一第二邏輯單元之間的一邏輯分散度，並且 該記憶體管理電路更用以根據該第一邏輯距離值執行一資料整併操作，以將一有效資料從該些實體單元中的一來源節點複製到該些實體單元中的一回收節點。
  16. 如申請專利範圍第15項所述的記憶體控制電路單元，其中該至少一第一邏輯單元的一邏輯至實體映射資訊記載於至少一第一邏輯至實體映射表，該至少一第二邏輯單元的一邏輯至實體映射資訊記載於至少一第二邏輯至實體映射表，且該第一邏輯距離值更反映該至少一第一邏輯至實體映射表與該至少一第二邏輯至實體映射表之間的一重疊程度。
  17. 如申請專利範圍第15項所述的記憶體控制電路單元，其中該記憶體管理電路根據該第一邏輯距離值執行該資料整併操作的操作包括： 若該第一邏輯距離值不大於一目標距離值，指示將該第一實體單元中的有效資料複製到該回收節點並將該第二實體單元中的有效資料複製到該回收節點；以及 若該邏輯距離值大於該目標距離值，指示將該第一實體單元中的該有效資料複製到該回收節點並將該些實體單元中的一第三實體單元中的有效資料複製到該回收節點。
  18. 如申請專利範圍第17項所述的記憶體控制電路單元，其中該記憶體管理電路更用以獲得該第一實體單元與該第三實體單元之間的一第二邏輯距離值，且該目標距離值包括該第二邏輯距離值。
  19. 如申請專利範圍第15項所述的記憶體控制電路單元，其中該記憶體管理電路獲得該些實體單元中的該第一實體單元與該第二實體單元之間的該第一邏輯距離值的操作包括： 根據一第一表格映射資訊與一第二表格映射資訊獲得該第一邏輯距離值，其中該第一表格映射資訊反映該至少一第一邏輯單元的一邏輯至實體映射資訊記載於至少一第一邏輯至實體映射表，且該第二表格映射資訊反映該至少一第二邏輯單元的一邏輯至實體映射資訊記載於至少一第二邏輯至實體映射表。
  20. 如申請專利範圍第19項所述的記憶體控制電路單元，其中該第一表格映射資訊包括一第一位元，該第二表格映射資訊包括一第二位元，且該記憶體管理電路根據該第一表格映射資訊與該第二表格映射資訊獲得該第一邏輯距離值的操作包括： 對該第一位元與該第二位元執行一第一運算以獲得一第三位元；以及 根據該第三位元獲得該第一邏輯距離值。
  21. 如申請專利範圍第19項所述的記憶體控制電路單元，其中該第一表格映射資訊包括N個第一數值，該第二表格映射資訊包括N個第二數值，且該記憶體管理電路根據該第一表格映射資訊與該第二表格映射資訊獲得該第一邏輯距離值的操作包括： 獲得該N個第一數值與該N個第二數值之間的一N維距離；以及 根據該N維距離獲得該第一邏輯距離值。
TW107137810A 2018-10-25 2018-10-25 資料整併方法、記憶體儲存裝置及記憶體控制電路單元 TWI676176B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107137810A TWI676176B (zh) 2018-10-25 2018-10-25 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
US16/239,535 US10810121B2 (en) 2018-10-25 2019-01-04 Data merge method for rewritable non-volatile memory storage device and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107137810A TWI676176B (zh) 2018-10-25 2018-10-25 資料整併方法、記憶體儲存裝置及記憶體控制電路單元

Publications (2)

Publication Number Publication Date
TWI676176B TWI676176B (zh) 2019-11-01
TW202016937A true TW202016937A (zh) 2020-05-01

Family

ID=69188799

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107137810A TWI676176B (zh) 2018-10-25 2018-10-25 資料整併方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (2)

Country Link
US (1) US10810121B2 (zh)
TW (1) TWI676176B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI766582B (zh) * 2021-02-17 2022-06-01 群聯電子股份有限公司 有效資料合併方法、記憶體儲存裝置及記憶體控制電路單元

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741779B (zh) * 2020-09-04 2021-10-01 群聯電子股份有限公司 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
CN112051971B (zh) * 2020-09-10 2023-06-27 群联电子股份有限公司 数据整并方法、存储器存储装置及存储器控制电路单元
CN112799601B (zh) * 2021-02-24 2023-06-13 群联电子股份有限公司 有效数据合并方法、存储器存储装置及控制电路单元
CN113934370B (zh) * 2021-09-09 2022-06-28 珠海海奇半导体有限公司 非易失性存储器的耗损均衡方法、设备及介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4206688B2 (ja) * 2002-04-15 2009-01-14 ソニー株式会社 データ処理装置及びデータ処理方法
EP2097825B1 (en) * 2006-12-26 2013-09-04 SanDisk Technologies Inc. Use of a direct data file system with a continuous logical address space interface
TWI399644B (zh) * 2009-12-24 2013-06-21 Univ Nat Taiwan 非揮發記憶體區塊管理方法
TWI587136B (zh) * 2011-05-06 2017-06-11 創惟科技股份有限公司 快閃記憶體系統及其快閃記憶體無效資料頁資訊之管理方法與回收方法
TWI489274B (zh) * 2012-09-11 2015-06-21 Etron Technology Inc 能夠提升記憶體效能的方法和相關的記憶體系統
TWI579693B (zh) * 2016-04-29 2017-04-21 群聯電子股份有限公司 映射表載入方法、記憶體控制電路單元與記憶體儲存裝置
TWI653533B (zh) * 2017-03-07 2019-03-11 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
US10496293B2 (en) * 2017-03-14 2019-12-03 International Business Machines Corporation Techniques for selecting storage blocks for garbage collection based on longevity information

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI766582B (zh) * 2021-02-17 2022-06-01 群聯電子股份有限公司 有效資料合併方法、記憶體儲存裝置及記憶體控制電路單元

Also Published As

Publication number Publication date
US10810121B2 (en) 2020-10-20
US20200133844A1 (en) 2020-04-30
TWI676176B (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
TWI592799B (zh) 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
TWI676176B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
CN110879793B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI696073B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI705331B (zh) 有效資料合併方法、記憶體控制電路單元與記憶體儲存裝置
TWI701552B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TW201820145A (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TW201944421A (zh) 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置
TW202318150A (zh) 記憶體效能優化方法、記憶體控制電路單元以及記憶體儲存裝置
TWI641948B (zh) 資料儲存方法、記憶體控制電路單元及記憶體儲存裝置
TWI702496B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US11334273B1 (en) Valid data merging method, memory storage device and memory control circuit unit
TWI714840B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI664528B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI688956B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN110308876B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN111767005B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI653632B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI712886B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI653531B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112835536A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN111143230B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
TW202011179A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI741779B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
TWI823792B (zh) 映射表更新方法、記憶體儲存裝置及記憶體控制電路單元