TW202006546A - 測試系統及適應性測試程式產生方法 - Google Patents
測試系統及適應性測試程式產生方法 Download PDFInfo
- Publication number
- TW202006546A TW202006546A TW107123472A TW107123472A TW202006546A TW 202006546 A TW202006546 A TW 202006546A TW 107123472 A TW107123472 A TW 107123472A TW 107123472 A TW107123472 A TW 107123472A TW 202006546 A TW202006546 A TW 202006546A
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- item
- program
- items
- failure
- Prior art date
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本發明係提供一種測試系統,包括:一測試設備,用以對一待測裝置進行測試;以及一測試控制裝置,用以執行一測試程式以控制該測試設備對該待測裝置進行在該測試程式中之複數個第一測試項目,其中該測試控制裝置係由該測試設備取得各第一測試項目之測試結果,並利用一測試程式類神經網路分析各第一測試項目之該測試結果以產生下一個測試循環的該測試程式。
Description
本發明係有關於測試裝置,特別是有關於一種測試系統及適應性測試程式產生方法。
在記憶體製造中,因不同的記憶體製程、設計、及特性,記憶體之測試程式的條件與測試樣本(pattern)會隨著不同的測試階段透過手動調整更新以達到適當的測試覆蓋率(test coverage)與合理的測試時間。然而,此記憶體測試過程常耗費大量的人力資源與機台測試成本,並且無法即時解決製程變異所造成的品質與良率損失的問題。
本發明係提供一種測試系統,包括:一測試設備,用以對一待測裝置進行測試;以及一測試控制裝置,用以執行一測試程式以控制該測試設備對該待測裝置進行在該測試程式中之複數個第一測試項目,其中該測試控制裝置係由該測試設備取得各第一測試項目之測試結果,並利用一測試程式類神經網路分析各第一測試項目之該測試結果以產生下一個測試循環的該測試程式。
本發明更提供一種適應性測試程式產生方法,用於一測試系統,該測試系統包括一測試設備,用以對一待測裝 置進行測試,該方法包括:執行一測試程式以控制該測試設備對該待測裝置進行在該測試程式中之複數個第一測試項目;由該測試設備取得各第一測試項目之測試結果;以及利用一測試程式類神經網路分析各第一測試項目之該測試結果以產生下一個測試循環的該測試程式。
100‧‧‧測試系統
110‧‧‧測試設備
120‧‧‧測試控制裝置
130‧‧‧待測裝置
121‧‧‧處理單元
122‧‧‧記憶體單元
123‧‧‧儲存裝置
124‧‧‧測試項目資料庫
125‧‧‧測試項目排程程式
410、420、430、440‧‧‧失效位元圖
411、421、441-446‧‧‧獨特失效位元
448‧‧‧範圍
500‧‧‧測試程式類神經網路
510‧‧‧測試項目層
520‧‧‧失效位元圖層
530‧‧‧必要測試項目層
540‧‧‧優先權重層
550‧‧‧後續測試項目層
501‧‧‧輸入層
502‧‧‧處理層
503‧‧‧輸出層
5101-510N、5201-520N、5301-530N‧‧‧細胞單元
5401-540N、5501-550N‧‧‧細胞單元
610、620‧‧‧曲線
S302-S312‧‧‧步驟
第1圖係顯示依據本發明一實施例中之測試系統的功能方塊圖。
第2圖係顯示傳統的測試程式修改方法的示意圖。
第3圖係顯示依據本發明一實施例中之適應性測試程式產生方法的示意圖。
第4A~4D圖係顯示依據本發明一實施例中之不同測試項目的失效位元圖的示意圖。
第5圖係顯示依據本發明一實施例中之測試程式類神經網路的示意圖。
第6圖係顯示依據本發明一實施例中之測試覆蓋率及測試時間相對於測試循環次數之關係的示意圖。
為使本發明之上述目的、特徵和優點能更明顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說明如下。
第1圖係顯示依據本發明一實施例中之測試系統的功能方塊圖。在一實施例中,測試系統100包括一測試設備 110及一測試控制裝置120。測試設備110係用以對待測的一或多個待測裝置(device-under-test)130進行一連串不同的測試項目,以獲得待測裝置130在各測試項目所相應的一測試結果。測試設備110例如為一自動測試設備(automatic test equipment,ATE),例如可用硬體、軟體、或其組合以對待測的一或多個待測裝置130進行不同的測試項目。
在一實施例中,待測裝置130例如可為記憶體晶片(memory chip),例如是動態隨機存取記憶體(DRAM)晶片、快閃記憶體(flash memory)晶片,但本發明並不限於此。
在另一實施例中,待測裝置130例如可為一半導體晶圓,例如其可劃分為複數個晶粒(die),其中各晶粒例如為一積體電路(integrated circuit)。
舉例來說,動態隨機存取記憶體晶片之測試項目可包括:直流參數測試(DC parametric testing)、交流參數測試(AC parametric testing)、功能測試(functional test)、動態測試(dynamic test)、固定型故障(stuck-at fault,SAF)、轉換故障(transition fault)、耦合故障(coupling fault)、鄰近區域樣型敏感故障(neighborhood pattern sensitive fault)、位址解碼故障(address-decoder fault,AF)、資料保持故障(retention fault)、寫入恢復時間故障(write recovery time fault,TWR fault)、閘極引發汲極漏電流故障(Gate-Induced Drain-Leakage fault,GIDL fault)、不對稱矩陣雜訊故障(Asymmetric Array Noise,AAN fault)等故障類型,但本發明並不限於此。本發明領域中具有通常知識者當可了解各種不同測試項目之內容,故其細節 於此不再贅述。
測試控制裝置120例如可為一個人電腦或一伺服器,用以控制測試設備110對待測的一或多個待測裝置130進行不同的測試項目之組合及其順序。
測試控制裝置120包括一處理單元121、一記憶體單元122、一儲存裝置123。儲存裝置123為一非揮發性記憶體(non-volatile memory),例如為硬碟機、固態硬碟、快閃記憶體等等,但本發明並不限於此。記憶體單元122為一揮發性記憶體(volatile memory),例如為一靜態隨機存取記憶體(static random access memory)或一動態隨機存取記憶體(dynamic random access memory),但本發明並不限於此。
儲存裝置123係儲存一測試項目資料庫(test item library)124及一測試項目排程程式(test item scheduling program)125。測試項目資料庫124係記錄了複數個測試項目及相應的測試樣型(test pattern)。測試項目排程程式125係可依據一測試程式類神經網路(test program neural network)所輸出之判斷結果以安排下一次的測試程式中所需進行排程的測試項目。
處理單元121例如為一中央處理器(central processing unit,CPU)或一通用用途處理器(general-purpose processor),但本發明並不限於此。
舉例來說,測試項目資料庫124中係記錄N個測試項目及相應的測試樣型。測試系統100的測試程式包括用於測試待測裝置130的M個測試項目,其中M小於或等於N。處理單 元121係將儲存於儲存裝置123中之測試項目排程程式125讀取至記憶體單元122並執行測試項目排程程式125,藉以由測試項目資料庫中所記錄的N個測試項目中決定出用於下一個測試循環的測試程式的測試項目之組合。
若待測裝置130為動態隨機存取記憶體晶片,每一批的待測裝置130的生產,均需要測試系統100對待測裝置130進行不同測試以判斷其各種功能及資料錯誤率是否正常。然而,欲完全執行一測試程式中的各個測試項目需花費相當多的時間及成本。舉例來說,不同的待測裝置,其產品特性(I/O數量、速度、電壓等等)及用途需求(車用、工業用、個人電腦等等)均不相同,再加上測試階段(test stage)不同,所需的測試項目的數量是以上述的產品特性、用途需求、及測試階段之數量相乘計算,故測試項目的總數量相當多。
隨著每一次的測試程式執行完畢,測試項目排程程式125可依據每一次的測試程式所產生的測試結果,以自動判斷在下一次測試程式需使用那些測試項目及其順序,以得到更有效率的測試程式,例如可縮短測試時間及增加測試覆蓋率(test coverage)。
詳細而言,當測試控制裝置120第一次執行測試程式對待測裝置130進行不同的測試項目時,例如可先依據待測裝置130之潛在失效模型(potential failuremodel)及設計經驗先定義在第一次的測試程式中的複數個測試項目,或是可由測試控制裝置120自行決定。當第一次的測試程式中之各測試項目均執行完畢後,測試控制裝置120可獲得各測試項目所相應的 測試結果,例如可為一失效位元圖(fail bit map),並將各測試項目所相應的測試結果輸入測試程式類神經網路,並經過測試程式類神經網路學習後以產生下一次的測試程式中之測試項目的組合,視學習後的結果,下一次的測試程式中的測試項目之組合可與前一次測試程式之測試項目的組合相同或不同。
隨著測試程式執行的次數增加,測試控制裝置120所執行的測試程式類神經網路可逐漸找出最適合待測裝置130的測試項目的組合,不但可以提升測試覆蓋率,測試時間也會因為測試樣型組合的最適化及產品失效模型(failure model)的減少(例如:製程越來越成熟而越來越低)。此外,若有新的產品失效模型產生,例如:製程簡化或是製程異常(process excursion)等等,本發明中之測試系統100也能即時的調整測試項目以確保測試品質,且同時兼顧逐漸達到測試品質提升與測試成本降低的效果。
第2圖係顯示傳統的測試程式修改方法的示意圖。如第2圖所示,測試程式第1版(即第一循環)包括複數個測試項目,例如測試#1~測試#89。在結束測試後,傳統的方式需透過人員進行人工檢視測試結果,並挑選在測試程式第1版中需移除或增加的測試項目(意即利用人工檢視進行主觀判斷),例如移除測試#3、測試#5、及測試88,並產生測試程式第2版(即第二循環)。在每一次的測試程式執行完畢後,均需透過人工檢視並選擇要移除或增加的測試項目,例如在測試程式第N版(即第N循環),其測試項目包括測試#1、測試#2、測試#4、測試#90、測試#91、....、測試#88、測試#89等等,其中測試#90 及測試#91例如是在測試程式第N版中所新增的測試項目,且測試#88例如是在測試程式第N版中所回復(recover)的測試項目。
因為在測試程式中的測試項目眾多,若用人工逐一檢視測試結果,並進一步挑選欲新增或刪除的測試項目,除了相當耗費時間之外,而且以人工的方式主觀判斷可能無法精準挑選可以增進測試覆蓋率的測試項目。
第3圖係顯示依據本發明一實施例中之適應性測試程式產生方法的示意圖。在一實施例中,本發明中之測試控制裝置120係可執行第3圖中之適應性測試程式產生方法以產生測試程式。
在步驟S302,執行測試程式編碼。舉例來說,當測試控制裝置120第一次執行測試程式對待測裝置130進行不同的測試項目時,例如可先依據待測裝置130之潛在失效模型(potential failure model)及設計經驗先定義在第一次的測試程式中的複數個測試項目,或是可由測試控制裝置120自行決定。接著,需進行測試程式編碼(test program coding)以讓測試設備110可正確地執行測試程式中的各測試項目。
在步驟S304,執行測試程式試運轉(trial run)。當測試程式編碼完成後,需讓測試系統100進行試運轉,例如可先嘗試執行測試程式中的前幾個或較重要的測試項目。
在步驟S306,判斷試運轉是否正常。若試運轉正常,則執行步驟S308;若試運轉不正常,則回到步驟S302,重新進行測試程式編碼。在一些實施例中,步驟S304及S306可省略,可在步驟S302後直接執行步驟S308。
在步驟S308,執行測試程式。在此步驟中,測試程式係正式運轉,且測試程式中的各測試項目均會被執行,並產生相應的測試結果,例如可為一失效位元圖(fail bit map),亦可包括測試良率、資料記錄(data log)等等,但本發明並不限於此。
在步驟S310,取得測試結果。舉例來說,測試控制裝置120所取得的測試結果包括測試程式試運轉(若有)及正式運轉時的各測試項目的測試結果。
在步驟S312,利用一測試程式類神經網路分析測試結果並產生下一個測試循環(iteration)的測試程式。舉例來說,測試控制裝置120係將各測試項目的測試結果輸入一測試程式類神經網路,並由測試程式類神經網路分析並學習在目前測試程式中的各測試項目之重要性以及決定目前測試程式中需增加或刪除的測試項目,藉以決定下一個循環的測試程式中之測試項目的組合。接著,回到步驟S302。其中,測試程式類神經網路之細節將詳述於後。
第4A~4D圖係顯示依據本發明一實施例中之不同測試項目的失效位元圖的示意圖。在一實施例中,若測試程式係包括測試項目#1~測試項目#4,且測試項目#1~測試項目#4之測試結果分別為失效位元圖410-440,如第4A~4D圖所示。
在一些實施例中,若待測裝置130為動態隨機存取記憶體晶片,測試項目#1~測試項目#4例如是針對待測裝置130(例如包括7x7個位元)進行測試。意即,在第4A~4D圖中,以黑底標示的方塊係表示在待測裝置130中之相應的資料位元 係產生失效(failure)或錯誤(error)。
如第4A圖所示,測試項目#1在待測裝置130中的位元(4,0)~位元(4,6)、位元(0,1)~位元(6,1)、及位元(1,5)均有相應的失效位元,均已標示在失效位元圖410上,其中在第4A圖的位元(1,5)例如可稱為獨特失效位元411。
如第4B圖所示,測試項目#2在待測裝置130中的位元(4,0)~位元(4,6)、位元(0,1)~位元(6,1)、及位元(2,3)均有相應的失效位元,均已標示在失效位元圖420上,其中在第4B圖的位元(2,3)例如可稱為獨特失效位元421。
如第4C圖所示,測試項目#3在待測裝置130中的位元(0,1)、位元(1,1)、位元(3,1)、位元(4,1)、及位元(6,1)均有相應的失效位元,均已標示在失效位元圖430上。
如第4D圖所示,測試項目#4在待測裝置130中的位元(0,4)~位元(3,4)、及位元(5,4)~位元(6,4)均有相應的失效位元,均已標示在失效位元圖440上,其中在第4D圖的範圍448中的位元(0,4)~位元(3,4)、及位元(5,4)~位元(6,4)可分別稱為獨特失效位元441~446。
在一實施例中,測試控制裝置120係比對各測試項目的失效位元圖。若在一特定測試項目之失效位元圖中存在有特定位元為獨特失效位元,即表示此獨特失效位元在其他測試項目中都未產生,例如第4A圖的獨特失效位元411、第4B圖的獨特失效位元421、及第4D圖的獨特失效位元441~446。
舉例來說,在第4B圖中的位元(4,0)~位元(4,6)、位元(0,1)~位元(6,1)的失效位元已在第4A圖中的失效位元圖 410中發生過,但是第4A圖中的失效位元圖410並未包含第4B圖之失效位元圖420中的獨立失效位元421。
類似地,在第4C圖之失效位元圖430的位元(0,1)、位元(1,1)、位元(3,1)、位元(4,1)、及位元(6,1)均已被第4A圖的失效位元圖410及第4B圖中的失效位元圖420所涵蓋。
詳細而言,當一特定測試項目所相應的失效位元圖中具有獨特失效位元,則測試控制裝置120係將該特定測試項目標記為必要測試項目(essential test item)。在此實施例中,因為失效位元圖410、420、及440均包含了獨特失效位元,故測試項目#1、測試項目#2、及測試項目#4均為必要測試項目。接著,測試控制裝置120再確認這些必要測試項目所產生的失效位元圖能夠涵蓋所有的失效位元。若必要測試項目所產生的失效位元圖無法涵蓋所有的失效位元(例如稱為第一失效位元),則測試控制裝置120會再挑選可涵蓋第一失效位元的測試項目以做為必要測試項目。必要測試項目會包含於下一次測試循環的測試程式中。
在另一些實施例中,待測裝置130為一半導體晶圓,且測試項目#1~#4是針對半導體晶圓(例如包括7x7個晶粒)進行測試,且各晶粒例如可為一積體電路。意即,在第4A~4D圖中,以黑底標示的方塊係表示在半導體晶圓中之相應的晶粒係產生失效(failure)或錯誤(error)。其他的測試項目及獨特失效位元的處理方式係類似於前述實施例。
第5圖係顯示依據本發明一實施例中之測試程式類神經網路的示意圖。如第5圖所示,測試程式類神經網路500 係包括一測試項目層(test item layer)510、一失效位元圖層(failure bit map layer)520、一必要測試項目層(essential item layer)530、一優先權重層(prioritized weighting layer)540、及一後續測試項目層(next test item layer)550。
詳細而言,前述實施例中的每一種測試項目例如均位於測試項目層510,且各測試項目所產生的失效位元圖均位於失效位元圖層520。其中,測試項目層510及失效位元圖層520係可稱為測試程式類神經網路500之輸入層(input layer)501。測試項目層510中的每個細胞單元(cell)5101-510N係記錄了各個測試項目之號碼、測試時間、及測試旗標(test flag),其中測試旗標係用於標示在下個測試循環時是否為待測項目,其初始值係由使用者設定,經過第一次循環之後則由輸出層根據學習結果回饋而得。測試項目層510中的每個細胞單元(cell)5201-520N係記錄了每個樣品在各個測試項目完畢後所產生的失效位元圖。
必要測試項目層530及優先權重層540係可稱為測試程式類神經網路500之處理層(processing layer)502。必要測試項目層530中之各細胞單元5301~530N係用以分析並產生目前測試程式中的有效測試項目,例如可透過第4A~4D圖之實施例之方式進行比對。若在一特定測試項目之失效位元圖中存在有特定位元為獨特失效位元,且此獨特失效位元在其他測試項目中都未產生,則測試控制裝置120係將該特定測試項目標記為必要測試項目。接著,測試控制裝置120再確認這些必要測試項目所產生的失效位元圖能夠涵蓋所有的失效位元。若必 要測試項目所產生的失效位元圖無法涵蓋所有的失效位元(例如稱為第一失效位元),則測試控制裝置120會再挑選可涵蓋第一失效位元的測試項目以做為必要測試項目。
優先權重層540中之各個細胞單元5401~540N係用以累計更新每個測試項目的權重,例如可用下列方程式(1)以計算各測試項目的權重值:Wi(n)=[Wi(n-1)*(n-1)+A]/n (1)
其中Wi(n)表示在第n個測試循環中的第i個測試項目;A為一常數,其中,若此測試項目為必要測試項目,則A=1;若此測試項目不是必要測試項目,則A=0;對於在目前測試循環中的未測試項目,則A=0.001。需注意的是,常數A之數值可視實際情況而定,上述數值係用於說明,本發明並不限定於上述數值。
詳細而言,優先權重層540係根據目前測試循環的測試結果,將必要測試項目的權重增加最多。在目前測試循環中,有測試,但不是必要測試項目的權重遞減。目前測試循環中未測試的候選測試項目的權重則會以緩慢的速度遞增,使得候選測試項目在經過多次測試循環後可以取代不重要的測試項目,意即可不斷學習以產生最佳化的測試項目的組合。
後續測試項目層550可稱為測試程式類神經網路500之輸出層(output layer)503。後續測試項目層550中之各個細胞單元5501~550N係用以決定下一個測試循環的測試程式之測試項目組合。每一個測試項目在透過測試程式類神經網路500的深度學習(deep learning)後都有各自的權重與對應的測 試時間(例如細胞單元5501~550N)。決定下一個測試循環的測試項目的方式可根據使用者的設定條件(例如:測試時間先決或測試覆蓋率先決等方式)來計算出下一測試循環的測試項目。測試時間先決之條件係表示在有限的測試時間預算內要進行最重要的測試項目(例如依據各測試項目之優先權重值),若會超出測試時間預算,則捨棄較不重要的測試項目。測試覆蓋率先決之條件係表示測試程式中的測試項目之組合,最少需達到預定的測試覆蓋率。
在一實施例,以測試時間先決方式為例,各個測試項目所相應的優先權重值PW可用下列方程式(2)表示:PWi(n)=Wi(n)/Ti (2)
其中PWi(n)係表示在第n個測試循環之第i個測試項目的優先權重值;Wi(n)係表示在第n個測試循環之第i個測試項目的權重值;Ti則表示第i個測試項目的測試時間。
若N(total)係表示由使用者設定的測試時間預算(test time budget),再以各測試項目的優先權重值之大小進行排列,例如在目前測試循環中的第i個測試項目具有最大的優先權重值PWi,第j個測試項目具有第二大的優先權重值PWj,且第k個測試項目具有第三大的優先權重值PWk。意即,第i、j、k個測試項目的測試時間Ti、Tj、Tk分別為Wi/PWi、Wj/PWj、及Wk/PWk。接著,後續測試項目層550係計算Ti、Tj、Tk之測試時間總和是否已超過測試時間預算N(total)。若測試時間總和未超過測試時間預算N(total),則可再進一步挑選後續具有第四大之優先權重值的測試項目,並再加總其測試時間,並判 斷是否超過測試時間預算N(total),若測試時間總和未超過測試時間預算N(total),則表示具有第四大之優先權重值的測試項目可以做為下一個測試循環的測試項目,依此類推。需注意的是,當第i、j、k個測試項目被挑選為下一個測試循環的測試項目,表示第i、j、k個測試項目會回饋至測試項目層510以準備進行下一次的測試循環。
相對地,若在加總一特定測試項目之測試時間後會超過測試時間預算N(total),則表示該特定測試項目在測試時間先決定的條件下無法做為下一個測試循環的測試項目。
在另一實施例,以測試覆蓋率(或測試品質)先決方式為例,若各測試項目所相應的測試覆蓋失敗率為PPM,其中測試覆蓋失敗率PPM例如可用每百萬分之一的缺陷部位(defect parts per million,DPPM)來表示。依據所計算出之各測試項目的優先權重值PW,若在目前測試循環中有n個測試項目,將各測試項目的優先權重值PW進行排序之後,例如從小至大可排列為PWn、PWn-1、....、PW1。給定PPMn為具有最小優先權重值PWn的測試項目之測試覆蓋失敗率,PPMn-1為具有第二小之優先權重值PWn-1的測試項目之測試覆蓋失敗率,依此類推。
此外,測試控制裝置120係設定一最大允許測試覆蓋失敗率PPM(total),同樣可用每百萬分之一的缺陷部位(DPPM)表示,且最大允許測試覆蓋失敗率PPM(total)需滿足下列條件:PPM(total)=Σ(PPMn+PPMn-1+PPMn-2+...PPMn-i) (3)
其中n-i係表示具有優先權重值PWn-i的最後一個測試項目且測試覆蓋失敗率能滿足上述方程式(3)的條件。詳細而言,優先權重值愈小的測試項目,其測試覆蓋失敗率通常愈小,例如製程已趨成熟,故某些測試項目的失效位元非常少。接著,測試控制裝置120係將測試項目#n~測試項目#n-i過濾掉,並選擇剩下的測試項目#n-i-1~測試項目#1以回饋至測試項目層510以準備進行下一次的測試循環。
需注意的是,若後續測試項目層550決定部分的測試項目需回饋至測試項目層510,則表示該部分的測試項目會在下一次測試循環的測試程式中。若後續測試項目層550決定部分的測試項目不需回饋至測試項目層510,則表示該部分的測試項目不會在下一次測試循環的測試程式中。
本發明中的測試程式類神經網路可用客觀的方式依據每一次測試循環之測試程式中的各測試項目的測試結果(例如失效位元圖)及設定條件(例如測試時間先決或測試覆蓋率先決等等)進行學習,並決定下一個測試循環的測試程式中之測試項目的組合。
第6圖係顯示依據本發明一實施例中之測試覆蓋率及測試時間相對於測試循環次數之關係的示意圖。如第6圖所示,縱軸係表示正規化(normalized)後的百分比數值(percentage),橫軸係表示測試循環次數。曲線610係表示測試時間相對於測試循環次數的關係曲線,曲線620係表示測試覆蓋率相對於測試循環次數的關係曲線。
詳細而言,當測試循環次數愈多,測試程式所需 的測試時間也會逐漸降低(如曲線610)。隨著測試程式執行的測試循環次數增加,測試控制裝置120所執行的測試程式類神經網路可逐漸找出最適合待測裝置130(或半導體晶圓)的測試項目的組合,不但可以提升測試覆蓋率(如曲線620),測試時間也會因為測試樣型組合的最適化及產品失效模型(failure model)的減少(例如:製程越來越成熟而越來越低)。
此外,若有新的產品失效模型產生,例如:製程簡化或是製程異常(process excursion)等等,使用者可將相應的測試項目及測試樣型加入測試項目資料庫124。本發明中之測試系統100可即時的調整測試程式中的測試項目之組合以確保測試品質,例如可直接設定其優先權重值,並提供至測試程式類神經網路500進行學習,或是可隨著測試循環次數增加,由測試程式類神經網路500自動學習。因此,本發明中之測試系統100可同時兼顧逐漸達到測試品質提升與測試成本降低的效果。
綜上所述,本發明係提供一種測試系統及適應性測試程式產生方法,其可讓測試程式可以客觀地根據產品的狀況即時調整測試條件及樣型,並使測試品質與成本都可以隨時保持在預設的期望值,同時也改善測試程式改版因人工作業過程所可能造成的失誤及資源浪費(例如人工分析、試運轉等等)。
於權利要求及說明書中使用如”第一”、”第二”、”第三”...等詞係用來修飾權利要求及說明書中的元件,並非用來表示元件之間具有優先權順序、先行關係,或者是一個元件先於另一個元件,或者是執行方法步驟時的時間先後順序。簡 言之,該些修飾用詞僅用來區別具有相同名字的元件。
本發明之方法,或特定型態或其部份,可以以程式碼的型態包含於實體媒體,如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體,其中,當程式碼被機器,如電腦載入且執行時,此機器變成用以參與本發明之裝置或系統。本發明之方法、系統與裝置也可以以程式碼型態透過一些傳送媒體,如電線或電纜、光纖、或是任何傳輸型態進行傳送,其中,當程式碼被機器,如電腦接收、載入且執行時,此機器變成用以參與本發明之裝置或系統。當在一般用途處理器實作時,程式碼結合處理器提供一操作類似於應用特定邏輯電路之獨特裝置。
本發明雖以較佳實施例揭露如上,然其並非用以限定本發明的範圍,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可做些許的更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S302-S312‧‧‧步驟
Claims (11)
- 一種測試系統,包括:一測試設備,用以對一待測裝置進行測試;以及一測試控制裝置,用以執行一測試程式以控制該測試設備對該待測裝置進行在該測試程式中之複數個第一測試項目,其中該測試控制裝置係由該測試設備取得各第一測試項目之測試結果,並利用一測試程式類神經網路分析各第一測試項目之該測試結果以產生下一個測試循環的該測試程式。
- 如申請專利範圍第1項所述之測試系統,其中該測試控制裝置包括一測試項目資料庫用以儲存複數個第二測試項目及相應的測試樣型,且該測試控制裝置係由該等第二測試項目決定出該等第一測試項目。
- 如申請專利範圍第2項所述之測試系統,其中各第一測試項目之該測試結果為該待測裝置之一失效位元圖。
- 如申請專利範圍第3項所述之測試系統,其中該待測裝置為一記憶體晶片,且各第一測試項目所產生的該失效位元圖係表示該記憶體晶片中產生錯誤或損壞的資料位元。
- 如申請專利範圍第3項所述之測試系統,其中該待測裝置為一半導體晶圓,且各第一測試項目所產生的該失效位元圖係表示該半導體晶圓中產生錯誤或損壞的晶粒。
- 如申請專利範圍第3項所述之測試系統,其中該測試控制裝置係比對各第一測試項目相應的該失效位元圖以決定在各 失效位元圖中是否包括一或多個獨特失效位元,並決定具有該一或多個獨特失效位元之該失效位元圖所相應的該第一測試項目為一必要測試項目,其中下一個測試循環的該測試程式包括該必要測試項目。
- 如申請專利範圍第6項所述之測試系統,其中該測試控制裝置係依據各第一測試項目是否為該必要測試項目以計算各第一測試項目相應的一權重值。
- 如申請專利範圍第7項所述之測試系統,其中各第一測試項目係具有相應的一測試時間,且該測試控制裝置係依據各第一測試項目之該權重值及該測試時間以計算各第一測試項目相應的一優先權重值。
- 如申請專利範圍第8項所述之測試系統,其中該測試控制裝置係將各第一測試項目的該優先權重值進行排序,並設定一測試時間預算,並依據排序後的該優先權重值及該測試時間預算以決定在下一個測試循環的該測試程式中之該等第一測試項目。
- 如申請專利範圍第8項所述之測試系統,其中各第一測試項目係具有相應的一測試覆蓋失敗率,且該測試控制裝置係將各第一測試項目的該優先權重值進行排序,並設定一最大允許測試覆蓋失敗率,並依據排序後的該優先權重值及該最大允許測試覆蓋失敗率以決定在下一個測試循環的該測試程式中之該等第一測試項目。
- 一種適應性測試程式產生方法,用於一測試系統,該測試系統包括一測試設備,用以對一待測裝置進行測試,該方 法包括:執行一測試程式以控制該測試設備對該待測裝置進行在該測試程式中之複數個第一測試項目;由該測試設備取得各第一測試項目之測試結果;以及利用一測試程式類神經網路分析各第一測試項目之該測試結果以產生下一個測試循環的該測試程式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107123472A TWI700584B (zh) | 2018-07-06 | 2018-07-06 | 測試系統及適應性測試程式產生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107123472A TWI700584B (zh) | 2018-07-06 | 2018-07-06 | 測試系統及適應性測試程式產生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202006546A true TW202006546A (zh) | 2020-02-01 |
TWI700584B TWI700584B (zh) | 2020-08-01 |
Family
ID=70412804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107123472A TWI700584B (zh) | 2018-07-06 | 2018-07-06 | 測試系統及適應性測試程式產生方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI700584B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114264930A (zh) * | 2021-12-13 | 2022-04-01 | 上海华岭集成电路技术股份有限公司 | 一种芯片筛选测试的方法 |
TWI823042B (zh) * | 2020-12-30 | 2023-11-21 | 新唐科技股份有限公司 | 測試裝置及其操作方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4580722B2 (ja) * | 2004-09-24 | 2010-11-17 | 株式会社アドバンテスト | 試験シミュレータ及び試験シミュレーションプログラム |
US7331010B2 (en) * | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
US7356737B2 (en) * | 2004-10-29 | 2008-04-08 | International Business Machines Corporation | System, method and storage medium for testing a memory module |
US20080270854A1 (en) * | 2007-04-24 | 2008-10-30 | Micron Technology, Inc. | System and method for running test and redundancy analysis in parallel |
TW200849436A (en) * | 2007-06-01 | 2008-12-16 | King Yuan Electronics Co Ltd | Method for wafer analysis with artificial neural network and system thereof |
-
2018
- 2018-07-06 TW TW107123472A patent/TWI700584B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI823042B (zh) * | 2020-12-30 | 2023-11-21 | 新唐科技股份有限公司 | 測試裝置及其操作方法 |
CN114264930A (zh) * | 2021-12-13 | 2022-04-01 | 上海华岭集成电路技术股份有限公司 | 一种芯片筛选测试的方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI700584B (zh) | 2020-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10748636B2 (en) | Testing system and adaptive method of generating test program | |
KR102258942B1 (ko) | 인라인 수율 모니터링을 위한 임계 파라메트릭 전기 테스트 파라미터의 자동 결정을 위한 시스템 및 방법 | |
US9342424B2 (en) | Optimal test flow scheduling within automated test equipment for minimized mean time to detect failure | |
US7831863B2 (en) | Method for enhancing the diagnostic accuracy of a VLSI chip | |
TWI700584B (zh) | 測試系統及適應性測試程式產生方法 | |
US20220253375A1 (en) | Systems and methods for device testing to avoid resource conflicts for a large number of test scenarios | |
TWI714371B (zh) | 晶圓圖的辨識方法與電腦可讀取記錄媒體 | |
CN110347599A (zh) | 一种基于测试缺陷数据的管理方法及装置 | |
US20090222779A1 (en) | Methods and apparatuses for generating a random sequence of commands for a semiconductor device | |
DE102013114558B4 (de) | Ausschneiden-bei-der Diagnose (CID) - Ein Verfahren zur Verbesserung des Durchsatzes des Vorgangs für Anhebung der Ausbeute | |
CN111445006A (zh) | 开源社区中开发者代码提交次数的预测方法及*** | |
WO2017007575A1 (en) | Adaptive test time reduction | |
CN110749813B (zh) | 测试***及适应性测试制法产生方法 | |
Chen | Data analytics to aid detection of marginal defects in system-level test | |
CN112527631A (zh) | bug定位方法、***、电子设备及存储介质 | |
CN110796187A (zh) | 不良分类方法及装置 | |
Nishimi et al. | Good die prediction modelling from limited test items | |
CN116311581B (zh) | 一种芯片的参数测试***及方法 | |
JP7518180B2 (ja) | 寿命初期故障を起こしやすいダイの予測 | |
Breaux et al. | Integration of automated defect classification into integrated circuit manufacturing | |
US20240256911A1 (en) | Method and device for establishing weak pattern severity model | |
CN116719685A (zh) | 芯片瞬态故障下的功能安全测试方法、装置及设备 | |
US7698079B2 (en) | Characterizing across-die process variation | |
JP2023077615A (ja) | 分析装置、分析方法、及び分析プログラム | |
JP2023077614A (ja) | 検査装置、検査方法、検査プログラム、半導体デバイスの製造方法 |