TW201941080A - 用於臨界尺寸量測之所關注區域及所關注圖樣產生 - Google Patents

用於臨界尺寸量測之所關注區域及所關注圖樣產生 Download PDF

Info

Publication number
TW201941080A
TW201941080A TW108107718A TW108107718A TW201941080A TW 201941080 A TW201941080 A TW 201941080A TW 108107718 A TW108107718 A TW 108107718A TW 108107718 A TW108107718 A TW 108107718A TW 201941080 A TW201941080 A TW 201941080A
Authority
TW
Taiwan
Prior art keywords
interest
pattern
wafer
processor
region
Prior art date
Application number
TW108107718A
Other languages
English (en)
Inventor
加格底許 查德拉 莎拉史瓦圖拉
哈利 希里拉曼 帕薩吉
阿比特 耶提
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW201941080A publication Critical patent/TW201941080A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/60—Specific applications or type of materials
    • G01N2223/611—Specific applications or type of materials patterned objects; electronic devices
    • G01N2223/6116—Specific applications or type of materials patterned objects; electronic devices semiconductor wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明揭示產生用於臨界尺寸均勻性量測之所關注區域之程序。可使用基於歷史資料或一座標之一圖樣描述作為輸入。可判定一所關注圖樣，且接著可判定一所關注區域。可將指令發送至一晶圓檢測工具以使半導體晶圓上之該所關注區域成像。

Description

用於臨界尺寸量測之所關注區域及所關注圖樣產生
本發明係關於半導體晶圓之檢測。
半導體製造產業之演進對良率管理及特定言之對度量衡及檢測系統提出愈來愈高的要求。臨界尺寸不斷縮小。經濟學驅動產業減少用於達成高良率高價值生產之時間。最小化從偵測一良率問題到解決該問題之總時間判定一半導體製造商之投資回報。
製造諸如邏輯及記憶體裝置之半導體裝置通常包含使用大量半導體製程來處理諸如一半導體晶圓之一基板以形成半導體裝置之各種特徵及多個層級。舉例而言，微影係涉及將一圖樣從一倍縮光罩轉印至配置於一半導體晶圓上之一光阻之一半導體製程。半導體製程之額外實例包含(但不限於)化學機械拋光CMP)、蝕刻、沈積及離子植入。可在一單一半導體晶圓上之一配置中製造多個半導體裝置，且接著將其等分離成個別半導體裝置。
在一半導體製程期間之各個步驟使用檢測程序以偵測晶圓上之缺陷以促進製程中之較高良率及因此較高利潤。檢測始終係製造諸如積體電路(IC)之半導體裝置之一重要部分。然而，隨著半導體裝置之尺寸減小，檢測對於可接受半導體裝置之成功製造而言變得更為重要，此係因為較小缺陷可導致裝置故障。例如，隨著半導體裝置之尺寸減小，減小大小之缺陷之偵測變得必要，此係因為即使相對較小缺陷亦可引起半導體裝置中之非所要像差。
然而，隨著設計規則縮小，半導體製程可更接近對程序之執行能力之限制進行操作。另外，隨著設計規則縮小，較小缺陷可對裝置之電氣參數具有影響，此驅動更靈敏檢測。隨著設計規則減小，藉由檢測偵測到之潛在良率相關缺陷之群體急劇增長，且藉由檢測偵測到之妨害缺陷之群體亦急劇增加。因此，可在晶圓上偵測到愈來愈多的缺陷，且校正程序以消除全部缺陷可係困難且昂貴的。判定哪一缺陷實際上對裝置之電氣參數及良率具有影響可允許程序控制方法集中於彼等缺陷同時在很大程度上忽略其他缺陷。此外，按較小設計規則，程序引發之故障在一些情況中可能趨向於系統性的。即，程序引發之故障趨向於按設計內往往重複多次之預定設計圖樣發生故障。空間系統性的電相關缺陷之消除可係重要的，此係因為消除此等缺陷可對良率具有影響。
隨著半導體裝置之特徵大小不斷縮小，可製造之一最小特徵大小往往可受一半導體製程之效能特性限制。一半導體製程之效能特性之實例包含(但不限於)解析度能力、跨晶片變動及跨晶圓變動。舉例而言，在光學微影中，諸如一微影程序之解析度能力之效能特性可受光阻劑應用之品質、光阻劑材料之效能、曝光工具之效能、及用於曝光光阻劑之光之波長限制。然而，解析一最小特徵大小之能力亦可強烈取決於微影程序之其他臨界參數，諸如一曝光後烘烤程序之一溫度及一曝光程序之一曝光劑量。因而，控制對於諸如一微影程序之一半導體製程之解析度能力可係關鍵之程序之參數變得對於半導體裝置之成功製造而言愈來愈重要。
臨界尺寸(CD)係在檢測期間量測之特徵之一者。CD可包含在實質上平行於半導體晶圓之一上表面之一方向上定義之一特徵之一橫向尺寸，諸如半導體晶圓上之一特徵之一寬度。因此，當在橫截面中觀看時，CD可大體上定義為一特徵之橫向尺寸，諸如一閘或互連件之一寬度或諸如一孔或通孔之一直徑。一特徵之一CD亦可包含在實質上垂直於半導體晶圓之一上表面之一方向上定義之一特徵之一橫向尺寸，諸如半導體晶圓上之一特徵之一高度。
一CD亦可包含一特徵之一側壁角度。一側壁角度可大體上定義為一特徵之一側(或橫向)表面相對於半導體晶圓之一上表面的一角度。以此方式，具有跨一特徵之一高度之一實質上均勻寬度之特徵可具有約90o 之側壁角度。具有跨特徵之一高度之一實質上均勻寬度之一半導體裝置之特徵可相對緊密地形成在一起，藉此增加半導體裝置之裝置密度。另外，此一裝置可具有相對可預測且實質上均勻電氣性質。具有跨一特徵之一高度之一錐形輪廓或非均勻寬度之特徵可具有小於約90o 之側壁角度。若可在特徵上形成一層，則一錐形輪廓可係所要的。舉例而言，一錐形輪廓可減少在形成於特徵上之層內形成空隙。
一CD亦可包含線邊緣粗糙度(LER)量測。多個量測可經進行及平均化以判定LER。
晶圓上之實體設計實體之臨界尺寸均勻性(CDU)有助於確定一超大規模積體(VLSI)晶片之最佳效能。跨晶片及晶圓之CD變動係宏觀現象之微觀指示符，如電阻、閘電流或寄生效應。CD亦有助於一半導體製造商理解如光微影、蝕刻或倍縮光罩增強技術(RET)之各個程序參數對晶圓上之不同設計密度之影響。然而，基於由一半導體製造商與可包含裝置工程師、微影/光學近接校正(OPC)團隊及其他模組團隊之內部團隊協商所提供之(x,y)座標位置而進行CD量測。
因此，進行CD量測之當前技術係基於程序或裝置拐折之先前經驗或知識。半導體製造商通常提供一組座標且量測對應於彼等位置之結構多邊形之CD。程序係手動的，此意謂其可能出錯或可基於主觀評估。除手動以外，量測程序亦嚴重依賴於半導體製造商輸入，其可影響處理能力。支援針對量測位點之選擇程序之準則在很大程度上依賴於程序或裝置拐折之先前知識，此意謂往往不會預先擷取新的故障模式。
因此，需要CD量測之改良。
在一第一實施例中提供一種方法。使用一處理器，基於歷史資料來定義一圖樣描述。歷史資料包含故障情況。在向量化影像操縱指令檔(vectorized image manipulation scripting)中定義圖樣。使用處理器，判定基於歷史資料中之多邊形之一半導體晶圓上之一所關注圖樣。使用處理器，判定安置於一半導體晶圓上之所關注圖樣中之滿足圖樣描述的一所關注區域。使用一晶圓檢測工具(諸如一掃描電子顯微鏡)來使半導體晶圓上之所關注區域成像。
可以標準驗證規則格式定義所關注圖樣。
方法可進一步包含搜尋半導體晶圓上之所關注圖樣之例項。
亦揭示一種電腦程式產品，其包括具有與其一起體現之一電腦可讀程式之一非暫時性電腦可讀儲存媒體。電腦可讀程式可經組態以實行第一實施例之方法。
在一第二實施例中提供一種方法。在一處理器處接收包含一缺陷之一設計影像上之一座標。使用處理器，判定放置於座標周圍之一窗之邊界。窗包含一所關注圖樣。在向量化影像操縱指令檔中定義所關注圖樣。使用處理器，基於位點資訊來判定窗中之一所關注區域。所關注區域使用一設計指令檔語言。使用一晶圓檢測工具(諸如一掃描電子顯微鏡)來使半導體晶圓上之所關注區域成像。所關注區域可安置於所關注圖樣中。
可使用處理器將設計影像中之一座標轉換成一晶圓座標系統中之座標。
可藉由窗之邊界定義所關注圖樣。
該方法可包含搜尋半導體晶圓上之所關注圖樣之例項。
亦揭示一種電腦程式產品，其包括具有與其一起體現之一電腦可讀程式之一非暫時性電腦可讀儲存媒體。電腦可讀程式可經組態以實行第二實施例之方法。
在一第三實施例中提供一種系統。該系統包含經組態以產生一晶圓之影像的一晶圓檢測工具及與該晶圓檢測工具電子通信的一處理器。晶圓檢測工具包含在一半導體晶圓之一表面處引導能量的一能量源及一偵測器。舉例而言，晶圓檢測工具可係一掃描電子顯微鏡。處理器經組態以判定半導體晶圓上之一所關注圖樣及一所關注區域兩者。在向量化影像操縱指令檔中定義所關注圖樣。處理器亦經組態以將指令發送至晶圓檢測工具以使半導體晶圓上之所關注區域成像。所關注區域可安置於晶圓上之所關注圖樣中。
在一例項中，處理器經組態以基於歷史資料來定義一圖樣描述，基於歷史資料中之多邊形來判定所關注圖樣，且定義所關注區域使得所關注區域滿足圖樣描述。歷史資料包含故障情況。
在另一例項中，處理器經組態以接收半導體晶圓之一設計影像上之一座標，判定放置於座標周圍之一窗之邊界，且基於位點資訊來判定窗中之一所關注區域。窗包含所關注圖樣。使用一設計指令檔語言來定義所關注區域。處理器可進一步經組態以將設計影像中之座標轉換成一晶圓座標系統中之一座標。可藉由窗之邊界定義所關注圖樣。
在又另一例項中，處理器進一步經組態以找到半導體晶圓上之所關注圖樣之例項。
相關申請案之交叉參考
本申請案主張於2018年3月9日申請且讓與印度申請案第201841008799號之專利申請案、於2018年4月24日申請且讓與美國申請案第62/662,150號之臨時專利申請案及於2018年5月31日申請且讓與美國申請案第62/678,666號之臨時專利申請案之優先權，該等案之揭示內容特此以引用的方式併入。
儘管將按照某些實施例描述所主張之標的，然包含不提供本文中陳述之全部優點及特徵之實施例之其他實施例亦在本發明之範疇內。可作出各種結構、邏輯、程序步驟及電子變更而不背離本發明之範疇。相應地，僅藉由參考隨附發明申請專利範圍界定本發明之範疇。
揭示產生用於CDU量測之所關注區域之一自動程序之實施例。CDU可係半導體製造商之新積體電路設計及生產品質控制之一重要態樣，此係因為CDU可有助於確定VLSI晶片之最佳效能。如本文中揭示，可基於一半導體製造商對所關注區域或一概略位置(例如，座標)之描述來產生用於CDU量測之所關注區域。揭示產生用於CDU量測之所關注區域之一兩步驟程序之實施例。可在無來自半導體製造商之量測座標之情況下產生所關注區域。量測座標係敏感資訊，此係因為可涉及設計資訊。可使用可用於VLSI佈局操縱之標準驗證規則格式(SVRF)指令檔語言來判定產生所關注區域。標記所關注區域可提供設計類似之大量位點且可更佳地實現統計分析，此係因為一佈局中可存在數十億個多邊形。基於本文中揭示之一結構方法選取度量衡位點可促成一更嚴格程序控制及更佳良率管理。
對於電子束檢視及檢測工具上之CDU相關特徵之需求已由於至少兩個原因而增加。第一，臨界尺寸掃描電子顯微鏡(CDSEM)通常具有長的移動獲取量測(MAM)時間。隨著半導體製造商進行程序控制所需之CDU資料量增加，CDSEM之擁有成本漸增。第二，對於一些應用而言，所擷取缺陷之定量尺寸變得較佳。以此方式，可使用藉由CDU實現之大小參數作為自動缺陷分類(ADC)屬性空間中之又另一定量屬性。此可基於所關注缺陷之(若干)特定尺寸實現一更智慧的缺陷分離。
圖1係一方法100之一流程圖。可在一處理器上或使用一處理器執行方法100之步驟。
在101，基於歷史資料定義一圖樣描述。歷史資料可包含基於技術斜坡之已知故障情況，諸如尖端至尖端或尖端至線。可在向量化影像操縱中定義圖樣。向量化影像操縱指令檔可有助於使潛在所關注區域變窄。向量化影像操縱指令檔可涉及先前歷史方法及/或滿足處理要求所需之任何新指令檔。
可使用SVRF指令檔。SVRF係具有GDS或OASIS格式之VLSI設計檔案中之多邊形操縱之一產業標準。指令檔語言亦用於設計規則檢查(DRC)及佈局相對於示意圖(LVS)檢查。
舉例而言，一半導體製造商可提供其中已觀察到缺陷之多邊形之一描述。此可類似於DRC規則，但與DRC相比可更特定於提供更少圖樣例項。一演算法可使用SVRF語言來描述可搜尋之圖樣。可進一步標記一所關注圖樣內之一特定所關注區域。此所關注區域可係將量測CD之位置。
DRC規則本質上可係通用的。舉例而言，一DRC規則可係閘區域中之全部多邊形必須具有30 nm之一寬度。DRC規則驗證設計中之全部多邊形在製造約束內。在本文中揭示之實施例中，描述其中應量測CD之圖樣。因此，圖樣通常係特定及/或局部化的。
在102，基於歷史資料中之多邊形來判定一所關注圖樣。在一例項中，藉由進行一量測之座標附近之一獨有結構判定一所關注圖樣。附近可藉由工具之缺陷位置精確度進行定義且可涵蓋由一半導體製造商描述之量測之背景內容。
在103，判定一半導體晶圓上之一所關注區域。所關注區域可滿足圖樣描述。可基於(舉例而言)由一半導體製造商提供之一描述或易於邊緣化之歷史資料而判定所關注區域。所關注區域滿足來自101之圖樣描述。可將所關注區域匯出為可供應一位置之座標之任何格式。舉例而言，可以具有形成所關注區域之位置之座標之一文字檔案匯出所關注區域。
在定義圖樣描述之後，在一較小區域中搜尋所關注區域。可使用小於影像或整個晶圓表面之所關注圖樣作為一定界框以尋找所關注區域。所關注區域可係(舉例而言)一特定空間、線寬或尖端至尖端距離。
在104，使用一晶圓檢測工具來使半導體晶圓上之所關注區域成像。晶圓檢測工具可係一掃描電子顯微鏡(SEM)。可藉由來自102之匯出檔案導引任何所關注區域影像或量測。
晶圓檢測工具及/或處理器亦可搜尋半導體晶圓上之所關注圖樣之例項。
圖2係展示滿足一半導體製造商描述之一圖樣之一例示性圖式。圖3係展示滿足規則之圖樣之全部例項之一例示性圖式。舉例而言，一半導體製造商希望量測來自不同遮罩之任何兩個多邊形之間之19 nm之一最小空間。然而，在此實例中，半導體製造商無法提供所關注圖樣之一精確描述。使用方法100，向量化影像操縱用於定義由半導體製造商定義之最小空間條件以判定滿足規則之各種圖樣類型。在圖2之實例中，所考量之層係三重圖案化BEOL M1層。在執行規則後，一圖樣滿足第二及第三圖案化步驟之準則。第二及第三圖案化步驟圖解說明為圖2中之M1B及M1C。
圖2中之標記為「規則」之具有尺寸箭頭之黑框滿足19 nm條件。此圖樣之七個例項跨一區域重複，如圖3中所見。可產生含有佈局中之各個定向之此七個例項之一導出設計層。此導致需要執行檢測之所關注圖樣及所關注區域兩者。晶圓檢測工具可用於在此區域內製成多個影像以獲得量測CD之較佳精確度。
圖4係一方法200之一第二實施例之一流程圖。可在一處理器上或使用一處理器執行方法200之步驟。
在201，接收包含一缺陷之一設計影像上之一座標。
設計影像上之座標可轉換成晶圓座標系統中之一座標。可執行將設計座標轉換成晶圓座標之一座標變換練習。
在202，判定放置於座標周圍之一窗之邊界。窗包含一所關注圖樣。因此，可藉由窗之邊界定義所關注圖樣。在一例項中，藉由進行一檢測之座標附近之一獨有結構判定一所關注圖樣。附近可藉由工具之缺陷位置精確度(DLA)進行定義且可涵蓋由一半導體製造商描述之量測之背景內容。窗可容納載物台誤差、工具誤差、座標誤差、LER或其他變量。
一演算法可使用一給定座標且繪製對應於所關注圖樣之尺寸之一方框。一操作者亦可選擇基於設計足夠大且大於DLA之一方框，諸如在涉及載物台移動之情況下。
可能已知工具之載物台不確定性，其提供與不確定性有關之數字(例如，(dx,dy))。可選取量測位置周圍可大於或等於(dx,dy)之一區域。此區域可係基於位置的且(x,y)位置可由半導體製造商提供。亦可藉由找到基於SVRF之規則例項發生之區域及在其周圍產生具有(dx,dy)尺寸之一方框而選取此區域。
設計基於一設計規則技術，諸如14 nm或10 nm技術節點。此可給出多邊形之間之最小多邊形寬度及空間之一指示。設計規則節點數可表示一最小半節距。舉例而言，此最小半節距可係0.5 (最小寬度+最小空間)。此提供關於方塊大小的資訊。
舉例而言，若使用一10 nm設計規則且量測與彼等尺寸有關之特徵，則可選擇設計規則之4倍或5倍之一方框以補償DLA且亦提供一周圍背景內容。
可執行針對所關注圖樣之一基於規則之搜尋。可在向量化影像操縱中定義所關注圖樣。向量化影像操縱指令檔可有助於使潛在所關注區域變窄。
在203，基於位點資訊來判定窗中之一所關注區域。位點資訊可由一半導體製造商提供或可基於歷史上可用臨界結構。所關注區域可使用任何設計指令檔語言(例如，SVRF)來基於由一半導體製造商給定之輸出而處理向量化影像資訊。可將所關注區域匯出為可容納一位置之座標之任何格式。舉例而言，可以具有形成所關注區域之位置之座標之一文字檔案匯出所關注區域。
在定義圖樣描述之後，在一較小區域中搜尋所關注區域。可使用小於影像或整個晶圓表面之所關注圖樣作為一定界框以尋找所關注區域。所關注區域可係(舉例而言)一特定空間、線寬或尖端至尖端距離。
在204，使用一晶圓檢測工具來使半導體晶圓上之所關注區域成像。晶圓檢測工具可係一SEM。可藉由來自203之匯出檔案導引所關注區域影像或檢測。
晶圓檢測工具及/或處理器亦可搜尋半導體晶圓上之所關注圖樣之例項。
方法200可基於與一量測位點相互作用之多邊形來定義所關注圖樣，其可運用向量化影像操縱相對容易地執行。然而，若與量測位點相互作用之多邊形係大的，則所關注圖樣可比預期大。
圖5係基於(x,y)位置之一所關注圖樣及一所關注區域之一例示性圖式。在圖5中應用方法200。方法200可僅涉及接近量測位點之所關注圖樣中之多邊形。方法200可不含有量測位點附近之全部多邊形。
在一實例中，將由半導體製造商提供之座標系統轉換成一設計座標系統。使用(x,y)資訊及窗化技術來剪切所關注圖樣之一部分。DLA及由座標轉變引起之其他不確定性包含於此剪輯功能中。
接著，基於由半導體製造商提供之特定資訊來定義量測位點。在圖5之實例中，半導體製造商可能希望量測來自第二圖案化步驟(具有所關注圖樣(PoI)中之X之M1B)之多邊形上之CD。在該多邊形上定義一所關注區域(RoI)框以用於一或多個量測。
方法200可提供定義所關注圖樣之全部多邊形，但剪輯可能使所關注圖樣不完整。若窗未經適當繪製或過小，則此可發生。
在方法100或方法200中，可將所關注區域安置於所關注圖樣中。
方法100或方法200可包含一回饋迴路。回饋迴路可使用(舉例而言) CD量測來解決一工具中之漂移。
方法100或方法200之一些或全部步驟可係自動化的。此可增大處理能力。
本文中揭示之實施例可提供大於藉由使用少數預定義位點將出現之所關注圖樣集。在一設計檔案中，可存在可係臨界的且需要使用CDU進行監測的許多位點。使用少數定義位點可不給出關於跨晶圓之尺寸之細節。使用向量化影像處理可產生其中可量測並監測CD之跨晶圓之全部臨界位點之一清單。
本文中揭示之實施例可改良在程序流程中較早偵測較新故障模式或熱點的幾率。通用基於規則之搜尋演算法可取決於隨後在一製程流程中出現之程序故障及裝置測試結果。
方法100及方法200之實施例可提供用於自動產生用於CDU量測之所關注圖樣及所關注區域的一架構。由於程序涉及統計及度量衡，故基於設計之量測可為整個程序提供參考。一旦使用向量化影像操縱來識別此等所關注圖樣及/或所關注區域，此等便可以一匯出檔案及/或位點清單之形式匯入至任何基於電子束之檢視或檢測系統中並成像(離線或在工具上內聯)。在基於電子束之檢視或檢測系統上愈來愈多地採用啟用設計之特徵可有助於訪問具有增大空間精確度之經識別位點且甚至提取多邊形/電氣性質以及成像結構上之CDU量測。此可提供CDU、多邊形及電氣位準資料之進一步整合以用於APC之缺陷偵測/分類及智能程序控制技術，此係因為設計資訊具有多個類型。舉例而言，設計資訊可從低階至高階(例如，電導率資訊)。使用本文中揭示之實施例，可使用設計資訊以能夠更佳地量測較高臨界性之位點。此資訊可回饋至程序中以增強良率及/或效能。
圖6係一系統300之一實施例之一方塊圖。系統300包含經組態以產生一晶圓304之影像的一晶圓檢測工具(其包含電子柱301)。
晶圓檢測工具包含一輸出獲取子系統，其包含至少一能量源及一偵測器。輸出獲取子系統可係一基於電子束之輸出獲取子系統。舉例而言，在一項實施例中，引導至晶圓304之能量包含電子，且自晶圓304偵測之能量包含電子。以此方式，能量源可係一電子束源。在圖6中展示之一項此類實施例中，輸出獲取子系統包含耦合至電腦子系統302之電子柱301。一卡盤(未圖解說明)可固持晶圓304。
亦如圖6中展示，電子柱301包含一電子束源303，電子束源303經組態以產生由一或多個元件305聚焦至晶圓304之電子。電子束源303可包含(舉例而言)一陰極源或射極尖端。一或多個元件305可包含(舉例而言)一槍透鏡、一陽極、一限束孔徑、一閘閥、一束電流選擇孔徑、一物鏡及一掃描子系統，其等全部可包含此項技術中已知之任何此等適合元件。
自晶圓304返回之電子(例如，二次電子)可由一或多個元件306聚焦至偵測器307。一或多個元件306可包含(舉例而言)一掃描子系統，其可為包含於(若干)元件305中之相同掃描子系統。
電子柱亦可包含此項技術中已知之任何其他適合元件。
儘管電子柱301在圖6中展示為經組態使得電子依一傾斜入射角引導至晶圓304且依另一傾斜角自晶圓304散射，然電子束可依任何適合角度引導至晶圓304且自晶圓304散射。另外，基於電子束之輸出獲取子系統可經組態以使用多個模式來產生晶圓304之影像(例如，運用不同照明角、收集角等)。基於電子束之輸出獲取子系統之多種模式可在輸出獲取子系統之任何影像產生參數方面不同。
電腦子系統302可耦合至偵測器307，如上文中描述。偵測器307可偵測自晶圓304之表面返回之電子，藉此形成晶圓304之電子束影像。電子束影像可包含任何適合電子束影像。電腦子系統302可經組態以使用偵測器307之輸出及/或電子束影像來執行本文中描述之功能之任一者。電腦子系統302可經組態以執行本文中描述之(若干)任何額外步驟。包含圖6中展示之輸出獲取子系統之一系統300可如本文中描述般進一步組態。
應注意，本文中提供圖6以大體上圖解說明可用於本文中描述之實施例中之一基於電子束之輸出獲取子系統之一組態。可更改本文中描述之基於電子束之輸出獲取子系統組態以如在設計一商業輸出獲取系統時通常執行般最佳化輸出獲取子系統之效能。另外，可使用一現有系統(例如，藉由將本文中描述之功能性添加至一現有系統)來實施本文中描述之系統。對於一些此等系統，本文中描述之方法可提供為系統之選用功能性(例如，除系統之其他功能性以外)。替代地，本文中描述之系統可設計為一全新系統。
儘管輸出獲取子系統在上文中描述為一基於電子束之輸出獲取子系統，然輸出獲取子系統可係一基於離子束之輸出獲取子系統。此一輸出獲取子系統可如圖6中展示般組態，惟電子束源可由此項技術中已知之任何適合離子束源取代除外。另外，輸出獲取子系統可為任何其他適合基於離子束之輸出獲取子系統，諸如包含在市售聚焦離子束(FIB)系統、氦離子顯微鏡(HIM)系統及二次離子質譜儀(SIMS)系統中之輸出獲取子系統。
電腦子系統302包含一處理器308及一電子資料儲存單元309。處理器308可包含一微處理器、一微控制器或其他裝置。處理器308及/或電子資料儲存單元309視情況可與一晶圓檢測工具或一晶圓檢視工具(未圖解說明)電子通信以接收額外資訊。
電腦子系統302可以任何適合方式(例如，經由一或多個傳輸媒體，該一或多個傳輸媒體可包含有線及/或無線傳輸媒體)耦合至系統300之組件，使得處理器308可接收輸出。處理器308可經組態以使用輸出來執行若干功能。晶圓檢測工具可從處理器308接收指令或其他資訊。處理器308及/或電子資料儲存單元309視情況可與另一晶圓檢測工具、一晶圓度量衡工具或一晶圓檢視工具(未圖解說明)電子通信以接收額外資訊或發送指令。
處理器308與晶圓檢測工具(諸如偵測器307)電子通信。處理器308可經組態以處理使用來自偵測器307之量測所產生之影像。舉例而言，處理器可執行方法100或方法200之實施例。
本文中描述之電腦子系統302、(若干)其他系統或(若干)其他子系統可係各種系統之部分，包含一個人電腦系統、影像電腦、主機電腦系統、工作站、網路設備、網際網絡設備或其他裝置。(若干)子系統或(若干)系統亦可包含此項技術中已知之任何適合處理器(諸如一平行處理器)。另外，(若干)子系統或(若干)系統可包含具有高速度處理及軟體之一平台(作為一獨立工具或一網路工具)。
處理器308及電子資料儲存單元309可安置於系統300或另一裝置中或係系統300或另一裝置之部分。在一實例中，處理器308及電子資料儲存單元309可係一獨立控制單元之部分或在一集中品質控制單元中。可使用多個處理器308或電子資料儲存單元309。
處理器308實務上可藉由硬體、軟體及韌體之任何組合實施。再者，如本文中描述之其功能可由一個單元執行，或在不同組件之間劃分，該等組件之各者繼而可藉由硬體、軟體及韌體之任何組合實施。處理器308實施各種方法及功能之程式碼或指令可儲存在可讀儲存媒體(諸如電子資料儲存單元309中之一記憶體或其他記憶體)中。
若系統300包含一個以上電腦子系統302，則不同子系統可彼此耦合使得可在子系統之間發送影像、資料、資訊、指令等。舉例而言，一個子系統可藉由可包含此項技術中已知之任何適合有線及/或無線傳輸媒體之任何適合傳輸媒體耦合至(若干)額外子系統。兩個或兩個以上此等子系統亦可藉由一共用電腦可讀儲存媒體(未展示)而有效耦合。
處理器308可經組態以使用系統300之輸出或其他輸出來執行若干功能。例如，處理器308可經組態以將輸出發送至一電子資料儲存單元309或另一儲存媒體。處理器308可如本文中描述般進一步組態。
處理器308或電腦子系統302可係一缺陷檢視系統、一檢測系統、一度量衡系統或某一其他類型之系統之部分。因此，本文中揭示之實施例描述可以若干方式針對具有或多或少適合於不同應用之不同能力之系統而定製之一些組態。
若系統包含一個以上子系統，則不同子系統可彼此耦合使得可在子系統之間發送影像、資料、資訊、指令等。舉例而言，一個子系統可藉由可包含此項技術中已知之任何適合有線及/或無線傳輸媒體之任何適合傳輸媒體耦合至(若干)額外子系統。兩個或兩個以上此等子系統亦可藉由一共用電腦可讀儲存媒體(未展示)而有效耦合。
可根據本文中描述之實施例之任一者組態處理器308。處理器308亦可經組態以使用系統300之輸出或使用來自其他源之影像或資料來執行其他功能或額外步驟。
處理器308可以此項技術中已知之任何方式通信耦合至系統300之各種組件或子系統之任一者。此外，處理器308可經組態以藉由可包含有線及/或無線部分之一傳輸媒體而接收及/或獲取來自其他系統之資料或資訊(例如，來自一檢測系統(諸如一檢視工具、包含設計資料之一遠端資料庫及類似者)之檢測結果)。以此方式，傳輸媒體可充當處理器308與系統300之其他子系統或系統300外部之系統之間之一資料鏈路。
藉由以下一或多者實行系統300之各種步驟、功能及/或操作及本文中揭示之方法：電子電路；邏輯閘；多工器；可程式化邏輯裝置；ASIC；類比或數位控制件/開關；微控制器；或運算系統。實施諸如本文中描述之方法之程式指令可經由載體媒體傳輸或儲存於載體媒體上。載體媒體可包含一儲存媒體，諸如一唯讀記憶體、一隨機存取記憶體、一磁碟或光碟、一非揮發性記憶體、一固態記憶體、一磁帶及類似者。一載體媒體可包含一傳輸媒體，諸如一電線、纜線或無線傳輸鏈路。例如，可藉由一單一處理器308 (或電腦子系統302)或替代地多個處理器308 (或多個電腦子系統202)實行貫穿本發明描述之各個步驟。此外，系統300之不同子系統可包含一或多個運算或邏輯系統。因此，上文描述不應解釋為對本發明之一限制而係僅為一圖解。
一額外實施例係關於一種儲存可在一處理器上執行之程式指令之非暫時性電腦可讀媒體。特定言之，一處理器(諸如處理器308)可耦合至具有包含可執行程式指令之非暫時性電腦可讀媒體(諸如電子資料儲存媒體309)之一電子資料儲存媒體中之一記憶體。電腦實施方法可包含本文中描述之(若干)任何方法之(若干)任何步驟。舉例而言，處理器308可經程式化以執行方法100或方法200之一些或全部步驟。電子資料儲存媒體309中之記憶體可係一儲存媒體，諸如一磁碟或光碟、一磁帶或此項技術中已知之任何其他適合非暫時性電腦可讀媒體。
可以各種方式(包含基於程序之技術、基於組件之技術及/或物件導向技術等)之任一者實施程式指令。舉例而言，可視需要使用ActiveX控制項、C++物件、JavaBeans、微軟基礎類別(MFC)、串流SIMD延伸(SSE)或其他技術或方法論實施程式指令。
在一實施例中，一或多個程式包含於一非暫時性電腦可讀儲存媒體(諸如電子資料儲存媒體309)上。一或多個程式係用於在一或多個運算裝置上執行步驟。舉例而言，步驟可包含判定半導體晶圓上之一所關注圖樣及一所關注區域兩者及將指令發送至晶圓檢測工具以量測半導體晶圓上之所關注區域。在向量化影像操縱指令檔中定義所關注圖樣。在另一實例中，步驟可包含：基於包含故障情況之歷史資料定義一圖樣描述；定義所關注區域使得所關注區域滿足圖樣描述；及基於所關注區域中之多邊形來判定所關注圖樣。在另一實例中，步驟可包含：接收半導體晶圓之一設計影像上之一座標；判定放置於座標周圍之一窗之邊界；及基於位點資訊來判定窗中之一所關注區域。使用一設計指令檔語言來定義所關注區域。窗包含所關注圖樣。在任一實例中，一晶圓檢測工具可使所關注區域中之特徵成像及/或提供所關注區域中之特徵之量測。
如本文中所使用，術語「晶圓」通常係指由一半導體或非半導體材料形成之基板。此一半導體或非半導體材料之實例包含(但不限於)單晶矽、氮化鎵、砷化鎵、磷化銦、藍寶石及玻璃。通常可在半導體製造設施中發現及/或處理此等基板。
一晶圓可包含形成於一基板上之一或多個層。舉例而言，此等層可包含(但不限於)光阻劑、介電材料、導電材料及半導電材料。此項技術中已知許多不同類型之此等層，且如本文中使用之術語晶圓意欲涵蓋包含全部類型之此等層之一晶圓。
形成於一晶圓上之一或多個層可經圖案化或未經圖案化。舉例而言，一晶圓可包含複數個晶粒，各晶粒具有可重複圖案化特徵或週期性結構。材料之此等層之形成及處理可最終導致完成裝置。許多不同類型之裝置可形成於一晶圓上，且如本文中使用之術語晶圓意欲涵蓋在其上製造此項技術中已知之任何類型之裝置之一晶圓。
亦可使用其他類型之晶圓。舉例而言，可使用晶圓來製造LED、太陽能電池、磁碟、平板或拋光板。其他物件上之缺陷亦可使用本文中揭示之技術及系統進行分類。
可如本文中描述般執行方法之步驟之各者。方法亦可包含可由本文中描述之處理器及/或(若干)電腦子系統或(若干)系統執行之(若干)任何其他步驟。步驟可由可根據本文中描述之實施例之任一者組態之一或多個電腦系統執行。另外，上文描述之方法可由本文中描述之系統實施例之任一者執行。
儘管已關於一或多個特定實施例描述本發明，然將瞭解，可在不脫離本發明之範疇之情況下製成本發明之其他實施例。因此，本發明被視為僅受限於隨附發明申請專利範圍及其合理解釋。
100‧‧‧方法
101‧‧‧步驟
102‧‧‧步驟
103‧‧‧步驟
104‧‧‧步驟
200‧‧‧方法
201‧‧‧步驟
202‧‧‧步驟
203‧‧‧步驟
204‧‧‧步驟
300‧‧‧系統
301‧‧‧電子柱
302‧‧‧電腦子系統
303‧‧‧電子束源
304‧‧‧晶圓
305‧‧‧元件
306‧‧‧元件
307‧‧‧偵測器
308‧‧‧處理器
309‧‧‧電子資料儲存單元
PoI‧‧‧所關注圖樣
RoI‧‧‧所關注區域
為了更充分理解本發明之性質及目標，應結合隨附圖式對以下詳細描述作出參考，其中：
圖1係根據本發明之一方法之一第一實施例之一流程圖；
圖2係展示滿足一半導體製造商描述之一圖樣之一例示性圖式；
圖3係展示滿足規則之圖樣之全部例項之一例示性圖式；
圖4係根據本發明之一方法之一第二實施例之一流程圖；
圖5係基於(x,y)位置之一所關注圖樣及一所關注區域之一例示性圖式；及
圖6係根據本發明之一系統之一實施例之一方塊圖。

Claims (18)

  1. 一種方法，其包括： 使用一處理器基於歷史資料來定義一圖樣描述，其中該歷史資料包含故障情況，且其中在向量化影像操縱指令檔中定義該圖樣； 使用該處理器基於該歷史資料中之多邊形來判定一半導體晶圓上之一所關注圖樣； 使用該處理器來判定安置於該半導體晶圓上之該所關注圖樣中之滿足該圖樣描述的一所關注區域；及 使用一晶圓檢測工具來使該半導體晶圓上之該所關注區域成像。
  2. 如請求項1之方法，其中以標準驗證規則格式定義該所關注圖樣。
  3. 如請求項1之方法，其中該晶圓檢測工具係一掃描電子顯微鏡。
  4. 如請求項1之方法，其進一步包括搜尋該半導體晶圓上之該所關注圖樣之例項。
  5. 一種電腦程式產品，其包括具有與其一起體現之一電腦可讀程式之一非暫時性電腦可讀儲存媒體，該電腦可讀程式經組態以實行如請求項1之方法。
  6. 一種方法，其包括： 在一處理器處接收包含一缺陷之一設計影像上之一座標； 使用該處理器來判定放置於該座標周圍之一窗之邊界，其中該窗包含一所關注圖樣，其中在向量化影像操縱指令檔中定義該所關注圖樣； 使用該處理器基於位點資訊來判定該窗中之一所關注區域，其中該所關注區域使用一設計指令檔語言，且其中將該所關注區域安置於該所關注圖樣中；及 使用一晶圓檢測工具來使該半導體晶圓上之該所關注區域成像。
  7. 如請求項6之方法，其進一步包括將該設計影像中之該座標轉換成一晶圓座標系統中之一座標。
  8. 如請求項6之方法，其中藉由該窗之該等邊界定義該所關注圖樣。
  9. 如請求項6之方法，其中該晶圓檢測工具係一掃描電子顯微鏡。
  10. 如請求項6之方法，其進一步包括搜尋該半導體晶圓上之該所關注圖樣之例項。
  11. 一種電腦程式產品，其包括具有與其一起體現之一電腦可讀程式之一非暫時性電腦可讀儲存媒體，該電腦可讀程式經組態以實行如請求項6之方法。
  12. 一種系統，其包括： 一晶圓檢測工具，其經組態以產生一晶圓之影像，該晶圓檢測工具包含： 一能量源，其在一半導體晶圓之一表面處引導能量；及 一偵測器；及 一處理器，其與該晶圓檢測工具電子通信，其中該處理器經組態以判定該半導體晶圓上之一所關注圖樣及一所關注區域兩者，其中該所關注區域安置於該晶圓上之該所關注圖樣中，其中在向量化影像操縱指令檔中定義該所關注圖樣，且其中該處理器經組態以將指令發送至該晶圓檢測工具以使該半導體晶圓上之該所關注區域成像。
  13. 如請求項12之系統，其中該晶圓檢測工具係一掃描電子顯微鏡。
  14. 如請求項12之系統，其中該處理器經組態以： 基於歷史資料定義一圖樣描述，其中該歷史資料包含故障情況； 基於該歷史資料中之多邊形來判定該所關注圖樣；且 判定該所關注區域使得該所關注區域滿足該圖樣描述。
  15. 如請求項12之系統，其中該處理器經組態以： 接收該半導體晶圓之一設計影像上之一座標； 判定放置於該座標周圍之一窗之邊界，其中該窗包含該所關注圖樣；且 基於位點資訊來判定該窗中之一所關注區域，其中使用一設計指令檔語言來定義該所關注區域。
  16. 如請求項15之系統，其中該處理器進一步經組態以將該設計影像中之該座標轉換成一晶圓座標系統中之一座標。
  17. 如請求項15之系統，其中藉由該窗之該等邊界定義該所關注圖樣。
  18. 如請求項12之系統，其中該處理器進一步經組態以找到該半導體晶圓上之該所關注圖樣之例項。
TW108107718A 2018-03-09 2019-03-08 用於臨界尺寸量測之所關注區域及所關注圖樣產生 TW201941080A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
IN201841008799 2018-03-09
IN201841008799 2018-03-09
US201862662150P 2018-04-24 2018-04-24
US62/662,150 2018-04-24
US201862678666P 2018-05-31 2018-05-31
US62/678,666 2018-05-31
US16/041,207 US20190279914A1 (en) 2018-03-09 2018-07-20 Region of interest and pattern of interest generation for critical dimension measurement
US16/041,207 2018-07-20

Publications (1)

Publication Number Publication Date
TW201941080A true TW201941080A (zh) 2019-10-16

Family

ID=67843457

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107718A TW201941080A (zh) 2018-03-09 2019-03-08 用於臨界尺寸量測之所關注區域及所關注圖樣產生

Country Status (5)

Country Link
US (1) US20190279914A1 (zh)
KR (1) KR20200119890A (zh)
CN (1) CN111819673A (zh)
TW (1) TW201941080A (zh)
WO (1) WO2019173655A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11238579B2 (en) * 2017-01-18 2022-02-01 Asml Netherlands B.V. Defect pattern grouping method and system
US20220301133A1 (en) * 2021-03-16 2022-09-22 Kla Corporation Segmentation of design care areas with a rendered design image

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7194709B2 (en) * 2004-03-05 2007-03-20 Keith John Brankner Automatic alignment of integrated circuit and design layout of integrated circuit to more accurately assess the impact of anomalies
KR101662306B1 (ko) * 2010-11-02 2016-10-10 삼성전자주식회사 패턴의 선폭 측정 방법 및 이를 수행하기 위한 선폭 측정 장치
US9189844B2 (en) * 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US8984450B2 (en) * 2013-03-14 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for extracting systematic defects
US9355208B2 (en) * 2013-07-08 2016-05-31 Kla-Tencor Corp. Detecting defects on a wafer
US10127653B2 (en) * 2014-07-22 2018-11-13 Kla-Tencor Corp. Determining coordinates for an area of interest on a specimen
US10018571B2 (en) * 2015-05-28 2018-07-10 Kla-Tencor Corporation System and method for dynamic care area generation on an inspection tool
US10127651B2 (en) * 2016-01-15 2018-11-13 Kla-Tencor Corporation Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data
US11010886B2 (en) * 2016-05-17 2021-05-18 Kla-Tencor Corporation Systems and methods for automatic correction of drift between inspection and design for massive pattern searching

Also Published As

Publication number Publication date
US20190279914A1 (en) 2019-09-12
WO2019173655A1 (en) 2019-09-12
CN111819673A (zh) 2020-10-23
KR20200119890A (ko) 2020-10-20

Similar Documents

Publication Publication Date Title
KR102568074B1 (ko) 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법
KR102411813B1 (ko) 디바이스 제조 프로세스의 수율의 예측 방법
US8139844B2 (en) Methods and systems for determining a defect criticality index for defects on wafers
US10672588B1 (en) Using deep learning based defect detection and classification schemes for pixel level image quantification
US7904845B2 (en) Determining locations on a wafer to be reviewed during defect review
KR102234405B1 (ko) 혼합 모드 웨이퍼 검사를 위한 방법 및 시스템
JP4990548B2 (ja) 半導体装置の製造方法
US8661373B2 (en) Method for the real-time monitoring of integrated circuit manufacture through localized monitoring structures in OPC model space
US7234128B2 (en) Method for improving the critical dimension uniformity of patterned features on wafers
TW201740235A (zh) 藉由使用抽樣計畫製造半導體裝置的方法
TWI552245B (zh) 結合晶圓實體測量結果與數位模擬資料以改善半導體元件之製程的方法
TWI743340B (zh) 用於偵測缺陷之方法、掃描電子顯微鏡及儲存一程式之非暫時性電腦可讀媒體
JP2012155179A (ja) 欠陥検査支援装置、欠陥検査支援方法
TW201921541A (zh) 使用基於形狀之分組引導缺陷集中改進缺陷定位精度
TW201941080A (zh) 用於臨界尺寸量測之所關注區域及所關注圖樣產生
KR20210093343A (ko) 프로세스 제어를 위한 인-다이 계측 방법 및 시스템
US9151712B1 (en) Rule checking for metrology and inspection
KR101328611B1 (ko) 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법
US8741511B1 (en) Determination of lithography tool process condition
WO2019006222A1 (en) SYSTEMS AND METHODS FOR PREDICTING DEFECTS AND CRITICAL DIMENSION USING DEEP LEARNING IN A SEMICONDUCTOR MANUFACTURING PROCESS
KR102353255B1 (ko) 설계 파일 내에 동적 레이어 콘텐츠를 저장하는 방법
KR20110001140A (ko) 광 근접효과 보정 방법
Kawata et al. New world of CD-SEM in utilization of design data