TW201924104A - 用於薄膜電晶體(tft)裝置之半導體圖案化技術 - Google Patents

用於薄膜電晶體(tft)裝置之半導體圖案化技術 Download PDF

Info

Publication number
TW201924104A
TW201924104A TW107134435A TW107134435A TW201924104A TW 201924104 A TW201924104 A TW 201924104A TW 107134435 A TW107134435 A TW 107134435A TW 107134435 A TW107134435 A TW 107134435A TW 201924104 A TW201924104 A TW 201924104A
Authority
TW
Taiwan
Prior art keywords
layer
pattern
semiconductor
conductor
forming
Prior art date
Application number
TW107134435A
Other languages
English (en)
Inventor
赫維 凡德克霍夫
喬佛瑞 杜瑞
Original Assignee
英商弗萊克英納寶有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商弗萊克英納寶有限公司 filed Critical 英商弗萊克英納寶有限公司
Publication of TW201924104A publication Critical patent/TW201924104A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本案提出一種技術，包含以下步驟：在包含用於一或多個電晶體裝置之至少源極與汲極導體之一基體上形成半導體的至少一第一層，其提供用於該一或多個電晶體裝置的一或多個半導體通道；在該第一層上形成界定用於該一或多個電晶體裝置之一閘極介電體之至少一部分的一第二層；在該第二層中生成一圖案，而不積設任何暫時性材料到該第二層上；及使用該第二層中的該圖案來圖案化該第一層。

Description

用於薄膜電晶體(TFT)裝置之半導體圖案化技術
本發明大致上係有關於用於薄膜電晶體(TFT)裝置之半導體圖案化技術。
一薄膜電晶體(TFT)裝置可包含界定TFT之導體、半導體及絕緣體元件的一堆疊層體。此堆疊層體的構成可包含積設及圖案化提供TFT裝置之一半導體通道的至少一半導體層。
用以在一頂閘極TFT裝置中圖案化一半導體層的一傳統技術涉及於該半導體層上方形成一第一閘極介電層；於該第一閘極介電層上方積設光阻材料；圖案化所積設的光阻材料；利用圖案化的阻劑作為一保護罩，以同時圖案化該半導體層及該第一閘極介電層；及在透過於該第一閘極介電層上方形成一第二閘極介電層、與在該第二閘極介電層上方形成一導體圖案來持續建構該堆疊之前將圖案化的阻劑化學性剝除，其中該導體圖案界定TFT裝置的至少一閘極導體。
本案之發明人已著手研究進一步改善TFT性能，且發現TFT性能可藉由不使用一光阻技術來經由第一閘極介電層圖案化半導體即能改善。本案之發明人認為此種TFT性能的改善係由於第一與第二閘極介電層間之介面的改善所致。
因此，提供一種方法包含：在包含用於一或多個電晶體裝置之至少源極與汲極導體之一基體上方形成半導體的至少一第一層，其提供用於該一或多個電晶體裝置的一或多個半導體通道；在該第一層上方形成界定用於該一或多個電晶體裝置之一閘極介電體之至少一部分的一第二層；在該第二層中生成一圖案，而不積設任何暫時性材料到該第二層上；及使用該第二層中的該圖案來圖案化該第一層。
根據一實施例，於該第二層中生成一圖案之步驟包含：將該第二層對該圖案之一影像曝光，以於該第二層中生成一可溶性圖案，該可溶性圖案界定該第二層之不同區域間在一第一溶劑中的可溶性差異；及利用該第一溶劑來使該可溶性圖案顯影，並在該第二層中生成一實體圖案。
根據一實施例，該第二層中之圖案用以圖案化該第一層之步驟包含使用一電漿處理。
根據一實施例，將該第二層對該圖案之一影像曝光之步驟包含利用降低該第二層於所曝光區域中之可溶性的輻射，將該第二層對該圖案之一正像(positive image)曝光。
根據一實施例，將該第二層對該圖案之一影像曝光之步驟包含利用在該第二層於所曝光區域中啟動交鏈反應的輻射，將該第二層對該圖案之一正像曝光。
根據一實施例，該方法包含於圖案化的第二層上方形成至少一另外絕緣層；及於該至少一另外絕緣層上方形成界定用於該一或多個電晶體裝置之至少閘極導體的至少一閘極導體圖案。
根據一實施例，形成該閘極導體圖案之步驟包含透過一陰影罩積設導體材料到該至少一另外絕緣層上。
圖1顯示單一TFT裝置的製造，但該方法可同樣應用於TFT裝置陣列的製造。於一範例實施例中，此技術係用來製成用於例如一有機液晶顯示器(OLCD)裝置用之控制構件的一有機電晶體裝置(諸如有機薄膜電晶體(OTFT)裝置)。OTFT包含用於半導體通道的一有機半導體(諸如，例如一有機聚合物或小分子半導體)。
一或多個導體圖案係形成在一支撐基體2上，該支撐基體包含例如藉由例如一可釋放附著劑暫時性支撐在一更堅硬之載體上的一可撓塑膠支撐膜。該一或多個導體圖案界定用於TFT裝置的源極導體4與汲極導體6。
一有機電荷注入材料的一自組裝單層(圖中未顯示)係選擇性形成在該一或多個導體圖案上，以利於有機聚合物半導體8與源極導體4之間及/或有機聚合物半導體8與汲極導體6之間的電荷載體轉移。
一有機聚合物半導體層8係透過例如一溶液處理技術，諸如旋轉塗佈隨後烘烤，形成在所得的上表面上。
一絕緣可交鏈有機聚合物材料層10係透過例如一溶液處理技術，諸如旋轉塗佈隨後烘烤，來形成在半導體層之上表面上，此絕緣可交鏈有機聚合物材料層提供製備好的TFT裝置中的一第一閘極介電層。
半導體層所欲的一個二維圖案影像係接著利用具有誘發可交鏈聚合物材料10之交鏈之波長的一光，投射到絕緣可交鏈有機聚合物材料層10上。此影像投射可藉由將絕緣可交鏈有機聚合物10之上表面透過包括對應於半導體層之所欲圖案的切口圖案11之一光罩7暴露在具有必要波長的光，該切口圖案在於交鏈波長為不透光的一材料片9中。光罩7係放置在相對於上述一或多個導體圖案的必要對準位置中與可交鏈有機聚合物10之上表面接觸，且在曝光後移走以供重新使用。
在移除光罩7後，絕緣有機聚合物10中的潛像(latent image；即相對可溶非交鏈區域及相對不溶交鏈區域的圖案)係利用一溶劑而顯影，其中非交鏈區域(未曝光區域)較交鏈區域(曝光區域)實質上更為可溶。此顯影程序在絕緣有機聚合物層中留下與半導體層所欲之圖案實質對應的一實體圖案13，且在半導體層8待被移除的區域中顯現該半導體層8。沒有光阻層或其他積設層用來產生此圖案13。
接著，所得中間產品的上表面經受諸如涉及電漿之反應式離子蝕刻(RIE)的一處理，其將半導體層的曝光部分蝕刻掉以生成一半導體圖案14，該圖案可包含在用於TFT裝置之半導體通道的區域中之一半導體島體。此RIE處理亦可用作蝕刻交鏈絕緣有機聚合物圖案13，但絕緣有機聚合物的厚度足夠使一夠大厚度的絕緣有機聚合物在RIE開始經過足以蝕刻未覆蓋區域中之半導體層8的整個厚度的一時間期間後仍保持。交鏈絕緣有機聚合物圖案13用作此半導體圖案化程序中最上(且唯一)的保護罩，保護半導體層8之一些部分不被蝕刻。半導體圖案14的生成不涉及藉由任何液體或氣體沉積技術將任何光阻材料或其他圖案化材料積設在第一閘極介電層10上。
由相同絕緣有機聚合物材料(或不同絕緣有機聚合物材料)構成的一第二層16接著透過例如一溶液處理技術，諸如旋轉塗佈而後烘烤，來形成在所得之中間產品的上表面上方，其中該第二層在完成的TFT裝置中提供一第二閘極介電層。
界定至少用於TFT裝置之閘極導體的一或多個導體圖案係形成在第二閘極介電層16之上表面上。各導體圖案可例如藉由下列方式形成：(i)透過一陰影遮罩經由諸如濺鍍的一氣相沉積技術，在閘極介電體之上表面上積設傳導材料(例如金屬)。界定用於TFT裝置之閘極導體18的一導體圖案可藉由例如經由一氣相沉積技術透過一遮罩來積設傳導材料而達成。
根據本發明之一實施例之範例的一組程序之以上範例可透過一或多個額外程序來補充。舉例來說，第二閘極介電層16可在形成覆蓋導體之前被圖案化以例如形成通孔，其中該覆蓋導體於源極-汲極導體層級形成穿過該等通孔下至一或多個導體元件的層間傳導連接部，諸如於源極-汲極導體層級自閘極導體下至一傳導元件的一連接部。第二閘極介電層的圖案化可例如利用與用來圖案化第一閘極介電層10相同的程序來實行(亦即，使所選區域中一可光圖案化/可交鏈絕緣有機聚合物固化/交鏈，隨後使用一溶劑來顯影，其中交鏈部分係實質上比非交鏈部分溶解較少)。
如先前所提，相同的技術可用來建構界定一TFT陣列的一組層體之堆疊，其中例如位在源極-汲極層級的一或多個導體圖案界定(a)一組源極導體，其各為個別TFT列提供源極電極，且各延伸至該陣列外側之一位置用以連接到一源極驅動器晶片之個別輸出端子；及(b)用於各TFT的個別汲極導體；且位於閘極層級的一或多個導體圖案界定一組閘極導體，其各為個別TFT行提供閘極電極，且各延伸到該陣列外側之一位置用以連接到一閘極驅動器晶片之個別輸出端子。
除了省略光阻積設及剝除程序以致TFT性能提升的技術發現，亦令人意外的是於TFT之半導體通道的區域中將第一閘極介電層暴露在RIE電漿(作為圖案化半導體之程序的部分)並不會嚴重地影響TFT性能。
在一變化型態中，用來移除半導體層8之曝光部分的RIE程序可以由使用一溶劑的一程序來替代，其中半導體比第一閘極介電層10之交鏈有機聚合物實質上更易溶解。
除了以上明確提及的任何修改，對於熟習此技藝者明顯的是所述實施例的多種其他修改可在本發明之範疇內作成。
申請人特此獨立揭露本文所述之各個個別特徵及二或更多此等特徵的任何組合，其係揭露至此等特徵或組合能夠基於本案說明書整體內容並依據熟於此技者的共同一般知識來實施的程度，而不論此等特徵或特徵組合是否解決本文所揭露的任何問題，且對申請專利範圍之範疇不造成限制。申請人指出本發明之態樣可由任何此種個別特徵或特徵組合組成。
2‧‧‧支撐基體
4‧‧‧源極導體
6‧‧‧汲極導體
7‧‧‧光罩
8‧‧‧有機聚合物半導體(層)；半導體層
9‧‧‧材料片
10‧‧‧絕緣可交鏈有機聚合物(材料層)；可交鏈聚合物材料；絕緣有機聚合物；第一閘極介電層
11‧‧‧切口圖案
13‧‧‧(實體)圖案；交鏈絕緣有機聚合物圖案
14‧‧‧半導體圖案
16‧‧‧第二(閘極)介電層
18‧‧‧閘極導體
圖1繪示根據本發明之一實施例之方法的一範例，本發明之一實施例係於下文中參照附圖1描述。

Claims (7)

  1. 一種方法，其包含以下步驟： 在包含用於一或多個電晶體裝置之至少源極與汲極導體的一基體上，形成半導體的至少一第一層，其提供用於該一或多個電晶體裝置之一或多個半導體通道； 在該第一層上形成一第二層，其界定用於該一或多個電晶體裝置之一閘極介電體的至少一部分； 在該第二層中生成一圖案，而不積設任何暫時性材料到該第二層上；及 使用該第二層中之該圖案來圖案化該第一層。
  2. 如請求項1之方法，其中在該第二層中生成一圖案之步驟包含： 將該第二層對該圖案之一影像曝光，以在該第二層中生成一可溶性圖案，該可溶性圖案界定該第二層之不同區域間在一第一溶劑中的可溶性差異；及 利用該第一溶劑來使該可溶性圖案顯影，並在該第二層中生成一實體圖案。
  3. 如請求項1或2之方法，其中使用該第二層中之該圖案以圖案化該第一層之步驟包含使用一電漿處理。
  4. 如請求項2或3之方法，其中將該第二層對該圖案之一影像曝光的步驟包含：利用降低該第二層在所曝光區域中之可溶性的輻射，將該第二層對該圖案之一正像曝光。
  5. 如請求項2至4中任一項之方法，其中將該第二層對該圖案之一影像曝光的步驟包含：利用在該第二層於所曝光區域中啟動一交鏈反應的輻射，將該第二層對該圖案之一正像曝光。
  6. 如請求項2至5中任一項之方法，其包含在圖案化的該第二層上形成至少一另外絕緣層；及於該至少一另外絕緣層上形成界定用於該一或多個電晶體裝置之至少閘極導體的至少一閘極導體圖案。
  7. 如請求項6之方法，其中形成該閘極導體圖案之步驟包含透過一陰影罩積設導體材料到該至少一另外絕緣層上。
TW107134435A 2017-09-29 2018-09-28 用於薄膜電晶體(tft)裝置之半導體圖案化技術 TW201924104A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??1715794.2 2017-09-29
GB1715794.2A GB2566972A (en) 2017-09-29 2017-09-29 Patterning semiconductor for TFT device

Publications (1)

Publication Number Publication Date
TW201924104A true TW201924104A (zh) 2019-06-16

Family

ID=60270506

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134435A TW201924104A (zh) 2017-09-29 2018-09-28 用於薄膜電晶體(tft)裝置之半導體圖案化技術

Country Status (5)

Country Link
US (1) US20200313103A1 (zh)
CN (1) CN111149233A (zh)
GB (1) GB2566972A (zh)
TW (1) TW201924104A (zh)
WO (1) WO2019063604A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238449B (en) * 2003-06-06 2005-08-21 Pioneer Corp Organic semiconductor device and method of manufacture of same
KR100647693B1 (ko) * 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR101279927B1 (ko) * 2006-10-16 2013-07-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR102008902B1 (ko) * 2012-03-05 2019-10-21 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
GB201321285D0 (en) * 2013-12-03 2014-01-15 Plastic Logic Ltd Pixel driver circuit
TWI662709B (zh) * 2014-04-07 2019-06-11 緯創資通股份有限公司 電子元件及其製作方法
EP2960280A1 (en) * 2014-06-26 2015-12-30 E.T.C. S.r.l. Photocrosslinkable compositions, patterned high k thin film dielectrics and related devices
GB201412974D0 (en) * 2014-07-22 2014-09-03 Plastic Logic Ltd Protecting transistor array elements against degrading species
CN107118335B (zh) * 2017-06-05 2019-03-05 华中科技大学 异靛青-双键-异靛青类聚合物及其合成方法与应用

Also Published As

Publication number Publication date
WO2019063604A1 (en) 2019-04-04
CN111149233A (zh) 2020-05-12
GB2566972A (en) 2019-04-03
US20200313103A1 (en) 2020-10-01
GB201715794D0 (en) 2017-11-15

Similar Documents

Publication Publication Date Title
US9159579B2 (en) Lithography using multilayer spacer for reduced spacer footing
JP2014202838A5 (zh)
US8017460B2 (en) Method of manufacturing flat panel display
US10969687B2 (en) Method for forming patterns
US20070117278A1 (en) Formation of devices on a substrate
TW201924104A (zh) 用於薄膜電晶體(tft)裝置之半導體圖案化技術
US20210217783A1 (en) Transistor arrays
US20160246171A1 (en) Method for Patterning Using a Composite Pattern
KR100972674B1 (ko) 반도체 소자의 패턴 형성 방법
US9032340B2 (en) Layout decomposition method and method for manufacturing semiconductor device applying the same
KR20130108300A (ko) 스핀-온 층에 고종횡비 패터닝을 하는 방법
KR101080908B1 (ko) 반도체 소자의 미세 패턴 형성 방법
WO2015192504A1 (zh) 阵列基板及其制备方法、显示面板和显示装置
US9620730B2 (en) Method for manufacturing an organic electronic device and organic electronic device
US11469282B2 (en) Photodetector device including a photoactive semiconductor over a conductor pattern and method of making the same
TW200535991A (en) Composite layer method for minimizing ped effect
KR102069548B1 (ko) 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터의 제조 방법 및 이에 의해 제조된 임프린트 리소그래피 공정을 이용한 산화물 트랜지스터
US8609544B2 (en) Method for fabricating semiconductor device
JP2002025935A (ja) 導体部材形成方法、パターン形成方法
US20200335700A1 (en) Method of manufacturing organic semiconductor devices
US8728721B2 (en) Methods of processing substrates
KR20060122270A (ko) 반도체 소자의 미세패턴 형성방법
KR20100079574A (ko) 반도체 소자의 제조 방법