TW201913991A - 影像感測器之光電改善機制 - Google Patents

影像感測器之光電改善機制 Download PDF

Info

Publication number
TW201913991A
TW201913991A TW107129731A TW107129731A TW201913991A TW 201913991 A TW201913991 A TW 201913991A TW 107129731 A TW107129731 A TW 107129731A TW 107129731 A TW107129731 A TW 107129731A TW 201913991 A TW201913991 A TW 201913991A
Authority
TW
Taiwan
Prior art keywords
substrate
layer
image sensing
dielectric
disposed
Prior art date
Application number
TW107129731A
Other languages
English (en)
Other versions
TWI767044B (zh
Inventor
李昇展
周耕宇
周正賢
蔡正原
杜友倫
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201913991A publication Critical patent/TW201913991A/zh
Application granted granted Critical
Publication of TWI767044B publication Critical patent/TWI767044B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14629Reflectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607Geometry of the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Facsimile Heads (AREA)
  • Photoreceptors In Electrophotography (AREA)

Abstract

在此揭露一影像感測積體晶片,其具有包括一反射單元的一深槽隔離結構。在某些實施例中,影像感測積體晶片包括設置在一基板中的一影像感測元件。在影像感測元件上方沿著基板的一第一面設置有多個突出部,且在該等突出部上方及之間設置有一或多個吸收加強層。多個深槽隔離結構設置於在影像感測元件兩對側上的溝槽中,且從基板的第一面延伸至基板中。藉反射單元反射電磁輻射,可減少相鄰畫素區域的雜訊,從而改善影像感測積體晶片的效能。

Description

影像感測器之光電改善機制
在此揭露實施例係有關於影像感測積體晶片,尤其是與影像感測器之光電改善機制相關。
具有影像感測器的積體電路(Integrated circuits,簡稱IC)廣泛應用於現代電子產品,最近幾年互補性金屬氧化半導體(complementary 金屬-氧化物semiconductor,簡稱CMOS)影像感測器也大幅應用來取代電荷耦合元件(charge-coupled devices,簡稱CCD)影像感測器。與CCD影像感測器相較,CMOS影像感測器因其低耗能、尺寸小、資料處理速度快、直接輸出資料及低製造成本等特性而較受市場偏好。CMOS影像感測器又可細分為正面照射(正面illuminated,簡稱FSI)影像感測器及背面照射(背面illuminated,簡稱BSI) 影像感測器。
在此揭露一影像感測器積體電路,包括設置在一基板中的一影像感測元件,多個突出部在影像感測元件上方沿著基板的一第一面設置,以及一或多個吸收加強層設置在該等突出部上方及之間。多個深槽隔離(deep trench isolation,簡稱DTI)結構設置於在影像感測元件兩對側上的溝槽中,且從基板的第一面延伸至基板中,其中該些DTI結構包括一反射單元係被配置用以反射電磁輻射。
在此揭露一影像感測器積體電路,包括設置在一基板中的一影像感測元件,多個突出部設置在影像感測元件上方沿著基板的背面,一或多個吸收加強層與該些突出部接觸,及設置於在影像感測元件兩對側上的溝槽中的多個反射單元。其中,基板具有內表面,在影像感測元件的兩對側上定義出多個從基板一背面延伸至基板中的溝槽,該些反射單元藉一或多個介電材料與基板分離。
形成一影像感測積體晶片的方法,包括:在一基板的一第一面進行一第一蝕刻程序以沿著基板的第一面定義出多個突出部;在基板的第一面上進行一第二蝕刻程序以定義出多個延伸至基板內的溝槽,其中第一、二蝕刻程序為分開進行之程序;在該些突出部之上與之間形成一或多個吸收加強層;在該一或多個吸收加強層上進行一第三蝕刻程序以形成多個延伸至該些溝槽的空穴,且在該些溝槽中形成多個反射單元。
以下揭露依據本發明之各種實施例或範例,俾供實施本發明各標的之各技術特徵。為簡明扼要闡述本發明實施例,以下將以明確特定範例描述各元件及其配置。惟,此些說明理應為單純示範,並非用以限制本發明。舉例來說,以下描述在一第二技術特徵上形成一第一技術特徵,可理解其包括此等第一、第二技術特徵為直接接觸的實施例及此等第一、第二技術特徵之間尚有其他技術特徵形成,以致第一、第二技術特徵並非直接接觸的實施例。除此之外,為使本說明書內容簡單明瞭,在此亦可於不同範例中重複使用圖示元件符號及/或字元,然並非用以限定此些實施例及/或配置。
其次,空間對應關係的詞語,諸如「向其之下」、「在下方」、「較低」、「以上」、「較高」及其類似詞語,可隨意用於此以描述圖示中一元件或技術特徵之於其他元件或技術特徵之空間關係。空間對應關係的詞語包括元件在使用或操作中的各種方向及圖示中描述的方向,除此之外,與其相關的裝置可旋轉,如旋轉90度或轉向其他方向,而可對應地解釋此些空間對應關係的詞語。
CMOS 影像感測器通常包括多個像素區域,各個都具有一影像感測元件。半導體業界日漸縮減像素區域的大小,以增加在一積體晶片的CMOS影像感測器(簡稱CIS)中像素區域的數量,藉此增加CIS積體晶片捕捉到的影像解析度。然而,隨著像素區域漸小,像素區域彼此更為靠近而增加相鄰像素區域之間的雜訊(cross-talk)。
當射往一像素區域的入射光被其他像素區域感測到時,會發生雜訊,進而降低CIS積體晶片捕捉到的影像品質。在一濾色板及影像感測元件形成中介膜層可增加相鄰像素區域之間的雜訊,其原因是相鄰中介膜層具有不同的折射率(indices of refraction),且根據弗芮耳方程式(Fresnel's equation)可折射入射光(即改變光波傳播方向)。若相鄰中介膜層之間的介面不平整,折射光更可能會往側向行進而增加雜訊。
在此揭露一具有DTI結構的影像感測積體晶片,DTI結構包括一反射單元被配置用以減少相鄰像素區域的雜訊,以及相關的形成方法。影像感測積體晶片可包括設置在一基板中的一影像感測元件,多個突出部設置在影像感測元件上方沿著基板的一第一面,以及一或多個吸收加強層設置在該等突出部上方及之間。多個DTI結構設置於在影像感測元件兩對側上的溝槽中,且從基板的第一面延伸至基板中,該些DTI結構分別包括一反射單元係被配置用以反射電磁輻射。藉反射單元反射電磁輻射,可減少相鄰畫素區域的雜訊,從而改善影像感測積體晶片的效能。
圖1繪示實施例之一影像感測積體晶片之一剖面示意圖,影像感測積體晶片100具有一DTI結構包括用以減少畫素區域之間雜訊之一反射單元。
影像感測積體晶片100包括基板102具有多個像素區域104a-104b。該些像素區域104a-104b分別包括一影像感測元件106被配置用以將入射輻射,如光子,轉換為電子訊號,如對應入射輻射產生電子電洞對。在某些實施例中,影像感測元件106可包括一光電二極體(photodiode)。
沿著基板102的一第一面102a設置有多個電晶體元件108。在某些實施例中,各個像素區域104a-104b內的電晶體元件108藉基板102第一面102a中的淺溝槽隔離(shallow trench isolation,簡稱STI)結構128分離。一介電結構110也沿著基板102的第一面102設置。介電結構110環繞多個導電互連層(導電interconnect layers)112。在某些實施例中,介電結構110包括多個堆疊的層間介電(inter-level dielectric,簡稱ILD)層,該些導電互連層112包括交替層疊的導電介層窗(或介層孔)(vias)及導線,設置於堆疊的層間介電層中並電性耦接於該些電晶體元件108。
基板102一第二面102b包括一非平面表面定義出多個以一週期圖案排列的突出部114。藉著基板102的第二面102b中的凹槽116,該些突出部114側向上是彼此分離。在某些實施例中,該些突出部114可包括斜向延伸的側壁。一或多個吸收加強層118設置在該些突出部114上且在凹槽116中,其一吸收加強層118沿著該非平面表面接觸基板102以定義出一吸收加強結構120以其實體結構促進基板102對輻射的吸收,如藉減少輻射在非平面表面上的反射達成。增加基板102對輻射的吸收可增加影像感測元件106的量子效率(quantum efficiency),藉此改善影像感測積體晶片100的效能。
該些像素區域104a-104b以溝槽122分離,溝槽122是從基板102第二面102b延伸至基板102中。溝槽122中容置有深槽隔離(deep trench isolation,簡稱DTI)結構123被配置以使相鄰的像素區域104a-104b之間是電性絕緣。DTI結構123包括一或多個介電材料124排列在溝槽122的內表面。DTI結構123也包括一反射單元126,其具有一或多個反射區域被配置用以反射電磁輻射。在某些實施例中,介電材料124可包括與吸收加強層118相同的介電材料。在其他實施例中,介電材料124可包括與吸收加強層118不同的介電材料。
由於反射單元126是被配置用來反射電磁輻射,故反射單元126可降低相鄰像素區域104a-104b之間的雜訊。例如,當射往一第一像素區域104a的入射輻射130碰到吸收加強層118及基板102之間的一介面時,入射輻射130的一部分132可折射至第二像素區域104b。反射單元126是被配置以使入射輻射130的該部分132反射回到第一像素區域104a,藉此降低雜訊並增加影像感測積體晶片100的量子效率。
圖2繪示另一實施例之一影像感測積體晶片200之一剖面示意圖,影像感測積體晶片具有一背面深槽隔離(back-side deep trench isolation,簡稱BDTI)結構包括一反射單元。
影像感測積體晶片200包括一基板102,其具有多個分別包括一影像感測元件106的像素區域104a-104b。多個突出部114設置在基板102的一第二面102b中。該些突出部114以凹槽116分離,突出部114的側壁定義出凹槽116。在某些實施例中,該些突出部114可包括圓錐狀、圓錐柱狀、或金字塔狀的突出部(即具有n個底邊,n = 3、4、5、6…)。在某些實施例中,該些突出部114可具有延伸到突出部114頂點的側壁。
該些突出部114具有一高度208及一寬度210(沿著一突出部最大尺寸量測)在某些實施例中,高度208可介在近400 nm至近600 nm的範圍,而寬度210可介在近400 nm至近500 nm之間的範圍。在其他實施例中,高度208及寬度210可小於400 nm。
該些像素區域104a-104b以溝槽122劃界,溝槽122延伸至基板102第二面102b中,到達比該些凹槽116還深的深度。在某些實施例中,溝槽122可設置在水平延伸表面103中,延伸在鄰近的像素區域104a-104c之間。在某些實施例中(未示),水平延伸表面103可位在比突出部114還高的位置上。例如,在某些實施例中,水平延伸表面103可位在介於高出該些突出部114高度近5%至近15%的位置上。例如,可位在近500 nm至近700 nm範圍中的一高度上(相對於突出部114底部)。
沿著基板102第二面102b,在凹槽116及溝槽122中射至有一或多個介電氧化物層04-206。該些突出部114及吸收加強層204-206係被配置以對來自基板102的輻射表現出低反射特性,故增加影像感測元件106對輻射的吸收(即,對波長介於近500 nm至700 nm的輻射表現小於或等於近5%的反射)。例如,對以大於臨界角的入射角α1 入射的輻射130a,突出部114斜向延伸的側壁可將入射輻射130a反射至凹槽116內,接著在此入射輻射130a可被基板102吸收。以相對吸收加強層204-206的一上表面來說較大角度入射的入射輻射130b(如入射角α2 ),突出部114斜向延伸的側壁更可減少其入射角的,藉此避免入射輻射130b反射出基板102。
在某些實施例中,介電氧化物層可包括一抗反射層(anti-reflective layer)204及一介電材料層206位於抗反射層204上。抗反射層204排列在基板102第二面102b且在溝槽122內表面上。介電材料層206以抗反射層204與基板102分離。在某些實施例中,抗反射層204可包括一高介電常數材料,且介電材料層206可包括氧化物(即,SiO2 )。
在溝槽122中,抗反射層204及介電材料層206環繞一被配置用來反射電磁輻射的反射單元126。反射單元126可包括一或多個反射區域。反射區域可包括可對不同波長的電磁輻射呈現出優異量子效率的材料。在某些實施例中,反射區域可包括一或多個反射填充材料(反射填充材料s)。反射填充材料可包括如鋁(Al)、銠(Rh)、釕(Ru)、銅(Cu)、銀(Ag)、金(Au)、鎢(W)、鈷(Co)、鐵(Fe)、鉬(Mo)、鈦(Ti)、鉻(Cr)等材料。例如,一第一反射區域可包括鋁而一相鄰反射區域可包括鎢。在其他實施例中,反射區域之一可包括一充滿氣體的空氣間隙(即,氧氣、氮氣等)。
在某些實施例中,反射單元126可從溝槽122往外延伸而使得反射單元126最高的表面是與基板102最高的表面重疊。例如,反射單元126可以非零的一距離212在基板102最高的表面上延伸。在其他實施例中,反射單元126可不通過基板102最高的表面。例如,反射單元126可具有與基板102最高的表面實質共平面或較低陷的最高表面。
在某些實施例中,存在一與反射單元126耦接的導電接點214。導電接點214被配置以耦接一偏壓源216,而提供一偏壓訊號至反射單元126。偏壓訊號被配置以使反射單元126在像素區域104a-104b中形成一影響缺陷的電磁場(缺陷即雜質、點缺陷等),故而改進影像感測積體晶片200的效能。例如,在某些實施例中,偏壓源216可經導電接點214施加一偏壓負電壓至反射單元126。偏壓負電壓使反射單元126產生一電磁場,其吸引缺陷前往像素區域104a-104b的邊緣,藉此使缺陷離開影像感測元件106。因缺陷遠離影像感測元件106,缺陷與影像感測元件106形成的電荷載子(即,電子或電洞)分開,故可減少不利於影像感測積體晶片200電子效能的復合(recombination)中心。
在某些實施例中,導電接點214可經抗反射層204及/或介電材料層206延伸而至反射單元126。在某些實施例中,導電接點214可具有一最低表面與反射單元126的一最高表面接觸。在其他實施例中,導電接點214可具有一最低表面嵌入反射單元126的一最高表面(如圖3所示)。
圖3繪示另一實施例之一影像感測積體晶片300之一剖面示意圖,影像感測積體晶片具有一BDTI結構包括一反射單元。
影像感測積體晶片300包括一基板102,其具有多個像素區域104a-104b,每個像素區域104a-104b皆包括一影像感測元件106。多個突出部114沿著基板102一第二面102b設置。該些像素區域104a-104b以多個溝槽302劃界,溝槽302延伸至基板102第二面102b,且達到比該些凹槽116還深的一深度。
該些溝槽302以側壁304及基板102的一下表面305定義其外型。在某些實施例中,該些溝槽302可具有包括一彎曲部304b的側壁304(即,使基板102懸垂在溝槽302之一部)。例如,在某些實施例中,在某些實施例中,側壁304可具有一彎曲部304b設置於介在大致呈直線之直線部304a及304c。在某些實施例中,側壁304可定義出一沿著基板102第二面102b延伸之開口,其具有一較溝槽302之一重疊區域還窄小的寬度。例如,該些溝槽302可具有一最大寬度w2 ,以彎曲部304b兩對側側壁為準,是比實質呈直線之直線部304a及/或304b的兩對側側壁為準的一最大寬度w1 還寬。
一抗反射層204沿著基板102第二面102b及該些溝槽302內表面排列。一介電材料層206是設置於抗反射層204上。在溝槽302中,抗反射層204及介電材料層206環繞一反射單元306。反射單元306包括一第一反射區域306a及一第二反射區域306b,第一反射區域306a包括一空氣間隙且第二反射區域306b包括一或多個反射填充材料(即,一或多個金屬)。在某些實施例中,第一反射區域306a是設置於在第二反射區域306b下方,一導電接點214延伸通過介電材料層206而接觸到第二反射區域306b。
空氣間隙使得影像感測積體晶片300在近紅外線(near infrared,簡稱NIR)區域的電磁波頻譜(即,波長介在近600 nm及近940 nm之間的一範圍)表現出優良的量子效率。此乃因為空氣間隙反射NIR輻射,故對NIR輻射具有相對較低的吸收(即,相較於一金屬,對NIR輻射具有較低的吸收)。
圖4A至4C繪示實施例之一BDTI結構之剖面示意圖,BDTI結構包括一反射單元。
圖4A繪示實施例之一BDTI結構之剖面示意圖400,其設置於一基板102的一溝槽401中。BDTI結構包括一導電線圈402設置於溝槽401中。導電線圈402以一介電層404與基板102分離。一抗反射層204設置於導電線圈402及介電層404上,且一介電材料層206設置於抗反射層204上。在某些實施例中,導電線圈402可包括銅,而介電層404可包括氮化鈦(TiN)。
圖4B繪示實施例之一BDTI結構之剖面示意圖406,其設置於一基板102的一溝槽407中。BDTI結構包括一抗反射層204沿著溝槽407的內表面排列。一擴散阻障層408設置於抗反射層204上,且擴散阻障層408環繞一導電線圈410。在某些實施例中,導電線圈410可包括鋁,而擴散阻障層408可包括氮化鈦(TiN)。
圖4C繪示實施例之一BDTI結構之剖面示意圖412,其設置於一基板102的一溝槽413中。BDTI結構包括一抗反射層204沿著溝槽413的內表面排列。一擴散阻障層(diffusion barrier layer)414設置於抗反射層204上。擴散阻障層414環繞一空氣間隙416及一位於空氣間隙416上的導電區域418。在某些實施例中,導電區域418可包括鎢,而擴散阻障層408可包括氮化鈦(TiN)。
圖5繪示實施例之具有一BDTI結構的背面互補性金屬氧化半導體影像感測器(背面CMOS image sensor,簡稱BSI-CIS)積體晶片500之一剖面示意圖,BDTI結構包括一反射單元。雖然圖5描繪的是BSI-CIS,可理解所揭露的BDTI結構亦可用於FSI影像感測器。
BSI-CIS積體晶片500包括多個電晶體閘結構504,其沿著一基板502的一正面502f設置於。各個電晶體閘結構504包括一閘極介電層504d及一閘極電極504e,閘極介電層504d沿著基板502的正面502f設置,閘極電極504e設置於閘極介電層504d上。在某些實施例中,側壁間隔504s設置於閘極電極504e的兩對側。在某些實施例中,對應於一傳輸電晶體(transfer transistor)的一電晶體閘結構504是側向設置於介在一光電二極體506及基板502內的一浮動擴散井(floating diffusion well)508之間。光電二極體506可包括一第一區域505及一在基板502中與第一區域505鄰接的第二區域507,第一區域505具有一第一摻雜型態(即,n型摻雜),第二區域507一第二摻雜型態(即,p型摻雜),與第一摻雜型態不同。電晶體閘結構504被配置以控制電荷從光電二極體506到浮動擴散井508的傳輸。若浮動擴散井508內的一電荷電壓為實質高壓,會致動一源極隨耦電晶體(source-follower transistor)(未示),且會根據用來定址的一行選擇電晶體(row select transistor)(未示)的操作,選擇性地輸出電荷。一重設電晶體(reset transistor)(未示)被配置以在曝光週期中重設光電二極體506。
一介電結構110也沿著基板502的正面502f設置。介電結構110可包括多個堆疊的層間介電層(inter-level dielectric layers,簡稱ILD層)。該些堆疊的ILD層可包括一或多個氧化物(即,SiO2 、SiCO等)、氟矽玻璃(fluorosilicate glass)、磷酸鹽玻璃(phosphate glass)(即,磷酸硼矽玻璃(borophosphate silicate glass))等。介電結構110環繞多個電性耦接電晶體閘結構504的導電互連層112。在某些實施例中,該些導電互連層112可包括一或多個銅、鋁、鎢及奈米碳管。例如,在某些實施例中,介電結構110耦接於一結構性支撐BSI-CIS積體晶片500的載板510。在某些實施例中,載板510可包括矽。
多個淺溝槽隔離(shallow trench isolation,簡稱STI)結構128也設置於基板502的正面502f中。該些STI結構128包括一或多個介電材料(即,SiO2 )設置於基板502正面502f的溝槽中。在該些STI結構128上,多個背面DTI(BDTI)結構512設置於基板502背面502b的溝槽中。該些BDTI結構512包括反射單元126,其被配置以反射電磁輻射。在某些實施例中,各個BDTI結構512可具有比該些STI結構128的寬度還小的一寬度。
在某些實施例中,一或多個隔離井區域可設置於介在STI結構128及BDTI結構512之間。隔離井區域可包括深井區域514及/或胞井區域516,其具有一或多個摻雜型態形成接面隔離,而更強化相鄰的像素區域104a-104c之間的隔離。於基板502中,深井區域514設置於側向對準STI結構128及/或BDTI結構512的位置上,胞井區域516設置在縱向介在深井區域514及STI結構128之間的位置上。
基板502的背面502b具有一非平面表面,其包括多個突出部114。沿著基板502的背面502b,一抗反射層204及一介電材料層206設置於該些溝槽中。在某些實施例中,一介電平坦化結構518可設置於介電材料層206上。介電平坦化結構518具有一實質平坦的上表面518u。介電平坦化結構518可包括一或多個堆疊的介電層518a-518b。例如,在某些實施例中,介電平坦化結構518可包括一第一介電層518a及一堆疊在第一介電層518a上的第二介電層518b,第一介電層518a包括一第一材料且第二介電層518b包括一第二材料。在某些實施例中,第一材料及/或第二材料可包括二氧化物(即,SiO2 )或一氮化物。
一柵結構520設置在介電平坦化結構518上。柵結構520包括定義出重疊像素區域104a-104c的多個開口的側壁。柵結構520可包括一金屬(即,鋁、鈷、銅、銀、金、鎢等)及/或一介電材料(即,SiO2 、SiN等)。柵結構520中,多個濾色單元522a-522c設置於開口中。各個濾色單元522a-522c被配置以傳送特定光波的入射輻射。例如,一第一濾色單元522a可傳送波長介在一第一範圍(即,對應於綠光)的輻射,一第二濾色單元522b可傳送波長介在與第一範圍不同的一第二範圍(即,對應於紅光)的輻射。多個微鏡片524設置於該些濾色單元522a-522c上。各個微鏡片524是側向對準於濾色單元522a-522c,並重疊於像素區域104a-104c。該些微鏡片524被配置以將入射輻射(即,光)聚焦射往像素區域104a-104c。
在某些實施例中,一導電接線層(conductive routing layer)526可設置於介電材料層206上。導電接線層526電性耦接一將反射單元126與一偏壓源216耦接的導電接點214(即,經過像素區域104a-104c外的一傳輸埠)。在某些實施例中,導電接線層526可設置於柵結構520下,而不會阻礙入射輻射射入像素區域104a-104c中。
圖6至17繪示實施例之形成一影像感測積體晶片之一方法的剖面示意圖600-1700,影像感測積體晶片具有一BDTI結構包括一反射單元。雖然圖6至17繪示之剖面示意圖600-1700是參照於對一影像感測積體晶片形成一BDTI結構,可理解圖6至17繪示之結構並不限於此,而可獨立於該方法。其次,雖然該方法描述的是形成一BSI影像感測器的方法,可理解其揭露的DTI結構亦可用於FSI影像感測器。
如圖6顯示的剖面示意圖600,一基板602的一背面602b是與一支撐基板604結合。基板602可為任意類型的半導體主體(即,矽、SiGe、絕緣層覆矽(SOI)等)及其他任意類型的半導體及/或磊晶層。例如,在某些實施例中,基板602可包括一基質基板及一磊晶層。在某些實施例中,支撐基板602可包括一矽基板。在某些實施例中,在基板604結合後可將其厚度薄型化而形成一基板502。經薄型化的基板604可使輻射更容易通過而到達實質形成在基板502中的影像感測元件。基板604可以蝕刻及/或機械研磨基板602的一正面602f而薄型化。
如圖7顯示的剖面圖700,影像感測元件106形成於基板502的像素區域104a-104b中。在某些實施例中,影像感測元件106可以佈植(implanting)一或多個摻雜物質在基板502一正面502f而形成光電二極體。例如,光電二極體的形成可藉選擇性地進行一第一佈植程序(即,依據一遮蔽層)來形成具有一第一摻雜型態(即,n型)的一第一區域,及實質進行一第二佈植程序來形成鄰接第一區域且具有不同於第一摻雜型態的一第二摻雜型態(即,p型)的一第二區域。在某些實施例中,可以進行第一或第二佈植程序來形成一浮動擴散井(未示)。
像素區域104a-104b中,沿著基板502的正面502f形成有一或多個電晶體閘結構504。一或多個電晶體閘結構504可對應於一傳輸電晶體、一源極隨耦電晶體、一行選擇電晶體及/或一重設電晶體。在某些實施例中,可藉在基板502的正面502f沉積一閘極介電膜及一閘極電極膜形成一或多個電晶體閘結構504。閘極介電膜及閘極電極膜實質經圖像化以形成一閘極介電層504d及一閘極電極504e。閘極電極504e的側壁外可形成側壁間隔504s。在某些實施例中,可藉在基板502的正面502f上沉積一間隔層(即,氮化物、氧化物等)並選擇性地蝕刻間隔層而形成側壁間隔504s。
在某些實施例中,可在基板502的正面502f中,像素區域104a-104b的兩側上形成一或多個STI結構128。可藉選擇性蝕刻基板502正面502f而形成淺溝槽並在淺溝槽中實質形成一或多個介電材料而形成STI結構128。在某些實施例中,可在形成一或多個電晶體閘結構504及/或影像感測元件106之前先形成STI結構128。
如圖8顯示的剖面圖800,在基板502正面502f的一介電結構110中形成多個導電互連層112。介電結構110包括多個堆疊的ILD層,該些導電互連層112包括交替堆疊的導電導線及介層窗。在某些實施例中,可以一鑲嵌製程(damascene process)(即,單鑲嵌製程或一雙鑲嵌製程)形成一或多個導電互連層112。鑲嵌製程可包括在基板502的正面502f上形成一ILD層,蝕刻ILD層來形成一介層窗孔洞及/或一金屬溝槽,及在介層窗孔洞及/或金屬溝槽中填充一導電材料。在某些實施例中,可經一物理氣相沉積(physical vapor deposition)技術(即,PVD、CVD、PE-CVD、ALD等)沉積ILD層,且可經一沉積程序及/或鍍金程序沉積導電材料(即,電鍍法、無電鍍法等)。該些導電互連層112可包括鎢、銅或鋁銅合金。在某些實施例中,在沿著基板502正面502f形成介電結構110之後,可移除支撐基板604。
如圖9顯示的剖面圖900,沿著基板502的背面502b形成一第一圖案化遮蔽層(patterned masking layer)902。第一圖案化遮蔽層902包括沿著基板502的背面502b定義出開口904的側壁。在某些實施例中,可藉沿著基板502的背面502b沉積一層光敏感材料(即,正光阻或負光阻)形成第一圖案化遮蔽層902。 光敏感材料層經一光罩以電磁輻射選擇性曝光,此電磁輻射改變光敏感材料被曝光區域的溶解度以定義出可溶解區域。光敏感材料經實質顯影程序移除可溶解區域以定義出開口904。
如圖10顯示的剖面圖1000,在基板502的背面502b上以第一圖案化遮蔽層(圖9標號902)進行第一蝕刻程序。第一蝕刻程序包括在第一圖案化遮蔽層設置定位時,將基板502暴露於一或多個蝕刻源。一或多個蝕刻源移除部分的基板502而定義出設置於介在多個突出部114之間,從基板502向外延伸的多個凹槽116。在某些實施例中,第一蝕刻程序可包括一乾蝕刻程序。例如,第一蝕刻程序可包括一耦合式電漿蝕刻程序(coupled plasma etching process),如一感應耦合式電漿(inductively coupled plasma,簡稱ICP)蝕刻程序或一電容耦合式電漿(capacitively coupled plasma,簡稱CCP)蝕刻程序。在其他實施例中,第一蝕刻程序可包括一濕蝕刻程序。
如圖11顯示的剖面圖1100,以一第二圖案化遮蔽層1102在基板502的背面502b上進行一第二蝕刻程序。第二蝕刻程序包括將基板502未遮蔽區域暴露在一或多個蝕刻源中,以將未遮蔽區域部分的基板502移除而定義出溝槽122。在某些實施例中,溝槽122可設置於基板602的水平延伸表面1104內。在某些實施例中,溝槽122包括錐形側壁使溝槽122的寬度隨著離背面502b的距離增加而減少。
如圖12顯示的剖面圖1200,沿著基板502背面502b形成一抗反射層204。抗反射層204排列在基板502的背面502b。在某些實施例中,抗反射層204也可排列在溝槽122內表面上。在某些實施例中,抗反射層204可包括一高介電常數介電層包括氧化鉿(HfO2 )、氧化鈦(TiO2 )、鉿氧化鋯(HfZrO)、三氧化二鈦(Ta2 O3 )、矽氧化鉿(HfSiO4 )、氧化鋅(ZrO2 )、氧化矽鋯(ZrSiO2 )等。在某些實施例中,可利用物理氣相沉積技術沉積抗反射層204(即,PVD、CVD、PE-CVD、ALD等)。
如圖13顯示的剖面圖1300,在抗反射層204上形成一介電材料層 1302。介電材料層1302可包括一氧化物(即,氧化矽)、四乙氧基矽烷(TEOS)等。在某些實施例中,介電材料層1302可延伸於相鄰的該些突出部114之間及充滿溝槽122。介電材料層1302可具有一上表面1302u,其包括多個曲面設置於突出部114上並與彼此相交。在某些實施例中,可藉接續的一平坦化程序(即,化學機械平坦化程序)移除該些曲面而形成沿著直線1304實質為平坦的平面。
如圖14顯示的剖面圖1400,進行一第三蝕刻程序以將介電材料層1302從溝槽122中移除。從溝槽122中移除介電材料層1302可形成溝槽122內的空穴1402。空穴1402實質充滿有一或多個反射填充材料1404。在此一或多個反射填充材料1404可包括鋁(Al)、銠(Rh)、釕(Ru)、銅(Cu)、銀(Ag)、金(Au)、鎢(W)、鈷(Co)、鐵(Fe)、鉬(Mo)、鈦(Ti)、鉻(Cr)。
在某些實施例中(未示),反射填充材料1404可不充滿整個空穴1402,造成各空穴皆包括一或多個反射區域,空穴包括反射填充材料1404及一包括一空氣間隙的反射區域。例如,在某些實施例中,溝槽122可具有彎曲側壁定義出沿著基板502背面502b的一開口,相對於空穴1402的一重疊區域,其具有一較小的寬度。當反射填充材料1404沉積在空穴1402中時,反射填充材料1404在完全填滿空穴1402之間可能就封閉開口,造成溝槽122中存在一空氣間隙。
如圖15顯示的剖面圖1500,在反射填充材料上形成導電接點214。導電接點214可包括一金屬,如銅、鋁、鎢等。在某些實施例中,可藉一第四蝕刻程序蝕刻反射填充材料(圖14中標號1404)及/或介電材料層(圖14中標號1302),以一第三圖案化遮蔽層1502在一反射單元126上形成一凹槽而形成導電接點214。導電材料實質形成在凹槽中以形成導電接點214,與反射單元126的側壁相較,導電接點214的側壁可具有不同的傾斜角度(即,以較小斜率傾斜)。
如圖16顯示的剖面圖1600,在介電材料層206上形成導電接線層526,導電接線層526耦接導電接點214。在某些實施例中,可將一金屬沉積在導電接點214及/或介電材料層206上並實質地使金屬圖樣化以形成導電接線層526。
如圖17顯示的剖面圖1700,在介電材料層206上形成多個濾色單元522a-522b。在某些實施例中,該些濾色單元522a-522b可形成於一柵結構520的開口中,柵結構520與介電材料層206及/或導電接點214重疊。在某些實施例中,形成該些濾色單元522a-522b可包括形成一濾色層並將濾色層圖形化。濾色層是以可使波長在特定範圍的輻射(即,光)傳輸同時阻隔該特定範圍外的光通過的一材料製作。
該些濾色單元522a-522b上形成有多個微鏡片524。在某些實施例中,可藉在該些濾色單元上沉積一微鏡片材料(即,以一旋塗法或沉積程序)以形成該些微鏡片524。一微鏡片(未示)具有位在微鏡片材料上經圖案化的一上曲面。在某些實施例中,可以一曝光劑量分佈曝光的一光阻材料(即,使一負光阻在曲面底部曝光較多而在曲面頂部曝光較少)、顯影及烘烤形成一圓弧外型而形成微鏡片。該些微鏡片524接著經選擇性蝕刻微鏡片材料。
圖18繪示實施例之形成一影像感測積體晶片之一方法1800的流程圖,影像感測積體晶片具有一BDTI結構包括一反射單元。
在此所述的方法1800包括一系列的行動步驟或事件,可理解此些行動步驟或事件的順序無須限定此處的說明。例如,部分行動步驟可在其他順序進行及/或與其他行動步驟或事件同時進行,並不悖離本實施例的內容。其次,並非全部所述的行動步驟皆須以一或多個面向或實施態樣實施,此處的行動步驟可以一或多個獨立行動步驟及/或面向實行。
在行動步驟1802,一基板的一第一面耦接於一支撐基板,而基板經薄型化修薄其厚度。圖6描述某些實施例中對應於行動步驟1802的剖面示意圖600。
在行動步驟1804,在一基板的一像素區域中形成一影像感測元件。圖7描述某些實施例中對應於行動步驟1804的剖面示意圖700。
在行動步驟1806,在像素區域上,一或多個電晶體閘結構沿著基板的一第二面形成。圖7描述某些實施例中對應於行動步驟1806的剖面示意圖700。
在行動步驟1808,多個導電互連層沿著基板的第二面形成於一介電結構中。圖8描述某些實施例中對應於行動步驟1808的剖面示意圖800。
在行動步驟1810,支撐基板被移除。圖9描述某些實施例中對應於行動步驟1810的剖面示意圖900。
在行動步驟1812,多個凹槽及/或突出部形成於基板的一第一面。在某些實施例中,該些凹槽及/或突出部可經由以一圖案化遮罩層選擇性蝕刻基板的第一面而形成。圖9、圖10描述某些實施例中對應於行動步驟1812的剖面示意圖900、1000。
在行動步驟1814,多個溝槽形成在基板的第一面中。在某些實施例中,該些溝槽以一第二遮蔽層經選擇性蝕刻基板的第一面而形成。圖11描述某些實施例中對應於行動步驟1814的剖面示意圖1100。
在行動步驟1816,在基板的第一面上形成一抗反射層。在某些實施例中,抗反射層可形成於該些溝槽中。圖12描述某些實施例中對應於行動步驟1816的剖面示意圖1200。
在行動步驟1818,在抗反射層上形成一介電材料層。圖13描述某些實施例中對應於行動步驟1818的剖面示意圖1300。
在行動步驟1820,反射單元形成於該些溝槽中。圖14描述某些實施例中對應於行動步驟1820的剖面示意圖1400。在某些實施例中,可依據行動步驟1822至行動步驟1824形成反射單元。在行動步驟822,移除該些溝槽中的介電材料層以在該些溝槽中形成空穴。在行動步驟1824,於空穴中形成一或多個反射填充材料。
在行動步驟1826,在反射單元上的介電材料層中形成多個導電接點。圖15描述某些實施例中對應於行動步驟1826的剖面示意圖1500。
在行動步驟1828,在導電接點及/或介電材料層上形成一導電接線層。圖16描述某些實施例中對應於行動步驟1828的剖面示意圖1600。
在行動步驟1830,在介電材料層上形成濾色單元及微鏡片。圖17描述某些實施例中對應於行動步驟1830的剖面示意圖1700。
在此揭露內容與一影像感測積體晶片包括一深槽隔離(DTI)結構,其具有一反射單元被配置以減少介在像素區域之間的雜訊,並揭露其相關的形成方法。
某些實施例與一影像感測積體晶片相關。積體晶片包括一影像感測元件設置於一基板中,及多個突出部沿著一基板的第一面設置在影像感測元件上。一或多個吸收加強層設置於該些突出部之上或之間。多個DTI結構設置於溝槽中,且在影像感測元件相對兩側上。該些DTI結構從基板的第一面延伸至to基板中。該些DTI結構包括一反射單元被配置以反射電磁輻射。
在其他實施例,積體晶片包括一影像感測元件設置於一基板中。基板具有多個內表面定義出多個溝槽,其在影像感測元件的兩對側上從基板的一背面延伸到基板中。多個突出部沿著基板的背面設置在影像感測元件上,且一或多個吸收加強層設置在該些突出部上並與該些突出部接觸。多個反射單元設置於該些溝槽中。該些反射單元是藉一或多個介電材料而與基板分離。
其他實施例是與一影像感測器的一形成方法關聯。該方法包括進行一第一蝕刻程序以在一基板的一第一面上定義出多個沿著基板第一面的突出部,及進行一第二蝕刻程序以在基板的第一面上定義出多個溝槽,其延伸至基板中。第一蝕刻程序及第二蝕刻程序是分離獨立的蝕刻程序。該方法更包括在該些突出部上及之間形成一或多個吸收加強層,及進行一第三蝕刻程序以在一或多個吸收加強層上形成空穴延伸至該些溝槽中。該方法更包括在該些溝槽中形成反射單元。
前述實施例中描述之諸特徵可使發明所屬領域中具有通常知識者便於理解本說明書之實施態樣,並可利用本說明書為實現相同目的及/或達成相同功效,設計或改進其他製造程序或裝置結構。發明所屬領域中具有通常知識者亦應理解此些均等手法並非脫逸於本說明書所含要旨與範圍之外,且其可在本說明書所含要旨與範圍之內進行變更、置換及改造。
100、200、300、500‧‧‧影像感測積體晶片
102、502、602、604‧‧‧基板
102a‧‧‧第一面
102b‧‧‧第二面
103‧‧‧水平延伸表面
104a、104b、104c‧‧‧像素區域
106‧‧‧影像感測元件
108‧‧‧電晶體元件
110‧‧‧介電結構
112‧‧‧導電互連層
114‧‧‧突出部
116‧‧‧凹槽
118‧‧‧吸收加強層
120‧‧‧吸收加強結構
122、302、401、407、413‧‧‧溝槽
123‧‧‧深槽隔離結構
124‧‧‧介電材料
126‧‧‧反射單元
128‧‧‧淺溝槽隔離結構
130、130a、130b‧‧‧入射輻射
132‧‧‧一部分入射輻射
204‧‧‧抗反射層
206‧‧‧介電材料層
208‧‧‧高度
210‧‧‧寬度
212‧‧‧距離
214‧‧‧導電接點
216‧‧‧反射單元
304‧‧‧側壁
304a、304c‧‧‧直線部
304b‧‧‧彎曲部
305‧‧‧表面
306‧‧‧反射單元
306a‧‧‧第一反射區域
306b‧‧‧第二反射區域
400、406、412、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700‧‧‧剖面示意圖
402、410‧‧‧導電線圈
404‧‧‧介電層
408、414‧‧‧擴散阻障層
416‧‧‧空氣間隙
418‧‧‧導電區域
502b、602b‧‧‧背面
502f、602f‧‧‧正面
504‧‧‧電晶體閘結構
504d‧‧‧閘極介電層
504e‧‧‧閘極電極
504s‧‧‧側壁間隔
505‧‧‧第一區域
507‧‧‧第二區域
506‧‧‧光電二極體
508‧‧‧浮動擴散井
510‧‧‧載板
512‧‧‧背面深槽隔離結構
514‧‧‧深井區域
516‧‧‧胞井區域
518‧‧‧介電平坦化結構
518a‧‧‧第一介電層
518b‧‧‧第二介電層
518u‧‧‧上表面
520‧‧‧柵結構
522a‧‧‧第一濾色單元
522b‧‧‧第二濾色單元
522c‧‧‧第三濾色單元
524‧‧‧微鏡片
526‧‧‧導電接線層
604‧‧‧支撐基板
902‧‧‧第一圖案化遮蔽層
904‧‧‧開口
1302‧‧‧介電材料層
1302u‧‧‧上表面
1304‧‧‧直線
1402‧‧‧空穴
1404‧‧‧反射填充材料
1802、1804、1806、1808、1810、1812、1814、1816、1818、1820、1822、1824、1826、1828、1830‧‧‧行動步驟
w1、w2‧‧‧最大寬度
本發明實施例之各實施態樣可藉一併參照下列實施方式段落內容及各圖示理解。請注意,為了便於說明或符合業界實務,圖中顯示的特徵可能並非以精確比例繪示,或其尺寸可能並非精準。本發明實施例所附圖示說明如下: 圖1繪示實施例之一影像感測積體晶片之一剖面示意圖,影像感測積體晶片具有一DTI結構包括用以減少畫素區域之間雜訊(cross-talk)之一反射單元; 圖2繪示另一實施例之一影像感測積體晶片之一剖面示意圖,影像感測積體晶片具有一背面深槽隔離(back-side deep trench isolation,簡稱BDTI)結構包括一反射單元; 圖3繪示另一實施例之一影像感測積體晶片之一剖面示意圖,影像感測積體晶片具有一BDTI結構包括一反射單元; 圖4A至4C繪示實施例之一BDTI結構之剖面示意圖,BDTI結構包括一反射單元; 圖5繪示實施例之具有一BDTI結構的背面互補性金屬氧化半導體影像感測器(back-side CMOS image sensor,簡稱BSI-CIS)結構之一剖面示意圖,BDTI結構包括一反射單元; 圖6至17繪示實施例之形成一影像感測積體晶片之一方法的剖面示意圖,影像感測積體晶片具有一BDTI結構包括一反射單元; 圖18繪示實施例之形成一影像感測積體晶片之一方法的流程圖,影像感測積體晶片具有一BDTI結構包括一反射單元。

Claims (1)

  1. 一影像感測器積體電路,包括: 一影像感測元件,設置在一基板中; 多個突出部,在影像感測元件上方沿著基板的一第一面設置; 一或多個吸收加強層,設置在該等突出部上方及之間;及 多個深槽隔離結構,設置於在影像感測元件兩對側上的溝槽中,且從基板的第一面延伸至基板中, 其中,該些深槽隔離結構包括一反射單元係被配置用以反射電磁輻射。
TW107129731A 2017-08-28 2018-08-27 影像感測器之光電改善機制 TWI767044B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/688,077 US10319768B2 (en) 2017-08-28 2017-08-28 Image sensor scheme for optical and electrical improvement
US15/688,077 2017-08-28

Publications (2)

Publication Number Publication Date
TW201913991A true TW201913991A (zh) 2019-04-01
TWI767044B TWI767044B (zh) 2022-06-11

Family

ID=65435574

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129731A TWI767044B (zh) 2017-08-28 2018-08-27 影像感測器之光電改善機制

Country Status (3)

Country Link
US (4) US10319768B2 (zh)
CN (1) CN109427832B (zh)
TW (1) TWI767044B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282890B2 (en) 2020-01-21 2022-03-22 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for suppressing dark current and method of forming
US11289530B2 (en) 2020-01-21 2022-03-29 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for CMOS image sensor
TWI769660B (zh) * 2020-05-21 2022-07-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TWI784299B (zh) * 2020-02-02 2022-11-21 恆景科技股份有限公司 影像感測器結構
TWI832079B (zh) * 2021-03-12 2024-02-11 台灣積體電路製造股份有限公司 積體晶片及其形成方法
TWI835158B (zh) * 2022-06-06 2024-03-11 力晶積成電子製造股份有限公司 影像感測器及其形成方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186211A (ja) * 2017-04-27 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10461109B2 (en) * 2017-11-27 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple deep trench isolation (MDTI) structure for CMOS image sensor
US10367023B1 (en) 2018-06-12 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor
CN110729314A (zh) * 2018-07-17 2020-01-24 联华电子股份有限公司 光学感测装置
CN110335880A (zh) * 2019-07-18 2019-10-15 德淮半导体有限公司 图像传感器及其制造方法以及成像装置
US10847564B1 (en) 2019-07-24 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Charge release layer to remove charge carriers from dielectric grid structures in image sensors
CN112466895A (zh) * 2019-09-06 2021-03-09 世界先进积体电路股份有限公司 光学感测器及其形成方法
DE102020107390A1 (de) * 2019-10-30 2021-05-06 Taiwan Semiconductor Manufacturing Co. Ltd. Profil einer tiefgrabenisolationsstruktur zur isolierung von hochspannungsvorrichtungen
US11276716B2 (en) * 2019-12-17 2022-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with improved near-infrared (NIR) radiation phase-detection autofocus (PDAF) performance
US11329086B2 (en) * 2019-12-27 2022-05-10 Omnivision Technologies, Inc. Method and structure to improve image sensor crosstalk
CN113097236B (zh) * 2020-01-08 2024-03-12 联华电子股份有限公司 感光装置
US11776980B2 (en) 2020-03-13 2023-10-03 Applied Materials, Inc. Methods for reflector film growth
KR20210131710A (ko) 2020-04-24 2021-11-03 삼성전자주식회사 이미지 센서 및 그 제조 방법
US11538836B2 (en) 2020-08-13 2022-12-27 Omnivision Technologies, Inc. Cell deep trench isolation pyramid structures for CMOS image sensors
FR3114189A1 (fr) * 2020-09-11 2022-03-18 Stmicroelectronics (Crolles 2) Sas Dispositif électronique comprenant une région semiconductrice photosensible et procédé de fabrication correspondant
US20220310678A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. High reflectance isolation structure to increase image sensor performance
CN117178367A (zh) * 2021-12-10 2023-12-05 华为技术有限公司 宽带图像装置及其制造方法
US11978751B1 (en) 2023-01-10 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel sensors and methods of forming the same
CN116779630B (zh) * 2023-08-22 2023-11-28 合肥晶合集成电路股份有限公司 一种图像传感器及其制造方法
CN117790523B (zh) * 2024-02-23 2024-05-17 合肥晶合集成电路股份有限公司 一种图像传感器及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061106B2 (en) * 2004-04-28 2006-06-13 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
KR100745985B1 (ko) * 2004-06-28 2007-08-06 삼성전자주식회사 이미지 센서
US7759755B2 (en) * 2008-05-14 2010-07-20 International Business Machines Corporation Anti-reflection structures for CMOS image sensors
JP6303803B2 (ja) 2013-07-03 2018-04-04 ソニー株式会社 固体撮像装置およびその製造方法
US9818779B2 (en) * 2014-03-27 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor structure
US20160225812A1 (en) * 2015-02-03 2016-08-04 Microsoft Technology Licensing, Llc Cmos depth image sensor with integrated shallow trench isolation structures
CN107039468B (zh) * 2015-08-06 2020-10-23 联华电子股份有限公司 影像感测器及其制作方法
KR102497812B1 (ko) * 2015-08-10 2023-02-09 삼성전자주식회사 이미지 센서
US9786704B2 (en) * 2015-09-10 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor structure with crosstalk improvement
US10134801B2 (en) * 2015-11-30 2018-11-20 Taiwan Semiconductor Manufacturing Company Limited Method of forming deep trench isolation in radiation sensing substrate and image sensor device
CN105428379B (zh) 2015-12-09 2019-11-05 格科微电子(上海)有限公司 提高背照式红外图像传感器性能的方法
JP2017108062A (ja) 2015-12-11 2017-06-15 ソニー株式会社 固体撮像素子、撮像装置、および、固体撮像素子の製造方法
US10553733B2 (en) 2016-11-29 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. QE approach by double-side, multi absorption structure
US10163974B2 (en) * 2017-05-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming absorption enhancement structure for image sensor
US10211244B2 (en) * 2017-06-30 2019-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device with reflective structure and method for forming the same
US10510788B2 (en) * 2017-10-31 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282890B2 (en) 2020-01-21 2022-03-22 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for suppressing dark current and method of forming
US11289530B2 (en) 2020-01-21 2022-03-29 Omnivision Technologies, Inc. Shallow trench isolation (STI) structure for CMOS image sensor
TWI785385B (zh) * 2020-01-21 2022-12-01 美商豪威科技股份有限公司 用於抑制暗電流的淺溝槽隔離(sti)結構及形成方法
US11705475B2 (en) 2020-01-21 2023-07-18 Omnivision Technologies, Inc. Method of forming shallow trench isolation (STI) structure for suppressing dark current
TWI784299B (zh) * 2020-02-02 2022-11-21 恆景科技股份有限公司 影像感測器結構
TWI769660B (zh) * 2020-05-21 2022-07-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TWI832079B (zh) * 2021-03-12 2024-02-11 台灣積體電路製造股份有限公司 積體晶片及其形成方法
TWI835158B (zh) * 2022-06-06 2024-03-11 力晶積成電子製造股份有限公司 影像感測器及其形成方法

Also Published As

Publication number Publication date
US10998364B2 (en) 2021-05-04
US20230299105A1 (en) 2023-09-21
US11705470B2 (en) 2023-07-18
US20190067355A1 (en) 2019-02-28
US20210225919A1 (en) 2021-07-22
CN109427832B (zh) 2021-09-28
US10319768B2 (en) 2019-06-11
CN109427832A (zh) 2019-03-05
TWI767044B (zh) 2022-06-11
US20190259797A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
TWI767044B (zh) 影像感測器之光電改善機制
US11393937B2 (en) QE approach by double-side, multi absorption structure
US20210351218A1 (en) Semiconductor devices for image sensing
US10804315B2 (en) Absorption enhancement structure for image sensor
TWI706166B (zh) 半導體影像感測器
TWI664721B (zh) 影像感測器積體晶片及其形成方法
TW202029443A (zh) 三維積體晶片、堆疊影像感測器裝置以及形成三維積體晶片的方法
TWI734108B (zh) 整合式晶片及其形成方法
TW202119645A (zh) 影像感測器、積體晶片、形成影像感測器的方法
US11764248B2 (en) Band-pass filter for stacked sensor
KR102486685B1 (ko) 이미지 감지 기술을 위한 향상된 설계
TWI710126B (zh) 影像感測器、用於影像感測器的半導體結構及其製造方法
KR20230143118A (ko) 이미지 센서의 격리 구조체