TW201913329A - 顯示裝置及顯示裝置基板 - Google Patents

Abstract

本發明的顯示裝置具備：第1基板；第2基板；顯示功能層；有效顯示區域；邊框部；及控制部；前述第1基板具備：以第1黑色層及第1導電層構成之第1配線；第1絕緣層；及以第2黑色層及第2導電層構成之第2配線；前述第2基板具備：以第3導電層構成之第3配線；以第3導電層構成之第4配線；以第4導電層構成之第5配線；及垂直型發光二極體；前述第1導電層、前述第2導電層、前述第3導電層及前述第4導電層，係具有藉由第1導電性金屬氧化物層和第2導電性金屬氧化物層夾持銅層或銅合金層之構成。

Description

顯示裝置及顯示裝置基板

本發明係關於具備包含LED(Light Emitting Diode)的發光層之顯示裝置，尤其是關於具備觸控感測功能之顯示裝置、及使用於該顯示裝置之顯示裝置基板。

近年來，液晶顯示裝置、或發光元件以矩陣狀配列而成的顯示裝置的解析度提升，且薄型化持續進展中。此外，市面上販售有具備具有5吋或8吋等之畫面尺寸且可實現高畫質之顯示裝置的可攜式(mobile)機器，例如智慧型手機、平板電腦。

就此種顯示裝置而言，有機電致發光顯示裝置(以下，稱為有機EL)乃為周知，但會有有機EL層的發光效率低、發光隨時間經過而變化、以及壽命短等的問題。最近，就對可攜式機器的薄型化有所貢獻的顯示裝置而言，使用以無機材料構成的LED之顯示裝置(LED矩陣顯示裝置)乃受到期待。

以LED矩陣顯示裝置而言，例如，紅色發光LED晶片、綠色發光LED晶片及藍色發光LED晶片被載置於小的發光單元，複數個發光單元以矩陣狀配列在陣列基板上而成之LED矩陣顯示裝置的開發也正在進行中。

或者，已知有：將被切割成LED晶片的紅色發光LED晶片、綠色發光LED晶片、及藍色發光LED晶片的每一者，藉由使用靜電轉印、利用磁性的轉印、利用安裝機(mounter)的轉印、利用可伸縮的膜(film)的擴張轉印、雷射剝蝕技術、甚至倒裝晶片(flip chip)等的方法安裝於基板，來製作LED矩陣顯示裝置之技術。

在有機電致發光顯示裝置或LED矩陣顯示裝置的情況，亦可在畫素(發光元件)的每一者，積層色調整用彩色濾光片或量子點等波長轉換元件。以LED而言，具有高發光效率之藍色發光二極體乃為周知，也有使用在藍色LED晶片上，配置有綠色螢光體及紅色螢光體作為波長轉換元件之白色LED的情況。

在專利文獻1中，如段落[0026]及請求項1所記載，揭示有在具備底部閘極型多晶矽TFT(Thin Film Transistor)的基板上，具備發光體、和將前述發光體的射出光進行波長轉換的螢光體之自發光型顯示裝置。該段落所記載的TFT係在半導體層上具備有蝕刻阻止層(etching stopper layer)。

專利文獻1所揭示的自發光型顯示裝置係如圖1所示，第2鈍化膜9上不具備玻璃基板、或具有觸控感測功能的觸控面板。且，沒有揭示使用具有銅或銅合金被上部導電性金屬氧化物層和下部導電性金屬氧化物層所夾持而成的構成之配線，來構成觸控面板之技術。再者，也沒有揭示使用具有銅或銅合金被上部導電性金屬氧化物層和下部導電性金屬氧化物層夾持而成的構成之 配線，來改善具備由氧化物半導體所構成的通道層之薄膜電晶體的特性之技術。

專利文獻2及專利文獻3揭示有以微細的節距形成LED矩陣顯示裝置之技術。專利文獻2揭示有使用靜電轉印頭組件，將LED晶片轉印到基板之技術。專利文獻2及專利文獻3的每一者係分別揭示有將LED晶片轉印及接合於薄膜電晶體(TFT)底板(backplane)之技術。

專利文獻4揭示有在有機發光二極體、和電容性觸控感測器電極、和傳送觸控感測器信號的控制線之間，具備薄膜化包覆層(encapsulation layer)之觸控感測顯示器。專利文獻4的請求項2記載有以黑色矩陣覆蓋的導電性柵(grid)。控制線係如專利文獻4記載的請求項9所示那樣形成於共通基板上。在專利文獻4中，傳送觸控感測器信號的控制線係如圖10、圖39、段落[0031]及[0032]所示，設置在形成有畫素陣列的基板上。如專利文獻4的段落[0064]至[0066]所記載，在線640傳送顯示控制信號，也傳送感測器驅動信號。為了進行畫素驅動，有提議進行分時多工。分時多工的詳細情況並未揭示於專利文獻4，但不僅是分時驅動技術，線640兼作為顯示控制及感測器驅動兩者的角色之配線構造是複雜的，且使用該配線構造的控制也是複雜的。專利文獻4的段落[0066]記載有在電容性觸控感測器電容的作動中，防止對畫素驅動干涉的必要性。

此外，雖然線640被推定為上述控制線，但專利文獻4中並未明確記載。又，雖然專利文獻4的請求項9 所記載的「共通基板」特定為「共通基板」，但並未明確記載於說明書內。此外，專利文獻4的段落[0036]中記載有觸控感測器線係由銅、金等的金屬所形成。然而，銅、銀、金等的銅族元素對於玻璃基板或塑膠膜不具有實用的密接性，專利文獻4中沒有提出改善對銅、銀、金等的金屬的基板的密接性之實用的技術。

專利文獻5揭示了具有以導電性金屬氧化物夾持銅層或銅合金層而成的構成之黑色配線。專利文獻5的請求項9、請求項10中記載有在具備主動元件的顯示裝置中使用黑色配線的觸控感測，該主動元件具有以氧化物半導體構成的通道層。

然而，專利文獻5並未揭示使用具有以導電性金屬氧化物夾持銅層或銅合金層而成的構成之配線，來驅動垂直型發光二極體元件(顯示功能層)之技術。也沒有揭示改善垂直型發光二極體元件與配線的電性接觸之技術，也沒有揭示關於以氧化物半導體作為通道層，使用銅配線時之薄膜電晶體(主動元件)的特性改善之技術。

具備由氧化物半導體所構成的通道層之薄膜電晶體，比起多晶矽半導體，漏電流小2位數左右，作為省電的裝置乃備受矚目。因為也耐高電壓，所以作為功率半導體元件乃備受矚目。

此外，不論是在使用多晶矽半導體的電路形成中，還是在使用氧化物半導體的電路形成中，作為將如上述的裝置電性連接的導電配線，係嘗試從鋁配線切換成銅配線。鋁具有2.7μΩcm，銅具有1.7μΩcm的電阻係 數(比電阻)，所以期望是具有更良好的導電性之銅配線。然而，以多晶矽半導體作為通道層的薄膜電晶體為了使該通道層結晶化，必須進行在高溫的雷射退火，會有難以在此高溫處理時防止銅朝多晶矽半導體擴散之基本問題。

在以氧化物半導體形成通道層的技術中，為了改善該半導體特性，已知有例如積層載子濃度、能隙、移動率(mobility)、或氫濃度等特性不同的氧化物半導體膜，以使薄膜電晶體的特性或可靠性提升之手段。然而，作為通道層使用之氧化物半導體的膜厚因為是在大約3nm至80nm之薄的膜厚的範圍，所以會有難以進行成膜時的膜厚調整或氧化物半導體的特性調整之問題。此外，雖然是在具有不同特性的氧化物半導體成膜的後步驟中進行退火(熱處理)，但會有因為此退火的關係，使所積層的氧化物半導體膜相互影響，而難以獲得所期望的半導體特性之問題。

專利文獻6中，具有第1導電層和第2導電層的每一者、以及與氧化物半導體層相接的區域之電晶體構成係揭示於例如圖1中。然而，如專利文獻6的段落[0011]、[0024]、[0025]所記載，藉由將源極電極或汲極電極的側面氧化，在S值或導通關斷比(on/off ratio)、可靠性等方面會得到優異的特性。專利文獻6沒有具體地顯示具有以導電性金屬氧化物層夾持銅層或銅合金層而成的構成之配線來作為源極電極及汲極電極的構成。專利文獻6的段落[0071]顯示了鈦膜等的金屬層作為具有2層以上 的積層構造之導電層的構成要素。

此外，在段落[0058]中，關於氧化物半導體層的熱處理的溫度，係揭示了400℃以上700℃以下的範圍。專利文獻6中雖未顯示銅層或銅合金層，但如後述，在400℃以上的熱處理溫度中，會有鈦層(膜)與銅層或銅合金層相互擴散，造成配線電阻惡化之虞慮。專利文獻6中未揭示以使用於薄膜電晶體的配線、或具有銅層或銅合金層被導電性金屬氧化物層夾持而成的構成之配線，來形成觸控感測配線。專利文獻6並未揭示在LED等發光二極體元件的驅動所需要的氧化物半導體層(通道層)之載子濃度。

專利文獻7揭示了LED粒(LED晶片)之轉印技術的一方法。專利文獻8揭示了將主動矩陣LED顯示器等光學系統藉由接觸式印刷(contact print)組裝之技術。然而，專利文獻7及專利文獻8的任一者均沒有揭示使用銅層或銅合金層作為配線之觸控感測技術、及使用銅層或銅合金層作為配線之薄膜電晶體技術。

[先前技術文獻] [專利文獻]

[專利文獻1]日本特開2013-37138號公報

[專利文獻2]日本特表2016-522585號公報

[專利文獻3]日本特表2017-500757號公報

[專利文獻4]日本專利第5864741號公報

[專利文獻5]日本專利第6070896號公報

[專利文獻6]日本專利第6007267號公報

[專利文獻7]日本特開2002-62825號公報

[專利文獻8]日本專利第5700750號公報

如上述，相較於鋁，高純度的銅具有1.7μΩcm的電阻係數，因而期待銅配線作為取代鋁合金配線之導電配線。然而，銅配線具有銅容易擴散而導致可靠性降低，以及銅的表面不會鈍化，銅氧化物隨時間經過形成，使得銅氧化物的量增加等的缺點。當形成於銅的表面之銅氧化物的膜厚增加時，表面電阻會變高，在將銅配線電性安裝於基板等的步驟中會產生問題。銅配線中之銅氧化物的形成不僅會增加銅配線的表面電阻，而且因為接觸電阻的偏差，薄膜電晶體的臨界值電壓(Vth)會變動(偏差)，所以較不理想。在銅配線或銅合金配線對於電極等的電性安裝中，為了去除配線表面的銅氧化物，必須進行螯合(chelate)洗淨之類的前處理。

在電子裝置中，為了抑制因銅的特性所致之基本課題之銅的擴散，多使用以鈦(Ti)、鉬(Mo)、鎢(W)等的高熔點金屬夾持銅的3層構成、或由此等材料所形成的多層構成。然而，此等高熔點金屬，難以與銅一併(使用單成分的蝕刻劑，一次)圖案化(形成圖案)。多以與將銅形成圖案時所使用的蝕刻液相異的蝕刻液來進行Ti或Mo等的圖案化，或者藉由乾蝕刻進行圖案化。例如，在液晶顯示裝置中，有時在氧化矽等的絕緣層上，形成 具有鈦/銅之2層構成的配線。

再者，在形成電路的步驟、或形成構成顯示裝置之薄膜電晶體的矩陣的步驟中，在電路元件或薄膜電晶體的連接點(墊等)、與位於連接點上部的配線之間，必須經由接觸孔(貫穿孔)採取電性接觸。此時，由於在上述之高熔點金屬的表面或銅的表面形成有銅氧化物層，故多會產生高的接觸電阻。換言之，在以往的銅配線中，難以獲得電性安裝所需的歐姆接觸。此外，露出於空氣的銅薄膜，在熱處理中會異常生長，在薄膜的表面容易產生疎化，容易使電阻係數惡化。

此外，在以被稱為IGZO之包含氧化銦和氧化鎵和氧化鋅之複合氧化物形成的通道層(氧化物半導體層)中，由於會確保結晶化所致之可靠性，故以在400℃至700℃的溫度範圍內進行熱處理居多。在液晶顯示裝置等的製造步驟中，於進行此熱處理時，發生鈦及銅相互擴散，導致銅配線的導電率大幅惡化之情況甚多。具體而言，處於1.7μΩcm至2.5μΩcm的範圍內之銅配線的初期電阻係數，在400℃至700℃的溫度範圍內進行熱處理後，會從3.5μΩcm惡化至超過6μΩcm。在不進行熱處理的情況下，在以IGZO形成的通道層中會有隨時間經過變化所致之臨界值電壓(Vth)的變動，並不實用。關於隨時間經過變化所致之臨界值電壓(Vth)的變動，氧化物半導體層中之氧缺陷等的雜質能階(impurity level)的變化被認為是被吸藏於氧化物半導體層之氫的影響。鈦或鈦氮化物容易吸藏氫，亦可預料因包含於金屬電極或金屬配線的 氫所致之電晶體特性變化。再者，在源極電極或閘極電極以鈦或銅形成時，會有與通道層接觸之鈦等的金屬將形成通道層(氧化物半導體層)的氧化物半導體還原，而造成電晶體特性降低之情況。在具備以IGZO等所形成之通道層的薄膜電晶體的製造步驟中，要求不會導致銅配線的導電率惡化之低溫製程。

又，氧化銦或氧化銻在濺鍍等的真空成膜中，會有產生氧欠缺的情況，難以獲得充分的半導體特性。再者，以含有氧化銦或氧化銻的氧化物半導體所形成的通道層，在使用濕式蝕刻等的製造製程形成源極電極等的步驟中，容易受到蝕刻破壞。被稱為IGZO之包含氧化銦和氧化鎵和氧化鋅的氧化物半導體也同樣對於使用於濕式蝕刻的蝕刻劑沒有充分的耐受性。為了避免蝕刻破壞，以在IGZO的氧化物半導體層上形成蝕刻阻止層的情況居多。需要有難以受到使用於濕式蝕刻之蝕刻劑的影響之氧化物半導體。

本發明係有鑑於上述課題而研創者，目的在提供一種即使在使用銅配線的情況，也能獲得良好的可靠性，具備低耗電且壽命長的發光元件，且具有觸控感測功能之顯示裝置及顯示裝置基板。

本發明第1態樣的顯示裝置具備：具有第1面之第1基板；具有與前述第1面對向的第2面之第2基板； 設置於前述第2基板的前述第2面上，且與前述第1基板對向之顯示功能層；具備複數個畫素之有效顯示區 域；包圍前述有效顯示區域之邊框部；及控制前述顯示功能層之控制部；前述第1基板具備：第1配線，以第1黑色層及第1導電層構成，且形成在前述第1面上；第1絕緣層，在前述有效顯示區域中覆蓋前述第1配線；及第2配線，以第2黑色層及第2導電層構成，與前述第1配線正交，且形成於前述第1絕緣層上；在俯視下，藉由複數條前述第1配線和複數條前述第2配線，劃分有複數個前述畫素；前述第2基板具備：第3配線，以第3導電層構成，且形成於前述第2面上；第4配線，以第3導電層構成，與前述第3配線平行，且形成於前述第2面上；第5配線，以第4導電層構成，與前述第3配線及前述第4配線正交，且形成於前述第2面上；及垂直型發光二極體，設置於前述第2面上之複數個前述畫素的每一者，且發揮作為前述顯示功能層之功能；前述第2面上之複數個前述畫素的每一者具有：第1薄膜電晶體，與前述第3配線和前述第5配線電性連接；及第2薄膜電晶體，與前述第1薄膜電晶體及前述第4配線電性連接，且接收來自前述第1薄膜電晶體的信號以驅動前述垂直型發光二極體；前述第1薄膜電晶體及前述第2薄膜電晶體的每一者係具備以氧化物半導體構成的通道層；前述第1導電層、前述第2導電層、前述第3導電層及前述第4導電層，係具有藉由第1導電性金屬氧化物層和第2導電性金屬氧化物層夾持銅層或銅合金層之構成；前述第1薄膜電晶體及前述第2薄膜電晶體至少具有在前述通道層上積層有源極電極和汲極電極之構成；前述源極電極係以延伸自前述第3配線的延伸 線構成，前述第3配線之前述延伸線的前述第2導電性金屬氧化物層係與前述通道層的端部重疊；前述汲極電極係以延伸自前述第4配線的延伸線構成，前述第4配線之前述延伸線的前述第2導電性金屬氧化物層係與前述通道層的端部重疊；前述控制部係檢測複數條前述第1配線和複數條前述第2配線之間的靜電電容的變化，以進行觸控感測。

在本發明第1態樣的顯示裝置中，亦可為前述垂直型發光二極體係具有依序積層有上部電極、n型半導體層、發光層、P型半導體層及下部電極之構成的發光二極體；前述上部電極的表層至少以導電性金屬氧化物構成，且前述表層係與以導電性金屬氧化物構成的導電層電性連接。

在本發明第1態樣的顯示裝置中，亦可為前述垂直型發光二極體係具有依序積層有上部電極、n型半導體層、發光層、P型半導體層及下部電極之構成的發光二極體；前述上部電極的表層至少以導電性金屬氧化物構成；前述表層係與第6配線電性連接，該第6配線具有藉由導電性金屬氧化物層夾持銅層或銅合金層之構成。

在本發明第1態樣的顯示裝置中，在俯視下，前述第6配線亦可與前述第1配線或前述第2配線重疊。

在本發明第1態樣的顯示裝置中，亦可為前述第1薄膜電晶體及前述第2薄膜電晶體之每一者的前述通道層，係在前述氧化物半導體中含有氧化鈰；在前述氧化物半導體中，當未計數氧之元素的合計設為100at%時 ，前述氧化鈰的量係在0.2at%以上10at%以下的範圍內。

在本發明第1態樣的顯示裝置中，亦可為前述氧化物半導體係包含氧化銦、和氧化銻、和具有比前述氧化銦及前述氧化銻之每一者的量還少的量的氧化鈰之複合氧化物；在前述氧化物半導體中，當未計數氧之元素的合計設為100at%時，銦及銻之每一者的量為40at%以上。

在本發明第1態樣的顯示裝置中，亦可為前述第1薄膜電晶體及前述第2薄膜電晶體的每一者，係在前述通道層上積層閘極絕緣膜之頂閘構造的薄膜電晶體，前述閘極絕緣膜至少包含氧化鈰。

在本發明第1態樣的顯示裝置中，亦可為前述第1導電層、前述第2導電層、前述第3導電層及前述第4導電層，係具有藉由第1導電性金屬氧化物層與第2導電性金屬氧化物層夾持銅合金層之構成；前述銅合金層包含固溶於銅的第1元素、和陰電性比銅及前述第1元素還小的第2元素；前述銅合金層的比電阻係在1.9μΩcm至6μΩcm的範圍內。

在本發明第1態樣的顯示裝置中，前述第1配線亦可具有第1導電層被第1上部黑色層及第1下部黑色層所夾持之構成，前述第2配線亦可具有第2導電層被第2上部黑色層及第2下部黑色層所夾持之構成。

在本發明第1態樣的顯示裝置中，前述第2配線及前述第5配線亦可延伸於第1方向，前述第1配線、前述第3配線及前述第4配線亦可延伸於與前述第1方向正 交的第2方向。

在本發明第1態樣的顯示裝置中，前述第1配線及前述第5配線亦可延伸於第1方向，前述第2配線、前述第3配線及前述第4配線亦可延伸於與前述第1方向正交的第2方向。

本發明第2態樣的顯示裝置基板，係使用於上述之第1態樣的顯示裝置之顯示裝置基板，具備：第1面；以第1黑色層及第1導電層構成，且形成於前述第1面上之第1配線；覆蓋前述第1配線之第1絕緣層；以第2黑色層及第2導電層構成，與前述第1配線正交，且形成於前述第1絕緣層上之第2配線；及在俯視下，藉由複數條前述第1配線和複數條前述第2配線所劃分之複數個畫素；前述第1導電層及前述第2導電層，係具備藉由第1導電性金屬氧化物層和第2導電性金屬氧化物層夾持銅層或銅合金層之構成。

在本發明第2態樣的顯示裝置基板中，亦可為前述第1配線係具有第1導電層被第1上部黑色層及第1下部黑色層所夾持之構成，前述第2配線係具有第2導電層被第2上部黑色層及第2下部黑色層所夾持之構成。

根據上述之本發明的態樣，可提供一種使用具有高導電率的導電配線，且以低溫製程形成，具備特性安定的薄膜電晶體並且為高性能的觸控感測功能與低耗電之顯示裝置。

1‧‧‧第1配線

1A‧‧‧感測配線

1B‧‧‧拉出配線

2‧‧‧第2配線

3、83‧‧‧第3配線

4‧‧‧第4配線

5、85‧‧‧第5配線

6‧‧‧第6配線

12‧‧‧第2絕緣層

13‧‧‧第3絕緣層

14‧‧‧第4絕緣層

15‧‧‧第1導電層

16‧‧‧第1黑色層

20‧‧‧金屬層

21、97‧‧‧第1導電性金屬氧化物層

22、98‧‧‧第2導電性金屬氧化物層

23‧‧‧第1下部黑色層(下部黑色層)

25、75‧‧‧第2導電層

26、73‧‧‧第2黑色層

27‧‧‧第2下部黑色層(下部黑色層)

31、32‧‧‧重疊部

40、42、44‧‧‧透明基板

45‧‧‧基板

51‧‧‧第1電源線

52‧‧‧第2電源線

54‧‧‧源極電極

55‧‧‧閘極電極

56‧‧‧汲極電極

58‧‧‧通道層

67‧‧‧第1薄膜電晶體(薄膜電晶體)

68‧‧‧第2薄膜電晶體(薄膜電晶體)

70‧‧‧有效顯示區域

71‧‧‧角部

72‧‧‧邊框部

74‧‧‧重疊部

76‧‧‧透明導電膜

77‧‧‧接合層

78‧‧‧上面

79‧‧‧電容元件

81‧‧‧影像信號電路(影像信號控制部)

82‧‧‧掃描驅動電路(影像信號控制部)

86、CHIP、LED‧‧‧發光元件

87‧‧‧上部電極

88‧‧‧下部電極

89‧‧‧反射電極(畫素電極)

90‧‧‧n型半導體層

91‧‧‧p型半導體層

92‧‧‧發光層

93‧‧‧接觸孔

94‧‧‧堤壩

95‧‧‧第2平坦化層

96‧‧‧第1平坦化層

99‧‧‧銀合金層

100、300、500、700‧‧‧對向基板

105‧‧‧第2透明樹脂層

108‧‧‧第1透明樹脂層

109‧‧‧密封層

110‧‧‧顯示部

120‧‧‧控制部

121‧‧‧影像信號控制部

122‧‧‧觸控感測控制部

123‧‧‧系統控制部

168‧‧‧主動元件(薄膜電晶體)

200、600‧‧‧陣列基板

B‧‧‧藍著色層

BM‧‧‧黑色矩陣

C1、C2、C3‧‧‧靜電電容

CF‧‧‧彩色濾光片

DSP1、DSP2、DSP3、DSP4‧‧‧顯示裝置

F‧‧‧第1面

G‧‧‧綠著色層

I‧‧‧絕緣層

L‧‧‧通道長

N‧‧‧第2面

P‧‧‧觀察者

PX‧‧‧畫素

R‧‧‧紅著色層

S‧‧‧觀察面

TM1‧‧‧第1端子

TM2‧‧‧第2端子

TFT‧‧‧薄膜電晶體

圖1係表示構成本發明第1實施形態之顯示裝置的控制部(影像信號控制部、系統控制部、及觸控感測控制部)及顯示部之方塊圖。

圖2係局部地表示本發明第1實施形態之顯示裝置的圖，係沿著圖3所示的A-A’線，且沿著第2配線之剖面圖。

圖3係表示本發明第1實施形態之顯示裝置所具備的對向基板之圖，係從觀察者側觀看顯示裝置之平面圖。

圖4係表示構成設置於本發明第1實施形態的對向基板之第2觸控感測配線的第2配線(第2導電層)的圖案之平面圖。

圖5係表示構成設置於本發明第1實施形態的對向基板之第1觸控感測配線的第1配線(第1導電層)的圖案之平面圖。

圖6係表示設置於本發明第1實施形態的對向基板之第1觸控感測配線、絕緣層及第2觸控感測配線之圖，係表示以圖2的符號W1所示的部分之放大剖面圖。

圖7係局部地表示本發明第1實施形態之顯示裝置所具備的陣列基板之放大圖，係局部地表示第2薄膜電晶體之剖面圖。

圖8係表示搭載於本發明第1實施形態之顯示裝置的發光元件(LED)之剖面圖，係局部地表示圖7的符號D的區域之放大圖。

圖9係表示位於圖8所示之發光元件附近的構造之局部放大圖，係表示透明導電膜與上部電極的連接狀態之 圖。

圖10係表示本發明第1實施形態之顯示裝置的放大剖面圖，說明積層於圖7所示之薄膜電晶體的通道層上之源極電極和汲極電極的積層構造之圖。

圖11係將使用薄膜電晶體(切換元件及驅動元件)的LED發光元件驅動的代表性電路圖。

圖12係局部地表示構成本發明第1實施形態之顯示裝置的反射電極(畫素電極)之圖，係表示以圖8的符號W2所示之部分的放大剖面圖。

圖13係局部地表示構成本發明第1實施形態之顯示裝置的閘極電極之放大圖。

圖14係局部地表示本發明第2實施形態之顯示裝置的剖面圖。

圖15係局部地表示本發明第3實施形態之顯示裝置的剖面圖。

圖16係表示構成本發明第3實施形態之顯示裝置的第2觸控感測配線之圖，係表示以圖15的符號W3所示之部分的放大剖面圖。

圖17係局部地表示本發明第4實施形態之顯示裝置的剖面圖。

圖18係局部地表示本發明實施形態之顯示裝置的變形例之剖面圖。

[實施發明之形態]

以下，參照圖式，說明關於本發明的實施形 態。

以下的說明中，對相同或實質相同的功能及構成要素，標註相同符號，並省略或簡化其說明，或者，僅於必要的情況進行說明。各圖中，為了將各構成要素設成可在圖面上辨識之程度的大小，使各構成要素的尺寸及比例與實際者適宜地相異。又，依照需要，省略了難以圖示的要素，例如，形成半導體的通道層之複數層構成，又，形成導電層的複數層構成等的圖示或一部分的圖示。

以下所述的各實施形態中，係說明特徵的部分，例如，關於使用於一般的顯示裝置之構成要素與本實施形態的顯示裝置沒有差異的部分，則省略說明。

在以下的記載中，有時將觸控感測的配線、電極及信號僅稱為觸控驅動配線、觸控檢測配線、觸控配線、觸控電極及觸控信號。又，有時將第1觸控感測配線及第2觸控感測配線僅稱為觸控感測配線。將為了進行觸控感測驅動而施加於觸控感測配線的電壓稱為觸控驅動電壓。

有時將第1黑色層及第2黑色層僅稱為黑色層，又，有時將第1導電層及第2導電層僅稱為導電層。

以顯示功能層而言，將為了驅動發光元件(LED)而施加於上部電極(以下，有時也稱為n側電極)與下部電極(以下，有時稱為畫素電極、反射電極或P側電極)之間的電壓稱為畫素驅動電壓。有時將發光層的驅動僅稱為畫素驅動。

使用於第1基板、第2基板、第1配線、第2配 線、第3配線等、或者第1導電性金屬氧化物層及第2導電性金屬氧化物層等之「第1」、「第2」等序數詞，係為了避免構成要素的混淆而附上者，未限定數量。第1配線、第2配線、第3配線，在以下的記載中，有時僅稱為配線。又，第1導電性金屬氧化物層及第2導電性金屬氧化物層，在以下的說明中，有時僅大致稱為導電性金屬氧化物層。

(第1實施形態)

(顯示裝置DSP1的功能構成)

以下，一邊參照圖1至圖13，一邊說明本發明第1實施形態之顯示裝置DSP1，

圖1係表示構成本發明第1實施形態之顯示裝置DSP1的控制部及顯示部之方塊圖。如圖1所示，本實施形態的顯示裝置DSP1具備有：顯示部110；和用以控制顯示部110及觸控感測功能之控制部120。

控制部120具有周知的構成，且具備有影像信號控制部121(第一控制部)、和觸控感測控制部122(第二控制部)、和系統控制部123(第三控制部)。

影像信號控制部121係控制顯示部110中的圖像顯示。具體而言，影像信號控制部121係藉由對被供給至設置於陣列基板200之上部電極與下部電極間的電壓(畫素驅動電壓)進行控制，來控制被上部電極及下部電極所夾持之發光層92的發光(畫素驅動)。此種畫素驅動係在以陣列狀設置於陣列基板200上之複數個發光層92的每一者中進行，而於顯示部110顯示圖像。

觸控感測控制部122係例如對第2配線2施加觸控感測驅動電壓，對產生於後述的第1配線1與第2配線2之間的靜電電容的變化進行檢測，而進行觸控感測。

系統控制部123係控制影像信號控制部121及觸控感測控制部122，且將畫素驅動、與利用觸控驅動所致之靜電電容的變化的檢測交替地進行。亦即，系統控制部123係可藉由分時驅動，進行顯示部110的圖像顯示(畫素驅動)與觸控感測驅動。系統控制部123亦可具有使畫素驅動及觸控感測驅動的頻率彼此相異以進行上述驅動之功能，亦可具有使畫素驅動及觸控感測驅動的驅動電壓彼此相異來進行上述的驅動之功能。在具有此種功能的系統控制部123中，例如檢測顯示裝置DSP1所接收之來自外部環境的雜訊的頻率，選擇和雜訊頻率不同的觸控感測驅動頻率。藉此，可減輕雜訊的影響。又，在此種系統控制部123中，也可選定配合手指或筆等指示器之掃描速度的觸控感測驅動頻率。

具備上述之控制部120的顯示裝置DSP1，係兼具有觸控感測功能和圖像顯示功能之觸控感測功能一體型的顯示裝置。顯示裝置DSP1，係利用使用透過絕緣層配置的兩個配線群組、亦即使用屬於觸控感測配線之複數條第1配線1和複數條第2配線2之靜電電容方式的觸控感測技術。例如，當手指等指示器接觸或接近對向基板(後述)時，檢測產生於第1配線1與第2配線2的交點之靜電電容的變化，並檢測手指等指示器的位置。或者，藉由提高第1配線1與第2配線2的配線密度、以及縮小第1配線 1與第2配線2間的距離，可檢測關於指紋的凹凸之靜電電容變化，而能進行個人認證。由於本發明第1實施形態的第1配線1和第2配線2，係適用導電率高的銅配線，故可提升觸控感測精度。

(顯示裝置DSP1的構造)

圖2係局部地顯示本發明第1實施形態之顯示裝置DSP1之圖，係沿著圖3所示的A-A’線之剖面圖。

本實施形態的顯示裝置DSP1係具備後述之實施形態的顯示裝置基板。又，以下記載的「俯視」意指由觀察者觀察顯示裝置DSP1的顯示面(顯示裝置基板的平面)之方向(後述的觀察方向OB)所看到的平面。本發明第1實施形態之顯示裝置的顯示部形狀、或限定畫素之畫素開口部的形狀、構成顯示裝置的畫素數並不受限。

在以下詳述的第1實施形態中，例如，將第1配線延伸(延線)的方向限定為Y方向(第2方向)，將與第1配線正交的第2配線延伸(延線)的方向限定為X方向(第1方向)，再者，將透明基板的厚度方向限定為Z方向，來說明顯示裝置。

又，將觀察者P觀察顯示裝置DSP1的方向、亦即從後述之透明基板40的觀察面S朝向第1面F的方向稱為觀察方向OB(與圖2所示之Z方向相反的方向)。

此外，以下的實施形態中，亦可將以上述方式限定的X方向與Y方向互換，亦即將X方向定義為第2方向且將Y方向定義為第1方向，來構成顯示裝置。此外，如後述，可將第1配線與第2配線的角色調換。

如圖2所示，顯示裝置DSP1係具備：對向基板100(第1基板，顯示裝置基板)、和以面向對向基板100的方式貼合的陣列基板200(第2基板)。此外，圖2所示的顯示裝置DSP1中，省略了具有各種光學功能的光學膜、保護對向基板100的蓋玻璃等。

(對向基板100的構造)

如圖2所示，對向基板100具備透明基板40，其具有第1面F、以及與第1面F為相反側的觀察面S。第1面F係與陣列基板200的第2面N對向之面。觀察面S係與觀察者P對向之面。

可使用於透明基板40的基板，只要是在可視區域中為透明的基板即可，可使用玻璃基板、陶瓷基板、石英基板、藍寶石基板、塑膠基板等。

在透明基板40之觀察面S的上方，設置有屬於觸控感測配線的複數條第1配線1和複數條第2配線2。在複數條第1配線1和複數條第2配線2之間，設置有絕緣層I(第1絕緣層)，第1配線1和第2配線2係藉由絕緣層I相互電性絕緣。絕緣層I係在有效顯示區域70覆蓋第1配線1，在絕緣層I上形成有第2配線2。

在透明基板40的第1面F，形成有第1透明樹脂層108。第1透明樹脂層108係與後述之密封層109連接。藉此，以發光元件(顯示功能層)位於對向基板100的第1面F與陣列基板200的第2面N之間的方式，接合有對向基板100和陣列基板200。發光元件係設置於陣列基板200的第2面N上，與對向基板100對向。

圖3係表示本發明第1實施形態之顯示裝置DSP1所具備的對向基板100之圖，係從觀察者P觀看顯示裝置DSP1之平面圖。

圖4係表示構成設置於本發明第1實施形態的對向基板100之第2觸控感測配線之第2配線(第2導電層)的圖案之平面圖。

圖5係表示構成設置於本發明第1實施形態的對向基板100之第1觸控感測配線之第1配線1(第1導電層)的圖案之平面圖。

(有效顯示區域及邊框區域)

如圖3及圖5所示，顯示裝置DSP1具備：形成於顯示部110的有效顯示區域70、和包圍有效顯示區域70的邊框部72。有效顯示區域70係以複數條第1配線1和複數條第2配線2來劃分，係複數個畫素PX配列成矩陣狀的顯示區域。邊框部72係位於顯示部110的外側，為形成有遮光層之區域。

(觸控感測配線)

複數條第2配線2係在Z方向設置於觀察面S上且位於複數條第1配線1與陣列基板200之間，在Y方向上排列，且相互平行地延伸於X方向。在X方向之第2配線2的端部，設置有第2端子TM2。複數條第2配線2係形成了第2配線圖案。

複數條第1配線1係在本實施形態中位於觀察面S的上方。第1配線1具有感測配線1A和拉出配線1B。感測配線1A係排列於X方向，相互平行地延伸於Y方向。 感測配線1A係在邊框部72中，與拉出配線1B連接。拉出配線1B係在俯視下與邊框部72重疊，且排列於Y方向，相互平行地延伸於X方向。在Y方向的拉出配線1B的端部，設置有第1端子TM1。複數條第1配線1係形成有第1配線圖案。

複數條第1配線1的每一者與複數條第2配線2的每一者係電性獨立。第1配線1與第2配線2在從觀察者P觀看的俯視下係呈正交。由複數條第1配線1和複數條第2配線2所劃分的區域為畫素PX。複數個畫素PX係在顯示部110中配置成矩陣狀。畫素PX的開口部形狀亦可為正方形圖案、長方形圖案、平行四邊形圖案等。再者，畫素PX之開口部的配列亦可為施以波紋(moire)對策的配列、亦可為鋸齒狀的配列。

複數個第1端子TM1及複數個第2端子TM2係與觸控感測控制部122連接。藉此，觸控感測控制部122係經由第1端子TM1及第2端子TM2，與第1配線1及第2配線2電性連接。

例如，可將第1配線1作為觸控檢測電極使用，將第2配線2作為觸控驅動電極使用。觸控感測控制部122係檢測產生於第1配線1與第2配線2之間的靜電電容C1的變化，作為觸控信號。

又，亦可將第1配線1的角色與第2配線2的角色調換。具體而言，亦可將第1配線1作為觸控驅動電極使用，將第2配線2作為觸控檢測電極使用。

此外，也可不將第1配線1與第2配線2的全部 配線使用於觸控感測。亦可在複數條第1配線1及複數條第2配線2中，去除使用於觸控感測的配線，將未使用於觸控感測的配線間疏(thinning)。亦即，亦可進行間疏驅動。

接著，針對使第1配線1進行間疏驅動的情況進行說明。首先，將全部的第1配線1區分成複數個群組。群組的數量少於所有的第1配線1的數量。構成一個群組的配線數，例如設為6條。此處，選擇所有的配線(配線數為6條)中之例如2條配線(少於所有配線條數的條數，2條<6條)。在一個群組中，使用所選擇的2條配線來進行觸控感測，剩餘的4條配線的電位設定成浮動電位。顯示裝置DSP1由於具有複數個群組，所以可依如上述定義有配線的功能之各群組進行觸控感測。同樣地，第2配線2中，也可進行間疏驅動。

用於觸控的指示器是手指的情況和是筆的情況，接觸或接近之指示器的面積或電容有所不同。藉由此種指示器的大小，可調整要間疏之配線的條數。在筆或針尖等前端細的指示器中，可減少配線的間疏條數並使用高密度的觸控感測配線的矩陣。指紋識別時也可使用高密度的觸控感測配線的矩陣。

因為藉由如此依各群組進行觸控感測驅動，用於掃描或檢測的配線數會減少，所以可提升觸控感測速度。再者，在上述的例子中，雖然構成一個群組的配線數為6條，但例如亦可以10條以上的配線數形成一個群組，亦可使用一個群組中所選擇的2條配線進行觸控感測 。亦即，增加被間疏的配線數(成為浮動電位之配線數)，藉此讓用於觸控感測的選擇配線之密度(相對於全部配線數之選擇配線的密度)降低，藉由利用選擇配線進行掃描或檢測，有助於減少耗電及提升觸控檢測精度。反之，減少被間疏的配線數，提高使用於觸控感測之選擇配線的密度，利用選擇配線進行掃描或檢測，藉此可活用於例如藉由指紋識別或觸控筆之輸入。

被間疏的配線(未使用於觸控感測的配線)，係例如成為電性浮動的狀態，亦即，電位成為浮動狀態。為了獲得顯示裝置DSP1的表面(面對觀察者的面)與手指等指示器之接近距離，也可將第1配線1或第2配線2的電位設成浮動狀態。在檢測出手指等指示器的位置後，為了使下一個檢測信號的精度提升，亦可使第1配線1及第2配線2的任一者接地，並重置(電位設為0V)。此外，為了使檢測信號的精度提升，亦可採用使觸控驅動電壓的相位交替地反轉之電壓。使此種觸控檢測信號的精度提升的方法，在指示器為主動型指示器(active pointer)(例如，由筆形指示器產生檢測指示信號這樣的指示器)的情況也是有效的。

關於浮動圖案，亦可針對第1配線1及第2配線2的每一者將檢測電極和驅動電極作切換，不進行間疏驅動而進行高精細的觸控感測。

又，上述之間疏驅動的浮動圖案亦可以與地面(於框體接地)電性連接的方式作切換。為了改善觸控感測的S/N比，亦可在檢測出觸控感測信號時，將TFT( 薄膜電晶體)等主動元件的信號配線暫時接地於地面(框體等)。

又，有使用為了將藉觸控感測控制所檢測的靜電電容重置所需要的時間較長之觸控配線、亦即觸控感測之時間常數(電容與電阻值之乘積)大的觸控配線之情況。於此情況，例如，在觸控配線的配列中，亦可將奇數行的配線和偶數行的配線交替地利用於觸控感測，進行經調整時間常數的大小之驅動。

又，亦可將複數條觸控感測配線群組化(grouping)來進行驅動或檢測。在複數條數觸控感測配線之群組化的驅動中，亦可不採用線序驅動(line sequential drving)，而採用以群組單位亦稱為自我檢測方式之匯總檢測的驅動方法。此外，亦可以群組單位進行並聯驅動(parallel driving)。又，為了消除寄生電容等之雜訊，亦可採用取相互接近或鄰接之觸控配線的檢測信號的差之差分檢測方式。位於接近邊框部72的區域(顯示部110之外側的區域、不進行圖像顯示的區域)之觸控感測配線，比起位於顯示部110的中央之觸控感測配線，有觸控感測的感度低的傾向。因此，也可調整觸控感測配線的寬度、形狀，來減少感度差。

在觸控感測控制部122及影像信號控制部121中，也可將觸控驅動和畫素驅動藉由分時驅動來進行控制。也可配合所要求之觸控輸入的速度來調整觸控驅動的頻率。以觸控驅動頻率而言，可選擇比畫素驅動頻率高的頻率。利用手指等指示器的觸控時間點為不定期， 且為短時間，故觸控驅動頻率係以高者為佳。

已知有多種使觸控驅動和畫素驅動各者的頻率相異的方法。例如，在顯示畫面中，在顯示影像之連續的複數個白顯示(有影像信號的輸出時)之間***黑顯示，在此黑顯示的期間進行觸控感測，藉此可進行不受影像相關之雜訊的影響之觸控感測。在黑顯示的期間，可任意地選擇觸控驅動的頻率。

(觸控感測配線的積層構造)

圖6係表示設置於本發明第1實施形態的對向基板100之第1配線1、絕緣層I及第2配線2的圖，係表示以圖2的符號W1所示的部分之放大剖面圖。

複數條第1配線1係在觀察方向OB具有依序積層有第1黑色層16和第1導電層15之構成。複數條第2配線2係在觀察方向OB依序積層有第2黑色層26和第2導電層25之構成。第2黑色層26具有與第1黑色層16相同的構成。第2導電層25具有與第1導電層15相同的構成。亦即，第1配線1及第2配線2係具有相同的層構造。

絕緣層I係設置於觀察面S的上方，且配置在第1配線1與第2配線2之間。

由於第1配線1及第2配線2的每一者具備黑色層，故以格子狀正交的第1配線1與第2配線2係具有作為黑色矩陣之功能，顯示對比得以提升。

在圖6中，第1配線1及第2配線2的每一者係具有由黑色層和導電層所構成的2層積層構造，但本發明並不限定此構造。第1配線1及第2配線2的每一者亦可以具 有比2層更多的層數之積層構造形成。又，亦可採用藉由兩層黑色層夾持了導電層的3層積層構造。

第1導電層15係可例如具有作為金屬層20的銅合金層被第1導電性金屬氧化物層21(上部導電性金屬氧化物層)及第2導電性金屬氧化物層22(下部導電性金屬氧化物層)所夾持而成的3層構造。

在剖面視圖中，構成第1配線1與第2配線2的每一者之黑色層及導電層的線寬可設成大致相同。具體而言，在使用周知的光微影方法，形成導電層後，進行以經圖案化的導電層作為遮罩使用的乾蝕刻，藉此能夠以黑色層與導電層在剖面視圖中的線寬大致相同的方式，形成觸控感測配線。例如，可適用日本特開2015-004710號公報所記載的技術。

(導電性金屬氧化物層)

能夠以導電性金屬氧化物層21、22來夾持構成第1導電層15及第2導電層25的至少一部分之金屬層20。換言之，就第1導電層15、第2導電層25的構造而言，係可採用由第1導電性金屬氧化物層21、金屬層20及第2導電性金屬氧化物層22所構成的3層構造。亦可在第1導電性金屬氧化物層21與金屬層20的界面、或第2導電性金屬氧化物層22與金屬層20的界面，進一步***鎳、鋅、銦、鈦、鉬、鎢等與銅相異的金屬、或此等金屬的合金層。

具體而言，就第1導電性金屬氧化物層21及第2導電性金屬氧化物層22的材料而言，係可採用例如複合氧化物，該複合氧化物係包含選擇自從氧化銦、氧化鋅 、氧化銻、氧化錫、氧化鎵及氧化鉍所構成的群組之2種以上的金屬氧化物。尤其，可採用將氧化鋅、氧化銻、氧化鎵之類對酸之溶解性高的氧化物，加入以氧化銦作為基材的導電性金屬氧化物而形成的複合氧化物。藉此，可得到蝕刻性良好的第1導電性金屬氧化物層21及第2導電性金屬氧化物層22。藉由加入氧化鋅、氧化銻、氧化鎵之類對酸的溶解性高的氧化物，可調合導電性金屬氧化物層的蝕刻率(etching rate)、與銅層、銅合金層的蝕刻率，能夠提升具有銅層、銅合金層被導電性金屬氧化物所夾持的構成之配線在濕式蝕刻的加工性。又，藉由調整此等複合氧化物的組成，可調整工作函數的值，且可調整發光層的載子放出性。為了調整發光層的載子放出性，亦可使用加入了氧化鎢、氧化鉬等的複合氧化物。

第1導電性金屬氧化物層21及第2導電性金屬氧化物層22所含的銦(In)的量必須含有比80at%還多。

例如，導電性金屬氧化物層係由包含氧化銦、氧化鋅及氧化錫的複合氧化物所形成，可使以複合氧化物所含的銦(In)和鋅(Zn)和錫(Sn)的In/(In+Zn+Sn)所示之原子比大於0.8，且可使Zn/Sn的原子比大於1。

銦(In)的量係以多於80at%較佳。銦(In)的量係以多於90at%更加。當銦(In)的量少於80at%時，所形成之導電性金屬氧化物層的比電阻會變大，較不理想。當鋅(Zn)的量超過20at%時，導電性金屬氧化物(混合氧化物)的耐鹼性會降低，所以較不理想。上述的第1導電 性金屬氧化物層21及第2導電性金屬氧化物層22中，均為混合氧化物中的金屬元素之原子百分比(不計數氧元素而僅計數金屬元素)。氧化銻或氧化鉍難以形成金屬銻或金屬鉍與銅的固溶區域，可抑制積層構造中之銅的擴散，所以可加在上述導電性金屬氧化物層中。

當第1導電性金屬氧化物層21及第2導電性金屬氧化物層22包含氧化錫和氧化鋅時，鋅(Zn)的量必須多於錫(Sn)的量。若錫的含量超過鋅含量，則在後續步驟的濕式蝕刻中會產生障礙。換言之，屬於銅或銅合金的金屬層比導電性金屬氧化物層更易蝕刻，第1導電性金屬氧化物層21與金屬層20的寬度、第2導電性金屬氧化物層22的金屬層20的寬度容易產生差。

當第1導電性金屬氧化物層21及第2導電性金屬氧化物層22包含氧化錫和氧化鋅時，第1導電性金屬氧化物層21及第2導電性金屬氧化物層22所含的錫(Sn)的量係以在0.Sat%以上6at%以下的範圍內較佳。在相對於銦元素的比較下，將0.5at%以上6at%以下的錫添加於導電性金屬氧化物層，可縮小與上述銦、鋅、及錫之3元系混合氧化物膜(導電性複合氧化物層)的比電阻。在上述混合氧化物中，亦可少量添加鈦、鋯、鎂、鋁、鍺、鎢、鉬等其他元素。其中，本實施形態中，混合氧化物的比電阻未限定於上述範圍。

(導電層)

第1導電層15及第2導電層25係可以金屬層20等的導電材料形成。以金屬層20而言，係可採用例如銅層或銅 合金層、銀層或銀合金層、或者含有鋁的鋁合金層(含有鋁的層)、再者金、鈦、鉬或此等的合金。銅層、銅合金層、或銀層、銀合金，對於透明樹脂層或玻璃基板(透明基板)的密接性低。因此，將銅層、銅合金層、或者銀層、銀合金銅層原樣適用於顯示裝置基板時，會難以實現實用的顯示裝置基板。然而，上述的複合氧化物係充分地具有對彩色濾光片(複數色的著色圖案)、黑色矩陣BM(黑色層)及玻璃基板(透明基板)等的密接性，且對於銅層或銅合金層的密接性也充足。因此，在使用複合氧化物且將銅合金層或銀合金層適用於顯示裝置基板的情況，可實現實用的顯示裝置基板。從導電率和經濟成本的觀點來看，較佳為銅層或銅合金層。為了獲得導電層對於透明基板40或透明樹脂層的密接性，較佳係採用在銅中添加有從鎂、鈣、鈦、鉬、銦、錫、鋅、釹、鎳、鋁、銻、鉍所構成的群組選擇的1個以上的金屬元素而成的合金。

(銅合金層)

以下，針對銅合金層，具體地說明。

屬於金屬層20的銅合金層亦可含有：固溶於銅的第1元素、和陰電性小於銅及第1元素的第2元素。就第1元素及前述第2元素而言，添加於銅時的比電阻上升率係可選擇1μΩcm/at%以下的元素。銅合金層的比電阻(電阻係數)係可在1.9μΩcm至6μΩcm的範圍內。此外，本發明第1實施形態中與銅固溶的元素，可換言之係例如包含在適用於車載之電子機器的使用範圍、即-(負)40℃至+(正)80℃ 的溫度區域中穩定地取得銅被取代型固溶之元素。

在上述溫度範圍(電子機器的使用範圍)且添加於銅合金之元素量的範圍中，將銅的結晶構造中可取代銅原子的位置之元素判斷為「取得取代型固溶的元素」。又，元素(亦可為複數種)對銅的添加量，只要在銅合金的電阻係數(和比電阻同義)不超過6μΩcm的範圍即可。矩陣母材設為銅的情況，對銅具有廣固溶區域的金屬係可例示出金(Au)、鎳(Ni)、鋅(Zn)、鎵(Ga)、鈀(Pd)、錳(Mn)。鋁(Al)雖不廣，但對銅具有固溶區域。

作為添加於銅合金的元素，對銅合金的電阻係數影響小之電阻係數小的添加元素(銅的合金元素)係可列舉：鈀(Pd)、鎂(Mg)、鈹(Be)、金(Au)、鈣(Ca)、鎘(Cd)、鋅(Zn)、銀(Ag)。此等元素對純銅添加1at%時，電阻係數的增加為大致1μΩcm以下。由於鈣(Ca)、鎘(Cd)、鋅(Zn)、銀(Ag)之電阻係數的增加為0.4μΩcm/at%以下，故作為合金元素是理想的。當考量經濟性及環境負荷時，使用鋅及鈣作為合金元素較佳。鋅及鈣可分別作為對銅之合金元素而添加至5at%。

亦可依據上述添加量的範圍，增加鈣的添加量、或減少鋅的添加量等增減鋅及鈣的添加量。關於因對銅添加鋅及鈣而產生的效果，在各自為0.2at%以上的添加量之下可獲得顯著的效果。

對純銅添加合計0.4at%的鋅及鈣後之銅合金的電阻係數係約1.9μΩcm。因此，本發明第1實施形態之銅合金層的電阻係數的下限係1.9μΩcm。此外，在將鈣 (Ca)、鎘(Cd)、鋅(Zn)、銀(Ag)用作合金元素的情況，當添加量相對於銅及合金元素的合計元素數，超過5at%時，銅合金的電阻係數會顯著增加。因此，添加量以至少小於5at%較佳。

陰電性係為原子(元素)吸引電子的強度之相對尺度。此值越小的元素，越容易變成陽離子。銅的陰電性為1.9。氧的陰電性為3.5。陰電性小的元素可列舉：鹼土類元素、鈦族元素、鉻族元素等。鹼元素的陰電性亦小，惟當在銅的附近存在有鹼元素或水分時，銅的擴散會增長。因此，鈉或鉀等之鹼元素無法作為銅的合金元素使用。

鈣的陰電性係1.0之小的值。在將鈣作為銅的合金元素使用之情況，鈣於熱處理時等會比銅先被氧化而成為氧化鈣，可抑制銅的擴散。在本發明第1實施形態的導電配線中，可在未被導電性金屬氧化物層覆蓋之銅合金層的露出面、銅合金層和導電性金屬氧化物層之界面，選擇性地形成鈣氧化物。尤其，在未被導電性金屬氧化物層覆蓋之銅合金層的露出面形成鈣氧化物，有助於抑制銅的擴散、及可靠性之提升。本發明第1實施形態的導電配線或銅合金層的導電率，係藉由熱處理等退火來提升。上述的陰電性係以鮑林(Pauling)之陰電性的值表示。在本發明第1實施形態的導電配線中，較佳為藉由導電配線的熱處理步驟等，使第2元素比銅及第1元素先被氧化而形成氧化物。又，以防止氫、氧混入銅或銅合金較佳。

此外，在本發明第1實施形態中，「第1元素」的陰電性亦可小於銅的陰電性。「第2元素」亦可對銅具有固溶區域。在使用陰電性小於銅且對銅具有固溶區域這兩個性質之兩種以上的元素之情況，將兩種以上的元素中陰電性小的元素設為「第2元素」。例如，第1元素為鋅，第2元素為鈣。

具體而言，關於屬於金屬層20之銅合金層13的組成，當將銅、鋅及鈣的合計設為100at%時，銅合金層係在0.2at%以上5.0at%以下的範圍內含有第1元素，且在0.2at%以上5.0at%以下的範圍內含有第2元素，剩餘部分含有銅。

本實施形態中，例如，銅合金層係使用鈣2at%、鋅0.5at%、剩餘部分為銅與不可避免的雜質之銅合金。具有此種組成條件之銅合金層的電阻係數係可例示2.7μΩcm。

銅合金層的電阻係數係可能因為銅合金層的成膜方法或退火條件而有±30%左右的變化。例如，關於在玻璃基板等直接形成有銅合金層的構成中，因為成膜時的熱處理、再者成膜後的熱處理，會有銅合金層被氧化(CuO，形成氧化銅)，電阻值惡化之情況。又，在構成銅合金層的合金元素是以低濃度添加的銅合金、即稀釋合金中，會形成氧化銅，且銅合金的晶粒會變得太大。因此，會有形成具有間隙之粗大的粒界(結晶粒界)，且銅合金層的表面變粗，而使電阻值惡化之情況。

本發明第1實施形態中，採用屬於金屬層20 的銅合金層被第1導電性金屬氧化物層21和第2導電性金屬氧化物層22所夾持之構成。在此構成中，藉由熱處理(退火)改善電阻係數的情況很多。換言之，在本發明第1實施形態中，銅合金層被導電性金屬氧化物層所覆蓋，藉此可抑制銅合金層的表面氧化。又，藉由形成於銅合金層的表面及背面之導電性金屬氧化物層所產生的限制(anchoring：錨定)，不會有銅合金層的晶粒極端粗大化的情況，銅合金層的表面不會變粗。即便為構成銅合金層的合金元素是以低濃度(例如，0.2at%左右)添加的銅合金層，結晶粒(grain：晶粒)亦難以變大，可抑制粒界所致之載子散射(carrier scattering)(電阻係數的惡化)。藉由使第1元素和第2元素合在一起為0.4at%以上的條件下添加於銅合金，可獲得緻密的銅合金層。

關於抑制電阻係數的惡化之效果，特別是，在添加於銅之合金元素的比電阻上升率是1μΩcm/at%以下的元素的情況，且銅合金層是被第1導電性金屬氧化物層21和第2導電性金屬氧化物層22所夾持之構成的情況，容易獲得顯著的效果。

又，在本發明第1實施形態的銅合金層中，無須有意地使之含氧(O)。含氧多的銅合金層，例如會因為水或鹼的存在，而在銅合金層產生孔隙(void)，會有降低銅合金層的可靠性之虞。

於是，將第1導電性金屬氧化物層21和銅合金層(金屬層20)和第2導電性金屬氧化物層22這三層，例如在180℃以下的基板溫度進行連續成膜。基板溫度亦可設 定在室溫(25℃)，進而設定在室溫以下的溫度。又，在形成有通道層的圖案後的後步驟中，例如，施以180℃至340℃的低溫退火。此低溫退火亦可在形成源極配線或汲極電極等的導電配線之步驟前進行。藉由低溫退火，可改善包含電阻係數的電氣特性。

作為使用於銅合金層的銅合金，係可使用上述之材料。在第1實施形態的銅合金中，鋅的含量設為0.5at%，鈣的含量設為2.0at%，剩餘部分設為銅及不可避免的雜質。銅合金的膜厚並無規定。在第1實施形態中，銅合金層的膜厚設為280nm。銅合金層的電阻係數在後述的退火(熱處理)後為2.7μΩcm。

又，本實施形態中，被第1導電性金屬氧化物層21及第2導電性金屬氧化物層22所夾持的銅合金層，係可抑制為約1.9μΩcm至6μΩcm範圍內之極小的電阻係數。

在銅或銀被導電性金屬氧化物層所夾持之3層積層構造中，例如，添加於銅、銀的鈣或者鎂在熱處理時選擇性地被氧化，容易析出於導電性金屬氧化物與金屬層的界面、或銅合金的露出面(未被導電性金屬氧化物覆蓋之導電配線的剖面部等)。或者，氧化鈣會因為氧化而容易析出於銅合金、銀合金的表面或剖面。如此選擇的氧化或析出，會抑制銅、銀的遷移(migration)，結果，可提升上述3層積層構造之可靠性。金屬元素添加於金屬層20的量只要為4at%以下，就可大幅提升銅合金、銀合金的電阻值，所以較為理想。以銅合金、銀合金的成膜方法而言，可使用例如濺鍍等的真空成膜法。

以金屬層20而言，當採用銅合金薄膜、銀合金薄膜、或鋁合金的薄膜時，若膜厚設為100nm以上或150nm以上，則可視光幾乎不會穿透。因此，本實施形態的金屬層20只要具有例如100nm~500nm的膜厚，則可獲得充分的遮光性。金屬層20的膜厚亦可超過500nm。此外，如後述，上述導電層的材料亦可適用於設置在後述的陣列基板之配線、電極。又，本實施形態中，就與主動元件電性連接的配線的構造而言，例如就閘極電極、閘極配線的構造而言，係可採用金屬層被導電性金屬氧化物層所夾持的積層構造。

當金屬層20為銅層、銅合金層、或者銀層、銀合金時，上述的導電性金屬氧化物層係以包含從氧化銦、氧化鋅、氧化矽、氧化鎂、氧化銻、氧化鎵、氧化鉍、氧化鈦、氧化鎢、氧化鉬、及氧化錫選擇的2種以上的金屬氧化物之複合氧化物較為理想。

銅或銅合金、或者銀或銀合金的導電率高，作為配線材料是理想的。然而，在銅合金的表面，不具導電性的銅氧化物會隨時間經過而形成，會有電性接觸變困難的情況。銀或銀合金容易形成硫化物或氧化物。另一方面，藉由以氧化銦、氧化鋅、氧化銻、氧化矽、氧化錫等的複合氧化物層覆蓋銅合金層、銀合金層，可實現穩定的歐姆接觸，在使用此種複合氧化物層的情況下可容易進行後述的第3實施形態之轉移等的電性安裝。本發明第1實施形態的導電層，由於可容易獲得安裝上不可缺少的歐姆接觸，所以可適用於利用接觸孔的多層 配線。導電性金屬氧化物層的膜厚係可選擇自例如10nm至100nm的範圍。銅合金層的膜厚係可選擇自例如100nm至500nm的範圍。此等導電性金屬氧化物層或銅合金層的成膜，係以濺鍍等的真空成膜較佳。為了進行電性安裝，亦可在端子部的銅合金層的部分，實施鍍敷。

關於可適用於由本發明第1實施形態的第1導電性金屬氧化物層21、金屬層20及第2導電性金屬氧化物層22所構成的層構造，係可列舉如以下的變形例。例如，在含有氧化銦作為中心基材的ITO(Indium Tin Oxide)或IZTO(Indium Zinc Tin Oxide)中，於氧不足的狀態下，可列舉例如：在銀合金或銅合金層等金屬層上成膜有導電性金屬氧化物層之積層構造；或者將氧化鉬、氧化鎢、氧化鈦、氧化鎳與氧化銅的混合氧化物等成膜於銀合金或銅合金等金屬層上之積層構造。以導電性金屬氧化物層夾持金屬層的3層構造，具有可在濺鍍裝置等真空成膜裝置中連續成膜之優點。

例如，從將銀合金層與導電性金屬氧化物層一次蝕刻的觀點來看，夾持銀合金的導電性金屬氧化物層，係可使用包含氧化鋅或氧化鎵之複合氧化物。這樣的銀合金層與導電性金屬氧化物層之積層構造，係以周知的光微影方法，用單成分的蝕刻劑利用1次的蝕刻來形成圖案。例如，關於後述之發光元件(LED)的光反射性反射電極(畫素電極)，係可適用氧化銦和氧化鎵和氧化銻的複合氧化物作為導電性金屬氧化物層。氧化銦和氧化鎵和氧化銻的複合氧化物之工作函數高。就發光元件的 陽極而言，氧化銦和氧化鎵和氧化銻之複合氧化物、與銀合金層的積層構造，係適合於要求導電性及可靠性的配線。

上述之銀或銀合金與導電性金屬氧化物的構造，係可適用於將銀或銀合金置換成銅或銅合金之構造。例如，作為後述的反射電極89，係可適用於具有高光反射率的銀合金、再者以導電性金屬氧化物所夾持之銀合金的構成。關於詳細情形，將參照圖12進行說明。

第1導電性金屬氧化物層21及第2導電性金屬氧化物層22，對於銅或銀具有障壁性(barrier property)。在藉由導電性金屬氧化物夾持著銅配線或銀配線的構成中，可抑制因銅或銀的遷移等所致之主動元件的劣化，作為適用於主動元件的高導電性配線是理想的。

(黑色層)

第1黑色層16及第2黑色層26係發揮作為顯示裝置DSP1之黑色矩陣的功能。黑色層係例如由使黑色的色材分散的著色樹脂所構成。銅的氧化物或銅合金的氧化物難以獲得充分的黑色或低的反射率。例如，在以金屬氧化物形成黑色層的情況，大約為10%至30%的可視區域的光反射率，且在可視區域中難以獲得平坦(flat)的反射率而可看見著色。本實施形態中之在黑色層與玻璃等基板、或與透明樹脂層之間的界面中之可視光的反射率被抑制成大致3%以下，可獲得高的視認性。前述透明樹脂係包含用於將保護玻璃貼附於顯示裝置之接著層。

以黑色的色材而言，係可適用碳、碳奈米管 、碳奈米角、碳奈米刷(Carbon Nano Brush)、或者複數種有機顏料的混合物。例如，以相對於黑色色材整體的量為51質量%以上的比例，亦即，使用碳作為主要色材。為了調整反射色，可將藍色或紅色等的有機顏料添加於黑色的色材來使用。例如，藉由調整包含於作為原始材料之感光性黑色塗布液之碳的濃度(降低碳濃度)，可使光微影步驟中之黑色層的再現性提升。

(陣列基板200的構造)

其次，參照圖7~圖13，說明關於構成顯示裝置DSP1之陣列基板200的構造。

圖7係局部地表示本發明第1實施形態之顯示裝置DSP1所具備的陣列基板200之放大圖，係局部地表示第2薄膜電晶體之剖面圖。

圖8係表示搭載於本發明第1實施形態之顯示裝置DSP1之發光元件(LED)的剖面圖，係局部地表示圖7的符號D的區域之放大圖。

圖9係表示位於圖8所示之發光元件附近的構造之局部放大圖，表示透明導電膜與上部電極的連接狀態之圖。

圖10係表示本發明第1實施形態之顯示裝置DSP1之放大剖面圖，係說明積層於圖7所示之薄膜電晶體的通道層上之源極電極與汲極電極的積層構造之圖。

圖11係驅動使用薄膜電晶體(切換元件及驅動元件)之LED發光元件的代表性電路圖。

圖12係局部地表示構成本發明第1實施形態之顯示裝置DSP1的下部電極(畫素電極)之圖，係表示以圖8的符 號W2所示的部分之放大剖面圖。

圖13係局部地表示構成本發明第1實施形態之顯示裝置DSP1的閘極電極(閘極配線)之放大圖。

作為陣列基板200的基板45，未必要限定於透明基板，例如，作為可適用於陣列基板200的基板，可列舉：玻璃基板、陶瓷基板、石英基板、藍寶石基板、矽、碳化矽或矽鍺等的半導體基板、或者塑膠基板等。亦可為透明，亦可為不透明的基板或著色的基板。

在陣列基板200中，第4絕緣層14、形成於第4絕緣層14上的主動元件168、以覆蓋第4絕緣層14及主動元件168的方式形成的第3絕緣層13、以與主動元件168的通道層58對向的方式形成於第3絕緣層13上的閘極電極55、以覆蓋第3絕緣層13及閘極電極55的方式形成的第2絕緣層12、及形成於第2絕緣層12上的第1平坦化層96，係依序積層於基板45上。

在第1平坦化層96，於與主動元件168的汲極電極56對應的位置，形成有接觸孔93(參照圖7)。又，在第1平坦化層96上，於與通道層58對應的位置形成有堤壩(bank)94。在剖面視圖中於彼此相鄰的堤壩94間的區域，即在俯視下被堤壩94所包圍的區域，以覆蓋第1平坦化層96的上面、接觸孔93的內部、及汲極電極56的方式形成有反射電極89(畫素電極)。此外，反射電極89亦可不形成於堤壩94的上面。反射電極89係透過導電性接合層77而與發光元件CHIP的下部電極88電性連接。

以填埋接觸孔93的內部的方式，且以覆蓋反 射電極89及發光元件CHIP的方式，形成有第2平坦化層95。在第2平坦化層95上形成有稱為ITO的透明導電膜76，在透明導電膜76上連接有構成發光元件CHIP的上部電極87。再者，在透明導電膜76上形成有第6配線6(與第2電源線52同義)，透明導電膜76係與第6配線6電性連接。又，在透明導電膜76的表面，以覆蓋第6配線6的方式形成有圖2所示的密封層109(接著層)。第6配線6在俯視下係與第1配線1或第2配線2重疊。

作為堤壩94的材料，係可使用丙烯酸樹脂、聚醯亞胺樹脂、酚醛清漆酚樹脂等的有機樹脂。於堤壩94，亦可進一步積層氧化矽、氮氧化矽等無機材料。

作為第1平坦化層96及第2平坦化層95的材料，亦可使用丙烯酸樹脂、聚醯亞胺樹脂、苯環丁稀樹脂、聚醯胺樹脂等。也可使用低介電常數材料(low-k材料)。

此外，為了提升視認性，第1平坦化層96、第2平坦化層95、密封層109或基板45的任一者亦可具有光散射的功能。或者，也可在基板45的上方形成光散射層。

如圖7至圖9所示，構成發光元件CHIP的下部電極88係透過接合層77而與反射電極89電性連接。反射電極89係透過接觸孔93，而與發光元件CHIP的驅動電晶體即主動元件168連接。

上部電極87的表層(表面的層)係由導電性金屬氧化物形成。透明導電膜76及第6配線6係具有銅或銅合金被導電性金屬氧化物夾持而成的構造之導電層，為相同的層且在相同步驟形成。在圖7中，第6配線6係例如延伸於 紙面的前後方向、即Y方向。第6配線6係與延伸於X方向的第2電源線52(參照圖11)連接。關於俯視下之第1電源線51及第2電源線52的配置，將參照圖11於後闡述。

接合層77係例如在150℃至340℃的溫度範圍內，使發光元件CHIP的下部電極88與反射電極89熔接(fusion welding)，可適用能夠電性連接的導電性材料。在此導電性材料，亦可使銀、碳、石墨等的導電性骨材(conductive filler)分散於熱流動性樹脂。或者，可使用In(銦)、InBi合金、InSb合金、InSn合金、InAg合金、InGa合金、SnBi合金、SnSb合金等、或者屬於此等金屬的3元系、4元系之低熔點金屬，形成接合層77。

此等低熔點金屬，由於對上述導電性金屬氧化物的濡濕性佳，所以可在進行下部電極88與反射電極89之大致的對準後，使下部電極88與反射電極89自動對準地熔接。關於熔接所需的能量，係可使用熱、加壓、電磁波、雷射光、或此等與超音波的併用等各種能量。此外，在垂直型發光二極體產生接合不良的情況下，會有容易進行修復(repair)之優點。在電極排列於同一方向的水平型發光二極體中，當各個二極體的接合檢查難以進行、與修復(不良二極體的交換等)時，會有電極容易短路的不良情形。在此觀點下，較佳係使用垂直型發光二極體。接合層77係在真空成膜等膜形成後，可利用周知的光微影方法、或剝離(lift-off)的手段來形成圖案。

(發光元件CHIP的構造)

本實施形態中，發光元件CHIP係發揮作為顯示功能層的垂直型發光二極體，且設置於位於陣列基板200的第2面N上之複數個畫素PX的每一者。

發光元件CHIP係具有上部電極87、n型半導體層90、發光層92、p型半導體層91及下部電極88依序積層而成的構造。換言之，發光元件CHIP係具有p型半導體層91、發光層92、n型半導體層90、及上部電極87依序積層於下部電極88上的構成。如圖8所示，使用於LED發光的電極係形成於不同面，且形成於相互對向的面。又，在以相互成為平行的方式積層之n型半導體層90及p型半導體層91的每一者對向之面的外側，配置有上部電極87及下部電極88。具有此種構造的發光元件CHIP在本實施形態中係稱為垂直型發光二極體。於剖面視圖中，在LED構造為角錐形狀等異型時，未包含於本發明的垂直型發光二極體。在LED構造中電極以排列於單側的面之方式形成的構造，或者電極以排列於水平方向的方式形成的構造係稱為水平型發光二極體。

如圖9所示，在發光元件CHIP上，透明導電膜76係與上部電極87重疊且電性連接。發光元件CHIP的角部71係被第2平坦化層95所覆蓋。在發光元件CHIP上，形成有第2平坦化層95與上部電極87重疊的重疊部74。在上部電極87的兩端形成有重疊部74，所以在上部電極87上，第2平坦化層95具有凹部形狀。

重疊部74係在角部71位於透明導電膜76與上部電極87之間，且例如以5°至70°的角度θ相對於上部電 極87的面傾斜。如此般藉由重疊部74具有傾斜，可防止透明導電膜76的斷線。

當發光元件CHIP的上面78(表層)成為從第2平坦化層95突出而沒有與第2平坦化層95重疊的狀態時，亦即，在未形成有重疊部74的狀態下，會有透明導電膜76容易斷線，發光元件CHIP發生點亮不良之虞慮。

關於形成具有如上述的凹部形狀之第2平坦化層95的方法、或形成與發光元件CHIP重疊的重疊部74之方法，係採用周知的光微影。再者，除了周知的光微影方法外，亦可適用乾蝕刻技術。

發光元件CHIP的形狀，係可適用例如在俯視下1邊的長度為3μm至500μm的正方形形狀。惟，亦可適用正方形或矩形以外的形狀。或者，亦可將1邊的大小設為500μm以上。又，在俯視下，可在由第1配線1與第2配線2所劃分的畫素PX，安裝1個或2個以上的發光元件。關於發光元件CHIP的安裝，例如可使正方形形狀之發光元件CHIP的朝向，以90度單位隨機旋轉來安裝。藉由隨機安裝，可減輕由LED結晶成長之些微的參差不齊所產生之畫面整體的色斑、亮度不均。

就可適用於LED等發光元件的n型半導體、p型半導體而言，係可列舉：週期表的II族至VI族的元素之化合物、此等的氮化物、氧化物。例如：在GaN中摻雜有In、II元素或者IV元素等的導體、GaP、GaInP、AlGaInP等、再者在ZnO中摻雜有Ⅲ族元素的半導體等。例如：亦可使用發光效率高之近紫外光區域發光之 InGaN/GaN的LED。亦可在生物模版(biotemplate)技術，進一步併用中性射束蝕刻(neutral beam etching)技術，而使用具有奈米柱(nanopillar)構造之InGaN/GaN的LED。此外，發光層92亦可以單一的化合物半導體構成，亦可具有單一量子井構造或多量子井構造。發光元件CHIP係可將紅色發光LED、綠色發光LED、藍色發光LED配置成矩陣狀。又，亦可加上近紅外發光LED。或者，亦可在單色發光的LED發光元件上，積層量子點層作為波長轉換構件。

以下部電極88的構成材料而言，係可適用銀、銀合金、鋁、鋁合金。再者，關於下部電極88的構成，係如後述，亦可適用藉由導電性金屬氧化物層夾持銀或銀合金層之構成。亦可在下部電極88之構成的一部分，導入Ti層、Cr層、Pt層、AuGe層、Pd層、Ni層、TiW層、Mo層等的金屬層、和包含上述導電性金屬氧化物層的多層構成。此外，藉由在俯視下減少下部電極88的面積比例，可實現半透過型或透過型顯示裝置。

上部電極87宜包含以導電性金屬氧化物形成的層之構成。尤其，至少上部電極87的表層較佳係以導電性金屬氧化物形成。再者，構成上部電極87的表層之導電性金屬氧化物較佳係與由導電性金屬氧化物構成的導電層電性連接。

以導電性金屬氧化物而言，例如以氧化銦作為基材，可適用氧化錫、氧化鋅、氧化鎵、氧化鈦、氧化鋯、氧化鉬、氧化鎢、氧化鎂、氧化銻、氧化鈰等各 種複合氧化物，具有容易調整上部電極87所必要的特性之優點。此特性係包含工作函數的值、光的透過率、折射率、導電性、蝕刻加工性等。亦可在上部電極之構成的一部分，導入Ti層、Cr層、Pt層、AuGe層、AuSn層、Pd層、Ni層、TiW層、Mo層等的金屬層、和包含上述導電性金屬氧化物層的多層構成。此外，由於上部電極87的上面78係光的出射面，故以透明導電性金屬氧化物之層的面積比率大較為理想。此外，上部電極87的上面78(表層)係以在發光元件CHIP之光的出射面外的區域，與第6配線6電性連接較佳，該第6配線6係具有銅層或銅合金層被導電性金屬氧化物所夾持之構造。

關於上部電極87的構成，例如可採用膜厚10nm的銀合金層被膜厚40nm的複合氧化物所夾持的透明導電膜。較佳係使用將銀合金層的膜厚設定在例如9nm至15nm的範圍，且藉由透明導電膜(導電性金屬氧化物層)夾持銀合金層之3層積層構造。此種透明導電膜的折射率宜為高折射率。在此構成中，可實現高的光透過率之上部電極87。在上述複合氧化物中，可加入具有高折射率的氧化鈰。

亦可採用將銀合金層的膜厚設定在例如100nm至250nm的範圍內、或300nm以上之較厚的膜厚，且藉由導電性金屬氧化物層夾持有銀合金層之3層積層構造。於此情況，可實現對可視光具有高反射率的反射電極。

或者，亦可使用稱為ITO、IZO、ITZO等的透 明導電膜，來形成例如150nm的膜厚的上部電極87。此外，本發明中，透明導電膜係與以導電性金屬氧化物形成的膜同義。例如，以透明導電膜的單層形成的上部電極87較佳係具備與具有銅層或銅合金層被導電性金屬氧化物層所夾持之3層構成的配線(第6配線6)重疊的部分，並與該配線導通。

本發明第1實施形態之顯示裝置DSP1係在對向基板100中，採用銅層或銅合金層等熱傳導率高的金屬配線。在陣列基板200中，作為與薄膜電晶體連接的金屬配線，同樣採用銅層或銅合金層等熱傳導率高的金屬配線。又，同樣地，上述之上部電極87係具備與具有銅或銅合金層被導電性金屬氧化物層所夾持之3層構成的配線(第6配線6)重疊之部分。

關於上述反射電極，亦使用熱傳導率高的銀層或銀合金層。此種熱傳導率高的金屬配線或反射電極，對於使產生自垂直型發光二極體的熱擴散方面極為有效。再者，藉由適用熱傳導率為1W/(m‧K)以上之熱傳導率高的基板作為對向基板100及陣列基板200，可將產生自垂直型發光二極體的熱適當地擴散。作為熱傳導率為1W/(m‧K)以上之熱傳導率高的基板，係可列舉石英基板、藍寶石基板。

(主動元件168)

圖7及圖10係表示具有作為與畫素電極89連接的主動元件168使用之頂閘(top gate)構造之薄膜電晶體(TFT)構造的一例。此外，圖7中，省略了對向基板100與密封 層109(接著層)。

此外，主動元件168的構造係適用於後述之第1薄膜電晶體67及第2薄膜電晶體68。

主動元件168係具有通道層58、與在通道層58上積層有源極電極54和汲極電極56的構成。具體而言，主動元件168係具備：與通道層58的一端(第一端，圖7中之通道層58的左端)連接之汲極電極56；與通道層58的另一端(第二端，圖7中之通道層58的右端)連接之源極電極54；以及透過第3絕緣層13而與通道層58對向配置之閘極電極55。如後述，通道層58係由氧化物半導體所構成，且與屬於閘極絕緣層的第3絕緣層13接觸。主動元件168係驅動發光元件CHIP。

又，雖然在圖7或圖10所示之通道層58的重疊部31、32的剖面、源極電極54、汲極電極56、閘極電極55之每一者所圖示之電極剖面，未形成有錐形面，但為了避免斷線等，較佳係形成有錐形面(傾斜面)。例如，圖9中，為了減少透明導電膜76斷線的風險，形成於上部電極87上的第2平坦化層95係具有角度θ的錐形，沿著第2平坦化層95的錐形面則形成有透明導電膜76。

圖7係表示構成主動元件168的通道層58、汲極電極56及源極電極54形成於第4絕緣層14上的構造，惟本發明並不限定此種構造。亦可不設置第4絕緣層14，而在基板45上直接形成有主動元件168。又，亦可適用底部閘極構造的薄膜電晶體。

圖7所示的源極電極54及汲極電極56係在同 一步驟中，同時形成。又，源極電極54及汲極電極56係具備相同構成的導電層。亦即，第1實施形態中，關於源極電極54(第3配線)及汲極電極56(第4配線)的構造，均採用以第1導電性金屬氧化物層和第2導電性金屬氧化物層夾持銅或銅合金層(第3導電層)之3層構成。此外，關於源極電極54及汲極電極56的構造，係可採用鈦/鋁合金/鈦、鉬/鋁合金/鉬等的3層構造。在此，鋁合金係以鋁-釹為代表的合金。

為了獲得主動元件168之臨界值電壓(Vth)的安定化、或安定的常關式(normally off)電晶體特性，亦可設置背閘極電極。背閘極電極係可以與圖7所示之閘極電極55對向的方式，在通道層58的相反側例如在第4絕緣層14與基板45的界面，藉由將金屬膜圖案化來形成背閘極電極。藉由以金屬膜形成背閘極電極，可防止外部光朝向通道層58的射入，能夠獲得安定的「正(plus)」的Vth。此外，通常在背閘極電極會施加負的電壓。藉由形成於閘極電極55和背閘極電極之間的電場，可將通道層58電性包圍。藉由此電場，可加大主動元件168的汲極電流，進一步縮小主動元件168之截止電流(off current)的漏電流。因此，對於主動元件168所要求之汲極電流，可縮小主動元件168的相對大小，可提升作為半導體電路的積體度。

位於閘極電極55下部的第3絕緣層13亦可為具有與閘極電極55相同寬度之絕緣層。於此情況，例如進行使用閘極電極55作為遮罩的乾蝕刻，並去除閘極電 極55周圍的第3絕緣層13。藉此，可形成具有與閘極電極55相同寬度的絕緣層。使用閘極電極55作為遮罩並以乾蝕刻加工絕緣層的技術，在頂閘構造的薄膜電晶體中一般稱為自動對準。

利用具備以氧化物半導體形成的通道層之薄膜電晶體所進行之LED的驅動，係比利用具備以多晶矽半導體形成的通道層之薄膜電晶體所進行的驅動更佳。

例如，稱為IGZO的氧化物半導體係在濺鍍等真空成膜中一次形成。在氧化物半導體被成膜後，TFT等的圖案形成後的熱處理也一次進行。因此，關於通道層之電性特性(例如Vth)的偏差極少。關於LED的驅動方面，為了抑制其亮度的偏差，必須將薄膜電晶體之Vth的偏差抑制為小範圍。然而，如上述，被稱為IGZO的氧化物半導體，為了確保結晶化的可靠性，多在400℃至700℃的溫度範圍(高溫退火)內進行熱處理。在液晶顯示裝置等的製造步驟中，於此熱處理時，多會發生鈦及銅的相互擴散，且銅配線的導電率會大幅惡化。關於氧化物半導體，也能夠進行180℃~340℃的溫度範圍內的低溫退火之以氧化銦與氧化銻2種氧化物為中心之複合氧化物的氧化物半導體是更佳的。

另一方面，在具備由多晶矽半導體所形成之通道層的薄膜電晶體中，會有必須將屬於薄膜電晶體的前驅物之非晶矽，對各個電晶體實施雷射退火，而各個雷射退火導致薄膜電晶體之Vth的偏差之情況。基於此觀點，使用於具備LED或有機EL的顯示裝置之薄膜電晶體 ，係以具備由氧化物半導體所形成的通道層之薄膜電晶體較佳。此外，雷射退火會有其雷射光點(laser spot)局部地超過600℃，而無法適用於塑膠膜的基板材料之問題。

此外，具備以氧化物半導體形成的通道層之薄膜電晶體，由於漏電流極少，所以掃描信號、影像信號輸入後的安定性高。具備以多晶矽半導體形成之通道層的薄膜電晶體，相較於氧化物半導體的電晶體，漏電流會大2位數以上。此較少的漏電流有助於高精度的觸控感測，所以較為理想。

(通道層與電極界面的角色)

其次，就如圖10所示構成作用為半導體裝置之主動元件168的通道層58進行說明。在此，電極界面意指：構成汲極電極56(第4配線)或源極電極54(第3配線)的第2導電性金屬氧化物層22、與通道層58的界面。電極意指源極電極54與汲極電極56的任一者。

換言之，源極電極54係由延伸自第3配線的延伸線構成，第3配線之延伸線的第2導電性金屬氧化物層22係與通道層58的端部(右端)重疊，且形成有會成為電極界面的重疊部31。汲極電極56係由延伸自第4配線的延伸線構成，第4配線之延伸線的第2導電性金屬氧化物層係與通道層58的端部(左端)重疊，且形成有會成為電極界面的重疊部32。

在第1實施形態中，構成通道層58的氧化物半導體係在氧化物半導體中包含氧化鈰。在氧化物半導體中，當未計數氧之元素的合計設為100at%時(金屬元素換 算)，為0.2at%以上10at%以下的鈰量。更具體而言，氧化物半導體係包含具有氧化銦、和氧化銻、和具有比氧化銦及氧化銻之每一者的量還少的量的氧化鈰之複合氧化物，且當未計數氧之元素的合計設為100at%時，銦及銻之各者的量為40at%以上。

本實施形態中，當在氧化物半導體中未計數氧之元素的合計設為100at%時，銦及銻之每一者量設為48at%，鈰的量設為4at%。此外，氧化銻、氧化鈰係與氧化鎵、氧化銦不同，由於可以低廉價格取得，所以產業價值高。

為了調整氧化物半導體的電性特性、移動率，亦可在通道層58的厚度方向，例如改變氧化銦濃度、氧化鈰的濃度。或者，亦可使用氧化鈰的濃度不同的複數層來形成通道層58。或者，為了擴大源極電極等的濕式蝕刻加工性，藉由使通道層58的表面層的組成富含氧化鈰，可提升通道層58的耐酸性。雖然也可在通道層58上積層蝕刻阻止層，但因含有氧化鈰的複合氧化物薄膜在180℃以上的退火下會成為耐酸性高的膜，所以不需要蝕刻阻止層之積極的***，可省去蝕刻阻止層形成步驟。此耐酸性亦可藉由提高複合氧化物膜中之氧化鈰的濃度來獲得。

此外，此退火溫度亦可在180℃至340℃的範圍，更佳係在比200℃更高的溫度。藉由在源極電極等的圖案形成前，例如實施220℃左右的預退火，可提升氧化物半導體層(複合氧化物膜)對蝕刻劑的耐受性。此預退 火亦可在源極電極形成用的導電層成膜前實施。

圖10所示的主動元件168，係在250℃、1小時的熱處理(退火)中，進行屬氧化物半導體之通道層的安定化、以及具有第1導電性金屬氧化物層21和銅合金層和第2導電性金屬氧化物層22之3層構成的導電配線(含第3配線、第4配線)的低電阻化。主動元件168係在25℃等室溫下成膜，例如可在作為通道層的圖案形成後進行上述之250℃的退火。

此外，在圖10所示的接觸孔93中，反射電極89係與具備作為上層的第2導電性金屬氧化物層22之汲極電極56(第4配線)接觸。反射電極89係具有銀合金被導電性金屬氧化物層所夾持的3層構成，反射電極89的導電性金屬氧化物層和汲極電極56的第2導電性金屬氧化物層係分別為導電性金屬氧化物，可進行歐姆接觸。

假使在圖10所示的構成中，接觸孔93內與下部電極88接觸的面係經氧化的銅表面、或者鋁的情況下，難以進行歐姆接觸。鋁與ITO等導電性金屬氧化物的物理密接性亦不足。本發明第1實施形態之顯示裝置DSP1中所採用的新穎構成，係可提供以此方式進行歐姆接觸的配線構造。

在圖10所示之主動元件168的構成中，形成有屬於通道層58與源極電極54會接觸的界面之重疊部31、以及屬於通道層58與汲極電極56會接觸的界面之重疊部32。在通道層58與第2導電性金屬氧化物層22的界面之接觸電阻小，可得到歐姆接觸。由於第2導電性金屬氧化物 層22的導電率高，所以實質上高移動率的導電性金屬氧化物會形成於通道層58上。其結果，可使電晶體特性提升。圖10中，第2導電性金屬氧化物層22係發揮通道層58之高移動率的半導體層的作用。

(氧化物半導體)

氧化物半導體係含有氧化銦及氧化銻作為主材的複合氧化物。亦可以僅有氧化銦及氧化銻的組成來形成氧化物半導體，但在具有此種組成的氧化物半導體中容易產生氧欠缺。為了減少氧化物半導體的氧欠缺，係以進一步將氧化鋯、氧化鉿、氧化鈧、氧化釔、氧化鑭、氧化鈰、氧化釹、氧化釤、氧化鎵、氧化鈦、氧化鎂添加於氧化物半導體作為氧化狀態的安定劑較佳。基於後述的理由，以氧化鈰特別佳。

作為本發明第1實施形態之氧化物半導體的一例，係就使用氧化鈰作為氧化安定化劑的情況進行說明。

本發明第1實施形態的氧化物半導體係含有氧化銦和氧化銻作為主材，含有氧化鈰作為氧化安定劑。在氧化物半導體將未計數氧之元素的合計設為100at%時，例如，銦及銻之每一者的含量係在45at%以上49.9at%以下的範圍內，鈰的含量係在10at%以下0.2at%以上的範圍內。如上述，藉由將鈰的含量設為0.2at%以上，可提升通道層的耐酸性，可省略蝕刻阻止層。

本發明第1實施形態中，「主材」意指氧化銦及氧化銻，將氧化物半導體中未計數氧之元素的合計設 為100at%時，意指銦及銻的含量分別為40at%以上的複合氧化物。

另一方面，例如，使用鈰作為氧化安定劑時，當鈰的含量小於0.2at%時，無法充分地補足氧化物半導體的氧欠缺。又，當其含量超過10at%時，作為原始材料之複合氧化物靶材的導電性變低，難以進行利用DC(直流)濺鍍所致之成膜。

本發明第1實施形態的氧化物半導體係可在改善上述之銅合金層的電阻係數之180℃至340℃的低溫退火下結晶化。換言之，在本發明的第1實施形態中，可提供結晶化溫度低的複合氧化物。為了確認氧化物半導體之結晶化的有無，只要在進行低溫退火後，利用TEM等的觀察方法觀察至少大於3nm的結晶粒即可。惟，使用於薄膜電晶體之通道層的厚度，由於係選擇自極薄之3nm至80nm的範圍，所以難以確認明確的結晶化。在以氧化銦和氧化銻作為主材之本發明第1實施形態的氧化物半導體中，在上述低溫退火後無法確認明確的結晶化之情況，也可藉由低溫退火提供實用的且半導體特性安定的薄膜電晶體。亦可在圖10所示之相當於通道長L之通道層的表面，形成蝕刻阻擋層。低溫退火係可在大氣或含氧的氣體環境下實施。

一般而言，被稱為IGZO之氧化銦、氧化鎵、氧化鋅的氧化物半導體為了進行其結晶化，必須進行400℃至700℃的高溫退火。

然而，超過350℃的退火會有增長銅的擴散， 且根據狀況導致氧化物半導體的特性劣化之可能性。在銅配線為Mo/Cu、Ti/Cu的習知構成中，在超過400℃的熱處理中會有產生銅與鈦等的相互擴散，而使銅配線的電阻係數惡化之情況。

氧化銦的熔點設為1910℃，氧化鎵的熔點設為1740℃，氧化鋅的熔點設為1980℃，任一情況，熔點皆處於1700℃以上的高溫區域。因此，可推斷複合氧化物的結晶化溫度也高。與此種高熔點的氧化物相比較，氧化銻的熔點為656℃。無機氧化物的結晶化溫度在經驗上係設為其氧化物熔點的1/2或2/3。然而，含有10Wt%左右之氧化錫的ITO膜(由氧化銦與氧化錫的複合氧化物所形成的透明導電膜)或氧化銦膜的結晶化溫度係在200℃左右。因此，藉由作成同時含有熔點低的氧化銻與氧化銦之複合氧化物(氧化物半導體)，可降低其複合氧化物的結晶化溫度。此外，關於上述之氧化物的熔點，係使用岩波理化學辭典第4版(岩波書店)的記載。

作為本發明第1實施形態之氧化物半導體的組成，係可適用氧化銦與氧化銻為約1：1的比例之組成。氧化銦與氧化銻的比例亦可有20%的差異，惟作為氧化物半導體，較理想為接近1：1的比例。氧化銻係容易以使用含有氧化銻之複合氧化物靶材的真空成膜(濺鍍)昇華。因此，在屬於原始材料之複合氧化物靶材的組成中，藉由作成富含氧化銻，作為經真空成膜之複合氧化物的膜，可使氧化銦與氧化銻的比例接近1：1。

亦可以僅氧化銦及氧化銻的組成來形成氧化 物半導體，惟在具有此種組成的氧化物半導體中容易產生氧欠缺。為了減少氧化物半導體的氧欠缺，較佳為添加氧化鈰作為氧化狀態的安定劑。本發明第1實施形態的氧化物半導體，係含有氧化銦和氧化銻作為主材，含有氧化鈰作為氧化安定劑。在氧化物半導體中將未計數氧的元素的合計設為100at%時，銦及銻之每一者的含量係分別在45at%以上49.8at%以下的範圍內，鈰的含量係在10at%以下0.2at%以上的範圍內。在鈰的含量小於0.2at%的情況下，無法充分地補足氧欠缺。在鈰的含量超過10at%的情況下，以340℃以下的退火溫度難以結晶化。或者，鈰含量超過10at%之複合氧化物靶材的導電性會大幅降低，難以進行直流濺鍍。

就使用於由上述氧化物半導體所構成之通道層的形成之複合氧化物靶材而言，亦可進一步添加價數與氧化銦及氧化銻相異的氧化錫作為載子摻雜物(carrier dopant)，並使用導電性高的濺鍍靶材。

關於鈰(Ce)，係使4f1-Ce(III)氧化狀態與4f0-Ce(IV)氧化狀態之相互轉換容易的特徵活化，氧化鈰(CeO₂)係作為汽車排氣之處理用途等的觸媒使用。換言之，CeO₂之Ce⁴⁺與Ce³⁺的氧化還原電位差小，其氧化還原反應容易可逆地產生。例如，容易在氧化氣體環境下抓取氧，容易在還原氣體環境下放出氧。此相互轉換係示意地以例如CeO₂<=>CeO_2-x+“Ox”

來呈現。“Ox”亦可稱為氧化力強的過氧化物 (superoxide)。

又，以複合氧化物中的行為而言，預想CeO₂可抓取過量的電子(載子)。因此，容易抑制基於氧化物半導體膜之氧欠缺所產生之過量的電子濃度。在後述的實施形態中，可得到9×10¹⁷cm^-3以下的電子濃度之n型半導體。此外，氧化物半導體層、或閘極絕緣膜中的氧化鈰，為了利用其氧化力，係以CeO₂較理想。

本發明第1實施形態的氧化物半導體係氧化銦和氧化銻和氧化鈰的複合氧化物。例如，在進行使用由此種複合氧化物所構成的靶材之濺鍍真空成膜時，藉由將若干量的氧氣導入氬基礎氣體(argon base gas)中，可得到氧欠缺較少的氧化物半導體膜。例如，藉由在大氣中進行180℃至340℃範圍的退火，可進一步減少氧欠缺，且可獲得耐酸性高的氧化物半導體膜。在真空成膜中，可在將基板溫度設為室溫(例如25℃)，形成有會成為通道層之氧化物半導體膜的圖案後，實施退火。上述退火亦可在形成有源極電極等電極的圖案後實施，再者亦可在積層有閘極絕緣膜等絕緣層後進行。

上述氧化物半導體係如上所述可形成為薄膜電晶體的通道層58。以發揮作為此通道層58接觸的閘極絕緣膜(第2絕緣層)之功能的絕緣層材料而言，係可採用混合有矽酸鉿(HfSiOx)、氧化矽、氧化鋁、氮化矽、氮氧化矽、氮氧化鋁、氧化鈦、氧化鋯、氧化鎵、氧化鋅、氧化鉿、氧化鈰、氧化鑭、氧化釤、或此等材料而獲得的絕緣層等。

氧化鈰係介電常數高且鈰與氧原子的相結合強固。因此，採用含有氧化鈰的複合氧化物作為閘極絕緣層較佳。在採用氧化鈰作為構成複合氧化物的氧化物之一的情況亦是，即便是非晶質狀態亦容易保持高的介電常數。氧化鈰具備氧化力。氧化鈰係可進行氧的儲藏和放出。因此，藉由採用氧化物半導體(通道層)和氧化鈰(閘極絕緣膜)接觸的構造，可從氧化鈰對氧化物半導體供給氧，可避免氧化物半導體的氧欠缺，可實現穩定的氧化物半導體(通道層)。在將SiN等的氮化物使用於閘極絕緣層的構成中，難以發現上述的作用。又，閘極絕緣層(第2絕緣層)的材料亦可含有以矽酸鈰(CeSiOx)為代表的鑭系金屬矽酸鹽。或者，亦可含有鑭鈰複合氧化物、鑭鈰矽酸鹽、以及鈰氮氧化物、鈰氧化物。

作為閘極絕緣層的構造，亦可採用單層膜、混合膜或多層膜。採用混合膜、多層膜時，藉由選擇自上述絕緣層材料的材料，可形成混合膜、多層膜。例如，亦可以與通道層上接觸的形態配設1nm至3nm的氧化鈰單層膜，進一步積層上述的混合膜或多層膜。此外，亦可採用具有鈰或氧化鈰之濃度梯度之氧化鈰混合膜。

閘極絕緣層的膜厚，係為例如可從2nm以上300nm以下的範圍內選擇的膜厚。在以氧化物半導體形成通道層的情況，於含有較多的氧的狀態(成膜氣體環境)下，可形成與通道層58接觸之閘極絕緣膜的界面，可減少氧化物半導體層(通道層58)的氧欠缺。

發光二極體元件和有機EL元件的驅動，一般 是單向的電流驅動。於此情況，需要電流壓力(current stress)耐受性、正偏壓的壓力耐受性。至少包含氧化鈰的閘極絕緣膜，其壓力耐受性高，適用於擔負發光二極體元件或有機EL元件的驅動之薄膜電晶體。

為了獲得將覆蓋主動元件168的絕緣層(第3絕緣層13)的上面加以平坦化之效果，亦可使用丙烯酸樹脂、聚醯亞胺樹脂、苯環丁稀樹脂、聚醯胺樹脂、聚醯亞胺樹脂等作為一部分的絕緣層。也可使用低介電常數材料(low-k材料)。

(使用薄膜電晶體之電路的形成)

藉由將上述之導電性金屬氧化物層或氧化物半導體的膜圖案化成具有所期望的圖案，可形成電阻元件。又，例如，在陣列基板200上形成半導體裝置(薄膜電晶體)的情況下(例如，後述的第2實施形態的情況等)，係可在將使用多晶矽半導體作為通道層之複數個薄膜電晶體(主動元件)形成矩陣狀後，透過形成於絕緣層的貫穿孔，積層使用氧化物半導體作為通道層之薄膜電晶體(主動元件)的矩陣。

在使用了電阻元件或n型薄膜電晶體的習知技術中，可構成反相器電路(inverter circuit)或SRAM。同樣地，可構成ROM電路、NAND電路、NOR電路、正反器(flip-flop)、移位暫存器(shift register)等邏輯電路。氧化物半導體由於漏電流極少，故可形成低耗電的電路。氧化物半導體由於電性耐壓高，故可作為功率半導體使用。此外，由於具有矽半導體沒有的記憶性(電壓保 持性)，故可提供良好的記憶體元件。或者，藉由在不同基板，採用將以多晶矽半導體作為通道層之主動元件的矩陣形成為第1層，將使用了作為通道層的氧化物半導體之主動元件的矩陣形成為第2層之積層構造，亦可形成上述記憶體元件或邏輯電路。亦可將本發明第1實施形態的半導體裝置與形成於不同基板的電路貼合，或者將此等基板重疊複數層。

可使本發明第1實施形態的顯示裝置，具備觸控感測功能。或者，可使與陣列基板200對向的對向基板100(顯示裝置基板)具有觸控感測功能，該陣列基板200係具備驅動液晶層或有機電致發光層之薄膜電晶體。換言之，亦可將對向基板100作為觸控面板使用，進一步將使用上述電阻元件或n型薄膜電晶體來控制觸控感測之觸控感測控制電路形成於對向基板100。

本發明第1實施形態之顯示裝置的構造及導電層，除了可使用於發光二極體(LED：Light Emitting Diode)顯示裝置外，亦可使用於例如液晶(Liquid Crystal)、有機EL(OLED：Organic Light Emitting Diode)。

上述導電層係提供電阻係數低的配線，藉由與薄膜電晶體電性連接，電性信號的衰減少，可形成低耗電的電路。電性信號的衰減意指所輸入之信號的波形的崩塌或延遲。

在上述的導電層形成作為驅動有機EL層或液晶層之薄膜電晶體的情況下，在導電性金屬氧化物層的表面露出的接觸孔內，可與畫素電極(或驅動電極)的 ITO形成大致完全的歐姆接觸。此歐姆接觸有助於半導體特性的提升及耗電的降低。在一般的薄膜電晶體中，多採用鉬或鈦之類的高熔點金屬層與畫素電極的ITO接觸之構成。此等高熔點金屬由於在表面形成金屬氧化物，故電氣接觸方向具有困難性。此外，ITO無法與鋁形成歐姆接觸，鋁與ITO的密接性亦不足。

此外，採用習知技術之Cu/Ti的2層積層構造、或Ti/Cu/Ti的3層積層構造作為導電配線的構成時，包含於Ti層的氫易對氧化物半導體造成不良影響。具體而言，從Ti層放出的氫會對薄膜電晶體的通道長造成改變，可使電晶體特性改變。本發明第1實施形態的導電配線由於具有以導電性金屬氧化物層夾持銅合金層之構成而沒有使用Ti層，故因氫所導致的不良影響極少。

再者，Ti或Mo位於表層之金屬配線，係容易於其表面形成氧化鈦或氧化鉬。在接觸孔內的電氣接合中形成有肖特基能障(Schottky barrier)的情況下，有時會對薄膜電晶體的臨界值電壓(Vth)產生不良影響。

對此，根據本實施形態之以導電層構成的配線(包含第1配線至第6配線)，不會有產生此種不良影響的情況。

本實施形態中，於薄膜電晶體的通道層，係使用包含氧化銦、氧化銻及氧化鈰之氧化物半導體。當在該氧化物半導體中未計數氧的元素的合計設為100at%時，銦及銻的含量分別為48at%，鈰的含量為4at%。以氧化物半導體形成之通道層58的材料亦可為單結晶、多結 晶、微結晶、微結晶與非晶質(amorphous)之混合體的任一者。就氧化物半導體的膜厚而言，係可適用2nm~50nm的範圍內的膜厚。氧化物半導體層或通道層亦可在其厚度方向調整移動率、電子濃度。半導體層或通道層亦可為積層有不同的氧化物半導體之積層構造。由源極電極與汲極電極的最小間隔所決定之電晶體的通道長，係可設為10nm以上10μm以下，例如20nm至0.5μm。

此外，亦可在上述氧化物半導體進一步添加Sn。氧化錫(SnO₂)的添加係發揮載子摻雜物的作用。

再者，亦可採用將2種薄膜電晶體分別積層為上層、下層的層之構造。於此情況，作為位於下層的薄膜電晶體，係使用具備以多晶矽半導體形成的通道層之薄膜電晶體。作為位於上層的薄膜電晶體，係使用具備以氧化物半導體形成的通道層之薄膜電晶體。積層有此兩種薄膜電晶體的俯視構造，係以矩陣狀配置薄膜電晶體。在此構造中，藉由多晶矽半導體可獲得高的移動率，藉由氧化物半導體可實現低漏電流。亦即，可將多晶矽半導體的優點、與氧化物半導體優點兩者同時活用。

可將氧化物半導體或多晶矽半導體使用於例如具有p/n接合的互補型電晶體之構成，或者可以僅具有n型接合的單通道型電晶體的構成來使用。以氧化物半導體的積層構造而言，亦可採用例如積層有n型氧化物半導體、以及電性特性與此n型氧化物半導體相異的n型氧化物半導體之積層構造。所積層的n型氧化物半導體亦可以複數層來構成。在所積層的n型氧化物半導體中，可使基 底的n型半導體的能隙(band gap)與位於上層之n型半導體的能隙不同。

亦可採用通道層的上面被例如不同的氧化物半導體所覆蓋之構成。或者，例如亦可採用在結晶性的n型氧化物半導體上，積層有微結晶的(接近非晶質)氧化物半導體之積層構造。在此，所謂微結晶係指例如：將在濺鍍裝置所成膜的非晶質氧化物半導體於180℃以上450℃以下的範圍進行熱處理所得的微結晶狀氧化物半導體膜。或者是指成膜時的基板溫度設定在200℃左右的狀態下所成膜的微結晶狀氧化物半導體膜。微結晶狀的氧化物半導體膜，係可藉由TEM等觀察方法，觀察至少1nm至3nm左右，或大於3nm的結晶粒之氧化物半導體膜。

例如，使用在包含氧化銦、氧化銻及氧化鈰的3元系金屬氧化物加入氧化錫所獲得的靶材來進行濺鍍成膜。藉此，可將載子濃度提升的氧化物半導體(複合氧化物)成膜。

惟，當載子濃度變得太高時，例如在載子濃度超過1×10¹⁸cm^-3的情況下，具有以複合氧化物形成的通道層之電晶體的臨界值電壓(Vth)容易變成負的(容易變成常開(normally on))。因此，較期望係以載子濃度小於9×10¹⁷cm^-3的方式來調整氧化錫添加量。又，不限於氧化錫添加量，藉由調整氧化物的添加量，亦可調整氧化物半導體的載子濃度。

然而，在顯示功能層為LED或有機EL之類的發光二 極體的情況，若載子濃度小於1×10¹²cm^-3，會有無法充分地將電流供給至屬畫素之發光二極體的發光之虞。作為通道層之氧化物半導體的載子濃度係以1×10¹²cm^-3以上較為期望。此外，關於載子濃度或載子移動率(carrier mobility)，藉由調整上述複合氧化物的成膜條件(使用於導入氣體的氧氣、基板溫度、成膜速率等)、成膜後的退火條件、及複合氧化物的組成等，可獲得所期望的載子濃度或載子移動率。例如，提高氧化銦的組成比，容易提升載子移動率。例如藉由在180℃至340℃的溫度條件、或超過340℃的條件下進行熱處理的退火步驟，可促進上述複合氧化物的結晶化，且可使複合氧化物的載子移動率提升。

(具有3層構造的反射電極89)

如圖12所示，形成於第1平坦化層96上的反射電極89(畫素電極)，係具有銀或銀合金層99被導電性金屬氧化物層97、98所夾持的3層構造。就導電性金屬氧化物層97、98的材料而言，係可使用構成上述之導電性金屬氧化物層21、22的導電性金屬氧化物。藉此構成，可抑制銀的遷移(migration)。

在將銀合金層適用於光反射性畫素電極的情況，銀合金層的膜厚係可從例如100nm至500nm的範圍進行選擇。依需要，膜厚亦可形成比500nm還厚。

(具有3層構造的閘極電極55)

在圖13所示的構造中，構成閘極電極55(第5配線)的金屬層20(第4導電層)，係以銅層或銅合金層、或者銀或 銀合層形成。在閘極電極55中，金屬層20係被導電性金屬氧化物層97、98所夾持。以導電性金屬氧化物層97、98的材料而言，係可使用構成上述之導電性金屬氧化物層21、22的導電性金屬氧化物。

亦可將露出於閘極電極55端部之金屬層20的表面，用含銦的複合氧化物加以覆蓋。或者，亦可用氮化矽或氮化鉬等的氮化物或氮氧化物，覆蓋包含閘極電極55的端部(剖面)在內之閘極電極55整體。或，亦可以比50nm還厚的膜厚，來積層具有與上述之閘極絕緣層相同組成的絕緣膜。

就閘極電極55的形成方法而言，也可在閘極電極55形成前，僅對位於主動元件168的通道層58正上方之第3絕緣層13實施乾蝕刻等，來使第3絕緣層13的厚度變薄。

亦可在與第3絕緣層13接觸之閘極電極55的界面，進一步***電氣性質不同的氧化物半導體。或者，亦可以包含氧化鈰或氧化鎵的絕緣性金屬氧化物層形成第3絕緣層13。

在閘極電極55之構成的一部分是採用銅合金的情況，可對銅添加0.1at%以上4af%以下之範圍內的金屬元素或半金屬元素。藉由以此方式將元素添加於銅，可獲得抑制銅的遷移之效果。尤其，較佳為將藉由在銅層的結晶(晶粒)內與銅原子的一部分作取代而可配置於銅的晶格位置之元素、與在銅層的結晶粒界析出以抑制銅的晶粒附近之銅原子的活動之元素一起添加於銅。或 者，為了抑制銅原子的活動，較佳係將比銅原子重(原子量大)的元素添加於銅。此外，較佳為以相對於銅為0.1at%至4at%之範圍內的添加量，選擇銅的導電率不易降低的添加元素。再者，若考量濺鍍等的真空成膜，則以濺鍍等的成膜速率接近銅的元素較佳。如上所述將元素添加於銅的技術即使在將銅置換成銀或鋁的情況也可適用。換言之，亦可使用銀合金，來取代銅合金。圖2及圖7所示之反射電極89，係可適用可視光的反射率優異的銀合金。銀合金亦可加入鈣作為合金元素。亦可採用銀合金被導電性金屬氧化物所夾持之構成。

(電路構成)

畫素PX係如圖3所示由第1配線1和第2配線2所劃分，在有效顯示區域70中複數個畫素PX係配置成矩陣狀。

圖11中，係示意地表示複數個畫素PX，各畫素PX係由屬於影像的信號線之第3配線3(83)、和屬於掃描線之第5配線5(85)所劃分。第1配線1和第3配線3係平行地延伸於Y方向。第2配線2和第5配線5係平行地延伸於X方向。在俯視下，第1配線1係與第3配線3平行，第2配線2係與第5配線5重疊。第2薄膜電晶體68係透過源極電極54而與第1電源線51連接。第1電源線51係將電力供給至發光元件86之供電線。第2電源線52係透過透明導電膜76及第6配線6，而與構成發光元件86的上部電極87連接。第2電源線52亦可維持恒電位，且例如接地於地面(框體等)。

如圖11所示，在由第3配線3(83)和第5配線 5(85)所劃分的畫素PX內，配置有第1薄膜電晶體67、第2薄膜電晶體68、發光元件86(對應於發光元件CHIP)、電容元件79等。

第1薄膜電晶體67係與第3配線3(83)和第5配線5(85)電性連接。

第2薄膜電晶體68係與第1薄膜電晶體67及第4配線4(84，第1電源線51)電性連接，且接收來自第1薄膜電晶體67的信號，以驅動屬於垂直型發光二極體之發光元件86。

圖11係表示包含第4配線4(84、第1電源線51)在內，顯示配設於陣列基板200的第2面N上之主要的電性要素。配列成矩陣狀的複數個畫素PX係形成了有效顯示區域70。除了圖11所示之薄膜電晶體67、68以外，可以進一步進行電容的重置處理之薄膜電晶體等作為切換元件，將重置信號線等形成於陣列基板200的第2面N上。發光元件86為上述之垂直型發光二極體。

第5配線5(85、掃描線)係與包含移位暫存器的掃描驅動電路82(影像信號控制部121)連接，第3配線3(83、信號線)係與包含移位暫存器、視訊線(video line)、類比開關(analog switch)的影像信號電路81(影像信號控制部121)連接。亦即，影像信號電路81及掃描驅動電路82係發揮作為控制屬於顯示功能層的發光元件86之控制部之功能。

本實施形態中，第4配線4(84、第1電源線51)及第3配線3(83、信號線)係延伸於Y方向(第2方向)，且 與上述的第1配線1平行。又，第5配線5(85、掃描線)係延伸於X方向(第1方向)，且與上述的第2配線2平行。

此外，本發明並未限定上述之第1配線1、第2配線2、第3配線3、第4配線4、及第5配線5的位置關係。

例如，第4配線4及第3配線3亦可與第2配線2平行，於此情況，第5配線5係與第1配線1平行。

在複數個畫素PX的每一者中，當第1薄膜電晶體67接收來自第5配線5(85)的閘極信號以及來自第3配線3(83)的影像信號而成為導通(on)時，導通的信號會被輸入畫素驅動之第2薄膜電晶體68的閘極電極55。電流經由第2薄膜電晶體68的通道層58從第4配線4(84、第1電源線51)被供給至發光元件86，畫素PX(發光元件86)依據該電流量而發光。

此外，來自屬於切換電晶體的第1薄膜電晶體67之信號(來自汲極電極的輸出)，係被輸出到未圖示的接觸孔及由第4導電層所形成的閘極電極55。屬於驅動電晶體的第2薄膜電晶體68係接收來自閘極電極55的信號，將電源從第1電源線51供給至發光元件86，發光元件86係依據該電流量而發光。

(發光元件CHIP的變形例)

在上述實施形態中，係說明將作為發光元件CHIP的紅色發光LED、綠色發光LED、藍色發光LED以矩陣狀配置複數個之構造。本發明不受限於上述之第1實施形態的構造。例如，也可採用後述的變形例。

(第1變形例)

將作為發光元件CHIP的藍色發光二極體或藍紫色發光二極體配設於陣列基板200(基板45)。在配設藍色發光二極體或藍紫色發光二極體後，於綠色畫素積層綠色螢光體，於紅色發光的畫素積層紅色螢光體。藉此，可在陣列基板200簡單地形成無機LED。在使用此種螢光體的情況，藉由產生自藍紫色發光二極體的光所產生的激發，可從綠色螢光體及紅色螢光體分別獲得綠色發光及紅色發光。

(第2變形例)

亦可將作為發光元件CHIP的紫外發光二極體配設於陣列基板200(基板45)。進一步，在藍色畫素積層藍色螢光體，在綠色畫素積層綠色螢光體，在紅色畫素積層紅色螢光體。使用此種螢光體時，例如藉由印刷法等簡單的方法，可形成綠色畫素、紅色畫素、或藍色畫素。此等畫素若從各色的發光效率或色彩平衡(color balance)的觀點考量，係以調整畫素的大小、或者配置於一畫素之發光元件CHIP的個數、面積較為理想。

一般而言，LED元件在使用藍寶石基板等的製造步驟中，因藍寶石基板面內的參差不齊，會有發光元件的發光波峰波長無法均一的情況。此外，根據製造批之不同，也會有產生發光波峰波長的不均一性、結晶軸之微妙的偏移等發光的不均一性之情況。結晶軸、結晶成長的參差不齊，會造成自發光元件的發光層射出之光的偏斜，會造成顯示裝置之視角特性的偏離。為了將這樣的參差不齊均一化，也可在一畫素配設複數個相同 顏色的發光元件。

此外，在發光元件CHIP配設成矩陣狀之陣列基板200的檢查中，係可使用近紫外發光LED、紫色發光LED或藍色發光LED作為光源，可將發射自此光源的發光照射到陣列基板200，並利用LED(發光元件CHIP)的激發發光。亦可依需要，預先將Lambda轉換器(Lambda converter)組入此光源，觀察來自作為發光元件CHIP之紅色發光LED、綠色發光LED及藍色發光LED之每一者的激發發光，利用於不良晶片的檢查。藉由利用激發發光的檢查，可進行發光元件CHIP的發光不良、破損等的外觀檢查等。

(第2實施形態)

以下，邊參照圖面，邊說明關於本發明的第2實施形態。

在第2實施形態中，與第1實施形態相同的構件係標註相同符號，其說明則省略或簡化。

圖14係局部地顯示本發明第2實施形態之顯示裝置DSP2的剖面圖。

構成顯示裝置DSP2的對向基板300係具備透明基板42，該透明基板42具有第1面F、以及與第1面F為相反側的觀察面S。在觀察面S設置有複數條第1配線1。在第1面F設置有複數條第2配線2。亦即，第2配線2係位於第1配線1與陣列基板200之問。複數條第2配線2及第1面F係被第2透明樹脂層105(第1絕緣層)所覆蓋。在圖14所示的構造中，貼合有第1透明樹脂層108和第2透明樹脂 層105。

在觸控感測驅動中，檢測第1配線1與第2配線2正交的交點之靜電電容C2的變化。複數條第1配線1及複數條第2配線2的每一者係電性獨立。第1配線1和第2配線2在俯視下係呈正交。例如，可將第1配線1作為觸控檢測電極使用，將第2配線2作為觸控驅動電極使用。觸控感測控制部122係檢測產生於第1配線1與第2配線2之間之靜電電容C2的變化，作為觸控信號。

又，也可將第1配線1的角色與第2配線2的角色調換。具體而言，亦可將第1配線1作為觸控驅動電極使用，將第2配線2作為觸控檢測電極使用。

以第1配線1及第2配線2之每一者的構造而言，係可採用與在第1實施形態中所說明之圖6所示的剖面構造相同的構造。第1配線1係依序積層有第1黑色層16和第1導電層15之構成。以第1導電層15的構造而言，例如可採用屬於金屬層20的銅合金層或銀合金層被第1導電性金屬氧化物層21及第2導電性金屬氧化物層22所夾持之3層構造。呈格子狀正交的第1配線1和第2配線2，亦兼作為使顯示對比提升之黑色矩陣的角色。

在第2實施形態中，主動元件168具有與第1實施形態相同的頂閘構造。第2實施形態的通道層亦與第1實施形態同樣，由氧化物半導體所形成。再者，從電晶體之電子移動率的觀點來看，較佳係採用積層有第1層和第2層之構造，該第1層係以具備由多晶矽半導體所形成的通道層之主動矩陣構成，該第2層係以具備由氧化物半 導體所形成的通道層之主動矩陣構成。

如此在積層有第1層和第2層的構造中，例如具備由多晶矽半導體所形成的通道層之主動元件(第1層)，係使用於用以將載子(電子或電洞)注入發光元件CHIP的驅動元件。又，具備由氧化物半導體所形成的通道層之主動元件(第2層)係作為切換元件使用，該切換元件係選擇具備由多晶矽半導體所形成的通道層之主動元件。關於用以使與此驅動元件電性連接之發光元件CHIP發光的第1電源線51，係可使用以導電性金屬氧化物層夾持的銅合金層或銀合金層。此種構造係可使用例如圖13所示之配線構造。與電源線等的主動元件相連的配線，係以適用導電率良好的銅合金或銀合金較佳。

在第2實施形態中，將屬於銅合金的金屬層20使用於閘極電極55。如圖13所示，構成閘極電極55的金屬層20，係被第1導電性金屬氧化物層97和第2導電性金屬氧化物層98所夾持。使用於屬於第3絕緣層13的閘極絕緣層之材料，係與第1實施形態同樣。

在第2實施形態中，亦可獲得與上述第1實施形態相同的效果。

(第3實施形態)

以下，邊參照圖式，邊說明本發明的第3實施形態。

在第3實施形態中，與第1實施形態及第2實施形態相同的構件係標註相同符號，其說明則省略或簡化。

圖15係局部地顯示本發明第3實施形態之顯示裝置DSP3的剖面圖。在以下詳述的第3實施形態中，例如， 將第1配線延伸(延線)的方向限定為X方向(第1方向)，將與第1配線正交的第2配線延伸(延線)的方向限定為Y方向(第2方向)，再者，將透明基板的厚度方向限定為Z方向，來說明顯示裝置。

構成顯示裝置DSP3的對向基板500具備透明基板44，其具有第1面F、以及與第1面F為相反側的觀察面S。觀察面S未設有觸控感測配線。在第1面F，於觀察方向OB(參照圖6，與Z方向相反的方向)，依序形成有複數條第1配線1和複數條第2配線2。亦即，第2配線2係位於第1配線1與陣列基板600之間。複數條第2配線2及第1面F係被第2透明樹脂層105所覆蓋。

在複數條第1配線1與複數條第2配線2之間設置有絕緣層I，第1配線1與第2配線2係藉由絕緣層I相互電性絕緣。在圖15所示的構造中，貼合有第1透明樹脂層108和第2透明樹脂層105。

圖16係表示構成本發明第3實施形態的顯示裝置DSP3之第2配線2的圖，係表示圖15的符號W3所示的部分之放大剖面圖。

如圖16所示，第2配線2係具有在觀察方向OB依序積層有第2黑色層73和第2導電層75之構成。第2黑色層73具有與第1實施形態的第2黑色層26相同的構成。第2導電層75具有與第1實施形態的第2導電層25相同的構成。

在觸控感測驅動中，檢測第1配線1與第2配線2正交的交點之靜電電容C3的變化。複數條第1配線1及複數條第2配線2的每一者係電性獨立。第1配線1和第2配線 2在俯視下係呈正交。例如，可將第1配線1作為觸控檢測電極使用，將第2配線2作為觸控驅動電極使用。觸控感測控制部122係檢測產生於第1配線1與第2配線2之間之靜電電容C3的變化，作為觸控信號。

又，也可將第1配線1的角色與第2配線2的角色調換。具體而言，亦可將第1配線1作為觸控驅動電極使用，將第2配線2作為觸控檢測電極使用。

第3實施形態的主動元件168係與第1實施形態及第2實施形態同樣，具有以氧化物半導體構成的通道層，主動元件168的閘極絕緣層係以包含氧化鈰的複合氧化物形成。

在第3實施形態中也可獲得與上述第1實施形態相同的效果。

(第4實施形態)

以下，邊參照圖式，邊說明本發明的第4實施形態。

在第4實施形態中，與第1實施形態相同的構件係標註相同的符號，其說明則省略或簡化。

圖17係局部地顯示本發明第4實施形態之顯示裝置DSP4的剖面圖。

如圖17所示，在透明基板40的第1面F上設有彩色濾光片CF。構成彩色濾光片CF的紅著色層R、綠著色層G及藍著色層B係與發光元件CHIP對向。因此，複數個畫素PX的每一者具備有彩色濾光片。紅著色層R與綠著色層G的交界部、綠著色層G與藍著色層B的交界部、藍著色層B與紅著色層R的交界部，在俯視下係與第1配 線1及第2配線2重疊。由於構成第1配線1及第2配線2的第1黑色層16及第2黑色層26係發揮作為黑色矩陣之功能，所以上述交界部係與黑色矩陣重疊。因此，從觀察者P觀看，得以防止紅著色層R、綠著色層G及藍著色層B之混色的發生。

第1透明樹脂層108係以覆蓋彩色濾光片CF的方式配置。隔介第1透明樹脂層108，貼合有對向基板700和陣列基板200。

此外，在使用白色LED(例如，於藍色發光LED積層有綠色、紅色螢光體的發光元件)或紫外發光LED作為發光元件CHIP的情況，可將紅著色層R、綠著色層G及藍著色層B置換成波長轉換用之螢光體的分散體層或量子點的分散體層。根據第4實施形態，伴隨發光層92的發光，可實現全彩顯示。

在第4實施形態中也可獲得與上述第1實施形態相同的效果。

(黑色層的變形例)

在上述第1實施形態及第4實施形態中，於圖6所示的例子中，第1配線1具有依序積層有第1黑色層16和第1導電層15之構成，第2配線2具有依序積層有第2黑色層26和第2導電層25之構成。亦即，在第1配線1的配線構造中，於接近觀察者P的位置配置有第1黑色層16。同樣地，在第2配線2的配線構造中，於接近觀察者P的位置配置有第2黑色層26。本發明不限定於此種實施形態的構造。

圖18係局部地顯示本發明實施形態之顯示裝 置的變形例之剖面圖。如圖18所示，於第1配線1中，在與供配置第1黑色層16之第1導電層15的面相反側的面，設置有下部黑色層23。換言之，第1配線1係具有藉由屬於第1黑色層16的第1上部黑色層(上部黑色層)和第1下部黑色層23(下部黑色層)夾持有第1導電層15之構造。第1下部黑色層23係與第2導電性金屬氧化物層22的下部接觸。

同樣地，在第2配線2中，在與供配置第2黑色層26之第2導電層25的面相反側的面，設置有第2下部黑色層27。換言之，第2配線2係具有藉由屬於第2黑色層26的第2上部黑色層(上部黑色層)和第2下部黑色層27(下部黑色層)夾持有第2導電層25之構造。第2下部黑色層27係與第2導電性金屬氧化物層22的下部接觸。

來自發光元件(與垂直型發光二極體元件或LED同義)的發光，有時不僅朝觀察者P的方向射出，也會在第1配線1、第2配線2的銅層或銅合金層反射。若此種反射光射入其他顏色的發光元件，便會有引發其他發光顯示的發光，在圖像產生串擾(crosstalk)，造成色再現性和對比降低之情況。基於此觀點，藉由形成與第2導電性金屬氧化物層22的下部接觸之下部黑色層，可防止光射入第1導電層15及第2導電層25，可防止串擾發生。

此外，具備此種上部黑色層及下部黑色層的構造亦可適用於第2實施形態及第3實施形態。

上述實施形態的顯示裝置係可進行多種應用。關於可適用上述實施形態之顯示裝置的電子機器，可 列舉：行動電話、行動式遊戲機、行動資訊終端、個人電腦、電子書、視訊攝影機、數位相機、頭戴式顯示器、導航系統、音響再生裝置(汽車音響、數位聲訊播放機等)、複印機、傳真機、印表機、複合式印表機、自動販賣機、自動櫃員機(ATM)、個人認證設備、光通訊機器等。上述的各實施形態係可自由組合使用。

說明本發明的較佳實施形態，已說明如上述，但應當理解此等形態乃係本發明的例示形態，不應考慮作為限定的形態。追加、省略、置換及其他的變更可在不脫離本發明的範圍下進行。因此，本發明不應被看作受前述的說明限定，而係受請求的範圍所限制。

Claims (13)

1. 一種顯示裝置，具備：具有第1面之第1基板；具有與前述第1面對向的第2面之第2基板；設置於前述第2基板的前述第2面上，且與前述第1基板對向之顯示功能層；具備複數個畫素之有效顯示區域；包圍前述有效顯示區域之邊框部；及控制前述顯示功能層之控制部；前述第1基板具備：第1配線，以第1黑色層及第1導電層構成，且形成在前述第1面上；第1絕緣層，在前述有效顯示區域覆蓋前述第1配線；及第2配線，以第2黑色層及第2導電層構成，與前述第1配線正交，且形成於前述第1絕緣層上；在俯視下，藉由複數條前述第1配線和複數條前述第2配線，劃分有複數個前述畫素；前述第2基板具備：第3配線，以第3導電層構成，且形成於前述第2面上；第4配線，以第3導電層構成，與前述第3配線平行，且形成於前述第2面上；第5配線，以第4導電層構成，與前述第3配線及前 述第4配線正交，且形成於前述第2面上；及垂直型發光二極體，設置於前述第2面上之複數個前述畫素的每一者，且發揮作為前述顯示功能層之功能；前述第2面上之複數個前述畫素的每一者具有：第1薄膜電晶體，與前述第3配線和前述第5配線電性連接；及第2薄膜電晶體，與前述第1薄膜電晶體及前述第4配線電性連接，且接收來自前述第1薄膜電晶體的信號以驅動前述垂直型發光二極體；前述第1薄膜電晶體及前述第2薄膜電晶體的每一者係具備以氧化物半導體構成的通道層；前述第1導電層、前述第2導電層、前述第3導電層及前述第4導電層，係具有藉由第1導電性金屬氧化物層和第2導電性金屬氧化物層夾持有銅層或銅合金層之構成；前述第1薄膜電晶體及前述第2薄膜電晶體至少具有在前述通道層上積層有源極電極和汲極電極之構成；前述源極電極係以延伸自前述第3配線的延伸線構成，前述第3配線之前述延伸線的前述第2導電性金屬氧化物層係與前述通道層的端部重疊；前述汲極電極係以延伸自前述第4配線的延伸線構成，前述第4配線之前述延伸線的前述第2導電性金屬氧化物層係與前述通道層的端部重疊；前述控制部係檢測複數條前述第1配線和複數條 前述第2配線之間的靜電電容的變化，以進行觸控感測。
2. 如請求項1之顯示裝置，其中前述垂直型發光二極體係具有依序積層有上部電極、n型半導體層、發光層、P型半導體層及下部電極之構成的發光二極體，前述上部電極的表層至少以導電性金屬氧化物構成，且前述表層係與以導電性金屬氧化物構成的導電層電性連接。
3. 如請求項1之顯示裝置，其中前述垂直型發光二極體係具有依序積層有上部電極、n型半導體層、發光層、P型半導體層及下部電極之構成的發光二極體，前述上部電極的表層至少以導電性金屬氧化物構成，前述表層係與第6配線電性連接，該第6配線具有藉由導電性金屬氧化物層夾持有銅層或銅合金層之構成。
4. 如請求項3之顯示裝置，其中在俯視下，前述第6配線係與前述第1配線或前述第2配線重疊。
5. 如請求項1之顯示裝置，其中前述第1薄膜電晶體及前述第2薄膜電晶體之每一者的前述通道層，係在前述氧化物半導體中含有氧化鈰，在前述氧化物半導體中，當未計數氧之元素的合 計設為100at%時，前述氧化鈰的量係在0.2at%以上10at%以下的範圍內。
6. 如請求項1之顯示裝置，其中前述氧化物半導體係包含氧化銦、和氧化銻、和具有比前述氧化銦及前述氧化銻之每一者的量還少的量的氧化鈰之複合氧化物，在前述氧化物半導體中，當未計數氧之元素的合計設為100at%時，銦及銻之每一者的量為40at%以上。
7. 如請求項1、5及6中任一項之顯示裝置，其中前述第1薄膜電晶體及前述第2薄膜電晶體的每一者，係在前述通道層上積層閘極絕緣膜之頂閘構造的薄膜電晶體，前述閘極絕緣膜至少包含氧化鈰。
8. 如請求項1之顯示裝置，其中前述第1導電層、前述第2導電層、前述第3導電層及前述第4導電層，係具有藉由1導電性金屬氧化物層與第2導電性金屬氧化物層夾持有銅合金層之構成，前述銅合金層包含固溶於銅的第1元素、和陰電性比銅及前述第1元素還小的第2元素，前述銅合金層的比電阻係在1.9μΩcm至6μΩcm的範圍內。
9. 如請求項1之顯示裝置，其中前述第1配線係具有第1導電層被第1上部黑色層及第1下部黑色層所夾持之構成，前述第2配線係具有第2導電層被第2上部黑色層 及第2下部黑色層所夾持之構成。
10. 如請求項1之顯示裝置，其中前述第2配線及前述第5配線係延伸於第1方向，前述第1配線、前述第3配線及前述第4配線係延伸於與前述第1方向正交的第2方向。
11. 如請求項1之顯示裝置，其中前述第1配線及前述第5配線係延伸於第1方向，前述第2配線、前述第3配線及前述第4配線係延伸於與前述第1方向正交的第2方向。
12. 一種顯示裝置基板，係使用於如請求項1之顯示裝置的顯示裝置基板，具備：第1面；以第1黑色層及第1導電層構成，且形成於前述第1面上之第1配線；覆蓋前述第1配線之第1絕緣層；以第2黑色層及第2導電層構成，與前述第1配線正交，且形成於前述第1絕緣層上之第2配線；及在俯視下，藉由複數條前述第1配線和複數條前述第2配線所劃分之複數個畫素；前述第1導電層及前述第2導電層，係具備藉由第1導電性金屬氧化物層和第2導電性金屬氧化物層夾持有銅層或銅合金層之構成。
13. 如請求項12之顯示裝置基板，其中前述第1配線係具有第1導電層被第1上部黑色層 及第1下部黑色層所夾持之構成，前述第2配線係具有第2導電層被第2上部黑色層及第2下部黑色層所夾持之構成。