TW201905476A - 基於妨害地圖之寬帶電漿檢查 - Google Patents
基於妨害地圖之寬帶電漿檢查Info
- Publication number
- TW201905476A TW201905476A TW107122221A TW107122221A TW201905476A TW 201905476 A TW201905476 A TW 201905476A TW 107122221 A TW107122221 A TW 107122221A TW 107122221 A TW107122221 A TW 107122221A TW 201905476 A TW201905476 A TW 201905476A
- Authority
- TW
- Taiwan
- Prior art keywords
- noise
- wafer
- intensity
- processor
- noise map
- Prior art date
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 65
- 238000005259 measurement Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 52
- 238000013461 design Methods 0.000 claims description 22
- 238000003384 imaging method Methods 0.000 claims description 13
- 238000003860 storage Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 4
- 238000004590 computer program Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 22
- 238000001514 detection method Methods 0.000 abstract description 8
- 230000011218 segmentation Effects 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 60
- 239000004065 semiconductor Substances 0.000 description 29
- 238000013500 data storage Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 230000035945 sensitivity Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000012552 review Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000414 obstructive effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 235000006719 Cassia obtusifolia Nutrition 0.000 description 1
- 235000014552 Cassia tora Nutrition 0.000 description 1
- 244000201986 Cassia tora Species 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000009885 systemic effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 238000000233 ultraviolet lithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/70—Denoising; Smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Quality & Reliability (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Golf Clubs (AREA)
- Plasma Technology (AREA)
Abstract
一雜訊圖用於缺陷偵測。接收一或多個像素處之強度之一或多個量測且判定各量測之一強度統計。該等強度統計分組為至少一區域且與至少一對準目標一起儲存。可由一晶圓檢查工具使用該雜訊圖來檢查一晶圓。該雜訊圖可用作為抑制雜訊之一分段遮罩。
Description
本發明係關於半導體檢查方法，且更特定言之，本發明係關於檢查敏感度提高。
半導體製造業之發展對良率管理且尤其是度量及檢查系統提出越來越多要求。關鍵尺寸不斷縮小。經濟效益促使產業縮短達成高良率、高價值生產之時間。最小化自偵測到一良率問題至將其修復之總時間決定半導體製造商之投資回報率。
製造諸如邏輯及記憶體裝置之半導體裝置通常包含使用大量製程來處理一半導體晶圓以形成半導體裝置之各種特徵及多個層級。例如，微影係涉及將一圖案自一倍縮光罩轉移至配置於一半導體晶圓上之一光阻劑之一半導體製程。半導體製程之額外實例包含(但不限於)化學機械拋光(CMP)、蝕刻、沈積及離子植入。多個半導體裝置可依一配置製造於一單一半導體晶圓上且接著分離成個別半導體裝置。
在一半導體製程期間之各種步驟中使用檢查程序來偵測晶圓上之缺陷以促成製程之較高良率且因此促成較高利潤。檢查已成為製造諸如積體電路(IC)之半導體裝置之一重要部分。然而，隨著半導體裝置之尺寸減小，檢查對成功製造可接受半導體裝置而言變得更加重要，因為更小缺陷會引起裝置失效。例如，隨著半導體裝置之尺寸減小，偵測減小大小之缺陷已變得必要，因為即使缺陷相對較小，但會引起半導體裝置中之無用像差。
然而，隨著設計規則收緊，半導體製程會較接近於程序之效能能力限制操作。另外，隨著設計規則收緊，更小缺陷會對裝置之電參數產生影響，其促使更敏感檢查。隨著設計規則收緊，由檢查偵測之潛在良率相關缺陷之群體急劇增長，且由檢查偵測之妨害缺陷之群體亦急劇增加。因此，可在晶圓上偵測到更多缺陷，且校正程序以消除所有缺陷會較困難及昂貴。判定哪些缺陷實際上對裝置之電參數及良率產生影響可允許程序控制方法聚焦於該等缺陷，同時在很大程度上忽略其他缺陷。此外，在較緊設計規則下，程序誘發失效在一些情況中趨向於為系統性的。即，程序誘發失效趨向於在設計內經常重複多次之預定設計型樣下失效。消除空間系統性、電相關缺陷係很重要的，因為消除此等缺陷會對良率產生影響。
以前，檢查區域係由一半導體製造商依可避免雜訊之一方式選擇。半導體製造商憑藉操作者經驗或設計資訊來臆斷存在雜訊之位置。然而，此等技術通常因主觀性而不準確。
一關注區域(CA)亦可用於避免雜訊。圖1描繪一全晶粒之關注區域設置。方框301至305係可用於寬帶電漿(BBP)檢查之不同區域(關注區域)。然而，用於使用BBP檢查之偵測之雜訊統計既非最佳亦非動態的。在傳統檢查中，BBP檢查使用由一半導體製造商提供之關注區域或使用者基於半導體製造商要求(例如小晶片、SRAM、輸入/輸出(I/O))所產生之傳統關注區域。在基於背景之檢查(CBI)中，基於自半導體製造商接收之電腦輔助幾何設計(CAGD)來產生關注區域或基於規則或熱點來產生奈米點設計關注區域(NPDCA)。使用不同區域來分離雜訊底限。
雜訊行為呈現於各區域內，其係既有技術之一缺點。雜訊特性在晶粒之不同部分中且甚至在相同區域內可不同，其限制較少雜訊區域之敏感度。
晶粒之間的影像相減產生雜訊底限識別。晶粒之間的影像相減可提供雜訊統計，其繼而可用於使較高雜訊區域與較低雜訊區域分離。此資訊可基於雜訊底限來饋送至關注區域之另一層中。例如，若一工作中存在8個圖框，則像素差描述雜訊。可在所有圖框上之一3×3或預定窗內判定局部統計且可指派雜訊統計。雜訊統計可分組以形成區域。
先前技術具有其他缺點。首先，區域不是基於雜訊來產生，而是基於型樣重複性、區域優先、型樣唯一性或半導體製造商輸入來繪製。參數化輸入損及工具敏感度，因為雜訊資訊無法優先獲知。其次，產生傳統關注區域或NDPCA係涉及半導體製造商資源及時間之一單調乏味程序，且在自動方案設置期間困難重重。無法保證所產生之關注區域將具有相同雜訊統計。
因此，需要新檢查系統及方法。
在一第一實施例中，提供一種系統。該系統包含一晶圓檢查工具及與成像系統電子通信之一處理器。該晶圓檢查工具包含一成像系統及經組態以固持一晶圓之一卡盤。該處理器經組態以產生一雜訊圖且將指令發送至該晶圓檢查工具以使用該雜訊圖來檢查該晶圓。該雜訊圖用作為抑制雜訊之一分段遮罩。產生該雜訊圖包含：判定一或多個像素處之強度之一或多個量測之各者之一強度統計；將該等強度統計分組為一或多個區域；及儲存該等強度統計。
該處理器可安置於該晶圓檢查工具中。
該強度統計可為強度之該一或多個量測之一範圍。該強度統計亦可為強度之該一或多個量測之一變異數。
該處理器可經組態以使該雜訊圖與設計資訊相關。該處理器亦可經組態以使該雜訊圖與關注區域相關。該關注區域可來自該晶圓上之一不同層。
該處理器可經組態以在一方案設置期間產生一自動區域。
該處理器可經組態以將該雜訊圖應用於該晶圓上之一對準目標。
在一第二實施例中，提供一種檢查一晶圓之方法。使用一處理器來產生一雜訊圖。產生該雜訊圖包含：在該處理器處接收一或多個像素處之強度之一或多個量測；判定各量測之一強度統計；將該等強度統計分組為一或多個區域；及儲存該等強度統計。由一晶圓檢查工具使用該雜訊圖來檢查一晶圓，其中該雜訊圖用作為抑制雜訊之一分段遮罩。
該強度統計可為強度之該一或多個量測之一範圍。該強度統計亦可為強度之該一或多個量測之一變異數。
一操作者可選擇該一或多個區域。
該雜訊圖可與設計資訊相關。該雜訊圖亦可與關注區域相關。該關注區域可來自該晶圓上之一不同層。
可在一方案設置期間產生一自動區域。
該雜訊圖可應用於該晶圓上之一對準目標。
該雜訊圖可用於一單一晶粒。在一例項中，該檢查係晶粒對晶粒檢查。
可提供一種電腦程式產品，其包括具有由其體現之一電腦可讀程式之一非暫時性電腦可讀儲存媒體。該電腦可讀程式可經組態以實施本文所揭示之方法實施例之任何變體之產生步驟。
相關申請案之交叉參考
本申請案主張2017年6月29日申請且讓與美國申請案第62/526,916號之臨時專利申請案之優先權，該案之揭示內容以引用的方式併入本文中。
儘管將根據特定實施例來描述主張標的，但其他實施例(其包含未提供本文所闡述之所有益處及特徵之實施例)亦在本發明之範疇內。可在不背離本發明之範疇之情況下作出各種結構、邏輯、程序步驟及電子改變。因此，僅藉由參考隨附申請專利範圍來界定本發明之範疇。
本文所揭示之實施例可藉由使雜訊圖包含於缺陷偵測中來提高檢查敏感度。可產生此等雜訊圖來提高檢查敏感度，因為可分離出帶雜訊像素。為使檢查方案設置更容易，本文所揭示之實施例可包含一基於更敏感方案之檢查。
一雜訊圖可表示依據晶粒位置或晶圓位置而變化之一統計特性。可基於跨晶粒統計之空間變動來產生雜訊圖以產生分段圖。雜訊圖可與所保存之對準目標一起應用以提高敏感度。可在方案設置期間產生自動區域且可使用傳統檢查來調諧性能。雜訊統計可用作為濾波後及併像之屬性。
圖3係用於檢查一晶圓之一方法100之一實施例之一流程圖。由一處理器使用步驟101至104來產生一雜訊圖。在101中，在一處理器處接收一或多個像素處之強度之一或多個量測。量測可包含跨若干晶粒之強度之標準差及一範圍。量測可具有或可基於3×3之一空間窗。
在102中，判定各量測之一強度統計。強度統計可為強度之一或多個量測之一範圍或一變異數，諸如跨像素之一空間窗(例如一3×3窗)。例如，可產生雜訊圖作為一局部變異數。可在一像素處判定強度之範圍或一變動。強度統計亦可為具有相同強度之所有像素之多晶粒自動臨限(MDAT)雜訊。
在103中，將強度統計分組為一或多個區域。在一例項中，一操作者選擇一或多個區域。在一例項中，操作者可設定將雜訊圖分成若干區域之一雜訊域。在另一例項中，使用一直方圖來查找帶雜訊像素叢以產生區域。此可由一操作者或使用一演算法執行。例如，可使用一多高斯(Gaussian)演算法來查找帶雜訊像素叢。在另一例項中，使用一叢集演算法來對具有類似統計之像素分組。
在另一例項中，可基於雜訊來查找關注區域中之區域。
在104中，獨立於一或多個對準目標而儲存強度統計。對準目標可用於自一設置晶粒至一運行時間晶粒且跨一晶圓對準強度統計。
在104中，亦可使強度統計與一或多個對準目標一起儲存。例如，強度統計可與一或若干對準目標一起保存。因此，雜訊圖可應用於晶圓上之一對準目標。
在105中，由一晶圓檢查工具使用由101至104產生之雜訊圖來檢查一晶圓。雜訊圖可用作為抑制雜訊之一分段遮罩。在一實例中，使用雜訊圖來產生不同關注區域且可將演算法單獨應用於各關注區域，其將使較高雜訊區域與較低雜訊區域分離。
在一特定實例中，使兩個晶粒相減且產生一雜訊圖。
雜訊圖可與關注區域相關。關注區域可來自晶圓上之相同層或一不同層。
雜訊圖可與設計資訊相關。組合雜訊圖與設計資訊可提供型樣及雜訊行為之一更穩健相關性以最終將雜訊圖及設計資訊分組為不同區域。例如，設計資訊可有助於分離雜訊圖之頂部上之妨害缺陷。雜訊圖可有助於偵測異常值。設計資訊可基於設計背景來分離妨害缺陷。
既有傳統關注區域或NPDCA可與由雜訊圖產生之區域一起新增於方案中之不同層或優先級處。可使用重疊來新增此資訊。例如，傳統關注區域或NPDCA可用於指導雜訊圖之產生。此等可在叢集分組像素之前形成超區域。僅屬於相同傳統關注區域之像素可分組在一起。
另外，基於MDAT之偵測中之雜訊圖可用作為參考軸。
可在方案設置期間產生一自動區域，其可減少結果之時間。雜訊圖區域可充當自動區域。例如，雜訊圖可充當自動區域且在一半導體製造商不具有關於晶圓雜訊條件之諸多資訊時於一研究環境中簡化方案設置程序。
在一例項中，雜訊圖用於一單一晶粒且檢查晶圓係晶粒對晶粒檢查。因此，雜訊圖可與一或若干晶圓上之多個晶粒一起使用。
在一實施例中，產生雜訊圖作為晶粒對晶粒強度變動。
在一實施例中，藉由執行具有零臨限值之一固定掃描來產生雜訊圖。可基於值範圍來分組差值像素。
儘管相對於檢查來揭示方法，但此方法之實施例可適用於不同雜訊特性或預處理步驟。
圖2描繪經分段以產生區域之雜訊圖。各方框306至311係使用圖3之方法所產生之雜訊圖中之一區域。各方框306至311可為一不同區域，諸如邏輯、SRAM、I/O等等。區域306至311之各者可經獨立最佳化且可具有不同臨限參數。在圖2之實例中，雜訊圖具有8個晶粒之一中位/平均差異影像。基於雜訊圖來形成區域306至311之各者。區域可為檢查之一焦點或在檢查期間被跳過。例如，檢查圖2之方框306至311中所展示之區域可避免帶雜訊區域。
先前關注區域技術係基於雜訊將在SRAM、I/O、邏輯等等中不同之假定。本文所揭示之實施例可計算晶圓上之雜訊且接著分離雜訊。對準目標可用於提高基於分離雜訊所產生之關注區域之準確度，其改良偵測。
在一實施例中，基於範圍來分組差值像素。例如，將差值像素分組為範圍以基於雜訊圖來產生區域。
在另一實施例中，使用8個晶粒來產生雜訊圖。可使用更多或更少晶粒來產生雜訊圖。例如，可使用1個至10個之間的晶粒來產生雜訊圖。
此方法之實施例可與程式化缺陷陣列(PDA)或標準參考晶粒(SRD)共存以能夠對準雜訊圖且將雜訊圖用於一區域內之分段。
方法100之實施例具有用於寬帶電漿(BBP)檢查或其他類型之半導體晶圓檢查之至少兩個優點。首先，方法100使用基於區域之多定限來提高敏感度。晶粒內之不同區域分組在一起且根據其雜訊位準來檢查以提供較佳臨限值放置、降低雜訊率及改良缺陷偵測。此可藉由較熱運行較低雜訊區域且使一或若干較高雜訊區域之效應與一或若干較低雜訊區域分離來提高工具之敏感度。亦可促進學習晶圓上之程序變動且使偵測演算法準備設定臨限值。因此，可更容易偵測到埋藏雜訊之缺陷。
其次，方法100可新增至既有像素點或SRD性能，其可以缺陷位置為目標。像素點可使用關注區域之半導體設計。方法100可藉由將基於雜訊圖之區域新增至該等檢查類型來提高此等性能之敏感度。
此外，方法100之實施例在檢查期間有效使用雜訊圖以產生區段及抑制雜訊。此可達成具有較高效率之奈米點檢查之敏感度。方法100可與超紫外線微影(EUV)印刷檢查資格之SRD一起使用以較熱運行方案。另外，雜訊圖可經週期性更新且應對程序變動。
圖4係一晶圓檢查工具200之一實施例之一方塊圖。晶圓檢查工具200包含經組態以固持一晶圓205或其他工件之一卡盤204。卡盤204可經組態以在一個、兩個或三個軸上移動或旋轉。卡盤204亦可經組態以(諸如)圍繞Z軸自旋。
晶圓檢查工具200亦包含經組態以成像或量測晶圓205之一表面之一成像系統201。成像系統201可產生一光束、一電子束、BBP或可使用其他技術來量測晶圓205之一表面。在一實例中，成像系統201包含一雷射。在另一實例中，晶圓檢查工具200係一BBP檢查工具。成像系統201可提供晶圓205上之晶粒之影像或可提供用於形成晶圓205上之晶粒之影像之資訊。
包含成像系統201之晶圓檢查工具200與一處理器202及一電子資料儲存單元203通信，電子資料儲存單元203與處理器202電子通信。處理器202可包含一微處理器、一微控制器或其他裝置。一晶圓檢查工具200 (其可為一SEM或BBP工具)可產生由處理器202使用之資訊。處理器202及/或電子資料儲存單元203可視情況與一晶圓度量工具或晶圓複查工具(圖中未繪示)電子通信以接收額外資訊。
處理器202及電子資料儲存單元203可為晶圓檢查工具200或另一裝置之部分。在一實例中，處理器202及電子資料儲存單元203可為一獨立控制單元之部分或位於一集中品質控制單元中。可使用多個處理器202或電子資料儲存單元203。
實際上，處理器202可由硬體、軟體及韌體之任何組合實施。另外，其功能(如本文所描述)可由一個單元執行或分配於不同組件之間，各組件可繼而由硬體、軟體及韌體之任何組合實施。用於實施各種方法及功能之處理器202之程式碼或指令可儲存於可讀儲存媒體(諸如電子資料儲存單元203中之一記憶體或其他記憶體)中。
處理器202可依任何適合方式(例如，經由一或多個傳輸媒體，其可包含有線及/或無線傳輸媒體)耦合至晶圓檢查工具200之組件，使得處理器202可接收輸出。處理器202可經組態以使用輸出來執行若干功能。
本文所描述之處理器202、(若干)其他系統或(若干)其他子系統可為各種系統(其包含個人電腦系統、影像電腦、主機電腦系統、工作站、網路設備、網際網路設備或其他裝置)之部分。(若干)子系統或系統亦可包含本技術中已知之任何適合處理器，諸如一並行處理器。另外，(若干)子系統或系統可包含一高速處理平台及軟體作為一獨立或網路工具。
若系統包含一個以上子系統，則不同子系統可彼此耦合，使得影像、資料、資訊、指令等等可發送於子系統之間。例如，一子系統可藉由任何適合傳輸媒體(其可包含本技術中已知之任何適合有線及/或無線傳輸媒體)來耦合至(若干)額外子系統。此等子系統之兩者或兩者以上亦可由一共用電腦可讀儲存媒體(圖中未展示)有效耦合。
處理器202可經組態以使用成像系統201之輸出或其他輸出來執行若干功能。例如，處理器202可經組態以發送指令來執行晶圓205之一檢查。在另一實例中，處理器202可經組態以將輸出發送至一電子資料儲存單元203或另一儲存媒體。處理器202可進一步如本文所描述般組態。
處理器202可為一缺陷複查系統、一檢查系統、一度量系統或一些其他類型之系統之部分。因此，本文所揭示之實施例描述可依針對具有大致適合於不同應用之不同性能之系統之若干方式調適之一些組態。
處理器202可根據本文所描述之實施例之任何者來組態。處理器202亦可經組態以使用成像系統201之輸出或使用來自其他來源之影像或資料來執行其他功能或額外步驟。
在另一實施例中，處理器202可依本技術中已知之任何方式通信地耦合至晶圓檢查工具200之各種組件或子系統之任何者。再者，處理器202可經組態以藉由可包含有線及/或無線部分之一傳輸媒體來自其他系統接收及/或獲取資料或資訊(例如來自一檢查系統(諸如一複查工具、包含設計資料之一遠端資料庫及其類似者)之檢查結果)。依此方式，傳輸媒體可充當處理器202與晶圓檢查工具200之其他子系統或晶圓檢查工具200外之系統之間的一資料鏈路。
在一些實施例中，晶圓檢查工具200之各種步驟、功能及/或操作及本文所揭示之方法由以下一或多者實施：電子電路、邏輯閘、多工器、可程式化邏輯裝置、ASIC、類比或數位控制/開關、微控制器或運算系統。實施方法(諸如本文所描述之方法)之程式指令可通過載體媒體傳輸或儲存於載體媒體上。載體媒體可包含一儲存媒體，諸如一唯讀記憶體、一隨機存取記憶體、一磁碟或光碟、一非揮發性記憶體、一固態記憶體、一磁帶及其類似者。一載體媒體可包含一傳輸媒體，諸如導線、電纜或無線傳輸鏈路。例如，本發明中所描述之各種步驟可由一單一處理器202 (或電腦系統)或替代地，多個處理器202 (或多個電腦系統)實施。再者，晶圓檢查工具200之不同子系統可包含一或多個運算或邏輯系統。因此，以上描述不應被解譯為本發明之一限制，而是僅為一說明。
在一實施例中，處理器202經組態以產生一雜訊圖且將指令發送至晶圓檢查工具200以使用雜訊圖來檢查晶圓205。雜訊圖用作為抑制雜訊之一分段遮罩。產生雜訊圖包含：判定一或多個像素處之強度之一或多個量測之各者之一強度統計；將強度統計分組為一或多個區域；及儲存強度統計以及一或多個對準目標。
在一實施例中，處理器202可安置於晶圓檢查工具200中或可為晶圓檢查工具200之部分。
強度統計可為強度之一或多個量測之一範圍或變異數。
處理器202可經組態以執行額外功能。處理器202可經組態以使雜訊圖與設計資訊或關注區域(諸如來自晶圓205上之一不同層之一關注區域)相關。處理器202可經進一步組態以在方案設置期間產生一自動區域。處理器202可經進一步組態以將雜訊圖應用於晶圓205上之一對準目標。
一額外實施例係關於一種非暫時性電腦可讀媒體，其儲存可在用於檢查一晶圓之一處理器上執行之程式指令，如本文所揭示。特定言之，一處理器(諸如處理器202)可耦合至一電子資料儲存媒體(諸如電子資料儲存單元203)中之一記憶體及包含可執行程式指令之非暫時性電腦可讀媒體。電腦實施方法可包含本文所描述之任何(若干)方法之任何(若干)步驟。例如，處理器202可經程式化以執行圖3之一些或所有步驟。電子資料儲存媒體中之記憶體可為一儲存媒體，諸如一磁碟或光碟、一磁帶或本技術中已知之任何其他適合非暫時性電腦可讀媒體。
可依任何各種方式(其尤其包含基於程序之技術、基於組件之技術及/或物件導向技術)實施程式指令。例如，可根據期望使用ActiveX控制、C++物件、JavaBeans、微軟基礎類別(MFC)、串流SIMD擴展(SSE)或其他技術或方法來實施程式指令。
可如本文所描述般執行方法之各步驟。方法亦可包含可由本文所描述之處理器及/或(若干)電腦子系統或系統執行之(若干)任何其他步驟。步驟可由可根據本文所描述之任何實施例來組態之一或多個電腦系統執行。另外，上述方法可由本文所描述之任何系統實施例執行。
儘管已相對於一或多個特定實施例來描述本發明，但應瞭解，可在不背離本發明之範疇之情況下實施本發明之其他實施例。因此，可認為本發明僅受限於隨附申請專利範圍及其合理解譯。
100‧‧‧方法
101至105‧‧‧步驟
200‧‧‧晶圓檢查工具
201‧‧‧成像系統
202‧‧‧處理器
203‧‧‧電子資料儲存單元
204‧‧‧卡盤
205‧‧‧晶圓
301至305‧‧‧方框
306至311‧‧‧方框/區域
為較完全理解本發明之性質及目的，應參考結合附圖之以下詳細描述，其中： 圖1描繪傳統關注區域設置； 圖2描繪經分段以產生區域之雜訊圖，其中各方框指示雜訊圖上之一區段； 圖3係根據本發明之一方法之一實施例之一流程圖；及 圖4係根據本發明之一系統之一方塊圖。
Claims (20)
- 一種系統，其包括： 一晶圓檢查工具，其包含： 一成像系統；及 一卡盤，其經組態以固持一晶圓；及 一處理器，其與該成像系統電子通信，其中該處理器經組態以產生一雜訊圖且將指令發送至該晶圓檢查工具以使用該雜訊圖來檢查該晶圓，其中該雜訊圖用作為抑制雜訊之一分段遮罩，且其中產生該雜訊圖包含： 判定一或多個像素處之強度之一或多個量測之各者之一強度統計； 將該等強度統計分組為一或多個區域；及 儲存該等強度統計。
- 如請求項1之系統，其中該處理器安置於該晶圓檢查工具中。
- 如請求項1之系統，其中該強度統計係強度之該一或多個量測之一範圍。
- 如請求項1之系統，其中該強度統計係強度之該一或多個量測之一變異數。
- 如請求項1之系統，其中該處理器經進一步組態以使該雜訊圖與設計資訊相關。
- 如請求項1之系統，其中該處理器經進一步組態以使該雜訊圖與關注區域相關。
- 如請求項6之系統，其中該關注區域來自該晶圓上之一不同層。
- 如請求項1之系統，其中該處理器經進一步組態以在一方案設置期間產生一自動區域。
- 如請求項1之系統，其中該處理器經進一步組態以將該雜訊圖應用於該晶圓上之一對準目標。
- 一種檢查一晶圓之方法，其包括： 使用一處理器來產生一雜訊圖，其中該產生該雜訊圖包含： 在該處理器處接收一或多個像素處之強度之一或多個量測； 判定各量測之一強度統計； 將該等強度統計分組為一或多個區域；及 儲存該等強度統計；及 由一晶圓檢查工具使用該雜訊圖來檢查一晶圓，其中該雜訊圖用作為抑制雜訊之一分段遮罩。
- 如請求項10之方法，其中該強度統計係強度之該一或多個量測之一範圍。
- 如請求項10之方法，其中該強度統計係強度之該一或多個量測之一變異數。
- 如請求項10之方法，其中一操作者選擇該一或多個區域。
- 如請求項10之方法，其進一步包括：使該雜訊圖與設計資訊相關。
- 如請求項10之方法，其進一步包括：使該雜訊圖與關注區域相關。
- 如請求項15之方法，其中該關注區域來自該晶圓上之一不同層。
- 如請求項10之方法，其進一步包括：在一方案設置期間產生一自動區域。
- 如請求項10之方法，其進一步包括：將該雜訊圖應用於該晶圓上之一對準目標。
- 如請求項10之方法，其中該雜訊圖用於一單一晶粒，且其中該檢查係晶粒對晶粒檢查。
- 一種電腦程式產品，其包括具有由其體現之一電腦可讀程式之一非暫時性電腦可讀儲存媒體，該電腦可讀程式經組態以實施請求項10之產生步驟。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762526916P | 2017-06-29 | 2017-06-29 | |
| US62/526,916 | 2017-06-29 | ||
| US15/969,229 | 2018-05-02 | ||
| US15/969,229 US11295432B2 (en) | 2017-06-29 | 2018-05-02 | Broad band plasma inspection based on a nuisance map |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201905476A true TW201905476A (zh) | 2019-02-01 |
| TWI785065B TWI785065B (zh) | 2022-12-01 |
Family
ID=64738994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107122221A TWI785065B (zh) | 2017-06-29 | 2018-06-28 | 基於妨害地圖之寬帶電漿檢查 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11295432B2 (zh) |
| KR (1) | KR102589631B1 (zh) |
| CN (1) | CN110741466B (zh) |
| TW (1) | TWI785065B (zh) |
| WO (1) | WO2019006230A1 (zh) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781688B2 (en) | 2002-10-02 | 2004-08-24 | Kla-Tencor Technologies Corporation | Process for identifying defects in a substrate having non-uniform surface properties |
| US9002497B2 (en) | 2003-07-03 | 2015-04-07 | Kla-Tencor Technologies Corp. | Methods and systems for inspection of wafers and reticles using designer intent data |
| US6828571B1 (en) | 2003-09-17 | 2004-12-07 | Kla-Tencor Technologies Corporation | Apparatus and methods of controlling surface charge and focus |
| WO2008077100A2 (en) * | 2006-12-19 | 2008-06-26 | Kla-Tencor Corporation | Systems and methods for creating inspection recipes |
| US8611639B2 (en) | 2007-07-30 | 2013-12-17 | Kla-Tencor Technologies Corp | Semiconductor device property extraction, generation, visualization, and monitoring methods |
| US8126255B2 (en) | 2007-09-20 | 2012-02-28 | Kla-Tencor Corp. | Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions |
| US7756658B2 (en) | 2008-05-14 | 2010-07-13 | Kla-Tencor Corp. | Systems and methods for detecting defects on a wafer and generating inspection results for the wafer |
| US8000922B2 (en) | 2008-05-29 | 2011-08-16 | Kla-Tencor Corp. | Methods and systems for generating information to be used for selecting values for one or more parameters of a detection algorithm |
| US8559001B2 (en) * | 2010-01-11 | 2013-10-15 | Kla-Tencor Corporation | Inspection guided overlay metrology |
| US8831334B2 (en) | 2012-01-20 | 2014-09-09 | Kla-Tencor Corp. | Segmentation for wafer inspection |
| US10127652B2 (en) | 2014-02-06 | 2018-11-13 | Kla-Tencor Corp. | Defect detection and classification based on attributes determined from a standard reference image |
| US9262821B2 (en) | 2014-05-12 | 2016-02-16 | Kla-Tencor Corp. | Inspection recipe setup from reference image variation |
| US20160289669A1 (en) * | 2015-01-22 | 2016-10-06 | Becton, Dickinson And Company | Devices and systems for molecular barcoding of nucleic acid targets in single cells |
-
2018
- 2018-05-02 US US15/969,229 patent/US11295432B2/en active Active
- 2018-06-28 TW TW107122221A patent/TWI785065B/zh active
- 2018-06-29 CN CN201880038770.1A patent/CN110741466B/zh active Active
- 2018-06-29 KR KR1020207002659A patent/KR102589631B1/ko active IP Right Grant
- 2018-06-29 WO PCT/US2018/040175 patent/WO2019006230A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US11295432B2 (en) | 2022-04-05 |
| US20190005638A1 (en) | 2019-01-03 |
| TWI785065B (zh) | 2022-12-01 |
| CN110741466B (zh) | 2023-10-31 |
| CN110741466A (zh) | 2020-01-31 |
| WO2019006230A1 (en) | 2019-01-03 |
| KR102589631B1 (ko) | 2023-10-13 |
| KR20200014443A (ko) | 2020-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI784018B (zh) | 用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法 | |
| TW201730843A (zh) | 藉由降低晶粒至晶粒製程雜訊之缺陷信號對雜訊增強 | |
| CN109923654B (zh) | 通过跨层图像相减的晶片噪声减少 | |
| CN111033710B (zh) | 在透明或半透明晶片上的缺陷检测 | |
| CN109154575B (zh) | 用于基于设计的缺陷检测的***和方法 | |
| TWI743340B (zh) | 用於偵測缺陷之方法、掃描電子顯微鏡及儲存一程式之非暫時性電腦可讀媒體 | |
| TW201740480A (zh) | 使用設計檔案或檢查影像自動抗扭斜 | |
| TWI760523B (zh) | 用於偵測一缺陷之方法、非暫時性電腦可讀媒體及系統 | |
| TW201905476A (zh) | 基於妨害地圖之寬帶電漿檢查 | |
| US10372113B2 (en) | Method for defocus detection | |
| TW201921317A (zh) | 使用以位置為基礎之屬性之損害減少 |