TW201830464A - 預測晶圓缺陷的方法 - Google Patents

預測晶圓缺陷的方法 Download PDF

Info

Publication number
TW201830464A
TW201830464A TW106128397A TW106128397A TW201830464A TW 201830464 A TW201830464 A TW 201830464A TW 106128397 A TW106128397 A TW 106128397A TW 106128397 A TW106128397 A TW 106128397A TW 201830464 A TW201830464 A TW 201830464A
Authority
TW
Taiwan
Prior art keywords
attention area
attention
defect
wafer
integrated circuit
Prior art date
Application number
TW106128397A
Other languages
English (en)
Other versions
TWI722234B (zh
Inventor
張仰宏
孫晢原
柯志明
胡浚明
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201830464A publication Critical patent/TW201830464A/zh
Application granted granted Critical
Publication of TWI722234B publication Critical patent/TWI722234B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20048—Transform domain processing
    • G06T2207/20056—Discrete and fast Fourier transform, [DFT, FFT]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Environmental & Geological Engineering (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一種預測晶圓缺陷的方法，包括：接收從測試晶圓獲得的缺陷資料。測試晶圓是依據積體電路設計佈局而被製造。基於缺陷資料接收複數第一注意區域，第一注意區域個別對應積體電路設計佈局之發生晶圓缺陷的區域。對第一注意區域執行頻域分析。至少部分地基於頻域分析，藉以對積體電路設計佈局之晶圓缺陷機率進行預測操作。

Description

預測晶圓缺陷的方法
本發明實施例是有關於半導體製程，特別是有關於預測晶圓缺陷的方法。
半導體積體電路的產業經歷了快速的成長。積體電路之材料與設計的技術進步已經產生了數個世代的積體電路，其中每一個世代具有比上一個世代更小與更複雜的電路。然而，這些進步增加了處理和製造積體電路的複雜度，而且為了實現這些進步，在積體電路之處理和製造的領域中亦需要類似的發展。在積體電路演進的過程中，在幾何尺寸(亦即，使用製程可創建的最小元件(或線))減小的情況下，功能密度(亦即，每個晶片面積之互連裝置的數量)通常增加。
部分半導體製作的挑戰是如何準確與有效率地預測缺陷。在根據積體電路設計佈局製造微影光罩之後，可以生產測試晶圓，進而基於測試晶圓判別晶圓缺陷。這些晶圓缺陷可以追溯到積體電路佈局，藉以在大量生產期間預測潛在的晶圓缺陷位置。在大量生產之前了解這些晶圓缺陷的位置及/或類型，可以採取修正措施來解決導致缺陷的問題，從而有助於防止裝置故障，提高產率並且降低成本。然而，現有的識別缺陷和預測晶圓缺陷位置的方法並不十分有效或準確。例如，傳統的晶圓缺陷預測方法可能仍然涉及太多的「猜測工作(guess work)」。
因此，雖然積體電路製造之現有的缺陷識別和預測已可符合上述一般之目的，但是仍無法滿足所有的方面。
本發明實施例提供一種預測晶圓缺陷的方法。接收從測試晶圓取得的缺陷資料。測試晶圓依據積體電路設計佈局製造。基於缺陷資料接收複數第一注意區域。每一個第一注意區域對應積體電路設計佈局之發生晶圓缺陷的區域。對第一注意區域執行頻域分析。至少部分地基於頻域分析以對積體電路設計佈局之晶圓缺陷機率進行預測操作。
100‧‧‧處理流程
100A‧‧‧訓練部分
100B‧‧‧檢查部分
105、110、130、150‧‧‧操作
120、120A、120B‧‧‧注意區域
121A、122A、123A、121B、122B、123B‧‧‧積體電路佈局圖案
130A、130B‧‧‧子操作
140‧‧‧量值成分
141‧‧‧相位成分
160‧‧‧公共注意區域
170‧‧‧缺陷
L、W‧‧‧尺寸
PC‧‧‧主成分
FV‧‧‧特徵向量
210‧‧‧操作
220‧‧‧注意區域
230A‧‧‧離散傅立葉轉換
230B‧‧‧主成分分析
240、250‧‧‧操作
260‧‧‧注意區域
280‧‧‧基於影像的模板匹配
300‧‧‧操作
310、320、330‧‧‧模組
400‧‧‧後投影處理
420‧‧‧加權影像
500、501‧‧‧影像
510、511‧‧‧量值成分
520‧‧‧元件
530、531‧‧‧影像
710-780‧‧‧操作
800‧‧‧系統
810‧‧‧記憶體儲存元件
820‧‧‧處理器元件
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，各圖示是用於說明之目的且未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1圖是依據本發明實施例之預測晶圓缺陷的流程圖。
第2圖是依據本發明實施例之兩個簡化之注意區域的二元佈局圖。
第3圖是依據本發明實施例，描繪較大注意區域與較小注意區域之間的關係。
第4圖是依據本發明實施例，描繪建構加權之注意區域影像的程序。
第5圖是依據本發明實施例之預測晶圓缺陷的方法流程圖。
第6圖是依據本發明實施例，描繪被配置以執行預測晶圓缺陷的機器。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本揭露書敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下揭露書不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。另外，為了簡單和清楚之目的，可以基於不同的尺度任意地繪製各種特徵。
此外，其與空間相關用詞。例如“在…下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，係為了便於描述圖示中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。舉例而言，如果圖中的裝置被翻轉，則元件被描述為在另一元件的“下方”或“之下”，或者元件將被定向到其他元件或特徵“上方”。因此，示例性術語“下方”可以包括上下方向。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也 可依此相同解釋。
在半導體裝置(例如積體電路)被設計之後，佈局工程師將生成積體電路的積體電路佈局(亦可稱為積體電路佈局設計或積體電路佈局圖)。積體電路佈局可以包含多個不同的佈局層，每個佈局層包含多個半導體部件。這些半導體部件可以包括電晶體、金屬線、通孔、電容器、電感器、二極體或者需要正常工作以使積體電路以期望的方式工作的其它微電子部件。在一些實施例中，積體電路佈局是圖形數據庫系統(Graphic Database System(GDS))檔案的形式，是以分層形式(hierarchical form)表示各種平面形狀(例如積體電路部件)、文字標籤或關於積體電路佈局的其他資訊之二元格式檔案。繼之，將積體電路佈局圖案化到一個或多個空白光罩，使圖案化的光罩可以在之後被用於微影製程，藉以將積體電路佈局轉移到半導體晶圓上。圖案化的光罩也稱為積體電路光罩。
在大量生產開始之前，可以根據積體電路光罩製造測試晶圓。進而從測試晶圓識別缺陷，並且可以採取用於缺陷的圖像。基於這些缺陷圖像，半導體製造工程師將嘗試判定積體電路設計佈局的哪些區域可能是有問題的(例如，包含大量缺陷)。這些易發生缺陷的區域可能被稱為缺陷雷區。然而，使用現有方法預測缺陷雷區並不容易。在通常情況下，工程師通常會採用一種試錯(trial-and-error)方法(包括大量猜測工作)，藉由積體電路佈局中的許多注意區域(regions of interest(ROI))進行缺陷雷區預測。此做法不僅耗時，也不準確。因此，需要改進傳統的晶圓缺陷預測。
本發明實施例透過對晶圓缺陷圖像進行頻域(frequency domain)分析來克服這些問題。基於頻域分析，主成分僅根據大小(不包括相位)進行識別和擷取。這允許工程師忽略諸如旋轉積體電路佈局圖案和及/或位置偏移的因素(應被認為是雜訊並且應被濾除)。因此，頻域分析可用於表徵對應於晶圓缺陷類型的一或多個注意區域(ROI)。積體電路佈局也被分為多個注意區域，且每一個注意區域也在頻域中分析，進而與用於表徵晶圓缺陷的頻域分析之結果進行比較。使用修改的簡單貝氏分類器(Modified Naive-Bayes classifier)，本發明實施例可有效地預測每個注意區域可能包含缺陷的機率。如果一個特定的注意區域被認定為缺陷重的雷區(defect-heavy minefield)，則此特定的注意區域可被進一步地檢查/分析，並且可以調整佈局設計以最小化缺陷的發生狀況。以下將參照第1圖至第6圖以更詳細地討論本發明實施例的各種面向。
第1圖描繪預測晶圓缺陷的處理流程100。處理流程100包括訓練部分100A和檢查部分100B。訓練部分100A的目的是識別所有包含相同缺陷之注意區域的一或多個共同特徵。一旦識別出共同特徵，這些共同特徵就可以在檢查部分100B中被用於檢查積體電路設計佈局中的不同注意區域。檢查部分100B的目的是識別缺陷雷區並且預測任何特定類型的缺陷在任何被檢查之注意區域內可能發生的機率。
訓練部分100A起始於執行操作105。在操作105中，接收晶圓缺陷資料。舉例而言，測試晶圓可以根據積體電路佈局設計來進行製造。繼之，從所製造的測試晶圓取得缺陷 資料，例如透過擷取測試晶圓的影像(例如透過掃描電子顯微鏡)並且檢驗所擷取的影像。
操作105的結果可發送至操作110。在操作110中，接收多個注意區域120。注意區域120可基於在操作105中取得的晶圓缺陷資料來定義(例如，注意區域120的大小)。注意區域120也被分成不同的群組。在每個群組內，注意區域120具有足夠的相似度，使得它們可以被認為是相關的，在此情況下它們可能具有共同的缺陷特徵。
舉例而言，第2圖描繪兩個簡化的注意區域120A和注意區域120B的二元佈局圖像。注意區域120A包含積體電路佈局圖案121A(例如，多個矩形部件)、122A(圓形部件)和123A(細長部件)。注意區域120B包含基本上分別對應於積體電路佈局圖案121A、122A和123A的積體電路佈局圖案121B、122B和123B。然而，積體電路佈局圖案121B/122B/123B的位置，相對於積體電路佈局圖案121A/122A/123A具有位置偏移。積體電路佈局圖案121A/122A/123A的位置/邊界在注意區域120B中被描繪為虛線，以便容易地比較注意區域120A和注意區域120B之間的差異。
基於各種積體電路佈局圖案121B/122B/123B的位置偏移，傳統方法可能不認為注意區域120B與注意區域120A彼此相關(或與之相關)。一種原因是傳統方法通常僅執行基於影像的比較(image-based comparison)，藉以檢驗兩個注意區域中的部件/圖案是否匹配。在此情況下，傳統方法可能(不正確地)判定注意區域120B與注意區域120A很不相同，因為它們的 圖像模式不完全地匹配。
然而，本發明實施例描述各個積體電路佈局圖案之間的位置偏移應該不會對不同注意區域之間的相關性造成很大的影響。如第2圖所示之內容，注意區域120A和注意區域120B包括基本上相似的積體電路佈局圖案，並且這些積體電路佈局圖案之間的相對位置偏移並不意味著注意區域120A和注意區域120B彼此不相關。因此，本發明實施例仍然認為注意區域120A和注意區域120B屬於同一種注意區域的群組。在一些實施例中，可以使用製程窗口鑑定(Process Window Qualification(PWQ))的技術來執行共同注意區域的分組。這可能涉及使用晶圓檢查工具來檢查多個位置(例如，一百萬個位置)，然後使用檢查軟體熱點圖案分析(hotspot pattern analysis(HPA))工具來完成注意區域的分組。
一旦注意區域120被分組成為多個子集，在注意區域120的任何群組(或子集)內，可以基於頻域分析來判定晶圓缺陷的共同特徵，此部分將在下文中更詳細地描述。
如第1圖所示之內容，注意區域120為正方形。正方形的每一邊具有尺寸L。與傳統的注意區域相比，尺寸L可能會明顯地更大。在一些實施例中，尺寸L的範圍是在0.7微米(μm)至3微米之間。注意區域120可以具有較大的尺寸L，是因為本發明實施例透過頻域分析來特徵化注意區域120，而不僅僅是基於影像的比較(在傳統晶圓缺陷預測中執行)。
更詳細地，使用傳統方法設置注意區域的大小常常是棘手的。一方面，設置較大的注意區域尺寸意味著可能會 出現太多的背景(和不相關的)積體電路圖案資料，因此可能更難以在不同的注意區域圖像之間找到精確的匹配。此外，應該被認為是相互關聯的許多注意區域(諸如前述第2圖所討論的注意區域120A和注意區域120B)將不會產生匹配。另一方面，設置較小的注意區域尺寸意味著基於影像的模板匹配過程將產生太多的匹配。如何處理這些匹配結果是一個耗時和繁瑣的過程。這往往是傳統缺陷預測過程所面臨的兩難問題。因此，可以說在傳統方法中使用的基於影像的模板匹配技術在晶圓缺陷預測中不是最佳的方案。
相比之下，本發明實施例使用頻域資料來判定注意區域的匹配，藉此允許將注意區域尺寸設置為相對較大。如第1圖所示，頻域分析在訓練部分100A的操作130中進行，進而將包含在注意區域120中的佈局資料變換為頻域資料。更詳細地，操作130執行傅立葉轉換(Fourier Transform)。例如在子操作130A中執行離散傅立葉轉換(Discrete Fourier Transform(DFT))。子操作130A使用給定的注意區域120群組作為輸入。舉例而言，屬於注意區域群組(被認為是相關的，諸如上述注意區域120A和注意區域120B)的積體電路佈局資料被傳送以做為子操作130A的輸入。
傅立葉轉換產生每個注意區域120的頻域資料，並且被發送以做為輸入。舉例而言，它顯示與被處理之注意區域相關聯的空間頻率的分佈。如第1圖所示，頻域資料包括量值成分(magnitude component)140和相位成分141。量值成分(或量值資料)140保持「頻率分佈」的資料。例如，量值成分140可 以對應於每個注意區域中的各種積體電路佈局圖案的形狀和尺寸。相對於此，相位成分(或相位資料)141保持「空間坐標位置」的資料。例如，相位成分可以對應於各種積體電路佈局圖案的位置。如前述第2圖之討論內容，積體電路佈局圖案的相對位置在判定缺陷時不應成為有意義的考慮因素。因此，可忽略(至少暫時地)子操作130A產生的相位成分141。相位成分141可以稍後用於後投影處理(back projection process)以重建注意區域的加權聲納影像，並且這將在下面更詳細地討論。
同時，量值成分140在操作130的子操作130B中被處理並做為主成分分析(Principal Component Analysis(PCA))的一部分。主成分分析是使用正交變換將可能相關變量的一組觀察值轉換為線性不相關變量的一組值的統計過程，其被稱為主成分(principal components)。主成分的數量小於或等於原始變量的數量。這種變換被定義為使得第一主成分具有最大可能變異數(variance)(亦即盡可能地考慮資料的變異性)，並且每個後續成分在限制條件(與前面的成分正交)下可能具有最大的變異數。所得到的向量是不相關的正交基集(orthogonal basis set)。
在一些實施例中，可以使用計算代碼(例如使用MATLAB代碼)來執行主成分分析。例如，假設有兩個注意區域A和B(做為訓練影像)。主成分分析可能包括以下內容：freq.spectra of ROIs：FreqDataMatrix=[A B]，其中A=transpose([a1 a2 a3...]),B=transpose([b1 b2 b3...])。[u s v]=SVD(FreqDataMatrix)，其中SVD代表「奇異值分解」(singular value decomposition)，這是主成分分析的一種方式。主成分將在「u」。現在，可以使用新的主成分來描述注意區域A和B，如下所述：A=FV_A * PC B=FV_B * PC其中PC是主成分；FV_A是A的特徵向量(feature vector)(換句話說，注意區域A的主成分的係數)；FV_B是B的特徵向量(換句話說，注意區域B的主成分的係數)。
因此，在子操作130B中執行的主成分分析的結果可以包括主成分(PC)和特徵向量(FV)。此結果表示注意區域120中被選擇之群組的頻域資料。換句話說，被選擇之注意區域120群組可用做為子操作130B之結果的主成分和特徵向量來描述或特徵化。在此狀況下，任何給定之注意區域120群組所取得的主成分和特徵向量可以在之後(在下文討論的檢查部分100B中)用作注意區域模板，藉以幫助識別積體電路設計佈局中的其他類似的注意區域。
在一些實施例中，提取所有注意區域120的主要離散頻率成分。舉例而言，主成分的數量可以在1~4的範圍內。
應當理解，可以針對多個不同之注意區域120群組重複上述操作130。例如，假設基於測試晶圓缺陷分析，識別出10種不同類型的缺陷。每種類型的缺陷可以與不同的注意區域120群組相關聯，其中在每個給定的注意區域群組內，可以具有任何數量且彼此有關/相關聯的獨立注意區域。操作130可以重複10次以產生10組不同的主成分和特徵向量，其中不相同 的每一組主成分和特徵向量表示注意區域中所對應群組的頻域資料。繼之，每組主成分和特徵向量被使用(在下文討論的檢查部分100B中)來與多個注意區域進行比較，以便確定在注意區域內是否可能發生相應類型的缺陷。
雖然本發明實施例大部分在描述取得注意區域的頻域資料，但也可以使用基於影像的比較來輔助缺陷機率計算。做為基於影像的比較處理的一部分，首先獲得「較小的」注意區域(也稱為「模板」(template))。例如，作為訓練部分100A的一部分，執行操作150以取得用於每一個注意區域120中所對應群組的公共(common)注意區域160(亦即模板)。公共注意區域160或模板是「較大的」注意區域120之較小的子區域。
「較大」注意區域120和「較小」公共注意區域160之間的關係被描繪於第3圖中。如第3圖所示，「較大」注意區域120包括多個積體電路佈局圖案。缺陷170出現在一些積體電路佈局圖案附近或鄰近區域。因此，可以從較大的注意區域120提取較小的公共注意區域160(模板)，其中公共注意區域160僅包括缺陷170附近的積體電路佈局圖案。可以觀察到，缺陷170位於接近「較大的」注意區域120和「較小的」公共注意區域(或模板)160的中心位置。較小的公共注意區域160可具有尺寸W。在一些實施例中，尺寸W是在0.3微米至0.7微米之間的範圍內，例如0.5微米。較大的注意區域120可以具有尺寸L，如上所述，尺寸L大於尺寸W且小於3微米。因此，可以觀察到，由於0.3微米尺寸W0.7微米且尺寸W尺寸L3微米，較大的注意區域120至少比較小的公共注意區域160大好幾倍。
參考第1圖所示之內容，可以理解的是，較小的公共注意區域160可被用於與積體電路設計佈局的注意區域進行基於影像的比較，藉以幫助預測任何給定之注意區域內的缺陷機率。
基於上述討論，可以看出，訓練部分100A中的操作130的完成可產生「較大的」注意區域120群組的頻域資料(例如以主成分和特徵向量的形式)以做為第一結果，並且訓練部分100A中的操作150的完成可產生「較小的」注意區域(或模板)以做為第二結果。這些結果可與檢查部分100B中的注意區域進行比較。
更詳細地，在檢查開始時(第1圖中的「檢查程序從這裡開始」)，檢查部分100B的操作210識別要被檢查的多個注意區域220。可以透過將積體電路設計佈局分成多個區域來獲得注意區域220，其中每個區域對應於不同之注意區域220。在一些實施例中，注意區域220具有與注意區域120相同的大小或尺寸。舉例而言，注意區域220可以各自具有尺寸L(如同注意區域120)，尺寸L的範圍如前文所述，是在尺寸W和3微米之間的範圍內。
對注意區域220亦可執行頻域分析。例如，注意區域220可以各自經歷離散傅立葉轉換(DFT)230A，其類似於前述子操作130A之離散傅立葉轉換。基於每個注意區域220的離散傅立葉轉換處理230A的結果，可獲得注意區域220的頻域資料。再次地，頻域資料可以包括量值成分和相位成分(類似於量值成分140和相位成分141)。相位成分被放在一邊，而量值 成分經歷主成分分析(PCA)230B(類似於前文所討論的主成分分析過程130B)。在此情況下，每個注意區域220可產生主成分(PC)和特徵向量(FV)。
在檢查部分100B的操作240中，判定注意區域120的頻域資料與注意區域220的頻域資料之間的相似度。在一些實施例中，操作240可以包括計算「從操作130B取得之主成分和特徵向量」(例如，注意區域120的主成分和特徵向量)以及「從主成分分析230B取得之主成分和特徵向量」(例如，注意區域220的主成分和特徵向量)之間的相似度。舉例而言，此計算操作可以透過計算餘弦相似度(cosine similarity)來執行。如果計算產生低於0的負值，則使用0代替相似度。如果計算產生高於0的正值(例如在0和1之間)，則此0和1之間的正值用於表示相似度。操作240的結果將用於預測任何給定之注意區域220中的缺陷機率，此部分將在下文中更加詳細地討論。
除了判定注意區域120和注意區域220之間的相似度之外，檢查部分100B亦執行基於影像的匹配處理。更詳細地，操作250被執行以取得注意區域260(亦即模板)，且用於每個注意區域220。類似於前述注意區域160，注意區域(或模板)260是「較大的」注意區域220之較小的子區域。在一些實施例中，注意區域260的尺寸與注意區域160的尺寸相同。進一步地，注意區域260與注意區域160在基於影像的模板匹配280中進行比較。例如，將注意區域260中的積體電路佈局圖案與注意區域160中的積體電路佈局圖案進行比較。
應當理解，基於影像的模板匹配280不是基於頻域 的分析(例如，與操作130中的過程不同)，而是積體電路佈局圖案本身的二維平面圖的比較。在一些實施例中，基於影像的模板匹配280將注意區域160中的影像像素與注意區域260中的影像像素進行比較。基於影像的模板匹配280將產生二進制值的0(亦即不匹配)或1(亦即匹配)。基於影像的模板匹配280的匹配結果(亦即0或1)也將用於幫助預測任何給定之注意區域220中的缺陷機率。
最後，檢查部分100B包括操作300，用以預測積體電路佈局設計的任何給定之注意區域220的缺陷機率。在一些實施例中，操作300使用修改之簡單貝氏分類器(Naive Bayes Classifier)來進行操作。簡單貝氏是一種用於構建分類器的技術：將類標籤(class label)分配給問題實例的模型(表示為特徵值向量)，其中類標籤從某些有限集合中繪製。其包括基於一個共同原則的演算法：所有簡單貝氏分類器假設一個特定特徵的值獨立於任何其他特徵的值，並且給定類變量(class variable)。透過概念式地描述，簡單貝氏是一個條件機率模型(conditional probability model)：給定一個要分類的問題實例(problem instance)(由向量X=(x1，x...，xn)表示，用以代表某些n個特徵(自變數(independent variables)))，其分配給這個實例機率：p(Ck｜x1，x...，xn)，用於K個可能結果或類別Ck中的每一者。
根據本發明實施例，簡單貝氏分類器表示如下： 其中X表示要被檢查之積體電路設計佈局的注意區域(例如，注意區域220的頻域分析結果)，Y表示晶圓缺陷的出現，f1表示在注意區域120和注意區域220的頻域分析結果之間計算的相似度，f2表示注意區域160和注意區域260之間的基於影像的模板匹配的匹配結果。
將操作240和基於影像的模板匹配280的輸出被做為輸入發送到操作300。具體而言，將操作240的輸出(注意區域120和注意區域220的主成分和特徵向量之間所計算出的相似度)做為輸入發送到操作300的模組310，而基於影像的模板匹配280的輸出(注意區域160和注意區域260的影像之間的匹配相似度)做為輸入發送到操作300的模組320。
如上所述，操作240的輸出是0和1之間的值(亦即，百分比)。因此，模組310判定(給定注意區域220(被檢查)和注意區域120(對應一種特定類型的缺陷)之間的相似程度)在注意區域220中發生缺陷的可能性為何。再次地，在頻域中進行相似度比較，藉此排除諸如佈局圖案的旋轉、佈局圖案之間的不顯著的位置偏移或其他不顯著的背景雜訊等事項。頻域分析結果(例如主成分和特徵向量)在對晶圓缺陷的作用方面，揭示了佈局圖案真正有意義的層面。
同時，基於影像的模板匹配280的輸出是0或1的二進制值。這就是說，如果注意區域260不能與小尺寸的注意區域160匹配(亦即小尺寸影像匹配)，則對應之更大的注意區域220和注意區域120也不應被判定為匹配。因此，即使操作240所計算出的相似度是高的(例如，>90%)，基於影像的模板匹 配280的二進制值為0(影像之間完全不匹配)，仍將表示注意區域220與注意區域120不應被認為是匹配。換句話說，在被檢查的注意區域220中不太可能發生與注意區域120相對應的缺陷類型。另一方面，如果基於影像的模板匹配280的結果是1(意味著注意區域260與注意區域160完全匹配)，則注意區域220和注意區域120之間計算的頻域相似度對於預測注意區域220中的晶圓缺陷機率將是有意義的。例如，如果基於影像的模板匹配280的結果為1，並且在操作240中計算的頻域相似度為80%，則可以說，在被檢查的注意區域220中有80%的可能性會發生對應於注意區域120的晶圓缺陷類型。
操作300中簡單貝氏分類器的另一個模組是模組330。模組330接收晶圓缺陷分佈資料做為輸入。晶圓缺陷分佈資料是從操作105之接收晶圓缺陷資料中收集。或者，在一些實施例中，模組330可以被設置為總是等於1。
基於在操作300中執行的簡單貝氏分類器分析，可以針對給定的注意區域預測或預判每種類型之晶圓缺陷的晶圓缺陷數值機率。透過多次重複前述過程，本發明實施例可以預測所有類型之已識別缺陷的缺陷機率，以及應用於整個積體電路佈局設計。舉例而言，假設20種晶圓缺陷被識別(意味著20種不同類型的注意區域120的分組)，並且整個積體電路佈局設計已被劃分為3000個不同的注意區域220。在此假設狀況中，20個不同的注意區域群組(每個對應一種所識別的晶圓缺陷)經歷訓練部分100A中的頻域分析以確定每種類型的缺陷的頻域表示的態樣。3000個注意區域220之每一者將分別與特定 類型缺陷的頻域表示進行比較，藉以查看在每個注意區域220中發生此缺陷的機率。因此，在此實施例中可能存在20×3000=60000個頻域比較。基於影像的模板比較亦是以類似的方式執行。
基於這些結果，在操作300中的簡單貝氏分類器可以預測出一種特定類型的缺陷(例如20種類型的缺陷中的缺陷類型編號5)在3000個注意區域120中的任一者(例如，注意區域編號1732)發生的數值機率。一旦特定注意區域220被識別為具有晶圓缺陷發生的高可能性，則可以將其視為「缺陷雷區」，並且可以採取額外的診斷和補救措施來嘗試識別和修復可能導致缺陷的問題。例如，可以修改積體電路設計佈局(例如透過不同地方式放置元件或重新佈置某些元件)，或者可以使用光學鄰近校正(optical proximity correction(OPC))來最小化缺陷發生的可能性。
應當理解，本發明實施例亦允許建構加權影像，其中影像的像素在本身導致缺陷(或與缺陷相關)的重要性方面而各自被加權。上述加權操作透過後投影處理(back projection process)400來完成，後投影處理400涉及使用逆離散傅立葉轉換(inverse DFT)程序來執行主圖案重建。在此情況下，產生允許以像素機率進行可視化的加權影像420。
更詳細地，本發明實施例描述並非積體電路設計佈局的每個「位置」在引起晶圓缺陷中皆同等重要。翻譯成影像，這意味著注意區域影像的每個像素與此注意區域內之缺陷發生的相關性，並非同樣重要。位於注意區域的一個區域中的 影像像素X可能比位於注意區域的不同區域中的另一影像像素Y具有更高機率會造成晶圓缺陷。因此可期望產生「熱圖」(heat map)或「聲納圖像」(sonar image)，其中每個影像像素被可視化地加權，藉以各自表示本身造成晶圓缺陷的機率。
本發明實施例至少部分地透過使用逆離散傅立葉轉換處理來建構加權影像。第4圖協助以視覺化地說明影像的構建過程。舉例而言，第4圖描繪兩個影像500和501，用以表示兩個不同的簡單注意區域。影像500、501是黑白圖像，這意味著包含在這些影像500、501中的各種佈局圖案(例如，具有類似於多邊形、圓形等的形狀的圖案)是黑色或白色。在灰階光譜(例如從0到255的像素值範圍)中，白色像素各自具有值255，並且黑色像素各自具有值0。
影像500、501各自透過離散傅立葉轉換進行處理。如同前文所述，離散傅立葉轉換的結果包括量值成分和相位成分。量值成分如第4圖所示，為頻域中的量值成分510和511。相位成分被擱置，而量值成分進而經歷主成分分析處理以取得頻域中的主成分，並且被視覺化地表示為第4圖中的元件520。
繼之，執行後投影處理。在後投影處理中，在頻域中對元件520(主成分)執行逆離散傅立葉轉換處理。此逆離散傅立葉轉換處理可產生包括像素的影像。此影像尚未考慮相位資料，因此像素沒有被加權。為了適當地將像素加權，將對應不同影像500、501的相位成分加回到影像中，從而生成具有加權影像像素的影像530、531。
在範圍為0-255的灰度值(grayscale)中，隨著像素與晶圓缺陷相關的機率增加，此像素的灰度值也增加。舉例而言，具有接近255的灰度值的影像像素被認為很有可能與晶圓缺陷相關(或者對於造成缺陷而言是重要的因素)，而具有接近0的灰度值的另一影像像素被認為不太可能與晶圓缺陷有關。因此，被加權之影像530、531允許快速視覺地檢查給定之注意區域以識別問題區域。因此，雖然被加權之影像530、531的構造不被要求以預測晶圓缺陷機率，但是它有助於診斷和校正可能導致晶圓缺陷的問題。
基於上述討論可以觀察出，本發明實施例提供了優於傳統預測晶圓缺陷之系統和方法的優點。然而，應當理解，其他實施例可以提供額外的優點，且不是所有優點都必須在此描述，此外，本發明實施例不要求特定的優點。
本發明實施例之一個優點是提供了一種系統的與科學的方式來精確地預測晶圓缺陷。傳統的晶圓缺陷預測過程通常是基於影像的，造成速度很慢並且涉及大量的「猜測工作」。相比之下，本發明實施例使用頻域分析來濾除「雜訊」並且識別注意區域對應於晶圓缺陷的真正重要特徵。繼之，將積體電路設計佈局的不同區域(個別對應一個注意區域)與已經被識別為包含晶圓缺陷的注意區域進行比較，以便系統地處理每個注意區域以確定在注意區域內發生晶圓缺陷的可能性。這個過程不需要猜測工作，因此是準確且可靠的。
另一個優點是可以將注意區域設定得比傳統的預測方法更大。如前文所述，傳統的晶圓缺陷預測是使用基於影 像的比較來進行。如果注意區域被設定成大範圍，則很難找到匹配(其他注意區域應被考慮為匹配但卻被不正確地過濾掉，因為注意區域之間的不相關的背景環境資料不匹配，或者歸因於注意區域之間的位置偏移或轉動)。本發明實施例沒有上述問題，因為關於注意區域的資料被轉換成頻域，並且主成分分析是基於頻域資料的量值成分(而不是相位部分)來執行，藉以識別注意區域的主要特徵。因此，可以設置大的注意區域，因為可以濾除不相關的背景環境資料(被認為是雜訊)。類似地，也可以濾除圖案的位置偏移和旋轉，因為它們不會影響本發明實施例中討論的基於頻域的分析。
另一個優點是加權影像的構造可提供有問題的佈局區域的視覺畫面。例如，在上述後投影處理中，可以產生對應注意區域的影像，其中每個像素根據造成晶圓缺陷的重要性而被加權(例如灰度級)。當加權影像被基於整體來觀察時，可以透過目視檢查快速識別缺陷熱點，進而可以採取後續的補救措施來解決造成晶圓缺陷的問題。
第5圖是根據本發明實施例之用於預測晶圓缺陷的方法700的流程圖。方法700包括操作710，操作710接收從測試晶圓取得的缺陷資料。測試晶圓是根據積體電路設計佈局來製造。
方法700包括操作720，操作720基於缺陷資料接收一或多個第一注意區域。一或多個第一注意區域各自對應已經發生晶圓缺陷之積體電路設計佈局的區域。
方法700包括操作730，操作730對一或多個第一注 意區域執行第一頻域分析。
方法700包括操作740，操作740基於第一頻域分析取得第一結果。
方法700包括操作750，操作750對一或多個第二注意區域執行第二頻域分析。所述一或多個第二注意區域各自對應積體電路設計佈局之被用以檢驗晶圓缺陷機率的區域。
方法700包括操作760，操作760基於第二頻域分析取得第二結果。
方法700包括操作770，操作770判定第一結果和第二結果之間的相似度。
方法700包括操作780，操作780基於判定結果和使用簡單貝氏分類技術來預測一或多個第二注意區域的缺陷機率。
在一些實施例中，執行第一頻域分析和執行第二頻域分析各自包括：執行離散傅立葉轉換以產生量值資料和相位資料；使用量值資料(而非相位資料)來執行主成分分析；並且基於主成分分析擷取做為第一結果的第一主成分和第一特徵向量以及做為第二結果的第二主成分和第二特徵向量。
應當理解，可以在執行操作710-780之前、期間或之後可執行額外的製程操作，藉以完成半導體裝置的製造。例如，方法700還可以包括在預測之前的操作：基於缺陷資料接收多個第三注意區域。第三注意區域中的每一者對應相應之第一注意區域中的被選擇區域。基於影像的匹配處理進而在第一注意區域和一或多個第四注意區域之間執行。一或多個第四注 意區域中的每一者對應第二注意區域中的相應一者的被選擇區域。預測操作至少部分地依據基於影像的匹配過程來執行。在一些實施例中，至少部分地基於所接收到的缺陷資料來進行預測。在一些實施例中，每個第一注意區域具有與每個第二注意區域相同的大小，並且每個第三注意區域具有與每個第四注意區域相同的大小。在一些實施例中，方法700還可以包括以下操作：至少部分地透過執行逆離散傅立葉轉換來產生對應第一注意區域之一者的加權影像。加權影像包括複數像素，每一個像素基於自身與晶圓缺陷的相關性而被加權。為求簡單明瞭之目的，在此不討論其它處理操作。
第6圖是用於執行本發明實施例的各個操作(如第1-5圖所示之內容)(例如，頻域分析和晶圓缺陷預測)的系統800的簡化示意圖，在一些實施例中，系統800是一種機器，此機器包括存儲可執行編程指令的非暫態電腦可讀媒體(例如記憶體儲存元件810)。系統800亦可包括執行存儲在記憶體儲存元件810中的可執行編程指令的處理器元件820。被執行的指令可使處理器元件820預測晶圓缺陷，例如根據第5圖所討論的方法700。
本發明實施例提供一種預測晶圓缺陷的方法，包括接收從測試晶圓取得的缺陷資料，其中測試晶圓依據積體電路設計佈局製造；基於缺陷資料接收複數第一注意區域，其中每一個第一注意區域對應積體電路設計佈局之發生晶圓缺陷的區域對第一注意區域執行頻域分析；以及至少部分地基於頻域分析以對積體電路設計佈局之晶圓缺陷機率進行預測操作。
在一些實施例中，在預操作之前，更包括以下操作。將積體電路設計佈局分成複數第二注意區域，其中每一個第二注意區域對應積體電路設計佈局之被用以檢驗晶圓缺陷機率的區域。對第二注意區域執行頻域分析。將頻域分析對於第一注意區域的第一結果與頻域分析對於第二注意區域的第二結果進行比較操作，其中預測操作至少部分地基於上述比較操作以執行。
在一些實施例中，每一個第一注意區域與每一個第二注意區域具有相同的尺寸。
在一些實施例中，比較操作包括計算第一結果與第二結果之間的餘弦相似度。
在一些實施例中，在預測操作之前，更包括以下操作。基於缺陷資料接收複數第三注意區域，其中每一個第三注意區域對應第一注意區域中之一相應第一注意區域的被選擇區域。將積體電路設計佈局分成複數第四注意區域。對第一注意區域與第四注意區域執行基於影像之匹配程序，其中預測操作至少部分地根據基於影像之匹配程序以執行。
在一些實施例中，每一個第三注意區域與每一個第四注意區域具有相同的尺寸。
在一些實施例中，預測操作更至少部分地基於所接收之缺陷資料以執行。
在一些實施例中，預測操作包括預測晶圓缺陷發生在第二注意區域中的任何一者的數值機率。
在一些實施例中，執行頻域分析的操作更包括對 第一注意區域執行離散傅立葉轉換。
在一些實施例中，執行離散傅立葉轉換產生量值資料以及相位資料，且預測晶圓缺陷的方法更包括以下操作。執行使用量值資料但不使用相位資料的主成分分析。基於主成分分析擷取主成分以及特徵向量，藉以將第一注意區域表示為頻域分析的結果。
在一些實施例中，預測操作運用簡單貝氏分類技術以執行。
在一些實施例中，預測晶圓缺陷的方法更包括產生對應第一注意區域中之一者的加權影像，其中加權影像包括複數像素，每一個像素基於自身與晶圓缺陷的相關性而被加權。
在一些實施例中，影像至少部分地透過逆離散傅立葉轉換而產生。
本發明實施例提供一種預測晶圓缺陷的方法，包括接收從測試晶圓取得的缺陷資料，其中測試晶圓依據積體電路設計佈局製造；基於缺陷資料接收一或多個第一注意區域，其中一或多個第一注意區域個別對應積體電路設計佈局之發生晶圓缺陷的區域；對一或多個第一注意區域執行第一頻域分析；基於第一頻域分析以獲得第一結果；對一或多個第二注意區域執行第二頻域分析，其中一或多個第二注意區域各自對應積體電路設計佈局之被用以檢驗晶圓缺陷機率的區域；基於第二頻域分析以獲得第二結果；判定操作以決定第一結果與第二結果之間的相似度；以及基於判定結果並且使用簡單貝氏分類 技術以執行預測操作，藉以預測一或多個第二注意區域的缺陷機率。
在一些實施例中，在預測操作之前，更包括以下操作。基於缺陷資料接收複數第三注意區域，其中每一個第三注意區域對應第一注意區域中之一相應第一注意區域的被選擇區域。對第一注意區域與一或多個第四注意區域執行基於影像之匹配程序，其中每一個第四注意區域對應第二注意區域中之一相應第二注意區域的被選擇區域，且預測操作至少部分地根據基於影像之匹配程序以執行。
在一些實施例中，預測操作更至少部分地基於所接收之缺陷資料以執行。
在一些實施例中，每一個第一注意區域與每一個第二區域具有相同的尺寸。每一個第三注意區域與每一個第四注意區域具有相同的尺寸。
在一些實施例中，第一頻域分析與第二頻域分析個別包括：執行離散傅立葉轉換以產生量值資料以及相位資料；執行使用量值資料但不使用相位資料的主成分分析；以及基於主成分分析，擷取第一主成分以及第一特徵向量作為第一結果，並且擷取第二主成分以及第二特徵向量作為第二結果。
在一些實施例中，預測晶圓缺陷的方法更包括：至少部分地透過執行逆離散傅立葉轉換，產生對應第一注意區域中之一者的加權影像，其中加權影像包括複數像素，每一個像素基於自身與晶圓缺陷的相關性而被加權。
本發明提供一種預測晶圓缺陷的方法，包括接收 從測試晶圓取得的缺陷資料，其中測試晶圓依據積體電路設計佈局以製造；基於缺陷資料接收一或多個第一注意區域，其中一或多個第一注意區域個別對應積體電路設計佈局之發生晶圓缺陷的區域；對一或多個第一注意區域執行第一頻域分析，其中第一頻域分析包括離散傅立葉轉換以及主成分分析；取得第一主成分以及第一特徵向量以做為第一頻域分析的結果；對一或多個第二注意區域執行第二頻域分析，其中一或多個第二注意區域各自對應積體電路設計佈局之被用以檢驗晶圓缺陷機率的區域，並且第二頻域分析也包括離散傅立葉轉換以及主成分分析；取得第二主成分以及第二特徵向量以做為第二頻域分析的結果；計算第一主成分與第二主成分之間以及第一特徵向量與第二特徵向量之間的相似度；以及基於所計算出的相似度執行預測操作，藉以預測一或多個第二注意區域的缺陷機率，其中預測操作至少部分地使用簡單貝氏分類技術以執行。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。

Claims (1)

  1. 一種預測晶圓缺陷的方法，包括：接收從一測試晶圓取得的缺陷資料，其中該測試晶圓依據一積體電路設計佈局以製造；基於該缺陷資料接收複數第一注意區域，其中每一個上述第一注意區域對應該積體電路設計佈局之發生一晶圓缺陷的一區域；對該等第一注意區域執行一頻域分析；以及至少部分地基於該頻域分析以對該積體電路設計佈局之一晶圓缺陷機率進行一預測操作。
TW106128397A 2016-11-29 2017-08-22 預測晶圓缺陷的方法及系統 TWI722234B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427557P 2016-11-29 2016-11-29
US62/427,557 2016-11-29
US15/386,818 US10031997B1 (en) 2016-11-29 2016-12-21 Forecasting wafer defects using frequency domain analysis
US15/386,818 2016-12-21

Publications (2)

Publication Number Publication Date
TW201830464A true TW201830464A (zh) 2018-08-16
TWI722234B TWI722234B (zh) 2021-03-21

Family

ID=62783194

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128397A TWI722234B (zh) 2016-11-29 2017-08-22 預測晶圓缺陷的方法及系統

Country Status (3)

Country Link
US (3) US10031997B1 (zh)
CN (1) CN108122799B (zh)
TW (1) TWI722234B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749386B (zh) * 2018-11-08 2021-12-11 荷蘭商Ａｓｍｌ荷蘭公司 用於判定經組態以預測經受圖案化程序之基板上之圖案的特性的機率模型之方法及電腦程式產品
TWI782589B (zh) * 2021-06-23 2022-11-01 力晶積成電子製造股份有限公司 晶圓搜尋方法及裝置
TWI791930B (zh) * 2018-12-20 2023-02-11 以色列商應用材料以色列公司 用於分類半導體樣本中的缺陷的系統、方法及電腦可讀取媒體

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11645744B2 (en) * 2016-12-06 2023-05-09 Mitsubishi Electric Corporation Inspection device and inspection method
US11088039B2 (en) * 2017-10-23 2021-08-10 Applied Materials, Inc. Data management and mining to correlate wafer alignment, design, defect, process, tool, and metrology data
CN110969175B (zh) * 2018-09-29 2022-04-12 长鑫存储技术有限公司 晶圆处理方法及装置、存储介质和电子设备
US10672588B1 (en) * 2018-11-15 2020-06-02 Kla-Tencor Corporation Using deep learning based defect detection and classification schemes for pixel level image quantification
CN109545700B (zh) * 2018-11-30 2020-07-31 上海华力微电子有限公司 晶圆缺陷扫描方法
KR20200137219A (ko) * 2019-05-29 2020-12-09 삼성에스디에스 주식회사 비지도 학습 기반 웨이퍼 불량 패턴 검출 방법 및 그 장치
US11727522B2 (en) * 2019-10-11 2023-08-15 Cargo Spectre Method, system, and apparatus for damage assessment and classification
CN111915552B (zh) * 2020-06-02 2024-06-21 华南理工大学 一种太阳能电池内部缺陷检测方法
WO2022047208A1 (en) * 2020-08-28 2022-03-03 Pdf Solutions, Inc. Sequenced approach for determining wafer path quality
CN114916237A (zh) * 2020-12-03 2022-08-16 京东方科技集团股份有限公司 用于缺陷分析的计算机实现的方法、评估缺陷出现的可能性的计算机实现的方法、用于缺陷分析的设备、计算机程序产品和智能缺陷分析***
US20220182442A1 (en) * 2020-12-03 2022-06-09 Boe Technology Group Co., Ltd. Computer-implemented method for defect analysis, computer-implemented method of evaluating likelihood of defect occurrence, apparatus for defect analysis, computer-program product, and intelligent defect analysis system
WO2022135948A1 (en) * 2020-12-21 2022-06-30 Asml Netherlands B.V. Data-driven prediction and identification of failure modes based on wafer-level analysis and root cause analysis for semiconductor processing
CN113157561A (zh) * 2021-03-12 2021-07-23 安徽工程大学 一种数控***软件模块的缺陷预测方法
CN114910480B (zh) * 2022-05-09 2024-07-02 北京工业大学 一种基于机器视觉的晶圆表面缺陷检测方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537669A (en) * 1993-09-30 1996-07-16 Kla Instruments Corporation Inspection method and apparatus for the inspection of either random or repeating patterns
US20020046001A1 (en) * 2000-10-16 2002-04-18 Applied Materials, Inc. Method, computer readable medium and apparatus for accessing a defect knowledge library of a defect source identification system
US7271608B1 (en) * 2002-11-25 2007-09-18 Ridgetop Group, Inc. Prognostic cell for predicting failure of integrated circuits
US7643665B2 (en) * 2004-08-31 2010-01-05 Semiconductor Insights Inc. Method of design analysis of existing integrated circuits
US7695876B2 (en) * 2005-08-31 2010-04-13 Brion Technologies, Inc. Method for identifying and using process window signature patterns for lithography process control
JP5705395B2 (ja) * 2006-07-21 2015-04-22 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー 信号分析装置
JP4439533B2 (ja) * 2007-03-27 2010-03-24 株式会社東芝 負荷算定装置および負荷算定方法
US7937179B2 (en) * 2007-05-24 2011-05-03 Applied Materials, Inc. Dynamic inline yield analysis and prediction of a defect limited yield using inline inspection defects
US7873585B2 (en) * 2007-08-31 2011-01-18 Kla-Tencor Technologies Corporation Apparatus and methods for predicting a semiconductor parameter across an area of a wafer
WO2009121133A1 (en) * 2008-03-31 2009-10-08 Bt Imaging Pty Ltd Wafer imaging and processing method and apparatus
JP2009260176A (ja) * 2008-04-21 2009-11-05 Nec Electronics Corp 半導体装置の信頼性予測方法、及びそのプログラム
JP5695924B2 (ja) * 2010-02-01 2015-04-08 株式会社ニューフレアテクノロジー 欠陥推定装置および欠陥推定方法並びに検査装置および検査方法
US8694540B1 (en) * 2011-09-01 2014-04-08 Google Inc. Predictive analytical model selection
US10330608B2 (en) * 2012-05-11 2019-06-25 Kla-Tencor Corporation Systems and methods for wafer surface feature detection, classification and quantification with wafer geometry metrology tools
US9367911B2 (en) * 2012-06-13 2016-06-14 Applied Materials Israel, Ltd. Apparatus and method for defect detection including patch-to-patch comparisons
US9244117B2 (en) * 2013-03-15 2016-01-26 Livewire Innovation, Inc. Systems and methods for implementing S/SSTDR measurements
US9880892B2 (en) * 2014-02-24 2018-01-30 International Business Machines Corporation System and method for managing semiconductor manufacturing defects
US9547892B2 (en) * 2014-05-06 2017-01-17 Kla-Tencor Corporation Apparatus and methods for predicting wafer-level defect printability
CN104008550A (zh) * 2014-06-05 2014-08-27 深圳市大族激光科技股份有限公司 晶圆表面缺陷特征分析方法、***、分类方法和***
CN104103544B (zh) * 2014-08-01 2020-03-31 上海华力微电子有限公司 晶圆缺陷监控方法
US9523645B2 (en) * 2014-10-20 2016-12-20 Exnodes Inc. Lenticular wafer inspection
US10027928B2 (en) * 2014-10-28 2018-07-17 Exnodes Inc. Multiple camera computational wafer inspection
US10539612B2 (en) * 2015-05-20 2020-01-21 Kla-Tencor Corporation Voltage contrast based fault and defect inference in logic chips
WO2017027366A1 (en) * 2015-08-10 2017-02-16 Kla-Tencor Corporation Apparatus and methods for predicting wafer-level defect printability
US10127651B2 (en) * 2016-01-15 2018-11-13 Kla-Tencor Corporation Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data
EP3208657A1 (en) * 2016-02-22 2017-08-23 Paul Scherrer Institut Method and system for high-throughput defect inspection using the contrast in the reduced spatial frequency domain
US10643406B2 (en) * 2016-04-20 2020-05-05 Gopro, Inc. Data logging in aerial platform

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749386B (zh) * 2018-11-08 2021-12-11 荷蘭商Ａｓｍｌ荷蘭公司 用於判定經組態以預測經受圖案化程序之基板上之圖案的特性的機率模型之方法及電腦程式產品
US11733613B2 (en) 2018-11-08 2023-08-22 Asml Netherlands B.V. Prediction of out of specification based on a spatial characteristic of process variability
TWI791930B (zh) * 2018-12-20 2023-02-11 以色列商應用材料以色列公司 用於分類半導體樣本中的缺陷的系統、方法及電腦可讀取媒體
TWI782589B (zh) * 2021-06-23 2022-11-01 力晶積成電子製造股份有限公司 晶圓搜尋方法及裝置
US11960814B2 (en) 2021-06-23 2024-04-16 Powerchip Semiconductor Manufacturing Corporation Wafer searching method and device

Also Published As

Publication number Publication date
US10031997B1 (en) 2018-07-24
US20200125785A1 (en) 2020-04-23
TWI722234B (zh) 2021-03-21
CN108122799A (zh) 2018-06-05
US10867116B2 (en) 2020-12-15
US20180330040A1 (en) 2018-11-15
US10521548B2 (en) 2019-12-31
US20180196911A1 (en) 2018-07-12
CN108122799B (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
TWI722234B (zh) 預測晶圓缺陷的方法及系統
US11694009B2 (en) Pattern centric process control
KR102613438B1 (ko) 반도체 표본의 딥 러닝 - 기반 검사의 방법 및 그 시스템
TWI767108B (zh) 用於檢查半導體試樣的方法與系統及在其上紀錄相關指令的電腦可讀取媒體
KR102176335B1 (ko) 반도체 시편의 시험을 위해 사용 가능한 훈련 세트를 생성하는 방법 및 그 시스템
US11307150B2 (en) Automatic optimization of an examination recipe
JP7169393B2 (ja) 半導体試料の検査に使用可能な訓練セットの生成
JP6575954B2 (ja) ダイ対データベースのフォトマスク検査のための自動的な較正サンプルの選択
CN113439276A (zh) 基于机器学习的半导体样本中的缺陷分类
EP4128141A1 (en) Examination of a semiconductor specimen
US11631179B2 (en) Segmentation of an image of a semiconductor specimen
US20220222797A1 (en) Determination of defects and/or edge roughness in a specimen based on a reference image
CN116648722A (zh) 基于半导体处理的晶片级分析和根本原因分析的数据驱动失败模式预测和标识