TW201823518A - 濕蝕刻化學品 - Google Patents

濕蝕刻化學品 Download PDF

Info

Publication number
TW201823518A
TW201823518A TW106131551A TW106131551A TW201823518A TW 201823518 A TW201823518 A TW 201823518A TW 106131551 A TW106131551 A TW 106131551A TW 106131551 A TW106131551 A TW 106131551A TW 201823518 A TW201823518 A TW 201823518A
Authority
TW
Taiwan
Prior art keywords
silicon
etching
gate
wet etching
spacer
Prior art date
Application number
TW106131551A
Other languages
English (en)
Inventor
楊能傑
連建洲
王育文
黃國彬
葉明熙
林舜武
張詩敏
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201823518A publication Critical patent/TW201823518A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/02—Etching, surface-brightening or pickling compositions containing an alkali metal hydroxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)

Abstract

本發明以高選擇性的濕蝕刻化學品移除多晶矽閘極，而不損傷圍繞多晶矽閘極的層狀物，其可用於金屬閘極置換的整合方法。舉例來說，濕蝕刻化學品可包含一或多種鹼溶劑，其具有立體障礙的胺結構；緩衝系統，其包含氫氧化四甲基銨與單乙醇胺；一或多種極性溶劑；與水。

Description

濕蝕刻化學品
本發明實施例關於選擇性移除多晶矽或非晶矽的製程，更特別關於其採用的濕蝕刻化學品。
在置換金屬閘極的整合方法中，用於移除多晶矽的製程之濕蝕刻化學品，其於多晶矽與氧化矽之間的蝕刻選擇性(或於多晶矽與氮化矽之間的蝕刻選擇性)不理想。蝕刻化學品的蝕刻選擇性不理想，在移除多晶矽的製程中將蝕刻或損傷圍繞多晶矽的材料，造成缺陷(如產生粒子、材料擴散、材料劣化、或類似缺陷)、電性效能劣化(如漏電流)、以及晶圓良率損失。
本發明一實施例提供之濕蝕刻化學品包括：一或多種鹼溶劑，其中至少一鹼溶劑包括立體障礙的胺結構；緩衝系統，包括氫氧化四甲基銨與單乙醇胺；一或多種極性溶劑；以及水。
100‧‧‧場效電晶體結構
110‧‧‧半導體基板
120‧‧‧輕摻雜區
130‧‧‧重摻雜區
140‧‧‧閘極結構
150‧‧‧閘極
160‧‧‧閘極介電物
170‧‧‧第一間隔物
180‧‧‧第二間隔物
190‧‧‧層間介電物
200‧‧‧電晶體結構
210‧‧‧孔洞
300‧‧‧製程
305、310、315、320、325、330、335‧‧‧步驟
600‧‧‧通道區
第1圖係一些實施例中，具有犧牲多晶矽閘極的例示性場效電晶體結構。
第2圖係進行多晶矽濕蝕刻製程後的例示性結構，且此濕 蝕刻製程的多晶矽選擇性差。
第3圖係一些實施例中，例示性的閘極置換方法之流程圖，其採用例示性的濕蝕刻化學品移除犧牲多晶矽閘極。
第4圖係一些實施例中，包含閘極介電物與閘極的例示性閘極堆疊。
第5圖係一些實施例中，具有第一間隔物的例示性閘極堆疊。
第6圖係一些實施例中，具有第一間隔物與源極/汲極延伸物的例示性閘極堆疊。
第7圖係一些實施例中，具有第一間隔物、源極/汲極延伸物、與第二間隔物的例示性閘極堆疊。
第8圖係一些實施例中，具有第一間隔物、源極/汲極延伸物、第二間隔物、以及源極/汲極區的例示性閘極堆疊。
第9圖係一些實施例中，進行乾蝕刻製程之後的例示性閘極堆疊，其具有凹陷的閘極。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的例子係用以簡化本發明而非侷限本發明。舉例來說，形成第一結構於第二結構上的敘述包含兩者直接接觸，或兩者之間隔有其他額外結構而非直接接觸。此外，本發明之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、 「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
用語「名義上的」指的是在產品或製程的設計階段時，用於構件或製程之特性或參數的期望值或目標值，以及高於及/或低於期望值的範圍。數值範圍通常來自於製程中的微小變數或容忍度。除非特別定義，此處所述的所有技術與科學用語，與本技術領域中具有通常知識者一般理解的意義相同。
濕蝕刻為採用化學溶液的製程，且化學溶液包含液體蝕刻品。濕蝕刻可自目標(比如晶圓)的表面移除材料。濕蝕刻製程可與多種化學反應相關，其消耗原有的反應物並產生新的反應物及副產物。濕蝕刻製程可分為三個步驟：(1)液體蝕刻品擴散至目標材料；(2)液體蝕刻品與目標材料之間的反應；以及(3)溶液中的副產物自反應發生的表面向外擴散。
在濕蝕刻製程中，化學溶液特性可移除所需材料，而不損傷或攻擊其他暴露至濕蝕刻化學品的材料。蝕刻系統之所以可達上述效果，取決於目標材料與存在於蝕刻製程中的其他材料之間的蝕刻速率比例。蝕刻速率比例即所謂的選擇性。如此一來，具有高選擇性(大於1000：1)的濕蝕刻製程，可移除目標材料而不損傷同時暴露至濕蝕刻化學品的任何其他材料。如此一來，具有低選擇性(小於1000：1)的濕蝕刻製程， 將移除目標材料與暴露至濕蝕刻化學品的至少部份其他材料。
濕蝕刻製程用於晶片製作的多種晶圓製程階段中，以自晶圓表面選擇性地移除材料。舉例來說，濕蝕刻可用以自犧牲閘極結構移除多晶矽，因此之後可置換為金屬閘極。由於其他材料如氧化矽、氮化矽、與氮碳化矽圍繞多晶矽，確定濕蝕刻化學品對多晶矽具有高選擇性是重要的。若選擇性差，則多晶矽的移除製程將會蝕刻或損傷其他圍繞的材料。選擇性差是需要避免的，其可能造成缺陷(如產生粒子、材料擴散、材料劣化、或類似缺陷)、電性劣化(如漏電流)、及晶圓良率損失。
本發明關於濕蝕刻化學品，其對多晶矽與非晶矽材料具有高選擇性，且對矽為主的氧化物、氮化物、與碳氧化物具有低選擇性。因此濕蝕刻化學品可移除多晶矽與非晶矽，而不損傷任何氧化矽、氮化矽、或碳氧化矽等在濕蝕刻移除製程中，可能同時暴露至蝕刻化學品的材料。在一些實施例中，選擇性濕蝕刻可採用半水相環境中的共溶劑系統(如多重溶劑)。選擇性濕蝕刻製程化學品可包含至少兩個有機溶劑(如鹼溶劑及/或極性溶劑)與水。在一些實施例中，有機溶劑可具有立體障礙的胺結構，其可抑制蝕刻化學品與材料如氧化矽、氮化矽、或碳氧化矽之間的反應。在一些實施例中，濕蝕刻化學品可包含緩衝系統，以確保濕蝕刻製程時的蝕刻速率維持穩定。此外，可在預定的時間間隔自動導入少量的水或其他散裝化學品，以補充任何消耗的化學品並確保溶液的pH值與鹼濃度穩定。
第1圖係一些實施例中，例示性的場效電晶體結構100的剖視圖。作為舉例而非侷限本發明，場效電晶體結構100可為鰭狀場效電晶體或平面電晶體。例示性的場效電晶體結構100包含半導體基板110，其具有輕摻雜區120與重摻雜區130。輕摻雜區120即所謂的輕摻雜汲極區或源極/汲極延伸物。重摻雜區130為場效電晶體的源極/汲極區或接面，如本技術領域中具有通常知識者所知。
若場效電晶體結構100為平面電晶體，則半導體基板110可為基體晶圓，或者絕緣層上半導體晶圓的頂層。若例示性的場效電晶體結構100為鰭狀場效電晶體，則半導體基板110可為半導體鰭狀物，其垂直於晶圓上表面。作為舉例而非侷限本發明，半導體基板110之組成可為矽或其他半導體元素如鍺；半導體化合物如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；半導體合金如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦；或上述之組合。
例示性的場效電晶體結構100亦包含閘極結構140。閘極結構140更包含閘極150、閘極介電物160、第一間隔物170、與第二間隔物180。閘極150與閘極介電物160可稱作閘極堆疊。本技術領域中具有通常知識者應理解，在置換閘極製程的閘極結構140中可形成犧牲閘極。在置換閘極製程中，閘極150為犧牲閘極，其組成為多晶矽以於後續步驟中置換成金屬閘極。作為舉例而非侷限本發明，閘極介電物160為氧化矽，其可置換為高介電常數(介電常數大於3.9)的介電物或介電堆 疊，比如氧化鉿、鉿矽酸鹽、氧化矽/氧化鉿、或氧化矽/鉿矽酸鹽。在一些實施例中，第一間隔物170可為介電材料如氧化矽、氮氧化矽、摻雜碳的氮化矽(氮碳化矽)、碳氧化矽、或氮化矽。在一些實施例中，第一間隔物170的厚度可介於約2nm至約5nm之間。在一些實施例中，第二間隔物180之組成可為介電材料如氮氧化矽、氮化矽、或氮碳化矽。本技術領域中具有通常知識者應理解，第二間隔物180可為一或多層相同或不同材料的堆疊。第一間隔物170與第二間隔物180可用以定義輕摻雜區120與重摻雜區130，並在閘極/介電物的置換製程中提供閘極結構所需的結構支撐。應注意的是，移除多晶矽與氧化矽的製程不會移除第一間隔物170與第二間隔物180。
層間介電物190與閘極結構140鄰接。在一些實施例中，層間介電物190可為氧化矽、碳氧化矽、氮氧化矽、氮碳氧化矽、碳化矽、氮碳化矽、或低介電常數材料(介電常數小於3.9)。本技術領域中具有通常知識者應理解，層間介電物190提供閘極150與源極/汲極接點之間的電性隔離，而源極/汲極接點將形成於後續步驟中(未圖示於第1圖中)。
在一些實施例中，乾蝕刻與濕蝕刻之組合可用以移除閘極150。作為舉例而非侷限本發明，被移除的閘極150可為多晶矽閘極。舉例來說，乾蝕刻製程可移除部份的閘極150，因此閘極150相對於第一間隔物170、第二間隔物180、與層間介電物190有凹陷化的現象。在一些實施例中，例示性的濕蝕刻製程接著可選擇性地移除閘極150的任何殘留材料。若濕蝕刻製程對閘極150的選擇性差，則之後移除多晶矽的製程中將 會移除部份的第一間隔物170與閘極介電物160。如此一來，濕蝕刻化學品將接觸半導體基板110。此外，若半導體基板110之組成為矽，則濕蝕刻化學品將開始蝕穿矽的半導體基板110並造成矽損失。如上述解釋，自半導體基板110損失矽將有可信度的疑慮，並可能造成晶圓良率損失。
第2圖係以乾蝕刻製程及後續的濕蝕刻製程移除多晶矽閘極之後的例示性電晶體結構200。上述濕蝕刻製程對閘極150，以及對第一間隔物170與閘極介電物160的蝕刻選擇性差。在此例示性的例子中，實質上蝕刻弱點位置的第一間隔物170與閘極間隔物160，即如同閘極結構140的底部角落一般，薄化此處的閘極間隔物160與第一間隔物170。弱點可能產生於沉積時，其成因可能為沉積技術、結構的幾何特徵(比如深寬比與開口輪廓)、每一層的厚度、以及其他參數。如此一來，部份的半導體基板110將暴露至濕蝕刻化學品，而濕蝕刻化學品將蝕刻半導體基板110的露出表面。如此一來，半導體基板110接觸濕蝕刻化學品的位置，將形成孔洞210於半導體基板110中。由於半導體基板110可為單晶材料(如矽)，孔洞210的尺寸與形狀變化可取決於蝕刻時間、基板的結晶方向、基板的摻雜程度、以及機械應力。本技術領域中具有通常知識者應理解，孔洞210會造成嚴重的可信度疑慮，並使晶圓良率差。更特別的是，孔洞210將隨機散布於晶圓，並影響晶片的許多區域。
此處揭露的例示性的濕蝕刻化學品，可解決一些前述問題。在一些實施例中，例示性的濕蝕刻化學品具有下述 貢獻：(i)矽對矽為主的氧化物、氮化物、與碳化物之高選擇性；(ii)高濕潤性以降低表面張力，使化學溶液得以接觸目標表面；以及(iii)作為緩衝溶液，以確保溶液強度(如蝕刻速率穩定性)隨著時間保持一致。
就選擇性而言，一些實施例中的溶液選擇性可依兩種方式調整：(1)增加多晶矽的蝕刻速率；以及(ii)阻礙其他矽為主的材料(如矽為主的氧化物、氮化物、與碳化物)的蝕刻速率。在一些實施例中，多晶矽的蝕刻速率提升方法，可為導入無機的氟為主化學品或無機鹼，比如氫氟酸與氫氧化銨。在一些實施例中，新增的有機鹼具有立體障礙的胺結構，其有助於蝕刻多晶矽並抑制蝕刻矽為主的氧化物、氮化物、與碳化物。如此一來，有機鹼具有立體障礙的胺結構時，可具有雙重功能。
本技術領域中具有通常知識者應理解，立體障礙來自於分子的立體結構，其可避免或阻礙分子內或分子間的作用力，換言之，立體障礙的胺結構可產生層狀物圍繞矽為主的氧化物、氮化物、與碳化物，以保護其免於濕蝕刻化學品的影響。立體障礙的胺結構可形成上述保護層，以避免化學溶液與矽為主的氧化物、氮化物、與碳化物接觸及反應。在一些實施例中，具有立體障礙的胺結構之化學品可用於例示性的濕式化學品中，其包含氫氧化四甲基銨、氫氧化四丁基銨、氫氧化苯甲基三甲基銨、或單乙醇胺。本技術領域中具有通常知識者應理解，蝕刻溶液可包含多種上述具有立體障礙的胺類。具有立體障礙的胺類可抑制或阻礙矽為主的氧化物、氮化、與碳化物 被蝕刻，但多晶矽或非晶矽仍具有好的蝕刻速率。如此一來，有機鹼可輔助無機蝕刻化學品，並保護結構中對蝕刻敏感的層狀物。
在一些實施例中，除了具有立體障礙結構的有機鹼外，極性溶劑亦可在濕蝕刻時提供閘極介電物160、第一間隔物170、第二間隔物180、與層間介電物190等矽為主的氧化物、氮化物、與碳化物層所需的保護。極性溶劑可為有機或無機化學品，其具有不同電負度的原子。在一些實施例中，極性溶劑可為具有高極性(大於4)的有機溶劑。作為舉例而非侷限本發明，可添加至蝕刻溶液中的高極性有機溶劑包括碸衍生物、碳酸酯衍生物、酯衍生物、醇衍生物、或呋喃衍生物。在一些實施例中，為保護氧化矽與氮化矽，可用的極性溶劑包括二甲基亞碸、環丁碸、碳酸乙烯酯、四氫呋喃、丁基二甘醇、或乙二醇。本技術領域中具有通常知識者應理解，前述的極限溶劑並非用以侷限本發明。在一些實施例中，蝕刻溶液中的極性溶劑其濃度比例可介於1%至40%之間。
在一些實施例中，可採用界面活性劑改善場效電晶體結構100其表面上的溶液濕潤性。界面活性劑為降低兩種液體(或液體與固體)之間的表面張力之化合物。除此之外，表面活性劑可作為濕潤劑。舉例來說，一些實施例可採用含氟的界面活性劑。在一些實施例中，可視情況採用界面活性劑，因為濕蝕刻化學品的一些組成(比如有機溶劑之一)即可改善溶液的濕潤性。作為舉例而非侷限本發明，乙二醇亦可改善溶液的濕潤性，其可作為極性溶劑並添加至有機溶劑混合物，以保護 矽為主的氧化物、氮化物、與碳化物層。此外，乙二醇不參與反應，並與溶液中的水形成氫鍵。乙二醇可在蝕刻製程中減緩水的損失。
考慮到緩衝系統，在進行蝕刻製程時，由於蝕刻溶液消耗其化學品，因此傾向於失去強度(如蝕刻能力)。此外，形成的副產品將稀釋於蝕刻溶液中，亦會隨著時間降低蝕刻溶液的效率。在一些實施例中，緩衝溶液可減緩上述問題。本技術領域中具有通常知識者應理解，緩衝系統為水性溶液，其於蝕刻製程中可穩定pH值，不論加入緩衝系統者為鹼或酸。在一些實施例中，緩衝系統可提供OH-至溶液，以維持化學反應並維持多晶矽的蝕刻選擇性。此外，緩衝系統亦可確保極性溶劑與具有立體障礙的胺結構之有機鹼溶劑持續保護矽為主的氧化物、氮化物、與碳化物層。在一些實施例中，已存在於溶液中的溶劑亦可作為緩衝系統。作為舉例而非侷限本發明，氫氧化四甲基銨與單乙醇胺為有機溶劑，其可作為溶液的緩衝系統。
維持溶液強度的製程，即已知的添加散裝化學品。添加方法係在蝕刻製程中，補充少量的化學品。可補充的化學品為水、散裝化學品如氫氟酸、以及單純的鹼。在一些實施例中，每隔2秒至200秒可加入幾毫升的化學品。添加製程可自動化，並建立至濕蝕刻設備所用的濕蝕刻配方中。添加化學品可延長蝕刻溶液的壽命，並確保晶圓或批次之間的蝕刻速率一致。延長蝕刻溶液的壽明可降低晶片的製作成本。本技術領域中具有通常知識者應理解一些實施例中，緩衝系統與添加化 學品的步驟之結合可用於例示性的濕蝕刻製程。
依上述內容，一些實施例的例示性濕蝕刻化學品可包含下述組成中至少一者：極性溶劑、鹼溶劑、界面活性劑、與水。本技術領域中具有通常知識者應理解上述溶液為半水性系統。換言之，溶液包含至少兩種有機溶劑(比如極性溶劑與鹼溶劑)溶於水中。
在一些實施例中，例示性的多晶矽濕蝕刻溶液可包含至少40%的單乙醇胺、至少5%的乙二醇、不超過1%的氫氧化四甲基銨、至少10%的水、以及0%的界面活性劑。在一些實施例中，例示性的濕蝕刻溶液具有上述溶劑且溶液溫度為60℃，其對多晶矽的蝕刻速率大於700Å/分鐘，且對非晶矽的蝕刻速率大於200Å/分鐘。上述濕蝕刻溶液對氧化矽的蝕刻速率可小於0.03Å/分鐘，對氮化矽或碳氧化矽的蝕刻速率可小於0.110Å/分鐘。上述蝕刻速率可換算為下述蝕刻選擇比例：多晶矽對氧化矽的蝕刻選擇比例大於或等於26000：1，多晶矽對氮化矽(或碳氧化矽)的蝕刻選擇比例大於或等於6000：1，非晶矽對氧化矽的蝕刻選擇比例大於或等於9000：1，且非晶矽對氮化矽(或碳氧化矽)的蝕刻選擇比例大於或等於2000：1。本技術領域中具有通常知識者應理解，上述化學品的組合、溶液中的濃度百分比、以及多晶矽與非晶矽對其他材料的蝕刻選擇比例，僅用以舉例說明而非侷限本發明。如此一來，可能有其他化學品的組合、其他濃度、以及其他的蝕刻選擇比例。
在一些實施例中，蝕刻製程時可能發生下述反應：
(1) (CH3H)4N+OH-+OH- → (CH3H)4N++2OH-
(2a) SiO2(s)+OH- → SiO3H-
(2b) SiO3H-+OH- SiO3 2-+H2O
(3a) NH2(CH2)2OH+H2O → (NH3)+OH-(CH2)2OH
(3b) (NH3)+OH-(CH2)2OH → (NH3)+(CH2)2OH+OH-
反應(1)指的是氫氧化四甲基銨解離形成OH-。反應(2a)與(2b)指的是OH-使固態(標示為(s))的二氧化矽轉變成水溶性矽酸鹽離子與水(如反應(2b))。最後，反應(3a)與(3b)指的是解離後的單乙醇胺在水中稀釋，且可補充氫氧化四甲基銨解離消耗的OH-，以維持蝕刻溶液的穩定性。緩衝系統(單乙醇胺與氫氧化四甲基銨)提供OH-基，以用於反應(1)中的氫氧化四甲基銨解離。本技術領域中具有通常知識者應理解，反應(1)、(2a)、(2b)、(3a)、與(3b)可不需依上述順序執行，而可以不同的順序執行。
在一些實施例中，在施加蝕刻溶液至晶圓上之前，先在濕式清潔工具中混合蝕刻溶液的化學品。在一些實施例中，濕蝕刻化學品設計為搭配單晶圓工具，其可嚴格控制蝕刻條件。蝕刻條件的例子包含溶液施加至晶圓表面的角度、蝕刻時間、晶圓溫度、與溶液溫度。
第3圖係一些實施例中，例示性的置換閘極之製程300之流程圖，其採用例示性的濕蝕刻化學品以移除多晶矽閘極。在製程300的步驟之間可進行其他製作步驟，但下述內容將省略相關敘述以清楚說明。本技術領域中具有通常知識者應理解，例示性的置換閘極之製程300不限於下述步驟。
例示性的置換閘極之製程300其一開始的步驟305 為形成犧牲閘極堆疊於基板上。犧牲閘極堆疊可包含犧牲的閘極150與犧牲的閘極介電物160，如第4圖所示。作為舉例而非侷限本發明，犧牲的閘極150之組成可為矽，而犧牲的閘極介電物160之組成可為氧化矽。舉例來說，閘極堆疊的形成方法可為毯覆性地沉積氧化矽，接著毯覆性地沉積多晶矽。接著進行微影與蝕刻步驟，以圖案化堆疊。半導體基板110可為基體晶圓或絕緣層上半導體晶圓的頂層。若例示性的場效電晶體結構100為鰭狀場效電晶體，則半導體基板110可為垂直於晶圓上表面的半導體鰭狀物。作為舉例而非侷限本發明，半導體基板110之組成可為矽、另一半導體元素、或半導體化合物。
在步驟310中，第一間隔物170可形成於閘極堆疊之側壁上，如第5圖所示。作為舉例而非侷限本發明，間隔物的形成方法可包含沉積第一間隔物材料，其一致的沉積於所有表面(水平表面與垂直表面)上。回蝕刻製程可移除水平表面(比如閘極150與半導體基板110的上表面)上的第一間隔物材料。回蝕刻製程可為非等向(如單一方向)，且在露出閘極材料時可自動終止。如此一來，在回蝕刻製程的末段中，第一間隔物材料層的層狀物將覆蓋閘極150的每一側表面。本技術領域中具有通常知識者應理解，第一間隔物170可為介電材料如氧化矽、氮氧化矽、氮碳化矽、碳氧化矽、或氮化矽。在一些實施例中，第一間隔物170的厚度可介於約2nm至約5nm之間。
在步驟315中，第一間隔物170與閘極150可作為佈植遮罩，以進行源極/汲極延伸物(或輕摻雜汲極)的佈植。這些佈植可為p型或n型。作為舉例而非侷限本發明，硼可用於p型 佈植，而砷、磷、或銻可用於n型佈植。第6圖所示的輕摻雜區120(如源極/汲極延伸物區)的位置緊鄰通道區600(位於閘極堆疊下)的邊緣，其由第一間隔物170的厚度定義。輕摻雜區120可提供源極/汲極區(之後形成於步驟325中)所需的摻質濃度漸變。源極/汲極延伸物可產生橫向與垂直的摻雜輪廓於通道邊緣的界面區中。本技術領域中具有通常知識者應理解，源極/汲極延伸物在操作電晶體時，可緩和源極/汲極區與通道區600之間的高電場。
例示性的製程300接著進行步驟320，可形成第7圖所示的第二間隔物180。第二間隔物180的形成方法可與第一間隔物170的形成方法類似，比如沉積第二間隔物材料與回蝕刻製程。在一些實施例中，第二間隔物180之組成可為介電材料，比如氮氧化矽、氮化矽、或氮碳化矽。本技術領域中具有通常知識者應理解，第二間隔物180可為一或多層相同或不同材料的堆疊。
在步驟325中，閘極堆疊、第一間隔物170、與第二間隔物180可作為主要佈植的遮罩，以形成重摻雜區130(如源極/汲極區)，如第8圖所示。重摻雜區130為源極/汲極區，其摻質濃度及尺寸均大於輕摻雜區120(如源極/汲極延伸物)。重摻雜區130與輕摻雜區120需具有相同型態與種類的摻質。在形成重摻雜區130(如源極/汲極區)後，可形成層間介電物以電性隔離閘極結構140。作為舉例而非侷限本發明，層間介電物的形成方法可先毯覆性地沉積層間介電物材料於半導體基板110與閘極結構140上。可採用化學機械研磨製程移除多餘的層間 介電物材料，並平坦化層間介電物材料使其上表面與閘極結構140的上表面齊平對準。第1圖係與閘極結構140之側表面鄰接的層間介電物190形成後的結構。在一些實施例中，層間介電物190可為氧化矽、碳氧化矽、氮氧化矽、氮碳氧化矽、或氮碳化矽。
在步驟330中，可移除犧牲的多晶矽閘極150。在一些實施例中，犧牲的多晶矽閘極150的移除方法可為兩步製程。舉例來說，第一步驟可採用乾蝕刻製程移除部份之犧牲的多晶矽閘極150。第二步驟可採用例示性的濕蝕刻製程移除犧牲的多晶矽閘極150。作為舉例而非侷限本發明，乾蝕刻製程可讓犧牲的多晶矽閘極150相對於第一間隔物170、第二間隔物180、與層間介電物190具有凹陷化的現象，如第9圖所示。作為舉例而非侷限本發明，例示性的濕蝕刻製程可選擇性地移除多晶矽，且實質上不移除第一間隔物170與閘極介電物160。
在一些實施例中，例示性的濕蝕刻化學品至少可包含極性溶劑、鹼溶劑、視情況存在的界面活性劑、與水。在一些實施例中，例示性的濕蝕刻化學品具有下述貢獻：(i)矽對矽為主的氧化物、氮化物、與碳化物之高選擇性；(ii)高濕潤性以降低表面張力，使化學溶液得以接觸目標表面；以及(iii)作為緩衝溶液，以確保溶液強度(如蝕刻速率穩定性)隨著時間保持一致。
在一些實施例中，溶液選擇性可依兩種方式調整：(1)增加多晶矽的蝕刻速率；以及(ii)阻礙其他矽為主的材料(如矽為主的氧化物、氮化物、與碳化物)的蝕刻速率。在一 些實施例中，多晶矽的蝕刻速率提升方法，可為導入無機的氟為主化學品或無機鹼，比如氫氟酸與氫氧化銨。在一些實施例中，新增的有機鹼具有立體障礙的胺結構，其有助於蝕刻多晶矽並抑制蝕刻矽為主的氧化物、氮化物、與碳化物。如此一來，有機鹼可輔助無機蝕刻化學品，並保護結構中對蝕刻敏感的層狀物。作為舉例而非侷限本發明，可用於例示性濕蝕刻化學品並具有立體障礙的胺結構之化學品，包含氫氧化四甲基銨、氫氧化四丁基銨、氫氧化苯甲基三甲基銨、或單乙醇胺。
除了具有立體障礙結構的有機鹼外，極性溶劑亦可在濕蝕刻時提供閘極介電物160、第一間隔物170、第二間隔物180、與層間介電物190等矽為主的氧化物、氮化物、與碳化物層所需的保護。在一些實施例中，極性溶劑可為具有高極性(大於4)的有機溶劑。作為舉例而非侷限本發明，可添加至蝕刻溶液中的高極性有機溶劑包括碸衍生物、碳酸酯衍生物、酯衍生物、醇衍生物、或呋喃衍生物。為保護氧化矽與氮化矽，可用的極性溶劑包括二甲基亞碸、環丁碸、碳酸乙烯酯、四氫呋喃、丁基二甘醇、或乙二醇。本技術領域中具有通常知識者應理解，前述的極限溶劑並非用以侷限本發明，且蝕刻溶液中的極性溶劑其濃度比例可介於1%至40%之間。
採用界面活性劑可改善第1圖之場效電晶體結構100其表面上的蝕刻溶液之濕潤性。在一些實施例中，可採用含氟的界面活性劑。在一些實施例中，可視情況採用界面活性劑，因為濕蝕刻化學品的一些組成(比如有機溶劑之一)即可改善溶液的濕潤性。作為舉例而非侷限本發明，乙二醇亦可改善 溶液的濕潤性，其可作為極性溶劑並添加至有機溶劑混合物，以保護矽為主的氧化物、氮化物、與碳化物層。此外，乙二醇不參與反應，並與溶液中的水形成氫鍵。如此一來，可在蝕刻製程中減緩水的損失。
緩衝系統可確保蝕刻溶液維持其強度或蝕刻能力。舉例來說，稀釋至溶液中的副產物會隨著時間降低溶液的蝕刻性。本技術領域中具有通常知識者應理解，緩衝系統為半水性溶液，其於蝕刻製程中可穩定pH值，不論加入緩衝系統者為鹼或酸。在一些實施例中，緩衝系統可提供OH-至溶液，以維持化學反應並維持多晶矽的蝕刻選擇性。緩衝系統亦可確保極性溶劑與具有立體障礙的胺結構之有機鹼溶劑持續保護矽為主的氧化物、氮化物、與碳化物層。在一些實施例中，已存在於溶液中的溶劑亦可作為緩衝系統。作為舉例而非侷限本發明，氫氧化四甲基銨與單乙醇胺為有機溶劑，其可作為溶液的緩衝系統。
如前所述，藉由添加散裝化學品亦可維持溶液強度。可補充的化學品為水、散裝化學品如氫氟酸、以及單純的鹼。在一些實施例中，每隔2秒至200秒可加入幾毫升的化學品。添加化學品可延長蝕刻溶液的壽命，並確保晶圓或批次之間的蝕刻速率一致。延長蝕刻溶液的壽明可降低晶片的製作成本。在一些實施例中，緩衝系統與添加化學品的步驟之結合可用於例示性的濕蝕刻溶液。
在一些實施例中，例示性的多晶矽濕蝕刻溶液可包含至少40%的單乙醇胺、至少5%的乙二醇、不超過1%的氫 氧化四甲基銨、至少10%的水、以及0%的界面活性劑。在一些實施例中，例示性的濕蝕刻溶液具有上述溶劑且溶液溫度為60C，其多晶矽對氧化矽的蝕刻選擇比例大於或等於26000：1，其多晶矽對氮化矽(或碳氧化矽)的蝕刻選擇比例大於或等於6000：1，其非晶矽對氧化矽的蝕刻選擇比例大於或等於9000：1，且其非晶矽對氮化矽(或碳氧化矽)的蝕刻選擇比例大於或等於2000：1。本技術領域中具有通常知識者應理解，上述化學品的組合、溶液中的濃度百分比、以及蝕刻選擇比例，僅用以舉例說明而非侷限本發明。如此一來，濕蝕刻溶液可能有其他化學品的組合、其他濃度、以及其他的蝕刻選擇比例。
在例示性的製程300之步驟335中，濕蝕刻可移除剩餘的閘極介電物160，並將其置換為高介電常數的介電物如氧化鉿、鉿矽酸鹽、或介電材料的堆疊。舉例來說，介電材料的堆疊可包含氧化矽/氧化鉿、氮氧化矽/氧化鉿、氧化矽/鉿矽酸鹽、或合適的高介電常數介電物的任何其他組合。金屬閘極可不同，端視每一電晶體的型態(如p型或n型)與其所需的功函數而定。金屬閘極結構中包含的例示性p型功函數金屬可包含氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、其他合適的p型功函數材料、或上述之組合。金屬閘極結構中包含的例示性n型功函數金屬可包含鈦、銀、鉭鋁合金、碳化鉭鋁、氮化鈦鋁、碳化鉭、氮碳化鉭、氮矽化鉭、錳、鋯、其他合適的n型功函數金屬/合金、或上述之組合。作為舉例而非侷限本發明，閘極介電物與金屬閘極的沉積方法可為原子層沉積、化學氣相沉積、或任何其他合適的 沉積製程。
本發明關於例示性的濕蝕刻化學品，其對多晶矽與非晶矽的蝕刻率，以及對氧化矽、氮化矽、與碳氧化矽的蝕刻率之間的選擇比例大於2000：1。在一些實施例中，上述蝕刻化學品可採用具有共溶劑系統的半水性溶液。共溶劑系統包含至少兩種有機溶劑、鹼溶劑、與極性溶劑。此蝕刻化學品的優點為共溶劑系統設置為鹼溶劑與極性溶劑的組合，可同時滿足不同方面的需求。舉例來說，有機的鹼溶劑其立體障礙的胺結構可保護氧化矽、氮化矽、或碳氧化矽，而極性溶劑的極性大於4。與此同時，極性溶劑如乙二醇可改善蝕刻溶液的潤濕性，而氫氧化四甲基銨與單乙醇胺的組合(有機的鹼溶劑具有立體障礙的胺結構)可作為緩衝系統。例示性的濕蝕刻化學品的另一優點為添加，其可延長溶液壽命。
在一些實施例中，濕蝕刻化學品包括：一或多種鹼溶劑，其中至少一鹼溶劑包括立體障礙的胺結構；緩衝系統，包括氫氧化四甲基銨與單乙醇胺；一或多種極性溶劑；以及水。
在一些實施例中，上述濕蝕刻化學品的一或多種極性溶劑之極性大於4。
在一些實施例中，上述濕蝕刻化學品更包括無機氟為主的化學品或無機鹼。
在一些實施例中，上述濕蝕刻化學品的無機氟為主化學品無機鹼分別包括氫氟酸與氫氧化銨。
在一些實施例中，上述濕蝕刻化學品包括半水性 系統，其包含單乙醇胺、乙二醇、氫氧化四甲基銨、水、與含氟的界面活性劑，且多晶矽對氧化矽的蝕刻選擇比例大於26000：1，多晶矽對氮化矽的蝕刻選擇比例或多晶矽對碳氧化矽的蝕刻選擇比例大於6000：1。
在一些實施例中，上述濕蝕刻化學品的鹼溶劑具有立體障礙的胺結構，其包含氫氧化四甲基銨、氫氧化四丁基銨、氫氧化苯甲基三甲基銨、或單乙醇胺。
在一些實施例中，上述濕蝕刻化學品的一或多種極性溶劑包括碸衍生物、碳酸酯衍生物、酯衍生物、醇衍生物、呋喃衍生物、二甲基亞碸、環丁碸、碳酸乙烯酯、四氫呋喃、丁基二甘醇、或乙二醇。
在一些實施例中，半導體製作方法包括：形成閘極堆疊結構，其具有多晶矽閘極於一閘極介電物上；以及形成介電層，其鄰接閘極堆疊結構的側表面。以乾蝕刻及濕蝕刻化學品的組合選擇性移除多晶矽閘極，其中濕蝕刻化學品包含一或多種鹼溶劑與極性大於4的一或多種極性溶劑，且至少一鹼溶劑具有立體障礙的胺結構。
在一些實施例中，上述半導體製作方法更包括：在形成鄰接閘極堆疊之側表面的介電層之前，先形成第一間隔物於閘極堆疊的每一側表面上；形成源極/汲極延伸物；形成第二間隔物於每一第一間隔物上，其中第二間隔物包含一或多種材料的堆疊；以及形成源極/汲極區。
在一些實施例中，上述半導體製作方法更包括：移除閘極介電物；形成高介電常數介電物；以及形成金屬閘極 於高介電常數介電物上。
在一些實施例中，上述半導體製作方法的濕蝕刻化學品更包括緩衝系統，其具有氫氧化四甲基銨與單乙醇胺。
在一些實施例中，上述半導體製作方法的濕蝕刻化學品更包括無機含氟化學品或無機鹼。
在一些實施例中，上述半導體製作方法的無機含氟化學品與無機鹼分別包含氫氟酸與氫氧化銨。
在一些實施例中，上述半導體製作方法的鹼溶劑具有立體障礙的胺結構，其包含氫氧化四甲基銨、氫氧化四丁基銨、氫氧化苯甲基三甲基銨、或單乙醇胺。
在一些實施例中，上述半導體製作方法的一或多種極性溶劑包括碸衍生物、碳酸酯衍生物、酯衍生物、醇衍生物、呋喃衍生物、二甲基亞碸、環丁碸、碳酸乙烯酯、四氫呋喃、丁基二甘醇、或乙二醇。
在一些實施例中，濕蝕刻化學品用以在閘極置換製程中選擇性蝕刻多晶矽或非晶矽，且濕蝕刻化學品包括：無機氟為主的化學品或無機鹼；一或多種有機鹼溶劑，且至少一有機鹼溶劑具有立體障礙的胺結構；一或多種極性溶劑；以及水。
在一些實施例中，上述濕蝕刻化學品的有機鹼溶劑具有立體障礙的胺結構，其包含氫氧化四甲基銨、氫氧化四丁基銨、氫氧化苯甲基三甲基銨、或單乙醇胺。
在一些實施例中，上述濕蝕刻化學品的一或多種極性溶劑之極性大於4且包括碸衍生物、碳酸酯衍生物、酯衍 生物、醇衍生物、呋喃衍生物、二甲基亞碸、環丁碸、碳酸乙烯酯、四氫呋喃、丁基二甘醇、或乙二醇。
在一些實施例中，上述濕蝕刻化學品的無機氟為主的化學品與無機鹼各自包括氫氟酸與氫氧化銨。
在一些實施例中，上述濕蝕刻化學品更包括緩衝系統，其包括氫氧化四甲基銨與單乙醇胺。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明實施例。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。

Claims (1)

  1. 一種濕蝕刻化學品，包括：一或多種鹼溶劑，其中至少一該些鹼溶劑包括一立體障礙的胺結構；一緩衝系統，包括氫氧化四甲基銨與單乙醇胺；一或多種極性溶劑；以及水。
TW106131551A 2016-12-15 2017-09-14 濕蝕刻化學品 TW201823518A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662434740P 2016-12-15 2016-12-15
US62/434,740 2016-12-15
US15/657,537 2017-07-24
US15/657,537 US10179878B2 (en) 2016-12-15 2017-07-24 Wet etch chemistry for selective silicon etch

Publications (1)

Publication Number Publication Date
TW201823518A true TW201823518A (zh) 2018-07-01

Family

ID=62556224

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106131551A TW201823518A (zh) 2016-12-15 2017-09-14 濕蝕刻化學品

Country Status (4)

Country Link
US (2) US10179878B2 (zh)
KR (1) KR102072032B1 (zh)
CN (1) CN108231581A (zh)
TW (1) TW201823518A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879076B2 (en) * 2017-08-25 2020-12-29 Versum Materials Us, Llc Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/silicon stack during manufacture of a semiconductor device
JP7146572B2 (ja) * 2018-02-23 2022-10-04 キヤノン株式会社 基板の成膜方法、及び液体吐出ヘッドの製造方法
JP7064905B2 (ja) * 2018-03-05 2022-05-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US10529572B2 (en) * 2018-04-30 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
JP7170578B2 (ja) * 2018-08-31 2022-11-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US11037792B2 (en) * 2018-10-25 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure etching solution and method for fabricating a semiconductor structure using the same etching solution
US11107707B2 (en) * 2018-11-26 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Wet etch apparatus and method of using the same
KR20200086180A (ko) 2019-01-08 2020-07-16 동우 화인켐 주식회사 실리콘 막 식각액 조성물 및 이를 사용한 패턴 형성 방법
CN112480928A (zh) * 2019-09-11 2021-03-12 利绅科技股份有限公司 硅蚀刻组成物及其作用于硅基材的蚀刻方法
US20230313041A1 (en) * 2022-03-10 2023-10-05 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW594872B (en) * 2003-06-12 2004-06-21 Taiwan Semiconductor Mfg Self-aligned silicided process and structure
US20050065050A1 (en) * 2003-09-23 2005-03-24 Starzynski John S. Selective silicon etch chemistries, methods of production and uses thereof
US8980753B2 (en) * 2010-09-21 2015-03-17 United Mircroelectronics Corp. Metal gate transistor and method for fabricating the same
TW201229060A (en) * 2010-10-01 2012-07-16 Lanxess Deutschland Gmbh Polymers of isobutene from renewable sources
US8431453B2 (en) * 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
US8334198B2 (en) * 2011-04-12 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a plurality of gate structures
US8580641B2 (en) * 2011-07-26 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques providing high-k dielectric metal gate CMOS
US8878302B2 (en) * 2012-12-05 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having SiGe substrate, interfacial layer and high K dielectric layer
KR101936962B1 (ko) 2013-06-28 2019-01-09 현대자동차주식회사 차량의 배터리 냉각 시스템
KR102080587B1 (ko) * 2013-09-10 2020-02-25 동우 화인켐 주식회사 폴리실리콘 및 아몰퍼스 실리콘 식각액 조성물
US10141322B2 (en) * 2013-12-17 2018-11-27 Intel Corporation Metal floating gate composite 3D NAND memory devices and associated methods
US9671694B1 (en) * 2016-09-30 2017-06-06 International Business Machines Corporation Wet strippable gap fill materials

Also Published As

Publication number Publication date
US20180171226A1 (en) 2018-06-21
US20190119570A1 (en) 2019-04-25
KR102072032B1 (ko) 2020-01-31
KR20180069694A (ko) 2018-06-25
US10179878B2 (en) 2019-01-15
US10676668B2 (en) 2020-06-09
CN108231581A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
TW201823518A (zh) 濕蝕刻化學品
US10535654B2 (en) Cut metal gate with slanted sidewalls
US10790142B2 (en) Selective capping processes and structures formed thereby
US20200185278A1 (en) Selective NFET/PFET Recess of Source/Drain Regions
US8518786B2 (en) Process for forming a metal oxide semiconductor devices
US20150303118A1 (en) Wrap-Around Contact
TWI696220B (zh) 半導體裝置的形成方法
US11239310B2 (en) Seamless gap fill
TW201905987A (zh) 半導體裝置與其形成方法
US10164067B2 (en) Method of fabricating a semiconductor device
US11769819B2 (en) Semiconductor device structure with metal gate stack
US10141231B1 (en) FinFET device with wrapped-around epitaxial structure and manufacturing method thereof
TWI725557B (zh) 半導體裝置的製造方法
US10056465B2 (en) Transistor device and fabrication method
CN110783404A (zh) 鳍状场效晶体管装置
US20240021465A1 (en) Semiconductor structure having epitaxial structure
KR100629606B1 (ko) 고전압 소자 영역의 게이트 산화막 질 개선방법
TW201946119A (zh) 形成半導體裝置的方法
US20230299138A1 (en) Semiconductor device and manufacturing methods thereof
DE102017127567B4 (de) Polysilizium-gate-stapel-nassätzchemikalie und halbleiterherstellungsverfahren
KR20230062349A (ko) 소스/드레인 피처에 대한 손상의 감소
CN110660670A (zh) 半导体结构的形成方法
KR20080029613A (ko) 고상에피택시를 이용한 반도체소자의 콘택 형성 방법
KR20040007950A (ko) 반도체 소자의 제조 방법