TW201818231A - 橋接模組及其操作方法 - Google Patents

橋接模組及其操作方法 Download PDF

Info

Publication number
TW201818231A
TW201818231A TW105136320A TW105136320A TW201818231A TW 201818231 A TW201818231 A TW 201818231A TW 105136320 A TW105136320 A TW 105136320A TW 105136320 A TW105136320 A TW 105136320A TW 201818231 A TW201818231 A TW 201818231A
Authority
TW
Taiwan
Prior art keywords
data transmission
power
bridge module
host
reception device
Prior art date
Application number
TW105136320A
Other languages
English (en)
Inventor
曾典祥
徐明椲
Original Assignee
祥碩科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 祥碩科技股份有限公司 filed Critical 祥碩科技股份有限公司
Priority to TW105136320A priority Critical patent/TW201818231A/zh
Priority to US15/794,324 priority patent/US10627890B2/en
Publication of TW201818231A publication Critical patent/TW201818231A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)

Abstract

一種操作方法包括：透過一第一傳輸元件，接收來自一主機的一電源狀態訊號；透過該第一傳輸元件，與該主機進行資料傳輸；透過一第二傳輸元件，與一資料傳收裝置以一下行資料傳輸速度進行資料傳輸；以及根據該電源狀態訊號調整該下行資料傳輸速度及/或該處理裝置的一處理器時脈。

Description

橋接模組及其操作方法
本案涉及一種橋接模組及其操作方法。
隨著科技的發展，橋接模組已廣泛地應用在人們的生活當中。橋接模組可橋接於主機與資料傳收裝置之間，用以進行主機與資料傳收裝置之間的資料交換，並且橋接模組及資料傳收裝置可由主機供電。然而，主機提供至橋接模組及資料傳收裝置的供應電能可能產生變化，因此在供應電能較低時，橋接模組及資料傳收裝置的電能消耗可能大於供應電能，而導致系統毀損。
本案揭露一種橋接模組，包括一第一傳輸元件，電性連接一主機，用以接收來自該主機的一電源狀態訊號；一第二傳輸元件，電性連接一資料傳收裝置，用以與該資料 傳收裝置以一下行資料傳輸速度進行資料傳輸；以及一處理裝置，電性連接該第一傳輸元件與該第二傳輸元件，用以根據該電源狀態訊號調整該下行資料傳輸速度及/或該處理裝置的一處理器時脈。
本案更揭露一種操作方法，包括：透過一第一傳輸元件，接收來自一主機的一電源狀態訊號；透過該第一傳輸元件，與該主機進行資料傳輸；透過一第二傳輸元件，與一資料傳收裝置以一下行資料傳輸速度進行資料傳輸；以及根據該電源狀態訊號調整該下行資料傳輸速度及/或該處理裝置的一處理器時脈。
10‧‧‧資料傳輸系統
20‧‧‧主機
30‧‧‧資料傳收裝置
100‧‧‧橋接模組
110‧‧‧處理裝置
112‧‧‧處理器
120‧‧‧第一傳輸元件
130‧‧‧第二傳輸元件
SW‧‧‧開關
MX‧‧‧多工器
CT‧‧‧控制訊號
DA‧‧‧資料
DB‧‧‧資料
CC‧‧‧接腳
VB‧‧‧接腳
DT‧‧‧接腳
SP‧‧‧供應電能
PS‧‧‧電源狀態訊號
200‧‧‧操作方法
S1-S3‧‧‧步驟
300‧‧‧操作方法
T1-T8‧‧‧步驟
400‧‧‧操作方法
U1-U5‧‧‧步驟
圖1為根據本案一實施例所繪示的資料傳輸系統的示意圖；圖2為根據本案一實施例所繪示的橋接模組的操作方法的流程圖；圖3為根據本案另一實施例所繪示的橋接模組的操作方法的流程圖；以及圖4為根據本案另一實施例所繪示的橋接模組的操作方法的流程圖。
以下將以圖式及詳細敘述清楚說明本揭示內容之精神，任何所屬技術領域中具有通常知識者在瞭解本揭示內容之實施例後，當可由本揭示內容所教示之技術，加以改變及修飾，其並不脫離本揭示內容之精神與範圍。
圖1為根據本案一實施例所繪示的資料傳輸系統10的示意圖。在本實施例中，資料傳輸系統10包括橋接模組100、主機20、及資料傳收裝置30。橋接模組100電性連接於主機20及資料傳收裝置30之間。主機20及資料傳收裝置30透過橋接模組100進行資料交換。於一實施例中，橋接模組100將來自主機20的資料DA傳送至資料傳收裝置30，且將來自資料傳收裝置30的資料DB傳送至主機20。
在本實施例中，橋接模組100包括處理裝置110、第一傳輸元件120、及第二傳輸元件130。處理裝置110電性連接於第一傳輸元件120及第二傳輸元件130之間。
在本實施例中，第一傳輸元件120電性連接主機20，用以接收來自主機20的資料DA，並用以傳輸資料DB至主機20。在一實施例中，第一傳輸元件120可為USB傳輸元件、PCIe傳輸元件、SATA傳輸元件等，其它傳輸元件。
在一實施例中，第一傳輸元件120可透過USB的Type-C電性連接主機20。在一實施例中，第一傳輸元件120透過接腳CC、VB、DT電性連接主機20。在一實施例中，接腳CC可為Type-C的USB連接器中的配置通道接腳(configuration channel pin，CC pin)，接腳VB可為Type-C的USB連接器中的VBUS接腳(VBUS pin)，且接腳DT可包括 Type-C的USB連接器中的D+接腳與D-接腳及/或TX接腳RX接腳。
在一實施例中，橋接模組100及資料傳收裝置30不具其它電源，主機20可透過接腳VB提供供應電能SP至橋接模組100及資料傳收裝置30，使橋接模組100及資料傳收裝置30根據供應電能SP進行運作。
在一實施例中，主機20可透過接腳CC提供電源狀態訊號PS至橋接模組100，使橋接模組100根據電源狀態訊號PS進行相應操作。其中，電源狀態訊號PS用以指示供應電能SP的狀態。於一實施例中，電源狀態訊號PS可指示供應電能SP的電壓為5V、電流為3A，或供應電能SP的電壓為5V、電流為1.5A。
在一實施例中，橋接模組100可透過接腳DT與主機20進行資料傳輸。在本實施例中，第二傳輸元件130電性連接資料傳收裝置30，用以接收來自資料傳收裝置30的資料DB，並用以傳輸資料DA至資料傳收裝置30。在一實施例中，第二傳輸元件130與資料傳收裝置30以一下行資料傳輸速度進行資料傳輸。在一實施例中，第二傳輸元件130可為SATA傳輸元件、PCIe傳輸元件或USB傳輸元件等，其它傳輸元件。
在本實施例中，資料傳收裝置30可為SATA硬碟、IDE硬碟或USB記體裝置。
在本實施例中，處理裝置110用以控制第一傳輸元件120與第二傳輸元件130彼此交換資料。在一實施例中，處理裝置110可用中央處理器(CPU)、微處理器、FPGA、及/ 或其它計算元件實現。在一實施例中，處理裝置110可更包括處理器112。處理裝置110可利用處理器112控制第一傳輸元件120及第二傳輸元件130進行前述資料交換的操作。處理器112具有一處理器時脈。處理器時脈相應於處理器112執行指令的速度。在一實施例中，處理器112可用中央處理器、微處理器、或其它計算元件實現。
在本實施例中，處理裝置110可根據電源狀態訊號PS調整第二傳輸元件130的下行資料傳輸速度及/或處理器112的處理器時脈，以避免橋接模組100與資料傳收裝置30的消耗電能總和高於主機20提供的供應電能SP，而造成橋接模組100及/或資料傳收裝置30的運作不穩。
在一些實施例中，資料傳輸系統10可更包括開關SW。開關SW電性連接於主機20與資料傳收裝置30之間，可操作性開啟或關閉，以傳送或阻斷來自主機20的供應電能SP至資料傳收裝置30。在本實施例中，處理裝置110更可根據電源狀態訊號PS輸出控制訊號CT至開關SW，以令開關SW關閉，而阻止資料傳收裝置30接收供應電能SP。此時，資料傳收裝置30因沒有電源而關閉，如此可避免資料傳收裝置30供應電能SP不足時運作，而導致資料傳收裝置30損毀。
在一實施例中，開關SW可包括多工器MX。多工器MX的輸入端電性連接接腳VB，多工器MX的輸出端電性連接資料傳收裝置30，且多工器MX的控制端用以接收控制訊號CT。多工器MX可根據控制訊號CT選擇性導通或截斷其輸入端及輸出端。其它形式的開關SW亦在本案範圍之中。
圖2為根據本案一實施例所繪示的一種橋接模組的操作方法200之流程圖。操作方法200可應用於相同或相似於圖1中所示結構之橋接模組。以下將根據本案一實施例，以圖1中的資料傳輸系統10為例進行對方法敘述，然本案不以此應用為限。
在本實施方式中所提及的操作方法的步驟，除特別敘明其順序者外，均可依實際需要決定其前後順序，甚至可同時或部分同時執行。在不同實施例中，此些步驟亦可適應性地增加、置換、及/或省略。
在本實施例中，操作方法200包括以下步驟。步驟S1中，處理裝置110透過第一傳輸元件120接收來自主機20的電源狀態訊號PS。在一實施例中，處理裝置110並透過第一傳輸元件120與主機20進行資料傳輸。
在一實施例中，第一傳輸元件120與主機20是以USB3.0協定進行資料傳輸。在一實施例中，電源狀態訊號PS對應於主機20提供至橋接模組100與資料傳收裝置30的供應電能SP。
在步驟S2中，處理裝置110透過第二傳輸元件130與資料傳收裝置30以一下行資料傳輸速度進行資料傳輸。
在一實施例中，可存在多個預先決定(predetemined)下行資料傳輸速度，例如6GHz(對應SATA3協定)、3GHz(對應SATA2協定)、及1.5GHz(對應 SATA1協定)。處理裝置110在此些預先決定下行資料傳輸速度中選擇一者作為前述下行資料傳輸速度。
在一實施例中，處理裝置110可選擇此些預先決定下行資料傳輸速度中的最高者作為下行資料傳輸速度。此時，第二傳輸元件130與資料傳收裝置30是以SATA3協定進行資料傳輸，且下行資料傳輸速度為6GHz。其它決定下行資料傳輸速度的方式亦在本案範圍之中，不以上述實施例為限。
在一實施例中，處理裝置110可藉由設置第二傳輸元件130的暫存器(register)的值來設定其傳輸協定及下行資料傳輸速度。
在步驟S3中，處理裝置110根據電源狀態訊號PS調整前述下行資料傳輸速度及/或處理裝置110中的處理器112的處理器時脈，以控制資料傳收裝置30與橋接模組100的消耗電能總和低於供應電能SP，從而避免橋接模組100及/或資料傳收裝置30的運作不穩。
在一實施例中，處理裝置110在前述預先決定下行資料傳輸速度中選擇一者作為前述調整後的下行資料傳輸速度。在一實施例中，處理裝置110可根據電源狀態訊號PS，使第二傳輸元件130與資料傳收裝置30改為以SATA2協定進行資料傳輸，以調整下行資料傳輸速度為3GHz。
在一實施例中，存在多個預先決定(predetemined)處理器時脈。在一實施例中，預先決定處理器時脈可為156.25MHz、125MHz、30MHz。處理裝置 110可預先在此些預先決定處理器時脈中選擇一者作為預設(default)處理器時脈，並根據前述電源狀態訊號PS在此些預先決定處理器時脈一者作為調整後的處理器時脈。於一實施例中，預設處理器時脈可為156.25MHz，且調整後的處理器時脈為125MHz。在一實施例中，處理裝置110可藉由設置其自身的暫存器的值來設定處理器112的處理器時脈。
電源狀態訊號PS與下行資料傳輸速度及/或處理器112的處理器時脈具對應關係。於一實施例中，在電源狀態訊號PS指示供應電能SP的電壓為5V、電流為3A時，對應的下行資料傳輸速度可為對應於SATA3協定的6GHz，且對應的處理器時脈可為156.25MHz。在電源狀態訊號PS指示供應電能SP的電壓為5V、電流為1.5A時，對應的下行資料傳輸速度可為對應於SATA2協定的3GHz，且對應的處理器時脈可為125MHz。在電源狀態訊號PS指示供應電能SP的電壓為5V、電流為0.9A時，對應的下行資料傳輸速度可為對應於SATA1協定的1.5GHz，且對應的處理器時脈可為30MHz。
在一實施例中，上述對應關係可預先寫入查照表中。處理裝置110可根據電源狀態訊號PS，在查照表中取得對應的下行資料傳輸速度作為調整後的下行資料傳輸速度，及/或取得對應的處理器時脈作為調整後的處理器時脈。在不同實施例中，亦可根據電源狀態訊號PS計算出合適的下行資料傳輸速度及/或處理器時脈。本案不以上述實施例為限。
透過上述的操作，即可控制資料傳收裝置30與橋接模組100的消耗電能總和低於供應電能SP，從而避免橋接模組100及/或資料傳收裝置30的運作不穩。
此外，在一些實施例中，當主機20控制其與橋接模組100及資料傳收裝置30間的傳輸介面為休眠模式(suspend mode/U3 mode)時，主機20可傳送最低的供應電能SP(例如，電壓為5V、電流為0.1A)至橋接模組100及資料傳收裝置30，並提供對應的電源狀態訊號PS至橋接模組100。
此時，處理裝置110可根據電源狀態訊號PS，將下行資料傳輸速度調整至0GHz(亦即，使第二傳輸元件130與資料傳收裝置30的資料傳輸中斷)，並將處理器112的處理器時脈調整至0MHz。此外，處理裝置110可根據電源狀態訊號PS輸出控制訊號CT至開關SW，以令開關SW關閉，而阻止資料傳收裝置30接收供應電能SP。
藉由上述操作，可避免資料傳收裝置30供應電能SP不足時運作，而導致資料傳收裝置30損毀。
另外，在一些實施例中，在步驟S3後，處理裝置110可判斷以調整後的下行資料傳輸速度及/或處理器時脈進行運作時，資料傳收裝置30與橋接模組100的消耗電能總和是否低於供應電能SP。若否，則處理裝置110可再度調整下行資料傳輸速度及/或處理器時脈，以令資料傳收裝置30與橋接模組100的消耗電能總和低於供應電能SP。
圖3為根據本案另一實施例所繪示的一種橋接模組的操作方法300之流程圖。操作方法300可應用於相同或相似於圖1中所示結構之橋接模組。以下將根據本案一實施例，以圖1中的資料傳輸系統10為例進行對方法敘述，然本案不以此應用為限。
在本實施方式中所提及的操作方法的步驟，除特別敘明其順序者外，均可依實際需要決定其前後順序，甚至可同時或部分同時執行。在不同實施例中，此些步驟亦可適應性地增加、置換、及/或省略。
在本實施例中，操作方法300包括以下步驟。在步驟T1中，處理裝置110透過第一傳輸元件120接收來自主機20的電源狀態訊號PS。詳細步驟可參照步驟S1，在此不贅述。
在步驟T2中，處理裝置110將處理器112的處理器時脈設為預設(default)處理器時脈。在一實施例中，處理裝置110在前述預先決定處理器時脈中選擇一者作為預設處理器時脈。在一實施例中，處理裝置110可選擇此些預先決定處理器時脈中的最低者(如30MHz)作為預設處理器時脈。
在步驟T3中，處理裝置110可根據電源狀態訊號PS判斷供應電能SP的狀態，並根據電源狀態訊號PS決定是否調整下行資料傳輸速度及/或處理器時脈，及決定調整後的下行資料傳輸速度及處理器時脈。
在步驟T4中，當電源狀態訊號PS為第一狀態時(如指示供應電能SP的電壓為5V、電流為3A)，處理裝置110 根據電源狀態訊號PS在前述預先決定下行資料傳輸速度中選擇第一預先決定下行資料傳輸速度(如6GHz)作為調整後的下行資料傳輸速度。關於調整後的下行資料傳輸速度的選擇可參照步驟S3，在此不贅述。
接著，在步驟T5中，處理裝置110根據電源狀態訊號PS在前述預先決定處理器時脈中選擇第一預先決定處理器時脈(如156.25MHz)作為調整後的處理器時脈。調整後的處理器時脈的決定可參照前述段落，在此不贅述。
另一方面，在步驟T6中，當電源狀態訊號PS為第二狀態時(如指示供應電能SP的電壓為5V、電流為1.5A)，處理裝置110根據電源狀態訊號PS在前述預先決定下行資料傳輸速度中選擇第二預先決定下行資料傳輸速度(如3GHz)作為調整後的下行資料傳輸速度。關於調整後的下行資料傳輸速度的選擇可參照步驟S3，在此不贅述。
接著，在步驟T7中，處理裝置110根據電源狀態訊號PS在前述預先決定處理器時脈中選擇第二預先決定處理器時脈(如125MHz)作為調整後的處理器時脈。調整後的處理器時脈的決定可參照前述段落，在此不贅述。
在步驟T8中，當電源狀態訊號PS為第3狀態時(如指示供應電能SP的電壓為5V、電流為0.9A)，處理裝置110根據電源狀態訊號PS在前述預先決定下行資料傳輸速度中選擇第三預先決定下行資料傳輸速度(如1.5GHz)作為調整後的下行資料傳輸速度。
依據上述實施方式，可控制資料傳收裝置30與橋接模組100的消耗電能總和低於供應電能SP，從而避免橋接模組100及/或資料傳收裝置30的運作不穩。
圖4為根據本案另一實施例所繪示的一種橋接模組的操作方法400之流程圖。操作方法400可應用於相同或相似於圖1中所示結構之橋接模組。以下將根據本案一實施例，以圖1中的資料傳輸系統10為例進行對方法敘述，然本案不以此應用為限。
在本實施方式中所提及的操作方法的步驟，除特別敘明其順序者外，均可依實際需要決定其前後順序，甚至可同時或部分同時執行。在不同實施例中，此些步驟亦可適應性地增加、置換、及/或省略。
在本實施例中，操作方法400包括以下步驟。在步驟U1中，處理裝置110透過第一傳輸元件120接收來自主機20的電源狀態訊號PS。在本實施例中，電源狀態訊號PS指示主機20是傳送最低的供應電能SP(例如，電壓為5V、電流為0.1A)至橋接模組100及資料傳收裝置30，此即代表主機20控制其與橋接模組100及資料傳收裝置30間的傳輸介面為休眠模式。相關細節可參照前述段落，在此不贅述。
在步驟U2中，處理裝置110根據電源狀態訊號PS輸出控制訊號CT至開關SW，以令開關SW關閉，阻止資料傳收裝置30接收供應電能SP，而使資料傳收裝置30關閉。
在步驟U3中，處理裝置110根據電源狀態訊號PS調整下行資料傳輸速度及處理器時脈。在本實施例中，處 理裝置110將下行資料傳輸速度調整至0GHz(亦即，使第二傳輸元件130與資料傳收裝置30的資料傳輸中斷)，並將處理器112的處理器時脈調整至0MHz。
在步驟U4中，處理裝置110根據電源狀態訊號PS判斷主機20與橋接模組100及資料傳收裝置30間的傳輸介面是否恢復正常模式。在一實施例中，若電源狀態訊號PS改為指示主機20傳送正常的供應電能SP(例如，電壓為5V、電流為3A、1.5A、0.9A)，則代表主機20與橋接模組100及資料傳收裝置30間的傳輸介面恢復正常模式。若電源狀態訊號PS保持為指示主機20傳送休眠的供應電能SP(例如，電壓為5V、電流為0.1A)，則代表主機20與橋接模組100及資料傳收裝置30間的傳輸介面尚未恢復正常模式。若恢復正常模式，則執行步驟U5。若未恢復正常模式，則持續執行步驟U4。
在步驟U5中，橋接模組100及資料傳收裝置30回復正常運作。亦即，處理裝置110根據電源狀態訊號PS，將下行資料傳輸速度及處理器時脈調整為正常操作的數值。此外，處理裝置110根據電源狀態訊號PS輸出控制訊號CT至開關SW，以令開關SW開啟，以令資料傳收裝置30得以接收供應電能SP，而再次啟動資料傳收裝置30。
透過上述的操作，可避免資料傳收裝置30供應電能SP不足時運作，而導致資料傳收裝置30損毀。
雖然本案已以實施例揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內， 當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種橋接模組，包括：一第一傳輸元件，電性連接一主機，用以接收來自該主機的一電源狀態訊號；一第二傳輸元件，電性連接一資料傳收裝置，用以與該資料傳收裝置以一下行資料傳輸速度進行資料傳輸；以及一處理裝置，電性連接該第一傳輸元件與該第二傳輸元件，用以根據該電源狀態訊號調整該下行資料傳輸速度及/或該處理裝置的一處理器時脈。
  2. 如請求項1所述之橋接模組，其中該處理裝置用以根據該電源狀態訊號，在該多數預先決定(predetermined)下行資料傳輸速度中選擇一者作為調整後的該下行資料傳輸速度。
  3. 如請求項1所述之橋接模組，其中該處理裝置用以根據該電源狀態訊號，在多數預先決定處理器時脈中選擇一者作為調整後的該處理器時脈。
  4. 如請求項1所述之橋接模組，其中該處理裝置用以根據該電源狀態訊號，輸出一控制訊號，以阻止該資料傳收裝置接收該主機提供的一供應電能。
  5. 如請求項1所述之橋接模組，其中該電源狀態訊號對應於該主機提供至該橋接模組與該資料傳收裝置的一供應電能，且該處理裝置是根據該電源狀態訊號調整該下行資料傳輸速度及/或該處理器時脈，以令該資料傳收裝置與該橋接模組的消耗電能總和低於該供應電能。
  6. 一種操作方法，包括：透過一第一傳輸元件，接收來自一主機的一電源狀態訊號；透過一第二傳輸元件，與一資料傳收裝置以一下行資料傳輸速度進行資料傳輸；以及根據該電源狀態訊號調整該下行資料傳輸速度及一處理器時脈。
  7. 如請求項6所述之操作方法，其中根據該電源狀態訊號調整該下行資料傳輸速度及該處理器時脈的步驟包括：根據該電源狀態訊號，在該多數預先決定的下行資料傳輸速度中選擇一者作為調整後的該下行資料傳輸速度。
  8. 如請求項6所述之操作方法，其中根據該電源狀態訊號調整該下行資料傳輸速度及該處理器時脈的步驟包括： 根據該電源狀態訊號，在多數預先決定處理器時脈中選擇一者作為調整後的該處理器時脈。
  9. 如請求項6所述之操作方法，更包括：根據該電源狀態訊號，輸出一控制訊號，以阻止該資料傳收裝置接收該主機提供的一供應電能。
  10. 如請求項9所述之操作方法，其中該電源狀態訊號對應於該主機提供至該橋接模組與該資料傳收裝置的一供應電能，且根據該電源狀態訊號調整該下行資料傳輸速度及該處理器時脈的步驟包括：根據該電源狀態訊號調整該下行資料傳輸速度及該處理器時脈，使該資料傳收裝置與該橋接模組的消耗電能總和低於該供應電能。
TW105136320A 2016-11-08 2016-11-08 橋接模組及其操作方法 TW201818231A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105136320A TW201818231A (zh) 2016-11-08 2016-11-08 橋接模組及其操作方法
US15/794,324 US10627890B2 (en) 2016-11-08 2017-10-26 Bridge module and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105136320A TW201818231A (zh) 2016-11-08 2016-11-08 橋接模組及其操作方法

Publications (1)

Publication Number Publication Date
TW201818231A true TW201818231A (zh) 2018-05-16

Family

ID=62063926

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105136320A TW201818231A (zh) 2016-11-08 2016-11-08 橋接模組及其操作方法

Country Status (2)

Country Link
US (1) US10627890B2 (zh)
TW (1) TW201818231A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7072382B2 (ja) 2017-12-28 2022-05-20 キヤノン株式会社 電子機器、制御方法およびプログラム
JP2019121110A (ja) * 2017-12-28 2019-07-22 キヤノン株式会社 電子機器、制御方法およびプログラム
JP2019121111A (ja) * 2017-12-28 2019-07-22 キヤノン株式会社 電子機器、制御方法およびプログラム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6279060B1 (en) * 1998-12-04 2001-08-21 In-System Design, Inc. Universal serial bus peripheral bridge simulates a device disconnect condition to a host when the device is in a not-ready condition to avoid wasting bus resources
US7606960B2 (en) * 2004-03-26 2009-10-20 Intel Corporation Apparatus for adjusting a clock frequency of a variable speed bus
US7219246B2 (en) 2004-05-26 2007-05-15 Microchip Technology Inc. Digital system having selectable clock speed based upon available supply voltage and PLL configuration register settings
US7610497B2 (en) * 2005-02-01 2009-10-27 Via Technologies, Inc. Power management system with a bridge logic having analyzers for monitoring data quantity to modify operating clock and voltage of the processor and main memory
US8798571B2 (en) * 2005-10-11 2014-08-05 Via Technologies Inc. Method of managing power consumption of portable computer and portable computer using the same
US20080162952A1 (en) * 2007-01-03 2008-07-03 John David Landers Managing power usage in a data processing system by changing the clock speed of a processing unit
US7877618B2 (en) * 2007-08-29 2011-01-25 Dell Products L.P. Systems and methods for power management
JP5284140B2 (ja) * 2009-02-25 2013-09-11 株式会社東芝 インタフェース制御装置
US8918663B2 (en) 2009-06-07 2014-12-23 Hewlett-Packard Development Company, L.P. Method for active power management in a Serial ATA interface to operate at most a predetermined rate upon a refused speed request
TWI408557B (zh) * 2010-03-18 2013-09-11 Faraday Tech Corp 高速輸入輸出系統及其節能控制方法
US8924621B2 (en) 2010-11-05 2014-12-30 Linear Technology Corporation Method and system for detecting and asserting bus speed condition in a USB isolating device
TWI431466B (zh) 2010-12-06 2014-03-21 Wistron Neweb Corp 通用序列匯流排裝置及其電源管理方法
WO2013062565A1 (en) * 2011-10-28 2013-05-02 Intel Corporation Rate scalable io interface with zero stand-by power and fast start-up
TWI470412B (zh) * 2011-11-23 2015-01-21 Via Tech Inc 橋接裝置以及橋接裝置的省電操作方法
US8769317B2 (en) 2012-01-20 2014-07-01 Via Technologies, Inc. USB hub for supplying power upon determination whether a USB device is chargeable according to data transfer rate of the USB device
TWI477974B (zh) 2013-09-02 2015-03-21 Via Tech Inc 電子裝置及降低電子裝置功耗之方法

Also Published As

Publication number Publication date
US20180129260A1 (en) 2018-05-10
US10627890B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
EP2778945B1 (en) Systems, methods, and apparatuses for handling timeouts
EP3242218B1 (en) Dynamic pcie switch reconfiguration mechanism
EP2853984B1 (en) Constraining processor operation based on power envelope information
KR101485274B1 (ko) 저장 드라이브 관리
JP4716642B2 (ja) 電圧レベルがプロセッサにより制御されるシステムにおいて決定論的電源投入電圧を与える方法および装置
US7908468B2 (en) Method and control circuit for reducing instantaneous startup current of a computer system
EP2843561B1 (en) Adaptively controlling low power mode operation for a cache memory
US20130054866A1 (en) Usb hub and control method of usb hub
TW201818231A (zh) 橋接模組及其操作方法
WO2010129736A1 (en) North-bridge to south-bridge protocol for placing processor in low power state
JP6235758B2 (ja) 周波数および電力管理
KR20110041286A (ko) 컴퓨터시스템 및 그 제어방법
US20170070381A1 (en) Override subsystems for rapid recovery from serial-link errors
TW202001902A (zh) 在記憶裝置中進行省電控制的方法、相關記憶裝置及其記憶體控制器、以及相關電子裝置
US10401900B2 (en) Using a stuttered clock signal to reduce self-induced voltage noise
TW200842599A (en) Methods for adjusting a bus frequency and bus link width of a host bus, computing systems and computer redable mediums
US20150067367A1 (en) Method for reducing power consumption in electronic apparatus
US20130219199A1 (en) Clocking a processor
JP6245056B2 (ja) 情報処理装置、電源制御プログラム及びｕｓｂ機器
US10895904B2 (en) Information processing apparatus, storage device, and method performed by host system
TW201535100A (zh) 電子裝置與電源管理方法
TWI770516B (zh) 操作頻率調整方法及電腦程式產品及裝置
TWI459189B (zh) 主機板及其電源管理方法
TWI697839B (zh) 操作頻率調整方法及電腦程式產品及裝置
TW201621544A (zh) 電腦裝置及其電源管理方法