TW201740373A - 記憶體儲存裝置及其電源管理方法 - Google Patents
記憶體儲存裝置及其電源管理方法 Download PDFInfo
- Publication number
- TW201740373A TW201740373A TW105114852A TW105114852A TW201740373A TW 201740373 A TW201740373 A TW 201740373A TW 105114852 A TW105114852 A TW 105114852A TW 105114852 A TW105114852 A TW 105114852A TW 201740373 A TW201740373 A TW 201740373A
- Authority
- TW
- Taiwan
- Prior art keywords
- power
- power supply
- connection interface
- interface unit
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Abstract
一種記憶體儲存裝置,其包括可複寫式非揮發性記憶體模組、第一與第二連接介面單元、電源管理電路與記憶體控制電路單元。當外部電源供應裝置電性連接至第二連接介面單元時,電源管理電路經由第二連接介面單元從外部電源供應裝置接收第二電源供應電壓並供應運作電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組,同時提供第二電源供應電壓給主機裝置。當第二連接介面與外部電源供應裝置電性斷接時,電源管理電路經由第一連接介面單元從主機裝置接收第一電源供應電壓並供應運作電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組。
Description
本發明是有關於一種記憶體儲存裝置及其電源管理方法。
隨著行動電子裝置(例如,智慧型手機)日漸普及,其功能足以媲美個人電腦,因此,在行動電子裝置上儲存並瀏覽大量影音資料的需求急速增加。由於一般行動電子裝置內部的儲存空間有限,而具高儲存容量的行動電子裝置價格不斐,因此,外接式儲存裝置也隨之崛起。例如,隨身碟就是一種以NAND快閃記憶體(Flash Memory)作為儲存媒體的外接式儲存裝置,其透過通用序列匯流排(Universal Serial Bus,USB),讓使用者輕易地將隨身碟插拔於行動電子裝置,以進行數位資料的傳遞。傳統外接式儲存裝置連接至行動電子裝置後,會因為體積或連接方式造成使者在長時間或行動中使用的不便。因此,目前已發展出內嵌有記憶體儲存裝置的行動電子裝置保護殼。也就是說,當使用者將行動電子裝置放置於此類保護殼中時,行動電子裝置可與此內嵌於保護殼的記憶體儲存裝置連接,由此擴充行動電子裝置的儲存容量。然而,使用此方式擴充儲存容量時,行動電子裝置的連接埠會被此記憶體儲存裝置所佔用,而每當要對行動電子裝置進行充電時,必須將行動電子裝置從保護殼中取出,造成使用上的不便。因此,如何在記憶體儲存裝置連接至行動電子裝置時,同時又可對行動電子裝置進行充電,是此領域技術人員所致力的目標。
本發明提供一種記憶體儲存裝置及其電源管理方法,其能夠在與主機裝置電性連接時,從主機裝置接收電源並且同時與主機裝置和外接式電源供應裝置電性連接時,從外接式電源供應裝置接收電源以使主機裝置進行充電。
本發明的一範例實施例提出一種記憶體儲存裝置,其包括可複寫式非揮發性記憶體模組、第一連接介面單元、第二連接介面單元、電源管理電路與記憶體控制電路單元。第一連接介面單元用以連接至主機裝置,其中第一連接介面單元具有第一電源接腳與通道配置接腳。第二連接介面單元具有第二電源接腳。電源管理電路用以經由第一連接介面單元的第一電源接腳從主機裝置接收第一電源供應電壓並且供應運作電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組。記憶體控制電路單元耦接至電源管理電路、可複寫式非揮發性記憶體、第一連接介面單元與第二連接介面單元。當外部電源供應裝置與第二連接介面單元電性連接時,電源管理電路經由第二連接介面單元的第二電源接腳從外部電源供應裝置接收第二電源供應電壓並供應輸出電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組,其中第二電源供應電壓會經由第一連接介面單元的第一電源接腳供應至主機裝置。當外部電源供應裝置與第二連接介面單元電性斷接時,電源管理電路經由第一連接介面單元的通道配置接腳接收第三電源供應電壓並供應輸出電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組。在經由第一連接介面單元的通道配置接腳接收第三電源供應電壓期間,當在第一連接介面單元的第一電源接腳上偵測到第一電源供應電壓時,電源管理電路經由第一連接介面單元的第一電源接腳接收第一電源供應電壓並供應輸出電壓給該記憶體控制電路單元與可複寫式非揮發性記憶體模組。
在本發明的一範例實施例中,當外部電源供應裝置與第二連接介面單元電性連接時,電源管理電路傳送第一模式切換請求給主機裝置,其中主機裝置根據第一模式切換請求切換為受電模式;並且當外部電源供應裝置與第二連接介面單元電性斷接時,電源管理電路傳送第二模式切換請求給主機裝置,其中主機裝置根據第二模式切換請求切換為供電模式。
在本發明的一範例實施例中,上述電源管理電路包括電源輸入端、第一開關電路、第二開關電路與第三開關電路。第一開關電路的第一端耦接至電源輸入端,且第一開關電路的第二端耦接至第一連接介面單元的第一電源接腳。第二開關電路的第一端耦接至電源輸入端,且第二開關電路的第二端耦接至第二連接介面單元的第二電源接腳。第三開關電路的第一端耦接至電源輸入端,且第三開關電路的第二端耦接至第一連接介面的配置通道接腳。記憶體控制電路單元與可複寫式非揮發性記憶體模組耦接至上述電源輸入端。
在本發明的一範例實施例中,當在第二連接介面單元的第二電源接腳上偵測到第二電源供應電壓時,電源管理電路開啟第二開關電路以經由第二連接介面單元的第二電源接腳從該外部電源供應裝置接收第二電源供應電壓並經由電源輸出端供應輸出電壓給該記憶體控制電路單元與可複寫式非揮發性記憶體模組運作中。
在本發明的一範例實施例中,當偵測到第二連接介面單元與外部電源供應裝置電性斷接時,電源管理電路關閉第二開關,並且開啟第三開關電路以經由第一連接介面單元的通道配置接腳接收第三電源供應電壓並經由電源輸出端供應輸出電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組。
在本發明的一範例實施例中,當在第一連接介面單元的第一電源接腳上偵測到第一電源供應電壓時,電源管理電路關閉第三開關,並且開啟第一開關電路以經由第一連接介面單元的第一電源接腳接收第一電源供應電壓,並經由電源輸出端供應輸出電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組。
在本發明的一範例實施例中,電源管理電路更包括電源控制電路、電源偵測電路和電源切換電路。電源偵測電路耦接至電源控制電路,並且耦接至第一開關電路的第二端、第二開關電路的第二端和第三開關電路的第二端。電源切換電路耦接至電源控制電路,並且耦接至第一開關電路的控制端、第二開關電路的控制端和第三開關電路的控制端。當電源偵測電路偵測到第二電源供應電壓時,會傳送第一偵測訊號至電源控制電路並且電源控制電路會根據第一偵測訊號控制電源切換電路開啟第二開關電路。當電源偵測電路未偵測到第二電源供應電壓時,會傳送第二偵測訊號至電源控制電路並且電源控制電路會根據第二偵測訊號控制電源切換電路關閉第二開關電路與開啟第三開關電路。當電源偵測電路偵測到第一電源供應電壓時,會傳送第三偵測訊號至電源控制電路並且電源控制電路會根據第三偵測訊號控制電源切換電路關閉第三開關電路與開啟第一開關電路。
在本發明的一範例實施例中,電源管理電路更包括穩壓電路,其耦接至第三開關,並且用以調整經由第一連接介面單元的通道配置接腳接收的第三電源供應電壓。
本發明的一範例實施例提出一種用於記憶體儲存裝置的電源管理方法,此記憶體儲存裝置包括可複寫式非揮發性記憶體模組、第一連接介面單元、第二連接介面單元、記憶體控制電路單元與電源管理電路。此電源管理方法包括:當第一連接介面單元與主機裝置電性連接時,經由第一連接介面單元的第一電源接腳從主機裝置接收第一電源供應電壓並且供應運作電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組。此電源管理方法還包括當外部電源供應裝置與第二連接介面單元電性連接時,經由第二連接介面單元的第二電源接腳從外部電源供應裝置接收第二電源供應電壓並供應輸出電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組,其中第二電源供應電壓會經由第一連接介面單元的第一電源接腳供應至主機裝置。此電源管理方法也包括:當外部電源供應裝置與第二連接介面單元電性斷接時,電源管理電路經由第一連接介面單元的通道配置接腳接收第三電源供應電壓並供應輸出電壓給該記憶體控制電路單元與可複寫式非揮發性記憶體模組。此電源管理方法更包括:在經由第一連接介面單元的通道配置接腳接收第三電源供應電壓期間,當在第一連接介面單元的第一電源接腳上偵測到第一電源供應電壓時,經由第一連接介面單元的第一電源接腳接收第一電源供應電壓並供應輸出電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組。
在本發明的一範例實施例中,上述電源管理方法更包括:當外部電源供應裝置與第二連接介面單元電性連接時,傳送第一模式切換請求給主機裝置,其中主機裝置根據第一模式切換請求切換為受電模式;以及當外部電源供應裝置與第二連接介面單元電性斷接時,傳送第二模式切換請求給主機裝置,其中主機裝置根據第二模式切換請求切換為供電模式。
在本發明的一範例實施例中,上述電源管理方法更包括:當在第二連接介面單元的第二電源接腳上偵測到第二電源供應電壓時,開啟第二開關電路以經由第二連接介面單元的第二電源接腳從外部電源供應裝置接收第二電源供應電壓並經由電源輸出端供應輸出電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組運作中。
在本發明的一範例實施例中,上述電源管理方法更包括:當偵測到第二連接介面單元與外部電源供應裝置電性斷接時,關閉第二開關,並且開啟第三開關電路以經由第一連接介面單元的通道配置接腳接收第三電源供應電壓並經由電源輸出端供應該輸出電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組。
在本發明的一範例實施例中,上述電源管理方法更包括:當在第一連接介面單元的第一電源接腳上偵測到第一電源供應電壓時,關閉第三開關,並且開啟第一開關電路以經由第一連接介面單元的第一電源接腳接收第一電源供應電壓並經由電源輸出端供應輸出電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組。
在本發明的一範例實施例中,上述電源管理方法更包括:調整經由第一連接介面單元的通道配置接腳接收的第三電源供應電壓。
本發明的一範例實施例提出一種記憶體儲存裝置,其包括可複寫式非揮發性記憶體模組、第一連接介面單元、第二連接介面單元、電源管理電路與記憶體控制電路單元。第一連接介面單元用以連接至主機裝置。記憶體控制電路單元耦接至可複寫式非揮發性記憶體、第一連接介面單元與第二連接介面單元。電源管理電路耦接至可複寫式非揮發性記憶體模組與記憶體控制電路單元。當外部電源供應裝置電性連接至第二連接介面單元時,電源管理電路經由第二連接介面單元從外部電源供應裝置接收第二電源供應電壓並供應運作電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組。當第二連接介面與外部電源供應裝置電性斷接時,電源管理電路經由第一連接介面單元從主機裝置接收第一電源供應電壓並供應運作電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組。
在本發明的一範例實施例中,當外部電源供應裝置與第二連接介面單元電性連接時,電源管理電路傳送第一模式切換請求給主機裝置,其中主機裝置根據第一模式切換請求切換為受電模式。並且,當外部電源供應裝置與第二連接介面單元電性斷接時,電源管理電路傳送第二模式切換請求給主機裝置,其中主機裝置根據第二模式切換請求切換為供電模式。
基於上述,本發明範例實施例的記憶體儲存裝置及其電源管理方法能夠在記憶體儲存裝置連接至主機裝置下,將外部電源供應裝置連接至記憶體儲存裝置或從記憶體儲存裝置中移除,同時穩定地保持記憶體儲存裝置的電源供應。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
一般而言,記憶體儲存裝置(亦稱,記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱,控制電路單元)。通常記憶體儲存裝置是與主機裝置一起使用,以使主機裝置可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據一範例實施例所繪示的主機裝置與記憶體儲存裝置的示意圖。
請參照圖1,主機裝置11為行動電子裝置,例如,智慧型手機。主機裝置11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113、連接埠114、顯示器115、通訊晶片116。
在本範例實施例中,主機裝置11是透過連接埠114與記憶體儲存裝置10耦接。例如,主機裝置11可經由連接埠114將資料寫入至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。
圖2是根據一範例實施例所繪示的記憶體裝置的概要方塊圖。
請參照圖2,記憶體儲存裝置10包括第一連接介面單元202、第二連接介面單元204、可複寫式非揮發性記憶體模組206、記憶體控制電路單元208與電源管理電路210。
第一連接介面單元202是相容於通用序列匯流排(Universal Serial Bus, USB)標準,並且用以連接至主機裝置11。例如,第一連接介面單元202為USB 3.1 Type-C公頭連接介面單元。
第二連接介面單元204亦是相容於通用序列匯流排(Universal Serial Bus, USB)標準。例如,第二連接介面單元204為USB 3.0 Type-A公頭連接介面單元。在本範例實施例中,提供電源的裝置(以下稱為外部電源供應裝置)可透過第二連接介面單元204連接至記憶體儲存裝置10。例如,此外部電源供應裝置可以是電腦、充電器、行動電源等。
可複寫式非揮發性記憶體模組206是耦接至記憶體控制電路單元208,並且用以儲存主機裝置11所寫入之資料。可複寫式非揮發性記憶體模組206具有實體抹除單元410(0)~ 410(N)。例如,實體抹除單元410(0)~410(N)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元,其中屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。然而,必須瞭解的是,本發明不限於此,每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說,實體抹除單元為抹除之最小單位。亦即,每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即,實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料,而冗餘位元區用以儲存系統的資料(例如,控制資訊與錯誤更正碼)。在本範例實施例中,每一個實體程式化單元的資料位元區中會包含8個實體存取位址,且一個實體存取位址的大小為512位元組(byte)。然而,在其他範例實施例中,資料位元區中也可包含數目更多或更少的實體存取位址,本發明並不限制實體存取位址的大小以及個數。例如,在一範例實施例中,實體抹除單元為實體區塊,並且實體程式化單元為實體頁面或實體扇區,但本發明不以此為限。
在本範例實施例中,可複寫式非揮發性記憶體模組206為單階記憶胞(Single Level Cell,TLC)NAND型快閃記憶體模組(即,一個記憶胞中可儲存1個資料位元的快閃記憶體模組)。然而,本發明不限於此,可複寫式非揮發性記憶體模組206亦可是多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組(即,一個記憶胞中可儲存2個資料位元的快閃記憶體模組)、三階記憶胞(Trinary Level Cell,TLC)NAND型快閃記憶體模組(即,一個記憶胞中可儲存3個資料位元的快閃記憶體模組)或其他具有相同特性的記憶體模組。
記憶體控制電路單元208用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令,並且根據主機裝置11的指令在可複寫式非揮發性記憶體模組206中進行資料的寫入、讀取與抹除等運作。
電源管理電路210是耦接至記憶體管理電路302並且用以控制記憶體儲存裝置10的電源。
例如,在一範例實施例中,當記憶體裝置10透過第一介面連接單元202電性連接至主機裝置11時,電源管理電路210會經由第一介面連接單元202接收一電源供應電壓(以下稱為第一電源供應電壓)並且依據此第一電源供應電壓提供運作電壓給可複寫式非揮發性記憶體模組206與記憶體控制電路單元208,以使記憶體控制電路單元208初始化並執行記憶體存取操作。此時(即,在記憶體裝置10電性連接至主機裝置11下),當外部電供應裝置透過第二介面連接單元204電性連接至記憶體儲存裝置10時,電源管理電路210會改經由第二介面連接單元204接收一電源供應電壓(以下稱為第二電源供應電壓),並且依據此第二電源供應電壓提供運作電壓給可複寫式非揮發性記憶體模組206與記憶體控制電路單元208,同時第二電源供應電壓會經由第一介面連接單元202提供给主機裝置11。
更詳細來說,當記憶體裝置10透過第一介面連接單元202電性連接至主機裝置11時,主機裝置11會依據USB的規範與記憶體儲存裝置10協商確認彼此的角色。在協商確認主機裝置11為主裝置且記憶體儲存裝置10從裝置後,電源管理電路210會依據USB的規範經由第一介面連接單元202的電源接腳(以下亦參考為第一電源接腳)從主機裝置11接收電源以啟動記憶體儲存裝置10使主機裝置11可存取主機裝置11。在主機裝置10為主裝置且記憶體儲存裝置11為從裝置下,當外部電源供應裝置透過第二介面連接單元204電性連接至記憶體儲存裝置10時,電源管理電路210會向主機裝置10發送模式切換請求以要求主機裝置10更換角色為從裝置,並且依據USB的規範經由第二介面連接單元204的電源接腳(以下亦參考為第二電源接腳)從外部電源供應裝置接收電源,同時外部電源供應裝置提供的電源會經由第一介面連接單元202的電源接腳輸入至主機裝置11,由此主機裝置11可進行充電。也就是說,當外部電供應裝置未電性連接至記憶體儲存裝置10時,主機裝置11會處於供電模式,以提供電源給記憶體儲存裝置10;並且當外部電供應裝置電性連接至記憶體儲存裝置10時,主機裝置11會處於受電模式,以進行充電操作。
特別是,在本範例實施例中,當透過第二介面連接單元204電性連接至記憶體儲存裝置10的外部電源供應裝置被移除(即,外部電源供應裝置與記憶體儲存裝置10電性斷接)時,電源管理電路210會經由第一介面連接單元202的通道配置接腳接收一電源供應電壓(以下稱為第三電源供應電壓)作為備用電源並且依據此第三電源供應電壓提供運作電壓給可複寫式非揮發性記憶體模組206與記憶體控制電路單元208,並且電源管理電路210會向主機裝置10發送模式切換請求以要求主機裝置10更換角色為主裝置。在主機裝置10根據USB的規範重新切換為主裝置後,電源管理電路210會依據USB的規範經由第一介面連接單元202的電源接腳從主機裝置11接收第一電源供應電壓並且依據此第一電源供應電壓提供運作電壓給可複寫式非揮發性記憶體模組206與記憶體控制電路單元208,以繼續維持運作。
圖3是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
請參照圖3,記憶體控制電路單元208包括記憶體管理電路302、記憶體介面304、緩衝記憶體306與錯誤檢查與校正電路308。
記憶體管理電路302用以控制記憶體控制電路單元208的整體運作。具體來說,記憶體管理電路302具有多個控制指令,並且在記憶體儲存裝置10運作時,此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中,記憶體管理電路302的控制指令是以韌體型式來實作。例如,記憶體管理電路302具有微處理器單元(未繪示)與唯讀記憶體(未繪示),並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時,此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
圖4與圖5是根據一範例實施例所繪示之管理實體抹除單元的範例示意圖。
必須瞭解的是,在此描述可複寫式非揮發性記憶體模組206之實體抹除單元的運作時,以“提取”、“分組”、“劃分”、“關聯”等詞來操作實體抹除單元是邏輯上的概念。也就是說,可複寫式非揮發性記憶體模組之實體抹除單元的實際位置並未更動,而是邏輯上對可複寫式非揮發性記憶體模組的實體抹除單元進行操作。
請參照圖4,記憶體控制電路單元208(或記憶體管理電路302)會將實體抹除單元410(0)~410(N)邏輯地分組為資料區402、閒置區404、系統區406與取代區408。
邏輯上屬於資料區402與閒置區404的實體抹除單元是用以儲存來自於主機裝置11的資料。具體來說,資料區402的實體抹除單元是被視為已儲存資料的實體抹除單元,而閒置區404的實體抹除單元是用以替換資料區402的實體抹除單元。也就是說,當從主機裝置11接收到寫入指令與欲寫入之資料時,記憶體控制電路單元208(或記憶體管理電路302)會使用從閒置區404中提取實體抹除單元來寫入資料,以替換資料區402的實體抹除單元。
邏輯上屬於系統區406的實體抹除單元是用以記錄系統資料。例如,系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體抹除單元數、每一實體抹除單元的實體程式化單元數等。
邏輯上屬於取代區408中的實體抹除單元是用於壞實體抹除單元取代程序,以取代損壞的實體抹除單元。具體來說,倘若取代區408中仍存有正常之實體抹除單元並且資料區402的實體抹除單元損壞時,記憶體控制電路單元208(或記憶體管理電路302)會從取代區408中提取正常的實體抹除單元來更換損壞的實體抹除單元。
特別是,資料區402、閒置區404、系統區406與取代區408之實體抹除單元的數量會根據不同的記憶體規格而有所不同。此外,必須瞭解的是,在記憶體儲存裝置10的運作中,實體抹除單元關聯至資料區402、閒置區404、系統區406與取代區408的分組關係會動態地變動。例如,當閒置區404中的實體抹除單元損壞而被取代區408的實體抹除單元取代時,則原本取代區408的實體抹除單元會被關聯至閒置區404。
請參照圖5,記憶體控制電路單元208(或記憶體管理電路302)會配置邏輯區塊位址LBA(0)~LBA(H)以映射資料區402的實體抹除單元,其中每一邏輯區塊位址具有多個邏輯位址以映射對應之實體抹除單元的實體程式化單元。並且,當主機裝置11欲寫入資料至邏輯位址或更新儲存於邏輯位址中的資料時,記憶體控制電路單元208(或記憶體管理電路302)會從閒置區404中提取一個實體抹除單元作為作動實體抹除單元來寫入資料,以輪替資料區402的實體抹除單元。並且,當此作為作動實體抹除單元的實體抹除單元被寫滿時,記憶體控制電路單元208(或記憶體管理電路302)會再從閒置區404中提取空的實體抹除單元作為作動實體抹除單元,以繼續寫入對應來自於主機系統1000之寫入指令的更新資料。此外,當閒置區404中可用的實體抹除單元的數目小於預設值時,記憶體控制電路單元208(或記憶體管理電路302)會執行垃圾蒐集(garbage collection)操作(亦稱為,有效資料合併操作)來整理資料區402中的有效資料,以將資料區402中無儲存有效資料的實體抹除單元重新關聯至閒置區404。
為了識別每個邏輯位址的資料被儲存在哪個實體程式化單元,在本範例實施例中,記憶體控制電路單元208(或記憶體管理電路302)會記錄邏輯位址與實體程式化單元之間的映射關係。例如,在本範例實施例中,記憶體控制電路單元208(或記憶體管理電路302)會在可複寫式非揮發性記憶體模組206中儲存邏輯位址-實體位址映射表來記錄每一邏輯位址所映射的實體程式化單元。當欲存取資料時記憶體控制電路單元208(或記憶體管理電路302)會將邏輯位址-實體位址映射表載入至緩衝記憶體306來維護,並且依據邏輯位址-實體位址映射表來寫入或讀取資料。
值得一提的是,由於緩衝記憶體306的容量有限無法儲存記錄所有邏輯位址之映射關係的映射表,因此,在本範例實施例中,記憶體控制電路單元208(或記憶體管理電路302)會將邏輯區塊位址LBA(0)~LBA(H)分組為多個邏輯區域LZ(0)~LZ(M),並且為每一邏輯區域配置一個邏輯位址-實體位址映射表。特別是,當記憶體控制電路單元208(或記憶體管理電路302)欲更新某個邏輯區塊位址的映射時,對應此邏輯區塊位址所屬之邏輯區域的邏輯位址-實體位址映射表會被載入至緩衝記憶體306來被更新。
在本發明另一範例實施例中,記憶體管理電路302的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組206的特定區域(例如,記憶體模組中專用於存放系統資料的系統區)中。此外,記憶體管理電路302具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是,此唯讀記憶體具有驅動碼,並且當記憶體控制電路單元208被致能時,微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組206中之控制指令載入至記憶體管理電路302的隨機存取記憶體中。之後,微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外,在本發明另一範例實施例中,記憶體管理電路302的控制指令亦可以一硬體型式來實作。例如,記憶體管理電路302包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中,記憶胞管理電路用以管理可複寫式非揮發性記憶體模組206的實體抹除單元;記憶體寫入電路用以對可複寫式非揮發性記憶體模組206下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組206中;記憶體讀取電路用以對可複寫式非揮發性記憶體模組206下達讀取指令以從可複寫式非揮發性記憶體模組206中讀取資料;記憶體抹除電路用以對可複寫式非揮發性記憶體模組206下達抹除指令以將資料從可複寫式非揮發性記憶體模組206中抹除;而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組206的資料以及從可複寫式非揮發性記憶體模組206中讀取的資料。
請再參照圖3,記憶體介面304是耦接至記憶體管理電路302並且用以存取可複寫式非揮發性記憶體模組206。也就是說,欲寫入至可複寫式非揮發性記憶體模組206的資料會經由記憶體介面304轉換為可複寫式非揮發性記憶體模組206所能接受的格式。
緩衝記憶體306是耦接至記憶體管理電路302並且用以暫存來自於主機裝置11的暫存資料與指令或來自於可複寫式非揮發性記憶體模組206的資料。
錯誤檢查與校正電路308是耦接至記憶體管理電路302並且用以執行錯誤檢查與校正程序以確保資料的正確性。例如,當記憶體管理電路302從主機裝置11中接收到寫入指令時,錯誤檢查與校正電路308會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code, ECC Code),並且記憶體管理電路302會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組206中。之後,當記憶體管理電路302從可複寫式非揮發性記憶體模組206中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼,並且錯誤檢查與校正電路308會根據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖6是根據本發明一範例實施例所繪示的電源管理電路的概要方塊圖。
請參照圖6,電源管理電路210包括第一開關電路602、第二開關電路604、第三開關電路606、電源控制電路608、電源偵測電路610、電源切換電路612、穩壓電路614、電源輸入端616。
第一開關電路602包括第一端P1、第二端P2與控制端C1,第一端P1耦接至第一連接介面單元202的電源接腳,第二端P2耦接至電源輸入端616,控制端C1耦接至電源切換電路612。
第二開關電路604包括第一端P3、第二端P4與控制端C2,第一端P3耦接至第二連接介面單元204的電源接腳,第二端P4耦接至電源輸入端616,控制端C2耦接至電源切換電路612。
第三開關電路606包括第一端P5、第二端P6與控制端C3,第一端P5耦接至第一連接介面單元202的通道配置接腳,第二端P6耦接至電源輸入端616,控制端C3耦接至電源切換電路612。
在記憶體儲存裝置10未連接至主機裝置11時,第一開關電路602、第二開關電路604、第三開關電路606會處於關閉的初始狀態,即,第一開關電路602、第二開關電路604、第三開關電路606皆未導通。
電源控制電路608耦接至電源偵測電路610與電源切換電路612,並且用以根據電源偵測電路610的偵測結果控制電源切換電路612來開啟或關閉第一開關電路602、第二開關電路604與第三開關電路606。
電源偵測電路610用以偵測第一端P1、第一端P3與第一端P5上的電壓,並且將依據偵測結果傳送偵測訊號給電源控制電路608。
電源切換電路612用以依據電源控制電路608的指示來操作控制端C1、控制端C2與控制端C3以開啟或關閉第一開關電路602、第二開關電路604與第三開關電路606。
穩壓電路614用以調整從第一連接介面單元202的通道配置接腳所接收的電壓。例如,第一連接介面單元202的電源接腳與第二連接介面單元204的電源接腳是接收5伏特(V)的電壓以作為記憶體控制電路單元204與可複寫式非揮發性記憶體模組206的運作電壓。如上所述,本範例實施例,電源管理電路210會使用從第一連接介面單元202的通道配置接腳接收的電源作為備用電源,為確保從第一連接介面單元202的通道配置接腳接收的電壓可穩定作為供應給記憶體控制電路單元204與可複寫式非揮發性記憶體模組206的運作電壓,穩壓電路614將從第一連接介面單元202的通道配置接腳所接收的電壓調整至5V。
電源輸入端616耦接至記憶體控制電路單元204與可複寫式非揮發性記憶體模組206,以供應運作電壓至記憶體控制電路單元204與可複寫式非揮發性記憶體模組206。
圖7是根據一範例繪示的電源管理電路的作動示意圖。
請參照圖7,當使用者將記憶體儲存裝置10的第一連接介面單元202連接至主機裝置11的連接埠時,主機裝置11會依據USB的規範與記憶體儲存裝置10進行交握(handshaking)並且確認主機裝置11為主裝置而記憶體儲存裝置10為從裝置。基此,電源控制電路608會傳送控制訊號給電源切換電路612,並且電源切換電路612會根據此控制訊號開啟第一開關電路602的控制端C1,以導通第一開關電路602。在此狀態下,主機裝置11會處於主機供電模式,其中電源管理電路210會透過第一連接介面單元202的電源接腳接收電源供應電壓(以下參考為第一電源供應電壓),並且由此經由電源輸入端616供應運作電壓至記憶體控制電路單元204與可複寫式非揮發性記憶體模組206。
圖8是根據另一範例繪示的電源管理電路的作動示意圖。
請參照圖8,若在圖7所示的主機供電模式下,當使用者將外部電源供應裝置802連接至記憶體儲存裝置10的第二連接介面單元204時,電源偵測電路610會偵測到第二連接介面單元204的電源接腳上有接收到電源供應電壓(以下參考為第二電源供應電壓),並且傳送偵測訊號(以下參考為第一偵測訊號)給電源控制電路608。在收到第一偵測訊號後,電源控制電路608會依據此第一偵測訊號下達指令以使電源切換電路612關閉第一開關電路602的控制端C1(即,第一開關電路為非導通狀態)並開啟第二開關電路604的控制端C2(即,第二開關電路為導通狀態)。然後,記憶體儲存裝置10會依據USB的規範發送模式切換請求(以下參考為第一模式切換請求),並且當主機裝置11的角色從主裝置更換為從裝置時,電源控制電路608會傳送控制訊號給電源切換電路612,並且電源切換電路612會根據此控制訊號開啟第一開關電路602的控制端C1,以導通第一開關電路602。在此狀態下,主機裝置11會處於主機受電模式,其中電源管理電路210會透過第二連接介面單元204的電源接腳接收第二電源供應電壓,並且由此經由電源輸入端616供應運作電壓至記憶體控制電路單元204與可複寫式非揮發性記憶體模組206。特別是,第二電源供應電壓會透過第一連接介面單元202的電源接腳傳送至主機裝置11,以對主機裝置11進行充電。
圖9是根據另一範例繪示的電源管理電路的作動示意圖。
請參照圖9,若在圖8所示的主機受電模式下,當使用者將外部電源供應裝置802移除(即,外部電源供應裝置802與記憶體儲存裝置10的第二連接介面單元204電性斷接)時,電源偵測電路610會在第二連接介面單元204的電源接腳上偵測不到第二電源供應電壓,並且傳送偵測訊號(以下參考為第二偵測訊號)給電源控制電路608。在收到第二偵測訊號後,電源控制電路608會依據此第二偵測訊號下達指令以使電源切換電路612關閉第二開關電路604的控制端C2(即,第二開關電路為非導通狀態)並開啟第三開關電路606的控制端C3(即,第三開關電路為導通狀態)。在此狀態下,記憶體儲存裝置10會處於備用電源供電模式,其中電源管理電路210會透過第一連接介面單元202的通道配置接腳接收電源供應電壓(以下參考為第三電源供應電壓),並且由此經由電源輸入端616供應運作電壓至記憶體控制電路單元204與可複寫式非揮發性記憶體模組206。
然後,記憶體儲存裝置10會依據USB的規範發送模式切換請求(以下參考為第二模式切換請求),並且當主機裝置11的角色從從裝置更換為主裝置時,電源控制電路608會傳送控制訊號給電源切換電路612,並且電源切換電路612會根據此控制訊號關閉第三開關電路606的控制端C3(即,第三開關電路為非導通狀態)並開啟第一開關電路602的控制端C1(即,第一開關電路為導通狀態),由此回到如圖7所示的主機供電模式。一般來說,模式切換的過程中,記憶體儲存裝置10和主機裝置11之間會持續互相傳送與接收協定指令,大約需要55毫秒(ms)完成角色切換。
基於上述,在使用記憶體儲存裝置10來擴充主機裝置11的例子中,使用者可直接將外部電源供應裝置802連接至記憶體儲存裝置10來為主機裝置11進行充電,並且在外部電源供應裝置802斷接時,記憶體儲存裝置10又可恢復為主機裝置11供電的狀態。
圖10是根據一範例實施例所繪示的電源管理方法的流程圖。
請參照圖10,在第一連接介面單元202與主機裝置11電性連接時,在步驟S1001,電源管理電路210經由第一連接介面單元202的電源接腳從主機裝置11接收第一電源供應電壓並且供應運作電壓給記憶體控制電路單元208與可複寫式非揮發性記憶體模組206。也就是說,在步驟S1001中記憶體儲存裝置10會進入以主機裝置11作為電源來源的主機供電模式,而主機供電模式的範例已配合圖7詳細描述如上,在此不再重複描述。
在步驟S1003中,電源管理電路210會判斷是否有外部電源供應裝置802與第二連接介面單元電性204連接。判斷外部電源供應裝置802與第二連接介面單元電性204連接的範例已配合圖8詳細描述如上,在此不再重複描述。
倘若判斷無外部電源供應裝置802與第二連接介面單元電性204連接,則步驟S1001會持續被執行。
倘若有外部電源供應裝置802與第二連接介面單元電性204連接時,在步驟S1005,電源管理電路210會經由第二連接介面單元204的電源接腳從外部電源供應裝置802接收第二電源供應電壓並供應輸出電壓給記憶體控制電路單元208與可複寫式非揮發性記憶體模組206,同時第二電源供應電壓會經由第一連接介面單元202的電源接腳供應至主機裝置11。也就是說,在步驟S1005中記憶體儲存裝置10會進入主機受電模式,而主機受電模式的範例已配合圖8詳細描述如上,在此不再重複描述。
接著,在步驟1007中,電源管理電路210會判斷外部電源供應裝置802是否與第二連接介面單元電性204斷接。
倘若外部電源供應裝置802未與第二連接介面單元204電性斷接時,步驟S1005會持續被執行。
倘若外部電源供應裝置802與第二連接介面單元204電性斷接時,在步驟S1009中,電源管理電路210會經由第一連接介面單元202的通道配置接腳接收第三電源供應電壓並供應輸出電壓給該記憶體控制電路單元208與可複寫式非揮發性記憶體模組206。也就是說,在步驟S1009中記憶體儲存裝置10會進入備用電源供應模式,而備用電源供應模式的範例已配合圖9詳細描述如上,在此不再重複描述。
接著,步驟S1011中,電源管理電路210會判斷是否在第一連接介面單元202的電源接腳上偵測到第一電源供應電壓。
倘若未在第一連接介面單元202的電源接腳上偵測到第一電源供應電壓時,步驟S1009會持續被執行。
倘若在第一連接介面單元202的電源接腳上偵測到第一電源供應電壓時,步驟S1001會被執行。也就是說,記憶體儲存裝置10回復為主機供電模式。
綜上所述,本發明範例實施例的記憶體儲存裝置與電源管理方法,能夠在主機裝置的連接埠被記憶體儲存裝置佔用下,透過將外部電源供應裝置連接至記憶體儲存裝置而對主機裝置進行充電。例如,當使用者將主機裝置以內嵌有記憶體儲存裝置的保護殼來保護並擴充容量時,使用者無需將保護殼卸除,就可對主機裝置進行充電,大大地降低了使用者的不便。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
11‧‧‧主機裝置
10‧‧‧記憶體儲存裝置
111‧‧‧處理器
112‧‧‧RAM
113‧‧‧ROM
114‧‧‧連接埠
115‧‧‧顯示器
116‧‧‧通訊晶片
202‧‧‧第一連接介面單元
204‧‧‧第二連接介面單元
206‧‧‧可複寫式非揮發性記憶體儲存裝置
208‧‧‧記憶體控制電路單元
210‧‧‧電源管理電路
302‧‧‧記憶體管理電路
304‧‧‧記憶體介面
306‧‧‧緩衝記憶體
308‧‧‧錯誤檢查與校正電路
410(0)~410(N)‧‧‧實體抹除單元
402‧‧‧閒置區
406‧‧‧系統區
408‧‧‧取代區
LBA(0)~LBA(H)‧‧‧邏輯區塊位址
LZ(0)~LZ(M)‧‧‧邏輯區域
602‧‧‧第一開關電路
604‧‧‧第二開關電路
606‧‧‧第三開關電路
608‧‧‧電源控制電路
610‧‧‧電源偵測電路
612‧‧‧電源切換電路
614‧‧‧穩壓電路
616‧‧‧電源輸入端
P1‧‧‧第一開關電路的第一端
P2‧‧‧第一開關電路的第二端
C1‧‧‧第一開關電路的控制端
P3‧‧‧第二開關電路的第一端
P4‧‧‧第二開關電路的第二端
C2‧‧‧第二開關電路的控制端
P5‧‧‧第三開關電路的第一端
P6‧‧‧第三開關電路的第二端
C3‧‧‧第三開關電路的控制端
802‧‧‧外部電源供應裝置
S1001‧‧‧「經由第一連接介面單元的第一電源接腳從主機裝置接收第一電源供應電壓並且供應運作電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組」的步驟
S1003‧‧‧「判斷是否有外部電源供應裝置與第二連接介面單元電性連接」的步驟
S1005‧‧‧「經由第二連接介面單元的第二電源接腳從外部電源供應裝置接收第二電源供應電壓並供應輸出電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組,同時第二電源供應電壓會經由第一連接介面單元的第一電源接腳供應至主機裝置」的步驟
S1007‧‧‧「判斷外部電源供應裝置是否與第二連接介面單元電性斷接」的步驟
S1009‧‧‧「經由第一連接介面單元的通道配置接腳接收第三電源供應電壓並供應輸出電壓給該記憶體控制電路單元與可複寫式非揮發性記憶體模組」的步驟
S1011‧‧‧「判斷是否在第一連接介面單元的第一電源接腳上偵測到第一電源供應電壓」的步驟
10‧‧‧記憶體儲存裝置
111‧‧‧處理器
112‧‧‧RAM
113‧‧‧ROM
114‧‧‧連接埠
115‧‧‧顯示器
116‧‧‧通訊晶片
202‧‧‧第一連接介面單元
204‧‧‧第二連接介面單元
206‧‧‧可複寫式非揮發性記憶體儲存裝置
208‧‧‧記憶體控制電路單元
210‧‧‧電源管理電路
302‧‧‧記憶體管理電路
304‧‧‧記憶體介面
306‧‧‧緩衝記憶體
308‧‧‧錯誤檢查與校正電路
410(0)~410(N)‧‧‧實體抹除單元
402‧‧‧閒置區
406‧‧‧系統區
408‧‧‧取代區
LBA(0)~LBA(H)‧‧‧邏輯區塊位址
LZ(0)~LZ(M)‧‧‧邏輯區域
602‧‧‧第一開關電路
604‧‧‧第二開關電路
606‧‧‧第三開關電路
608‧‧‧電源控制電路
610‧‧‧電源偵測電路
612‧‧‧電源切換電路
614‧‧‧穩壓電路
616‧‧‧電源輸入端
P1‧‧‧第一開關電路的第一端
P2‧‧‧第一開關電路的第二端
C1‧‧‧第一開關電路的控制端
P3‧‧‧第二開關電路的第一端
P4‧‧‧第二開關電路的第二端
C2‧‧‧第二開關電路的控制端
P5‧‧‧第三開關電路的第一端
P6‧‧‧第三開關電路的第二端
C3‧‧‧第三開關電路的控制端
802‧‧‧外部電源供應裝置
S1001‧‧‧「經由第一連接介面單元的第一電源接腳從主機裝置接收第一電源供應電壓並且供應運作電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組」的步驟
S1003‧‧‧「判斷是否有外部電源供應裝置與第二連接介面單元電性連接」的步驟
S1005‧‧‧「經由第二連接介面單元的第二電源接腳從外部電源供應裝置接收第二電源供應電壓並供應輸出電壓給記憶體控制電路單元與可複寫式非揮發性記憶體模組,同時第二電源供應電壓會經由第一連接介面單元的第一電源接腳供應至主機裝置」的步驟
S1007‧‧‧「判斷外部電源供應裝置是否與第二連接介面單元電性斷接」的步驟
S1009‧‧‧「經由第一連接介面單元的通道配置接腳接收第三電源供應電壓並供應輸出電壓給該記憶體控制電路單元與可複寫式非揮發性記憶體模組」的步驟
S1011‧‧‧「判斷是否在第一連接介面單元的第一電源接腳上偵測到第一電源供應電壓」的步驟
圖1是根據一範例實施例所繪示的主機裝置與記憶體儲存裝置的示意圖。 圖2是根據一範例實施例所繪示的記憶體裝置的概要方塊圖。 圖3是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。 圖4與圖5是根據一範例實施例所繪示之管理實體抹除單元的範例示意圖。 圖6是根據本發明一範例實施例所繪示的電源管理電路的概要方塊圖。 圖7是根據一範例繪示的電源管理電路的作動示意圖。 圖8是根據另一範例繪示的電源管理電路的作動示意圖。 圖9是根據另一範例繪示的電源管理電路的作動示意圖。 圖10是根據一範例實施例所繪示的電源管理方法的流程圖。
10‧‧‧記憶體儲存裝置
202‧‧‧第一連接介面單元
204‧‧‧第二連接介面單元
206‧‧‧可複寫式非揮發性記憶體儲存裝置
208‧‧‧記憶體控制電路單元
210‧‧‧電源管理電路
410(0)~410(N)‧‧‧實體抹除單元
Claims (17)
- 一種記憶體儲存裝置,包括: 一可複寫式非揮發性記憶體模組; 一第一連接介面單元,用以連接至一主機裝置,其中該第一連接介面單元具有一第一電源接腳與一通道配置接腳; 一第二連接介面單元,具有一第二電源接腳; 一電源管理電路,用以經由該第一連接介面單元的第一電源接腳從該主機裝置接收一第一電源供應電壓並且供應一運作電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組;以及 一記憶體控制電路單元,耦接至該電源管理電路、該可複寫式非揮發性記憶體、該第一連接介面單元與該第二連接介面單元, 當一外部電源供應裝置與該第二連接介面單元電性連接時,該電源管理電路經由該第二連接介面單元的該第二電源接腳從該外部電源供應裝置接收一第二電源供應電壓並供應該輸出電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組,其中該第二電源供應電壓會經由該第一連接介面單元的該第一電源接腳供應至該主機裝置; 當該外部電源供應裝置與該第二連接介面單元電性斷接時,該電源管理電路經由該第一連接介面單元的該通道配置接腳接收一第三電源供應電壓並供應該輸出電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組; 在經由該第一連接介面單元的該通道配置接腳接收該第三電源供應電壓期間,當在該第一連接介面單元的該第一電源接腳上偵測到該第一電源供應電壓時,該電源管理電路經由該第一連接介面單元的該第一電源接腳接收該第一電源供應電壓並供應該輸出電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組。
- 如申請專利範圍第1項所述的記憶體儲存裝置,其中當該外部電源供應裝置與該第二連接介面單元電性連接時,該電源管理電路傳送一第一模式切換請求給該主機裝置,其中該主機裝置根據該第一模式切換請求切換為一受電模式, 其中當該外部電源供應裝置與該第二連接介面單元電性斷接時,該電源管理電路傳送一第二模式切換請求給該主機裝置,其中該主機裝置根據該第二模式切換請求切換為一供電模式。
- 如申請專利範圍第1項所述的記憶體儲存裝置,其中該電源管理電路包括一電源輸入端、一第一開關電路、一第二開關電路與一第三開關電路, 該第一開關電路的一第一端耦接至該電源輸入端,且該第一開關電路的一第二端耦接至該第一連接介面單元的該第一電源接腳, 該第二開關電路的一第一端耦接至該電源輸入端,且該第二開關電路的一第二端耦接至該第二連接介面單元的該第二電源接腳, 該第三開關電路的一第一端耦接至該電源輸入端,且該第三開關電路的一第二端耦接至該第一連接介面單元的該配置通道接腳, 該記憶體控制電路單元與該可複寫式非揮發性記憶體模組耦接至該電源輸入端。
- 如申請專利範圍第3項所述的記憶體儲存裝置,其中當在該第二連接介面單元的該第二電源接腳上偵測到該第二電源供應電壓時,該電源管理電路開啟該第二開關電路以經由該第二連接介面單元的該第二電源接腳從該外部電源供應裝置接收該第二電源供應電壓,並經由該電源輸出端供應該輸出電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組。
- 如申請專利範圍第4項所述的記憶體儲存裝置,其中當偵測到該第二連接介面單元與該外部電源供應裝置電性斷接時,該電源管理電路關閉該第二開關,並且開啟該第三開關電路以經由該第一連接介面單元的該通道配置接腳接收該第三電源供應電壓並經由該電源輸出端供應該輸出電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組。
- 如申請專利範圍第5項所述的記憶體儲存裝置,其中當在該第一連接介面單元的該第一電源接腳上偵測到該第一電源供應電壓時,該電源管理電路關閉該第三開關,並且開啟該第一開關電路以經由該第一連接介面單元的該第一電源接腳接收該第一電源供應電壓,並經由該電源輸出端供應該輸出電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組。
- 如申請專利範圍第6項所述的記憶體儲存裝置,其中該電源管理電路更包括: 一電源控制電路, 一電源偵測電路,耦接至該電源控制電路,並且耦接至該第一開關電路的該第二端、該第二開關電路的該第二端和該第三開關電路的該第二端, 一電源切換電路,耦接至該電源控制電路,並且耦接至該第一開關電路的一控制端、該第二開關電路的一控制端和該第三開關電路的一控制端, 其中當該電源偵測電路偵測到該第二電源供應電壓時,會傳送一第一偵測訊號至該電源控制電路並且該電源控制電路會根據該第一偵測訊號控制該電源切換電路開啟該第二開關電路, 其中當該電源偵測電路未偵測到該第二電源供應電壓時,會傳送一第二偵測訊號至該電源控制電路並且該電源控制電路會根據該第二偵測訊號控制該電源切換電路關閉該第二開關電路與開啟該第三開關電路, 其中當該電源偵測電路偵測到該第一電源供應電壓時,會傳送一第三偵測訊號至該電源控制電路並且該電源控制電路會根據該第三偵測訊號控制該電源切換電路關閉該第三開關電路與開啟該第一開關電路。
- 如申請專利範圍第7項所述的記憶體儲存裝置,其中該電源管理電路更包括: 一穩壓電路,耦接至該第三開關,並且用以調整經由該第一連接介面單元的該通道配置接腳接收的該第三電源供應電壓。
- 一種電源管理方法,用於一記憶體儲存裝置,該記憶體儲存裝置包括一可複寫式非揮發性記憶體模組、一第一連接介面單元、一第二連接介面單元、一記憶體控制電路單元與一電源管理電路,該電源管理方法包括: 當該第一連接介面單元與一主機裝置電性連接時,經由該第一連接介面單元的一第一電源接腳從該主機裝置接收一第一電源供應電壓並且供應一運作電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組; 當一外部電源供應裝置與該第二連接介面單元電性連接時,經由該第二連接介面單元的一第二電源接腳從該外部電源供應裝置接收一第二電源供應電壓並供應該輸出電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組,其中該第二電源供應電壓會經由該第一連接介面單元的該第一電源接腳供應至該主機裝置; 當該外部電源供應裝置與該第二連接介面單元電性斷接時,該電源管理電路經由該第一連接介面單元的一通道配置接腳接收一第三電源供應電壓並供應該輸出電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組;以及 在經由該第一連接介面單元的通道配置接腳接收該第三電源供應電壓期間,當在該第一連接介面單元的該第一電源接腳上偵測到該第一電源供應電壓時,經由該第一連接介面單元的該第一電源接腳接收該第一電源供應電壓並供應該輸出電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組。
- 如申請專利範圍第9項所述的電源管理方法,更包括: 當該外部電源供應裝置與該第二連接介面單元電性連接時,傳送一第一模式切換請求給該主機裝置,其中該主機裝置根據該第一模式切換請求切換為一受電模式, 當該外部電源供應裝置與該第二連接介面單元電性斷接時,傳送一第二模式切換請求給該主機裝置,其中該主機裝置根據該第二模式切換請求切換為一供電模式。
- 如申請專利範圍第9項所述的電源管理方法,其中該電源管理電路包括一電源輸入端、一第一開關電路、一第二開關電路與一第三開關電路, 該第一開關電路的一第一端耦接至該電源輸入端,且該第一開關電路的一第二端耦接至該第一連接介面單元的該第一電源接腳, 該第二開關電路的一第一端耦接至該電源輸入端,且該第二開關電路的一第二端耦接至該第二連接介面單元的該第二電源接腳, 該第三開關電路的一第一端耦接至該電源輸入端,且該第三開關電路的一第二端耦接至該第一連接介面的一配置通道接腳, 該記憶體控制電路單元與該可複寫式非揮發性記憶體模組耦接至該電源輸入端。
- 如申請專利範圍第11項所述的電源管理方法,更包括: 當在該第二連接介面單元的第二電源接腳上偵測到該第二電源供應電壓時,開啟該第二開關電路以經由該第二連接介面單元的該第二電源接腳從該外部電源供應裝置接收該第二電源供應電壓並經由該電源輸出端供應該輸出電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組。
- 如申請專利範圍第12項所述的電源管理方法,更包括: 當偵測到該第二連接介面單元與該外部電源供應裝置電性斷接時,關閉該第二開關,並且開啟該第三開關電路以經由該第一連接介面單元的該通道配置接腳接收該第三電源供應電壓並經由該電源輸出端供應該輸出電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組。
- 如申請專利範圍第13項所述的電源管理方法,更包括: 當在該第一連接介面單元的該第一電源接腳上偵測到該第一電源供應電壓時,關閉該第三開關,並且開啟該第一開關電路以經由該第一連接介面單元的該第一電源接腳接收該第一電源供應電壓並經由該電源輸出端供應該輸出電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組。
- 如申請專利範圍第14項所述的電源管理方法,更包括: 調整經由該第一連接介面單元的該通道配置接腳接收的該第三電源供應電壓。
- 一種記憶體儲存裝置,包括: 一可複寫式非揮發性記憶體模組; 一第一連接介面單元,用以連接至一主機裝置; 一第二連接介面單元;以及 一記憶體控制電路單元,耦接至該可複寫式非揮發性記憶體、該第一連接介面單元與該第二連接介面單元; 一電源管理電路,耦接至該可複寫式非揮發性記憶體模組與該記憶體控制電路單元, 其中當一外部電源供應裝置電性連接至該第二連接介面單元時,該電源管理電路經由該第二連接介面單元從該外部電源供應裝置接收一第二電源供應電壓並供應一運作電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組, 其中當該第二連接介面與該外部電源供應裝置電性斷接時,該電源管理電路經由該第一連接介面單元從該主機裝置接收一第一電源供應電壓並供應該運作電壓給該記憶體控制電路單元與該可複寫式非揮發性記憶體模組。
- 如申請專利範圍第10項所述的記憶體儲存裝置,其中當該外部電源供應裝置與該第二連接介面單元電性連接時,該電源管理電路傳送一第一模式切換請求給該主機裝置,其中該主機裝置根據該第一模式切換請求切換為一受電模式, 其中當該外部電源供應裝置與該第二連接介面單元電性斷接時,該電源管理電路傳送一第二模式切換請求給該主機裝置,其中該主機裝置根據該第二模式切換請求切換為一供電模式。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105114852A TWI594259B (zh) | 2016-05-13 | 2016-05-13 | 記憶體儲存裝置及其電源管理方法 |
US15/210,905 US9886071B2 (en) | 2016-05-13 | 2016-07-15 | Memory storage device and power management method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105114852A TWI594259B (zh) | 2016-05-13 | 2016-05-13 | 記憶體儲存裝置及其電源管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI594259B TWI594259B (zh) | 2017-08-01 |
TW201740373A true TW201740373A (zh) | 2017-11-16 |
Family
ID=60189216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105114852A TWI594259B (zh) | 2016-05-13 | 2016-05-13 | 記憶體儲存裝置及其電源管理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9886071B2 (zh) |
TW (1) | TWI594259B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3301975B1 (en) * | 2016-09-28 | 2019-05-01 | Intel IP Corporation | Apparatuses and methods for measuring neighboring inter-frequency or inter-rat cells |
KR20180044602A (ko) * | 2016-10-24 | 2018-05-03 | 삼성전자주식회사 | 케이블 삽입을 감지하기 위한 방법 및 그 전자 장치 |
US11010325B2 (en) | 2019-08-09 | 2021-05-18 | Microsoft Technology Licensing, Llc | Memory card slot interface adapter |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0123421D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Power management system |
US6991483B1 (en) * | 2002-06-11 | 2006-01-31 | Henry Milan | Flash memory drive with quick connector |
US20050077869A1 (en) * | 2003-10-14 | 2005-04-14 | Yueh Wen Hsiang | Combinational charger |
US7511233B2 (en) * | 2004-08-04 | 2009-03-31 | Pocrass Alan L | Flash memory drive with integrated male and female connectors |
US20070239924A1 (en) * | 2006-03-28 | 2007-10-11 | Toon-Jeow Foo | Electronic device transmitting audio-and-video signals with USB connector |
TWI295869B (en) * | 2006-04-04 | 2008-04-11 | Kye Systems Corp | Connector charger |
KR20090092778A (ko) * | 2006-10-27 | 2009-09-01 | 에코솔 솔라 테크놀러지스, 리미티드. | 파워-메모리 결합 디바이스 |
MY154612A (en) * | 2007-10-30 | 2015-07-15 | Anil Goel | Cable with memory |
JP5152785B2 (ja) * | 2008-01-28 | 2013-02-27 | ソニーオプティアーク株式会社 | 周辺機器、周辺機器の動作方法、電子機器システム |
US8166220B2 (en) * | 2008-08-04 | 2012-04-24 | Sandisk Il Ltd. | Device for connection with a storage device and a host |
US8254199B1 (en) * | 2009-12-29 | 2012-08-28 | Micron Technology, Inc. | Multi-channel memory and power supply-driven channel selection |
US9619421B2 (en) * | 2010-02-01 | 2017-04-11 | Israel Hershler | USB memory device |
US8595523B2 (en) * | 2010-02-12 | 2013-11-26 | Phison Electronics Corp. | Data writing method for non-volatile memory, and controller and storage system using the same |
US20110309789A1 (en) * | 2010-06-21 | 2011-12-22 | Kyocera Wireless Corp | Charger with data storage |
KR101777376B1 (ko) * | 2010-11-08 | 2017-09-11 | 삼성전자주식회사 | 데이터 저장 장치 및 그것의 구동 방법 |
US20140281139A1 (en) * | 2013-03-15 | 2014-09-18 | Leef, Ltd. | Dual-interface flash drive |
TW201535100A (zh) * | 2014-03-05 | 2015-09-16 | Acer Inc | 電子裝置與電源管理方法 |
US20160070313A1 (en) * | 2014-09-10 | 2016-03-10 | Longwei Wu | Data storage and transfer device |
US9559905B2 (en) * | 2014-12-24 | 2017-01-31 | Intel Corporation | Type-C retimer state machine and a protocol for inband control and configuration |
US10162779B2 (en) * | 2015-05-11 | 2018-12-25 | Dell Products L.P. | Increasing data throughput of a universal serial bus (USB) type-C port |
US9858237B2 (en) * | 2015-05-11 | 2018-01-02 | Dell Products L.P. | Information handling system differential signalling variable bandwidth interface selectively configuring single ended and differential signals |
TWI544339B (zh) * | 2015-05-13 | 2016-08-01 | 巧連科技股份有限公司 | USB Type-C連接器模組(一) |
US20160336775A1 (en) * | 2015-05-16 | 2016-11-17 | Sudong Cho | USB Flash Memory Unit with Charging Arrangement |
US9959239B2 (en) * | 2015-10-16 | 2018-05-01 | Dell Products L.P. | Secondary data channel communication system |
US10503683B2 (en) * | 2015-11-20 | 2019-12-10 | Parade Technologies, Ltd. | Service redirect over USB Type-C |
CN105868139A (zh) * | 2015-12-31 | 2016-08-17 | 乐视移动智能信息技术(北京)有限公司 | 包含扩展接口的usb数据线及其控制方法 |
-
2016
- 2016-05-13 TW TW105114852A patent/TWI594259B/zh active
- 2016-07-15 US US15/210,905 patent/US9886071B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9886071B2 (en) | 2018-02-06 |
TWI594259B (zh) | 2017-08-01 |
US20170329381A1 (en) | 2017-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107844431B (zh) | 映射表更新方法、存储器控制电路单元与存储器存储装置 | |
US10152426B2 (en) | Mapping table loading method, memory control circuit unit and memory storage apparatus | |
US9268687B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
US8386905B2 (en) | Error correcting method, and memory controller and memory storage system using the same | |
TWI524183B (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
US9519436B1 (en) | Memory erasing method, memory controller, and memory storage apparatus | |
CN109491588B (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
TW201732822A (zh) | 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 | |
TWI656531B (zh) | 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置 | |
TWI660271B (zh) | 整理指令記錄方法、記憶體控制電路單元與記憶體儲存裝置 | |
US9965400B2 (en) | Memory management method, memory control circuit unit and memory storage device | |
CN107346211B (zh) | 映射表加载方法、存储器控制电路单元与存储器储存装置 | |
TWI594259B (zh) | 記憶體儲存裝置及其電源管理方法 | |
TWI733375B (zh) | 資料轉移方法與記憶體儲存裝置 | |
CN107045890B (zh) | 数据保护方法、存储器控制电路单元及存储器存储装置 | |
CN113885808B (zh) | 映射信息记录方法以及存储器控制电路单元与存储装置 | |
US20160110112A1 (en) | Data writing method, memoey control circuit unit and memory storage apparatus | |
US9760456B2 (en) | Memory management method, memory storage device and memory control circuit unit | |
CN107402622B (zh) | 存储器存储装置及其电源管理方法 | |
CN113138720B (zh) | 数据存储方法、存储器控制电路单元以及存储器存储装置 | |
TWI711048B (zh) | 快閃記憶體之資料整理方法、控制電路單元與儲存裝置 | |
CN110442300B (zh) | 整理指令记录方法、存储器控制电路单元与存储装置 | |
CN109522236B (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
CN107229413B (zh) | 存储器管理方法、存储器控制电路单元与存储器储存装置 | |
CN113448488B (zh) | 数据转移方法与存储器存储装置 |