TW201725633A - 封裝基板之製作方法 - Google Patents

封裝基板之製作方法 Download PDF

Info

Publication number
TW201725633A
TW201725633A TW105100616A TW105100616A TW201725633A TW 201725633 A TW201725633 A TW 201725633A TW 105100616 A TW105100616 A TW 105100616A TW 105100616 A TW105100616 A TW 105100616A TW 201725633 A TW201725633 A TW 201725633A
Authority
TW
Taiwan
Prior art keywords
dielectric material
material layer
conductive unit
forming
carrier plate
Prior art date
Application number
TW105100616A
Other languages
English (en)
Other versions
TWI566309B (zh
Inventor
余俊賢
許詩濱
周保宏
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW105100616A priority Critical patent/TWI566309B/zh
Priority to US15/372,714 priority patent/US10745818B2/en
Priority to JP2017001063A priority patent/JP2017123464A/ja
Application granted granted Critical
Publication of TWI566309B publication Critical patent/TWI566309B/zh
Publication of TW201725633A publication Critical patent/TW201725633A/zh
Priority to US16/919,226 priority patent/US20200332429A1/en

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明揭示一種封裝基板之製作方法，其步驟包含：提供一承載板；形成一第一介電材料層於該承載板上，並圖案化該第一介電材料層，使得一開口區形成於該第一介電材料層內，藉以露出該承載板；形成一第一導電單元於該承載板上，使得位於該開口區的該第一導電單元之高度大於該第一介電材料層之厚度，並使得位於該第一介電材料層之上的該第一導電單元之寬度大於該開口區之寬度；形成一第二介電材料層於該第一導電單元上；形成一第二導電單元於該第二介電材料層上；形成一第三介電材料層於該第二導電單元上；移除該承載板，並移除該第一導電單元位於該開口區內的部分；以及形成一第四介電材料層，使其包覆該第才導電單元。

Description

封裝基板之製作方法
本發明係關於一種封裝基板的製作方法。
新一代電子產品不僅追求輕薄短小的高密度，更有朝向高功率發展的趨勢；因此，積體電路(Integrated Circuit，簡稱IC)技術及其後端的晶片封裝技術亦隨之進展，以符合此新一代電子產品的效能規格。欲使封裝基板具有高密度的線路設計，則線路必須以細節距(fine pitch)方式進行製作，習知技術通常採用半加成製程(Semi-additive process，簡稱SAP)，使得所製作的線路之線寬與線距大致相同；例如，線寬與線距皆為15μm或20μm，此類細節距線路中單導線本身的厚度通常最多就是20μm。
倘若封裝基板欲應用於高功率電子產品，則我們必須使單導線盡可能地加厚，使得導線的截面積增大，以減小線路的電阻值。然而，對於細節距線路設計，要增高單導線的厚度並不容易，其製成品良率與可靠度通常不佳。因此，有必要發展新的封裝基板技術，以對治及改善上述的問題。
為達成此目的，本發明第一實施例提供一種封裝基板之製作方法，其步驟包含：提供一承載板；形成一第一介電材料層於該承載板上，並圖案化該第一介電材料層，使得一開口區形成於該第一介電材料層內，藉以露出該承載板；形成一第一導電單元於該承載板上，使得位於該開口區的該第一導電單元之高度大於該第一介電材料層之厚度，並使得位於該第一介電材料層之上的該第一導電單元之寬度大於該開口區之寬度；形成一第二介電材料 層於該第一導電單元上；形成一第二導電單元於該第二介電材料層上；形成一第三介電材料層於該第二導電單元上；移除該承載板，並移除該第一導電單元位於該開口區內的部分；以及形成一第四介電材料層，使其包覆該第一導電單元。
在一實施例中，形成該第一導電單元的步驟係藉由電鍍方式。
在一實施例中，該方法更包含：在形成該第四介電材料層的步驟之前，形成一第三導電單元於該第一導電單元上。
在一實施例中，該第一及第二導電單元的組成材質選自銅、鎳、錫及鎳/金之組合。
本發明第二實施例提供一種封裝基板之製作方法，其步驟包含：提供一第一承載板與一第二承載板；形成一第一介電材料層於該第一承載板上，並圖案化該第一介電材料層，使得一第一開口區形成於該第一介電材料層內，藉以露出該第一承載板；形成一第二介電材料層於該第二承載板上，並圖案化該第二介電材料層，使得一第二開口區形成於該第二介電材料層內，藉以露出該第二承載板；形成一第一導電單元於該第一承載板上，使得位於該第一開口區的該第一導電單元之高度大於該第一介電材料層之厚度，並使得位於該第一介電材料層之上的該第一導電單元之寬度大於該第一開口區之寬度；形成一第二導電單元於該第二承載板上，使得位於該第二開口區的該第二導電單元之高度大於該第二介電材料層之厚度，並使得位於該第二介電材料層之上的該第二導電單元之寬度大於該第二開口區之寬度；形成一第三介電材料層於該第一導電單元與該第二導電單元之間；移除該第一承載板與該第一介電材料層，並移除該第二承載板與該第二介電材料層；以及形成一第四介電材料層，使其包覆該第一導電單元與該第二導電單元。
在一實施例中，形成該第一導電單元及形成該第二導電單元的步驟係藉由電鍍方式。
在一實施例中，形成該第三介電材料層的步驟係包含：設置該第三介電材料層於該第一承載板與該第二承載板之間，並施加 壓力使該第一承載板與該第二承載板朝向該第三介電材料層擠壓。
在一實施例中，該第一及第二導電單元的組成材質選自銅、鎳、錫及鎳/金之組合。
本發明第三實施例提供一種封裝基板之製作方法，其步驟包含：提供一第一承載板與一第二承載板；形成一第一介電材料層於該第一承載板上，並圖案化該第一介電材料層，使得一第一開口區形成於該第一介電材料層內，藉以露出該第一承載板；形成一第二介電材料層於該第二承載板上，並圖案化該第二介電材料層，使得一第二開口區形成於該第二介電材料層內，藉以露出該第二承載板；形成一第一導電單元於該第一承載板上，使得位於該第一開口區的該第一導電單元之高度大於該第一介電材料層之厚度，並使得位於該第一介電材料層之上的該第一導電單元之寬度大於該第一開口區之寬度；形成一第二導電單元於該第二承載板上，使得位於該第二開口區的該第二導電單元之高度大於該第二介電材料層之厚度，並使得位於該第二介電材料層之上的該第二導電單元之寬度大於該第二開口區之寬度；形成一第三介電材料層於該第一導電單元與該第二導電單元之間；移除該第一承載板與該第二承載板，並移除該第一導電單元位於該第一開口區內的部分以及該第二導電單元位於該第二開口區內的部分；以及形成一第四介電材料層，使其包覆該第一導電單元與該第二導電單元。
在一實施例中，形成該第一導電單元及形成該第二導電單元的步驟係藉由電鍍方式。
在一實施例中，形成該第三介電材料層的步驟係包含：設置該第三介電材料層於該第一承載板與該第二承載板之間，並施加壓力使該第一承載板與該第二承載板朝向該第三介電材料層擠壓。
在一實施例中，該方法更包含：在形成該第四介電材料層的步驟之前，形成一第三導電單元於該第一導電單元上。
在一實施例中，該第一及第二導電單元的組成材質選自銅、鎳、錫及鎳/金之組合。
本發明第四實施例提供一種封裝基板之製作方法，其步驟包含：提供一第一承載板與一第二承載板；形成一第一介電材料層於該第一承載板上，並圖案化該第一介電材料層，使得一第一開口區形成於該第一介電材料層內，藉以露出該第一承載板；形成一第二介電材料層於該第二承載板上，並圖案化該第二介電材料層，使得一第二開口區形成於該第二介電材料層內，藉以露出該第二承載板；形成一第一導電單元於該第一承載板上，使得位於該第一開口區的該第一導電單元之高度大於該第一介電材料層之厚度，並使得位於該第一介電材料層之上的該第一導電單元之寬度大於該第一開口區之寬度；形成一第二導電單元於該第二承載板上，使得位於該第二開口區的該第二導電單元之高度大於該第二介電材料層之厚度，並使得位於該第二介電材料層之上的該第二導電單元之寬度大於該第二開口區之寬度；形成一第三介電材料層於該第一導電單元上，並形成一第四介電材料層於該第二導電單元上；移除該第二承載板，並移除該第二導電單元位於該第二開口區內的部分；黏結該第二導電單元於該第三介電材料層上；移除該第一承載板，並移除該第一導電單元位於該第一開口區內的部分；以及形成一第五介電材料層，使其包覆該第一導電單元。
在一實施例中，形成該第一導電單元及形成該第二導電單元的步驟係藉由電鍍方式。
在一實施例中，黏結該第二導電單元於該第三介電材料層上的步驟係包含：施加壓力使該第一承載板與該第四介電材料層朝向該第三介電材料層擠壓。
在一實施例中，該方法更包含：在形成該第五介電材料層的步驟之前，形成一第三導電單元於該第一導電單元上。
在一實施例中，該第一及第二導電單元的組成材質選自銅、鎳、錫及鎳/金之組合。
100‧‧‧封裝基板
120‧‧‧下層介電材料
130‧‧‧下層導電單元
140‧‧‧中層介電材料
150‧‧‧上層導電單元
160‧‧‧上層介電材料
210‧‧‧承載板
220‧‧‧第一介電材料層
221‧‧‧開口區
230‧‧‧第一導電單元
231‧‧‧第一部分
232‧‧‧第二部分
235‧‧‧第三導電單元
240‧‧‧第二介電材料層
250‧‧‧第二導電單元
260‧‧‧第三介電材料層
270‧‧‧第四介電材料層
311‧‧‧第一承載板
312‧‧‧第二承載板
321‧‧‧第一介電材料層
322‧‧‧第二介電材料層
325‧‧‧第一開口區
326‧‧‧第二開口區
331‧‧‧第一導電單元
332‧‧‧第二導電單元
335/337‧‧‧第一部分
336/338‧‧‧第二部分
339‧‧‧第三導電單元
340‧‧‧第三介電材料層
350‧‧‧第四介電材料層
360‧‧‧第五介電材料層
第1圖為根據本發明第一實施例的封裝基板之剖面示意圖。
第2A~2H圖為第一實施例封裝基板的各個製程步驟之封裝基板剖面圖。
第3A~3C圖為本發明第二實施例的各個製程步驟之封裝基板剖面圖。
第4A~4B圖為本發明第三實施例的各個製程步驟之封裝基板剖面圖。
第5A~5D圖為本發明第四實施例的各個製程步驟之封裝基板剖面圖。
為使對本發明之特徵、目的及功能有更進一步的認知與瞭解，茲配合圖式詳細說明本發明的實施例如後。在所有的說明書及圖示中，將採用相同的元件編號以指定相同或類似的元件。
在各個實施例的說明中，當一元素被描述是在另一元素之「上方/上」或「下方/下」，係指直接地或間接地在該另一元素之上或之下的情況，其可能包含設置於其間的其他元素；所謂的「直接地」係指其間並未設置其他中介元素。「上方/上」或「下方/下」等的描述係以圖式為基準進行說明，但亦包含其他可能的方向轉變。所謂的「第一」、「第二」、及「第三」係用以描述不同的元素，這些元素並不因為此類謂辭而受到限制。為了說明上的便利和明確，圖式中各元素的厚度或尺寸，係以誇張或省略或概略的方式表示，且各元素的尺寸並未完全為其實際的尺寸。
第1圖為根據本發明第一實施例的封裝基板100之剖面示意圖。該封裝基板100包含：一下層介電材料120、至少一下層導電單元130、一中層介電材料140、至少一上層導電單元150以及一上層介電材料160。該封裝基板100具有雙層的線路布局，該上層導電單元150代表該封裝基板100的上層線路布局所包含的導 線，該下層導電單元130代表該封裝基板100的下層線路布局所包含的導線；而為了說明上的方便，第1圖所繪示的是具有三個下層導電單元130與三個上層導電單元150的例子，但其數量並不以此為限，該下層導電單元130與該上層導電單元150的數量不須相同，且其位置也不須上下對應重疊，端視該封裝基板100線路布局的需要而定。該上層導電單元150為該封裝基板100的線路布局導線中的其中一者，或可稱之為單導線；如第1圖所示，該上層導電單元150為習知採用半加成製程(SAP)所製作的線路，其厚度通常小於20μm。該下層導電單元130亦為該封裝基板100的線路布局導線其中一者的單導線；如第1圖所示，該下層導電單元130為厚度大於20μm的厚導線，其截面積較習知者大，因而可得線路電阻較小的效果。此外，該中層介電材料140係用以電性隔離該下層導電單元130與該上層導電單元150；該下層介電材料120包覆該下層導電單元130及該中層介電材料140，該上層介電材料160包覆該上層導電單元150及該中層介電材料140，以分別作為該封裝基板100最下側與最上側的保護層或防焊層。本發明實施例主要係提出如何在習知封裝基板中加入厚導線(例如，厚度大於20μm)線路布局的技術。
以下說明本發明實施例之封裝基板的製程。請參照第2A~2H圖及第1圖，其分別對應上述第一實施例封裝基板100的各個製程步驟之封裝基板剖面圖。
首先，如第2A圖所示，提供一承載板210，其為一導電材質的基板，例如，金屬基板或是表面鍍有一層導電層的介電材質基板，用以承載或支持該封裝基板100的後續製程，例如，製作該封裝基板100的導電線路。上述的金屬基板包含鐵(Fe)、銅(Cu)、鎳(Ni)、錫(Sn)、鋁(Al)、鎳/金(Ni/Au)及其組合或合金，但本發明不以此為限。
接著，如第2B圖所示，形成一第一介電材料層220於該承載板210上，並圖案化該第一介電材料層220，使得至少一開口區221形成於該第一介電材料層220內，藉以露出該承載板210。該 第一介電材料層220的組成材質可以是感光型或非感光型的介電材料，例如，光阻(photoresist)材料或聚醯亞胺(polyimide)，以作為後續製作第一導電單元230之用。而藉由該開口區221的設置，該第一介電材料層220用以設定後續該第一導電單元230的形成位置。倘若該第一介電材料層220為感光型介電材料，例如，光阻材料或感光型聚醯亞胺，則該開口區221的形成可藉由光微影蝕刻技術來製作。另一方面，倘若該第一介電材料層220為非感光型介電材料，例如，非感光型聚醯亞胺，則該開口區221的形成可藉由雷射轉印技術來製作。
接著，如第2C圖所示，形成第一導電單元230於該承載板210上，使得位於該開口區221的該第一導電單元230(第一部份231)之高度(如圖所示的H2)大於該第一介電材料層220之厚度(如圖所示的H1)，並使得位於該第一介電材料層220之上的該第一導電單元230之寬度(如圖所示的W2)大於該開口區221之寬度(如圖所示的W1)。該第一導電單元230的組成材質可以是銅(Cu)、鎳(Ni)、錫(Sn)及鎳/金(Ni/Au)之組合或合金，可藉由金屬的電鍍或蒸鍍技術來製作。以電鍍為例，該第一導電單元230形成於該開口區221上，而該開口區221之外的該第一介電材料層220則用以阻止金屬電鍍作用；因此，該第一介電材料層220又可稱為阻鍍層。如圖所示，H2表示該第一導電單元230的高度，W2表示該第一導電單元230的第二部分232的寬度。在本實施例中，該第一導電單元230的高度H2大於該第一介電材料層220的厚度H1，且該第一導電單元230的第二部分232之橫向截面(例如，寬度W2)大於其第一部分231之橫向截面(例如，寬度W1)。
為了達到上述該第一導電單元230的尺寸要求，我們可設定適當的電鍍條件，使得金屬電鍍於該開口區221時，該第一導電單元230的成長會先充填該開口區221而形成其第一部分231，而隨著電鍍的繼續進行，金屬的成長會超過作為阻鍍層的該第一介電材料層220，而在該第一介電材料層220上向外擴展而形成其第二部分232。也就是說，該第一導電單元230作為該封裝基板線路 布局的導線，其線寬W2並非只依據該第一介電材料層220的開口區寬度W1，而是同時視上述的電鍍條件及該開口區221的寬度W1而定。
接著，如第2D圖所示，形成一第二介電材料層240於該第一導電單元230上，該第二介電材料層240的組成材質可以是感光型或非感光型的介電材料，以作為後續製作第二導電單元250之用。
接著，如第2E圖所示，藉由習知的半加成製程(SAP)製作該第二導電單元250之線路層，其組成材質亦可以是銅、鎳、錫及鎳/金之組合或合金。
接著，如第2F圖所示，形成一第三介電材料層260於該第二導電單元250上。該第三介電材料層260形成於該封裝基板的最外層，並圍繞該第二導電單元250與該第二介電材料層240，用以保護該封裝基板免於受到來自外部環境或後續製程(例如，焊接)的可能傷害。製程進行至此，可完成本發明第一實施例的封裝基板。
至此，雙層導電單元結構的封裝基板線路已完成，可先將該承載板210移除，並在裸露出的該第一導電單元230下方形成一第四介電材料層270，其為於該封裝基板100的最底層，如第2G圖所示，覆蓋該第一導電單元230與該第一介電材料層220，亦用以保護該封裝基板免於受到來自外部環境或後續製程的可能傷害。該第四介電材料層270可選用與該第三介電材料層260相同或不同的組成材質，本發明對此不加以限制。
此外，上個步驟在移除該承載板210之後，我們亦可再將該第一導電單元230位於該開口區內的第一部分231移除，留下比較寬的該第二部分232。倘若是採用研磨方式來移除，則該第一介電材料層220會在該第一部分231的研磨時亦同時被磨掉移除。在此情況下，該第四介電材料層270形成於裸露出的該第一導電單元230下方，將會覆蓋該第一導電單元230與該第二介電材料層240，則所形成的封裝基板之剖面圖可如第1圖所示。也就是 說，第1圖該封裝基板100的下層介電材料120、下層導電單元130、中層介電材料140、上層導電單元150以及上層介電材料160分別對應本製程實施例的第四介電材料層270、第一導電單元230、第二介電材料層240、第二導電單元250以及第三介電材料層260。
此外，上個步驟在形成該第四介電材料層270之前，亦可以金屬電鍍的方式，在該第一導電單元230的第二部分232下方形成一第三導電單元235，如第2H圖所示，使得該第一導電單元230與該第三導電單元235可共同組成厚度更厚的單導線，而能更加減低線路的電阻。
此外，在本實施例中，封裝基板的線路布局之單導線亦可以是多層導電單元的堆疊結構，例如，雙層、三層或更多層的導電單元，本發明對此不加以限制。
為因應不同的需求或用途，例如，雙層厚導線的線路布局，則以下將詳述本發明不同實施例的製程。請參照第2A~2C圖及第3A~3C圖，其分別對應本發明第二實施例的各個製程步驟之封裝基板剖面圖。
首先，提供一第一承載板311與一第二承載板312，其對應於第一實施例的承載板210，如第2A圖所示，請參考第一實施例對於承載板210的說明，在此不再贅述。
接著，分別於該第一承載板311與該第二承載板312上形成一第一介電材料層321與一第二介電材料層322，並分別圖案化該第一介電材料層321與該第二介電材料層322，使得至少一第一開口區325形成於該第一介電材料層321內、至少一第二開口區326形成於該第二介電材料層322內，藉以分別露出該第一承載板311與該第二承載板312。此處，該第一介電材料層321與該第二介電材料層322對應於第一實施例的第一介電材料層220，該第一開口區325與該第二開口區326對應於第一實施例的開口區221，如第2B圖所示，請參考第一實施例對於第一介電材料層220及開口區221的說明，在此不再贅述。
接著，形成第一導電單元331(第二導電單元332)於該第一承載板311(第二承載板312)上，使得位於該開口區325/326的該第一導電單元331(第二導電單元332)之高度H2大於該第一介電材料層331(第二導電單元332)之厚度H1，並使得位於該第一介電材料層331(第二導電單元332)之上的該第一導電單元331(第二導電單元332)之寬度W2大於該開口區325/326之寬度W1。此處，該第一導電單元331與該第二導電單元332對應於第一實施例的第一導電單元230，如第2C圖所示，請參考第一實施例對於第一導電單元230的說明，在此不再贅述。
為了說明上的方便，本實施例為具有三個第一導電單元331與三個第二導電單元332的例子，但其數量並不以此為限；該第一導電單元331與該第二導電單元332的數量不須相同，且後續組合成封裝基板時，其位置也不須上下對應重疊，端視該封裝基板的線路布局需要而定。
接著，形成一第三介電材料層340於該第一導電單元331與該第二導電單元332之間。在本實施例中，先將該第三介電材料層340設置於該第一承載板311與該第二承載板312之間，如第3A圖所示，再施加壓力使該第一承載板311與該第二承載板312朝向該第三介電材料層340擠壓，如第3B圖所示。例如，藉由真空模壓法，將該第一承載板311與該第二承載板312連同該第三介電材料層340、該第一導電單元331及該第二導電單元332壓合成一塊封裝基板。該第三介電材料層340的組成材質可以是黏結性佳的軟性介電材料，適合用於真空模壓法的壓合之用。
至此，雙層導電單元結構的封裝基板線路已完成，可先將該該第一承載板311與該第二承載板312移除，並在裸露出的該第一導電單元331下方以及該第二導電單元332上方形成一第四介電材料層350，其為於該封裝基板的最下層及最上層，如第3C圖所示。該第四介電材料層350形成於該封裝基板的最外層，並圍繞該第一導電單元331與該第二導電單元332，用以保護該封裝基板免於受到來自外部環境或後續製程(例如，焊接)的可能傷害。製 程進行至此，可完成本發明第二實施例的封裝基板。
該第四介電材料層350可選用與該第一介電材料層321或第二介電材料層322相同或不同的組成材質，本發明對此不加以限制。此外，在上述第3C圖之移除該第一承載板311與該第二承載板312步驟時，亦可將該第一介電材料層321及該第二介電材料層322一並移除，則第3C圖該第一介電材料層321及該第二介電材料層322的部份將會由後續覆蓋上的該第四介電材料層350所取代。
以下為本發明的第三實施例，其類似於第二實施例，製程步驟在第3B圖之前皆與第二實施例相同，在此不再贅述。請參考第3C圖，在移除該第一承載板311與該第二承載板312之後，我們亦可再將該第一導電單元331位於該第一開口區內的第一部分335移除，留下比較寬的該第二部分336，以及將該第二導電單元332位於該第二開口區內的第一部分337移除，留下比較寬的該第二部分338。倘若是採用研磨方式來移除，則該第一介電材料層321會在該第一導電單元331的第一部分335研磨時亦同時被磨掉移除，而該第二介電材料層322會在該第二導電單元332的第一部分337研磨時亦同時被磨掉移除。此時，該第四介電材料層350會形成於裸露出的該第一導電單元331下方以及裸露出的該第二導電單元332上方，因而將該第一導電單元331、該第三介電材料層340及該第二導電單元332整個包覆起來，所形成的封裝基板之剖面圖可如第4A圖所示。
此外，上個步驟在形成該第四介電材料層350之前，亦可以金屬電鍍的方式，在該第二導電單元332的上方形成一第三導電單元339，如第4B圖所示，使得該第二導電單元332與該第三導電單元339可共同組成厚度更厚的單導線，而能更加減低線路的電阻。
以下為本發明的第四實施例，其類似於第二實施例，製程步驟在第2C圖之前皆與第二實施例相同，在此不再贅述。請參考第5A圖，形成一第三介電材料層340於該第一導電單元331上，並 形成一第四介電材料層350於該第二導電單元332上。接著，移除該第二承載板312，並將該第二導電單元332位於該第二開口區內的第一部分337移除，留下比較寬的該第二部分338(請參考第3C圖)。倘若是採用研磨方式來移除，則該第二介電材料層322會在該第二導電單元332的第一部分337研磨時亦同時被磨掉移除。該第四介電材料層350形成於該封裝基板的最外層，並圍繞該第二導電單元332，用以保護該封裝基板免於受到來自外部環境或後續製程(例如，焊接)的可能傷害。該第三介電材料層340的組成材質可以是黏結性佳的軟性介電材料，以適用於後續製程將會使用到的真空模壓法之壓合。
接著，如第5B圖所示，將該第二導電單元332連同該第四介電材料層350黏結於該第三介電材料層340上。在本實施例中，我們可先將該第二導電單元332連同該第四介電材料層350設置於該第三介電材料層340上，再施加壓力使該第一承載板311與該第四介電材料層350朝向該第三介電材料層340擠壓。例如，藉由真空模壓法，將該第一承載板311與該第四介電材料層350連同該第三介電材料層340、該第一導電單元331及該第二導電單元332壓合成一塊封裝基板。
至此，雙層導電單元結構的封裝基板線路已完成，可先將該第一承載板311移除，並將該第一導電單元331位於該第一開口區內的第一部分335移除，留下比較寬的該第二部分336(請參考第3C圖)。倘若是採用研磨方式來移除，則該第一介電材料層321會在該第一導電單元331的第一部分335研磨時亦同時被磨掉移除。
接著，在裸露出的該第一導電單元331下方形成一第五介電材料層360，其為於該封裝基板的最底層，如第5C圖所示，用以保護該封裝基板免於受到來自外部環境或後續製程的可能傷害。該第五介電材料層360可選用與該第四介電材料層350相同或不同的組成材質，本發明對此不加以限制。
此外，上個步驟在形成該第五介電材料層360之前，亦可以 金屬電鍍的方式，在該第一導電單元331的下方形成一第三導電單元339，如第5D圖所示，使得該第一導電單元331與該第三導電單元339可共同組成厚度更厚的單導線，而能更加減低線路的電阻。
唯以上所述者，僅為本發明之較佳實施例，當不能以之限制本發明的範圍。即大凡依本發明申請專利範圍所做之均等變化及修飾，仍將不失本發明之要義所在，亦不脫離本發明之精神和範圍，故都應視為本發明的進一步實施狀況。
100‧‧‧封裝基板
120‧‧‧下層介電材料
130‧‧‧下層導電單元
140‧‧‧中層介電材料
150‧‧‧上層導電單元
160‧‧‧上層介電材料

Claims (18)

  1. 一種封裝基板之製作方法，其步驟包含：提供一承載板；形成一第一介電材料層於該承載板上，並圖案化該第一介電材料層，使得一開口區形成於該第一介電材料層內，藉以露出該承載板；形成一第一導電單元於該承載板上，使得位於該開口區的該第一導電單元之高度大於該第一介電材料層之厚度，並使得位於該第一介電材料層之上的該第一導電單元之寬度大於該開口區之寬度；形成一第二介電材料層於該第一導電單元上；形成一第二導電單元於該第二介電材料層上；形成一第三介電材料層於該第二導電單元上；移除該承載板，並移除該第一導電單元位於該開口區內的部分；以及形成一第四介電材料層，使其包覆該第一導電單元。
  2. 如申請專利範圍第1項所述之製作方法，其中，形成該第一導電單元的步驟係藉由電鍍方式。
  3. 如申請專利範圍第1項所述之製作方法，更包含：在形成該第四介電材料層的步驟之前，形成一第三導電單元於該第一導電單元上。
  4. 如申請專利範圍第1項所述之製作方法，其中，該第一及第二導電單元的組成材質選自銅、鎳、錫及鎳/金之組合。
  5. 一種封裝基板之製作方法，其步驟包含：提供一第一承載板與一第二承載板；形成一第一介電材料層於該第一承載板上，並圖案化該第一介電材料層，使得一第一開口區形成於該第一介電材料層內，藉以露出該第一承載板；形成一第二介電材料層於該第二承載板上，並圖案化該第二介電材料層，使得一第二開口區形成於該第二介電材料層內， 藉以露出該第二承載板；形成一第一導電單元於該第一承載板上，使得位於該第一開口區的該第一導電單元之高度大於該第一介電材料層之厚度，並使得位於該第一介電材料層之上的該第一導電單元之寬度大於該第一開口區之寬度；形成一第二導電單元於該第二承載板上，使得位於該第二開口區的該第二導電單元之高度大於該第二介電材料層之厚度，並使得位於該第二介電材料層之上的該第二導電單元之寬度大於該第二開口區之寬度；形成一第三介電材料層於該第一導電單元與該第二導電單元之間；移除該第一承載板與該第一介電材料層，並移除該第二承載板與該第二介電材料層；以及形成一第四介電材料層，使其包覆該第一導電單元與該第二導電單元。
  6. 如申請專利範圍第5項所述之製作方法，其中，形成該第一導電單元及形成該第二導電單元的步驟係藉由電鍍方式。
  7. 如申請專利範圍第5項所述之製作方法，其中，形成該第三介電材料層的步驟係包含：設置該第三介電材料層於該第一承載板與該第二承載板之間，並施加壓力使該第一承載板與該第二承載板朝向該第三介電材料層擠壓。
  8. 如申請專利範圍第5項所述之製作方法，其中，該第一及第二導電單元的組成材質選自銅、鎳、錫及鎳/金之組合。
  9. 一種封裝基板之製作方法，其步驟包含：提供一第一承載板與一第二承載板；形成一第一介電材料層於該第一承載板上，並圖案化該第一介電材料層，使得一第一開口區形成於該第一介電材料層內，藉以露出該第一承載板；形成一第二介電材料層於該第二承載板上，並圖案化該第二介 電材料層，使得一第二開口區形成於該第二介電材料層內，藉以露出該第二承載板；形成一第一導電單元於該第一承載板上，使得位於該第一開口區的該第一導電單元之高度大於該第一介電材料層之厚度，並使得位於該第一介電材料層之上的該第一導電單元之寬度大於該第一開口區之寬度；形成一第二導電單元於該第二承載板上，使得位於該第二開口區的該第二導電單元之高度大於該第二介電材料層之厚度，並使得位於該第二介電材料層之上的該第二導電單元之寬度大於該第二開口區之寬度；形成一第三介電材料層於該第一導電單元與該第二導電單元之間；移除該第一承載板與該第二承載板，並移除該第一導電單元位於該第一開口區內的部分以及該第二導電單元位於該第二開口區內的部分；以及形成一第四介電材料層，使其包覆該第一導電單元與該第二導電單元。
  10. 如申請專利範圍第9項所述之製作方法，其中，形成該第一導電單元及形成該第二導電單元的步驟係藉由電鍍方式。
  11. 如申請專利範圍第9項所述之製作方法，其中，形成該第三介電材料層的步驟係包含：設置該第三介電材料層於該第一承載板與該第二承載板之間，並施加壓力使該第一承載板與該第二承載板朝向該第三介電材料層擠壓。
  12. 如申請專利範圍第9項所述之製作方法，更包含：在形成該第四介電材料層的步驟之前，形成一第三導電單元於該第一導電單元上。
  13. 如申請專利範圍第9項所述之製作方法，其中，該第一及第二導電單元的組成材質選自銅、鎳、錫及鎳/金之組合。
  14. 一種封裝基板之製作方法，其步驟包含： 提供一第一承載板與一第二承載板；形成一第一介電材料層於該第一承載板上，並圖案化該第一介電材料層，使得一第一開口區形成於該第一介電材料層內，藉以露出該第一承載板；形成一第二介電材料層於該第二承載板上，並圖案化該第二介電材料層，使得一第二開口區形成於該第二介電材料層內，藉以露出該第二承載板；形成一第一導電單元於該第一承載板上，使得位於該第一開口區的該第一導電單元之高度大於該第一介電材料層之厚度，並使得位於該第一介電材料層之上的該第一導電單元之寬度大於該第一開口區之寬度；形成一第二導電單元於該第二承載板上，使得位於該第二開口區的該第二導電單元之高度大於該第二介電材料層之厚度，並使得位於該第二介電材料層之上的該第二導電單元之寬度大於該第二開口區之寬度；形成一第三介電材料層於該第一導電單元上，並形成一第四介電材料層於該第二導電單元上；移除該第二承載板，並移除該第二導電單元位於該第二開口區內的部分；黏結該第二導電單元於該第三介電材料層上；移除該第一承載板，並移除該第一導電單元位於該第一開口區內的部分；以及形成一第五介電材料層，使其包覆該第一導電單元。
  15. 如申請專利範圍第14項所述之製作方法，其中，形成該第一導電單元及形成該第二導電單元的步驟係藉由電鍍方式。
  16. 如申請專利範圍第14項所述之製作方法，其中，黏結該第二導電單元於該第三介電材料層上的步驟係包含：施加壓力使該第一承載板與該第四介電材料層朝向該第三介電材料層擠壓。
  17. 如申請專利範圍第14項所述之製作方法，更包含： 在形成該第五介電材料層的步驟之前，形成一第三導電單元於該第一導電單元上。
  18. 如申請專利範圍第14項所述之製作方法，其中，該第一及第二導電單元的組成材質選自銅、鎳、錫及鎳/金之組合。
TW105100616A 2016-01-08 2016-01-08 封裝基板之製作方法 TWI566309B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW105100616A TWI566309B (zh) 2016-01-08 2016-01-08 封裝基板之製作方法
US15/372,714 US10745818B2 (en) 2016-01-08 2016-12-08 Method of fabricating package substrates
JP2017001063A JP2017123464A (ja) 2016-01-08 2017-01-06 パッケージ基板の製造方法
US16/919,226 US20200332429A1 (en) 2016-01-08 2020-07-02 Method of fabricating package substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105100616A TWI566309B (zh) 2016-01-08 2016-01-08 封裝基板之製作方法

Publications (2)

Publication Number Publication Date
TWI566309B TWI566309B (zh) 2017-01-11
TW201725633A true TW201725633A (zh) 2017-07-16

Family

ID=58407970

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105100616A TWI566309B (zh) 2016-01-08 2016-01-08 封裝基板之製作方法

Country Status (3)

Country Link
US (2) US10745818B2 (zh)
JP (1) JP2017123464A (zh)
TW (1) TWI566309B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113474852B (zh) * 2019-03-04 2022-06-28 普利坚股份有限公司 线圈装置及制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783570B2 (ja) * 1985-04-25 1995-09-06 旭化成工業株式会社 両面フアインパタ−ン回路
EP0804806A1 (en) * 1994-12-22 1997-11-05 Benedict G. Pace Device for superheating steam
JP3085658B2 (ja) * 1997-08-28 2000-09-11 京セラ株式会社 配線基板及びその製造方法
CN100543884C (zh) * 2003-08-22 2009-09-23 泰科电子荷兰公司 生产电导体元件的方法及电导体元件
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
JP2007158069A (ja) * 2005-12-06 2007-06-21 Shinko Electric Ind Co Ltd 半導体パッケージの外部接続構造及びその製造方法
TWI380756B (en) * 2007-01-25 2012-12-21 Unimicron Technology Corp Circuit structure and process thereof
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
TWI360213B (en) * 2007-11-19 2012-03-11 Subtron Technology Co Ltd Chip package carrier, chip package and method for
TWI365020B (en) * 2008-03-27 2012-05-21 Unimicron Technology Corp Method of fabricating package substrate having semiconductor component embedded therein
JP4896247B2 (ja) * 2010-04-23 2012-03-14 株式会社メイコー プリント基板の製造方法及びこれを用いたプリント基板
CN106575670B (zh) * 2014-09-18 2020-10-16 英特尔公司 用于硅cmos相容半导体器件中的缺陷扩展控制的具有倾斜侧壁刻面的纤锌矿异质外延结构

Also Published As

Publication number Publication date
US20200332429A1 (en) 2020-10-22
US20170198406A1 (en) 2017-07-13
JP2017123464A (ja) 2017-07-13
TWI566309B (zh) 2017-01-11
US10745818B2 (en) 2020-08-18

Similar Documents

Publication Publication Date Title
TWI236113B (en) Semiconductor chip package and method for making the same
CN101887879B (zh) 内埋式单层金属层基板、应用之封装件及基板制造方法
US9510453B2 (en) Package carrier
US9070616B2 (en) Method of fabricating packaging substrate
US7706148B2 (en) Stack structure of circuit boards embedded with semiconductor chips
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
KR20080007893A (ko) 적층형 반도체 패키지 및 그의 제조방법
JP6690929B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20100314744A1 (en) Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
US20100289132A1 (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
CN101409238A (zh) 无核层封装基板的制作方法
CN101364586B (zh) 封装基板结构
US20080182360A1 (en) Fabrication method of semiconductor package
US9761515B2 (en) Substrate structure
JP2009135221A (ja) 多層配線基板及びその製造方法ならびに半導体装置
TWI431755B (zh) 堆疊式封裝構造及其基板製造方法
TWI566309B (zh) 封裝基板之製作方法
CN104576402B (zh) 封装载板及其制作方法
JP2009135321A (ja) 多層配線基板及びその製造方法ならびに半導体装置
TWI559465B (zh) 封裝基板及其製作方法
CN106941101A (zh) 封装基板及其制作方法
CN101959374B (zh) 一种多层印制电路板的制造方法
CN101740403B (zh) 封装基板结构及其制作方法
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
TW201725668A (zh) 封裝基板及其製作方法