TW201722080A - 總線切換電路及具有該總線切換電路之可攜式電子裝置 - Google Patents

Abstract

本發明公開一種總線切換電路，應用於包括至少一個周邊元件之可攜式電子裝置中，所述總線切換電路包括處理單元以及至少一開關單元，所述處理單元包括至少一總線端以及與所述至少一開關單元數量相應之控制訊號輸出端，每一控制訊號輸出端用以輸出相應之控制訊號，以控制相應之開關單元之導通或截止。本發明還提供一種具有該總線切換電路之可攜式電子裝置。

Description

總線切換電路及具有該總線切換電路之可攜式電子裝置

本發明涉及一種總線切換電路及具有該總線切換電路之可攜式電子裝置。

目前，行動電話等可攜式電子裝置通常包括前後兩個攝像頭，且為達到高畫質要求，通常將前後攝像頭選用同像素同型號之產品。然而，同型號之攝像頭通常具有相同之I2C(Inter-Integrated Circuit)總線位址，而處理器或者於系統可程式設計（in-system programming，ISP）晶片有時往往僅能提供一路I2C總線給某一個攝像頭專用，這樣不可避免之存於尋址衝突之問題。

針對上述問題，有必要提供一種可避免尋址衝突之總線切換電路。

另外，有必要提供一種具有該總線切換電路之可攜式電子裝置。

一種總線切換電路，應用於包括至少一個周邊元件之可攜式電子裝置中，所述總線切換電路包括處理單元以及至少一開關單元，所述處理單元包括至少一總線端以及與所述至少一開關單元數量相應之控制訊號輸出端，每一開關單元均包括與所述至少一總線端數量相應之輸入端、輸出端以及控制端，所述每一開關單元中每一輸入端分別電連接至相應之總線端，每一輸出端分別電連接至相應之周邊元件之總線引腳，所述每一開關單元中之控制端電連接於一起，且分別電連接至相應之控制訊號輸出端，每一控制訊號輸出端用以輸出相應之控制訊號，以控制相應之開關單元之導通或截止。

一種可攜式電子裝置，包括至少一周邊元件以及項所述之總線切換電路。

本發明所述之可攜式電子裝置可藉由該控制訊號輸出端輸出相應之控制訊號，以選擇對應之周邊元件，進而使得所述周邊元件共用所述總線端，而不會出現選址衝突等情況。

圖1為本發明較佳實施例之可攜式電子裝置之整體示意圖。

圖2為圖1所述可攜式電子裝置另一角度下之示意圖。

圖3為圖1所述可攜式電子裝置中總線切換電路之電路圖。

請參閱圖1及圖2，本發明較佳實施例之可攜式電子裝置100可為行動電話、平板電腦等。該可攜式電子裝置100包括主體部11、顯示單元12、第一攝像頭13、第二攝像頭15以及設置於所述主體部11內部之總線切換電路17。

該主體部11包括第一表面111以及與第一表面111相對設置之第二表面113。所述顯示單元12設置於所述第一表面111上。於本實施例中，該第一攝像頭13為主攝像頭，其設置於所述第二表面113上。所述第二攝像頭15為副攝像頭，其設置於所述第一表面111上，即設置於該顯示單元12所在平面，用於輔助用戶實現自拍等功能。可理解，該第一攝像頭13與第二攝像頭15之位置不局限於上述所述，其亦可其他方式排設。

請一併參閱圖3，該第一攝像頭13包括資料引腳SDA_CAM1及時鐘引腳SCL_CAM1。第二攝像頭15包括資料引腳SDA_CAM2及時鐘引腳SCL_CAM2。

於本實施例中，該總線切換電路17包括處理單元171、第一開關單元173、第二開關單元174、第一電阻R1、第二電阻R2、第一上拉電路177以及第二上拉電路178。

該處理單元171可為中央處理器（central processing unit，CPU）或在系統可程式設計（in-system programming，ISP）晶片。該處理單元171包括資料端I2C_SDA、時鐘端I2C_SCL、第一控制訊號輸出端GPIO1以及第二控制訊號輸出端GPIO2。於本實施例中，該第一控制訊號輸出端GPIO1及第二控制訊號輸出端GPIO2均為通用輸入/輸出引腳。

所述第一開關單元173包括第一場效應管Q1及第二場效應管Q2。所述第一場效應管Q1之源極作為第一開關單元173之第一輸入端，以電連接至所述資料端I2C_SDA。所述第二場效應管Q2之源極作為所述第一開關單元173之第二輸入端，以電連接至所述時鐘端I2C_SCL。所述第一場效應管Q1之汲極作為所述第一開關單元173之第一輸出端，以電連接至所述第一攝像頭13之資料引腳SDA_CAM1。所述第二場效應管Q2之汲極作為所述第一開關單元173之第二輸出端，以電連接至所述第一攝像頭13之時鐘引腳SCL_CAM1。所述第一場效應管Q1之閘極與第二場效應管Q2之閘極分別作為所述第一開關單元173之第一控制端及第二控制端，均電連接至所述第一控制訊號輸出端GPIO1。

所述第二開關單元174包括第三場效應管Q3及第四場效應管Q4。所述第三場效應管Q3之源極作為第二開關單元174之第一輸入端，以電連接至所述資料端I2C_SDA。所述第四場效應管Q4之源極作為所述第二開關單元174之第二輸入端，以電連接至所述時鐘端I2C_SCL。所述第三場效應管Q3之汲極作為所述第二開關單元174之第一輸出端，以電連接至所述第二攝像頭15之資料引腳SDA_CAM2。所述第四場效應管Q4之汲極作為所述第二開關單元174之第二輸出端，以電連接至所述第二攝像頭15之時鐘引腳SCL_CAM2。所述第三場效應管Q3之閘極與第四場效應管Q4之閘極分別作為所述第二開關單元174之第一控制端及第二控制端，均電連接至所述第二控制訊號輸出端GPIO2。

所述第一電阻R1之一端連接至一供電電源VCC，另一端連接至所述資料端I2C_SDA。所述第二電阻R2之一端連接至所述供電電源VCC，另一端連接至所述時鐘端I2C_SCL。

所述第一上拉電路177包括第一上拉電阻R3及第二上拉電阻R4。所述第一上拉電阻R3之一端連接至所述供電電源VCC，另一端連接至所述第一攝像頭13之資料引腳SDA_CAM1。所述第二上拉電阻R4之一端連接至所述供電電源VCC，另一端連接至所述第一攝像頭13之時鐘引腳SCL_CAM1。

所述第二上拉電路178包括第三上拉電阻R5及第四上拉電阻R6。所述第三上拉電阻R5之一端連接至所述供電電源VCC，另一端連接至所述第一攝像頭13之資料引腳SDA_CAM2。所述第四上拉電阻R6之一端連接至所述供電電源VCC，另一端連接至所述第二攝像頭15之時鐘引腳SCL_CAM2。

可理解，於其他實施例中，所述總線切換電路17還包括第一下拉電阻R7及第二下拉電阻R8。所述第一下拉電阻R7之一端連接至所述第一控制訊號輸出端GPIO1，另一端接地。所述第二下拉電阻R8之一端連接至所述第二控制訊號輸出端GPIO2，另一端接地。

請一併參閱表1，所述處理單元171可藉由該第一控制訊號輸出端GPIO1及所述第二控制訊號輸出端GPIO2輸出相應之控制訊號，以控制第一開關單元173與第二開關單元174之導通或截止，進而選擇相應之第一攝像頭13或第二攝像頭15，以使得所述處理單元171藉由I2C(Inter-Integrated Circuit)總線協定對所述第一攝像頭13或第二攝像頭15進行尋址。例如，當所述第一控制訊號輸出端GPIO1輸出高電平（例如邏輯1），所述資料端I2C_SDA為輸出，且輸出高電平（例如邏輯1）時，所述第一場效應管Q1之源極與閘極之間之電壓（VGS）為0伏特（即VGS=0），所述第一場效應管Q1截止，所述第一攝像頭13之資料引腳SDA_CAM1藉由第一上拉電阻R3連接至所述供電電源VCC，進而上拉至高電平。當所述資料端I2C_SDA為輸出，且輸出低電平（例如邏輯0）時，所述第一場效應管Q1之源極與閘極之間之電壓（VGS）為1.8伏特（即VGS=1.8v），所述第一場效應管Q1飽與導通，所述第一攝像頭13之資料引腳SDA_CAM1之電壓被拉低至低電平。

當所述第一控制訊號輸出端GPIO1輸出低電平（例如邏輯0），所述資料端I2C_SDA為輸出，且輸出高電平（例如邏輯1）時，所述第一場效應管Q1之源極與閘極之間之電壓（VGS）小於0伏特（即VGS<0），所述第一場效應管Q1截止，所述第一攝像頭13之資料引腳SDA_CAM1之電壓藉由所述第一上拉電阻R3連接至所述供電電源VCC，進而上拉至高電平。當所述資料端I2C_SDA為輸出，且輸出低電平（例如邏輯0）時，所述第一場效應管Q1之源極與閘極之間之電壓（VGS）為0伏特（即VGS=0），所述第一場效應管Q1截止，所述第一攝像頭13之資料引腳SDA_CAM1之電壓藉由所述第一上拉電阻R3連接至所述供電電源VCC，進而上拉至高電平。

表1 處理單元與第一攝像頭、第二攝像頭中各引腳之真值表

同樣，請一併參閱表2，當所述第一控制訊號輸出端GPIO1輸出高電平（例如邏輯1），所述資料端I2C_SDA為輸入時，當所述第一攝像頭13回應一應答訊號（Ack-knowledge訊號）而輸出高電平時，所述第一場效應管Q1之源極與閘極之間之電壓（VGS）為0伏特（即VGS=0），所述第一場效應管Q1截止，所述資料端I2C_SDA之電壓藉由所述第一上拉電路176中之第一電阻R1連接至所述供電電源VCC，進而上拉至高電平。當所述第一攝像頭13回應所述Ack-knowledge訊號而輸出低電平時，所述第一場效應管Q1藉由其內部之二極體（圖未標）將所述資料端I2C_SDA之電壓鉗位元至低電平，從而所述第一場效應管Q1中源極與閘極之間之電壓（VGS）為1.5伏特（即VGS=1.5），所述第一場效應管Q1導通，所述資料端I2C_SDA之電壓被鎖定至低電平。

表2 處理單元與第一攝像頭、第二攝像頭中各引腳之真值表

顯然，從上述表1及表2可明顯看出，第一控制訊號輸出端GPIO1及第二控制訊號輸出端GPIO2可輸出相應之控制訊號，以選擇對應之攝像頭，進而實現對相應之攝像頭進行尋址。例如，當第一控制訊號輸出端GPIO1輸出為0，且第二控制訊號輸出端GPIO2輸出為0（即GPIO1&GPIO2=00）時，表示不選中任何攝像頭。當GPIO1&GPIO2=01時，表示選中第二攝像頭15，如此可實現對第二攝像頭15之尋址。當GPIO1&GPIO2=10時，表示選中第一攝像頭13，如此可實現對第一攝像頭13之尋址。GPIO1&GPIO2=11之模式被禁止，意思是不該出現此模式。

本發明項所述之可攜式電子裝置100可藉由該第一控制訊號輸出端GPIO1及第二控制訊號輸出端GPIO2輸出相應之控制訊號，以選擇對應之第一攝像頭13或第二攝像頭15，進而使得所述第一攝像頭13或第二攝像頭15共用所述資料端I2C_SDA及時鐘端I2C_SCL，而不會出現選址衝突等情況。

可理解，於其他實施例中，所述可攜式電子裝置100中攝像頭之數量不局限於本實施例項所述之兩個，其亦可為一個或多個，即所述可攜式電子裝置100包括至少一個攝像頭。對應地，所述總線切換電路17中之開關單元、上拉電路、控制訊號輸出端以及下拉電阻之數量均與攝像頭之數量保持一致。例如，當所述可攜式電子裝置100包括三個攝像頭時，所述總線切換電路17對應包括三個開關單元、三個上拉電路、三個控制訊號輸出端以及三個下拉電阻。其中，每一開關單元之第一輸入端均電連接至所述資料端，每一開關單元之第二輸入端均電連接至所述時鐘端。每一開關單元之第一輸出端及第二輸出端分別電連接至相應之攝像頭之資料引腳及時鐘引腳。每一開關單元之第一控制端及第二控制端均電連接至一相應之控制訊號輸出端。每一控制訊號輸出端用以輸出相應之控制訊號，以控制相應之開關單元之導通或截止。

另外，每一開關單元均包括兩個場效應管，其中一個場效應管之源極作為所述第一輸入端，以電連接至所述資料端，另外一個效應管之源極作為所述第二輸入端，以電連接至所述時鐘端。所述其中一個場效應管之汲極作為所述第一輸出端，以電連接至相應之攝像頭之資料引腳，所述另外一個場效應管之汲極作為所述第二輸出端，以電連接至相應之攝像頭之時鐘引腳。兩個場效應管之閘極分別作為所述第一控制端及第二控制端，且均電連接至相應之控制訊號輸出端。

每一上拉電路均包括兩個上拉電阻，其中一個上拉電阻之一端電連接至一供電電源，另一端連接至相應之開關單元之第一輸出端及相應之攝像頭之資料端。另外一個上拉電阻之一端連接至所述供電電源，另一端連接至相應之開關單元之第二輸出端及相應之攝像頭之時鐘端。每一下拉電阻之一端接地，另一端則分別電連接至相應之控制訊號輸出端。

當然，可理解，於其他實施例中，所述可攜式電子裝置100亦不局限於本實施例項所述之攝像頭，其還可為其他之周邊元件。

可理解，於其他實施例中，所述可攜式電子裝置100中周邊元件不局限於包括本實施例項所述之兩個總線引腳，即資料引腳SDA_CAM1、SDA_CAM2以及時鐘引腳SCL_CAM1、SCL_CAM2，其還可包括一個或多個總線引腳，即所述周邊元件包括至少一個總線引腳。對應地，所述處理單元中之總線端、開關單元中輸入端、輸出端、控制端以及上拉電路中上拉電阻之數量均與總線引腳之數量保持一致。例如，當所述周邊元件僅包括一個總線引腳時，所述處理單元僅包括一個總線端。所述開關單元僅包括一個場效應管，所述場效應管之源極作為輸入端連接至所述總線端。所述場效應管之汲極作為輸出端連接至所述周邊元件之總線引腳。所述場效應管之閘極作為控制端連接至相應之控制訊號輸出端。對應地，所述上拉電路僅包括一個上拉電阻，所述上拉電阻之一端連接至所述供電電源，另一端連接至相應之開關單元之輸出端及相應之周邊元件之總線引腳。

以上所述，僅為本發明的較佳實施例，並非是對本發明作任何形式上的限定。另外，本領域技術人員還可在本發明精神內做其它變化，當然，這些依據本發明精神所做的變化，都應包含在本發明所要求保護的範圍之內。

100‧‧‧可攜式電子裝置

11‧‧‧主體部

111‧‧‧第一表面

113‧‧‧第二表面

12‧‧‧顯示單元

13‧‧‧第一攝像頭

15‧‧‧第二攝像頭

SDA_CAM1、SDA_CAM2‧‧‧資料引腳

SCL_CAM1、SCL_CAM2‧‧‧時鐘引腳

17‧‧‧總線切換電路

171‧‧‧處理單元

I2C_SDA‧‧‧資料端

I2C_SCL‧‧‧時鐘端

GPIO1‧‧‧第一控制訊號輸出端

GPIO2‧‧‧第二控制訊號輸出端

173‧‧‧第一開關單元

Q1‧‧‧第一場效應管

Q2‧‧‧第二場效應管

174‧‧‧第二開關單元

Q3‧‧‧第三場效應管

Q4‧‧‧第四場效應管

R1‧‧‧第一電阻

R2‧‧‧第二電阻

177‧‧‧第一上拉電路

R3‧‧‧第一上拉電阻

R4‧‧‧第二上拉電阻

178‧‧‧第二上拉電路

R5‧‧‧第三電阻

R6‧‧‧第四電阻

R7‧‧‧第一下拉電阻

R8‧‧‧第二下拉電阻

無

100‧‧‧可攜式電子裝置

13‧‧‧第一攝像頭

15‧‧‧第二攝像頭

SDA_CAM1、SDA_CAM2‧‧‧資料引腳

SCL_CAM1、SCL_CAM2‧‧‧時鐘引腳

17‧‧‧總線切換電路

171‧‧‧處理單元

I2C_SDA‧‧‧資料端

I2C_SCL‧‧‧時鐘端

GPIO1‧‧‧第一控制訊號輸出端

GPIO2‧‧‧第二控制訊號輸出端

173‧‧‧第一開關單元

Q1‧‧‧第一場效應管

Q2‧‧‧第二場效應管

174‧‧‧第二開關單元

Q3‧‧‧第三場效應管

Q4‧‧‧第四場效應管

R1‧‧‧第一電阻

R2‧‧‧第二電阻

177‧‧‧第一上拉電路

R3‧‧‧第一上拉電阻

R4‧‧‧第二上拉電阻

178‧‧‧第二上拉電路

R5‧‧‧第三電阻

R6‧‧‧第四電阻

R7‧‧‧第一下拉電阻

R8‧‧‧第二下拉電阻

Claims (8)

1. 一種總線切換電路，應用於包括至少一個周邊元件之可攜式電子裝置中，其改良在於：所述總線切換電路包括處理單元以及至少一開關單元，所述處理單元包括至少一總線端以及與所述至少一開關單元數量相應之控制訊號輸出端，每一開關單元均包括與所述至少一總線端數量相應之輸入端、輸出端以及控制端，所述每一開關單元中每一輸入端分別電連接至相應之總線端，每一輸出端分別電連接至相應之周邊元件之總線引腳，所述每一開關單元中之控制端電連接於一起，且分別電連接至相應之控制訊號輸出端，每一控制訊號輸出端用以輸出相應之控制訊號，以控制相應之開關單元之導通或截止。
2. 如申請專利範圍第1項所述之總線切換電路，其中所述總線端包括資料端及時鐘端，每一開關單元包括第一輸入端、第二輸入端、第一輸出端、第二輸出端、第一控制端以及第二控制端，所述第一輸入端電連接至所述資料端，所述第二輸入端電連接至所述時鐘端，所述第一輸出端電連接至所述周邊元件之資料引腳，所述第二輸出端電連接至所述周邊元件之時鐘引腳，所述第一控制端以及第二控制端電連接於一起，並均電連接至相應之控制訊號輸出端。
3. 如申請專利範圍第1項所述之總線切換電路，其中每一開關單元均包括至少一個場效應管，每一場效應管之源極作為所述輸入端，以分別電連接至相應之總線端，每一場效應管之汲極作為所述輸出端，以電連接至相應之周邊元件之總線引腳，每一場效應管之閘極均作為所述控制端，且電連接至相應之控制訊號輸出端。
4. 如申請專利範圍第1項所述之總線切換電路，其中所述總線切換電路還包括與所述至少一開關單元數量相應之上拉電路，每一上拉電路包括與所述至少一總線端數量相應之上拉電阻，每一上拉電阻之一端連接至一供電電源，另一端連接至相應之開關單元之輸出端及相應之周邊元件之總線引腳。
5. 如申請專利範圍第1項所述之總線切換電路，其中所述總線切換電路還包括與所述至少一總線端數量相應之電阻，每一電阻之一端連接至一供電電源，另一端連接至相應之總線端。
6. 如申請專利範圍第1項所述之總線切換電路，其中所述總線切換電路還包括與所述控制訊號輸出端數量相應之下拉電阻，每一下拉電阻之一端接地，另一端分別電連接至相應之控制訊號輸出端。
7. 一種可攜式電子裝置，包括至少一周邊元件以及如申請專利範圍第1-6項中任一項所述之總線切換電路。
8. 如申請專利範圍第7項所述之可攜式電子裝置，其中所述周邊元件為攝像頭。