TW201712846A - 積體電路、正照式感測器、背照式感測器、與三維積體電路 - Google Patents

積體電路、正照式感測器、背照式感測器、與三維積體電路 Download PDF

Info

Publication number
TW201712846A
TW201712846A TW105119695A TW105119695A TW201712846A TW 201712846 A TW201712846 A TW 201712846A TW 105119695 A TW105119695 A TW 105119695A TW 105119695 A TW105119695 A TW 105119695A TW 201712846 A TW201712846 A TW 201712846A
Authority
TW
Taiwan
Prior art keywords
substrate
metal layer
interconnect structure
layer
distance
Prior art date
Application number
TW105119695A
Other languages
English (en)
Other versions
TWI613788B (zh
Inventor
黃信耀
王明璁
王俊智
楊敦年
洪豐基
周世培
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201712846A publication Critical patent/TW201712846A/zh
Application granted granted Critical
Publication of TWI613788B publication Critical patent/TWI613788B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

某些實施例關於三維(3D)積體電路(IC)。3DIC包含第一基板，其具有光著測器以接收自光源之第一方向中的光。內連線結構位於第一基板上，並包含交互堆疊的多個金屬層與絕緣層多個金屬層之一者最靠近光源，而多個金屬層中的另一者最遠離光源。接合墊凹陷自3DIC其最靠近光源的表面中的開口，延伸至內連線結構中並止於接合墊。接合墊與3DIC最靠近光源之表面相隔一段距離，並直接接觸最遠離光源之多個金屬層中的另一者。

Description

積體電路、正照式感測器、背照式感測器、與三維積體電路
本揭露關於積體電路，更特別關於其接合墊於內連線結構中的位置。
多種現代電子裝置包含光學影像裝置如數位相機，其採用影像感測器。影像感測器可位於積體電路(IC)上，且IC包含光偵測器陣列與支援邏輯。光偵測器可對應個別畫素，並量測對應光學影像之入射射線(如光)。支援邏輯有利於自IC讀出數位資料。自IC讀出的數位資料對應光學影像之數位編碼表示。
可形成影像感測器之標準的IC製程採用正照式(FSI)技術或背照式(BSI)技術。FSI中的光線自IC正面照射後，先穿過電子內連線結構如後段製程(BEOL)之金屬層堆疊，之後才被光偵測器收集。在FSI中若BEOL金屬層設置於入射光與光偵測器之間，其材料會阻擋光線，因此BEOL金屬層通常具有光悛於個別的光偵測器上。為了使更多光線經由光圈到達光偵測器，FSI通常採用微透鏡、導光器、與其他光學結構以最小化光反射，有助於將光導向個別的光偵測器。
在BSI中，光線並非穿過BEOL金屬層中的光圈，而是由背面(BEOL金屬層堆疊之對向側)照射感測器。與FSI相 較，BSI讓光偵測器具有電性構件於感測器之一側上，以及光徑於感測器之另一側上，使光學單元與電子單元具有較佳分隔。如此一來，光徑可最佳地獨立於電子構件之外，反之亦然。現有的FSI位於薄化後的基板表面上，而BSI之光學限制與上述FSI之光學限制類似，除了BSI中的光偵測器位置通常更靠近微透鏡。此外，由於BSI不具有BEOL金屬層中光圈的相關限制，因此可不計入射光的損失機制，並有效地提供更高量子效率於裝置。
FSI與BSI技術的市場區隔具有其價值。FSI為成熟技術，可用於畫素較大的低價產品。BSI為開發中的技術，可用於畫素較小的高端產品。
本揭露一實施例提供之積體電路，包括：第一基板，包括光偵射器設置以接收來自光源之第一方向中的光；內連線結構，位於第一基板上且包含交互堆疊的多個金屬層與多個絕緣層，其中金屬層中的一者最靠近光源，而金屬層中的另一者最遠離光源；以及接合墊凹陷，自積體電路最靠近光源之表面中的開口，延伸至內連線結構中並止於接合墊，其中接合墊與積體電路最靠近光源之表面相隔一段距離，並直接接觸最遠離光源的金屬層中的另一者。
本揭露一實施例提供之正照式感測器，包括：影像感測器基板，具有第一表面設置以接收光照，以及第二表面與第一表面對向，其中光偵測器陣列設置於影像感測基板的第一表面與第二表面之間；影像感測器內連線結構，鄰接第一表 面，且影像感測器內連線結構包括交互堆疊的多個金屬層與多個絕緣層，其中金屬層中的第一金屬層與第一表面之間隔有第一垂直距離，且第一距離小於金屬層中其他金屬層與第一表面之間相隔的其他垂直距離；以及接合墊結構，與光偵測器陣列橫向地相隔，且包括接合墊凹陷自影像感測器內連線結構之上表面延伸並止於接合墊，且接合墊直接接觸第一金屬層。
本揭露一實施例提供之背照式感測器，包括：影像感測器基板，具有第一表面設置以接收光照，以及第二表面與第一表面對向，其中光偵測器陣列設置於影像感測基板的第一表面與第二表面之間；影像感測器內連線結構，鄰接第二表面，且影像感測器內連線結構包括交互堆疊的多個金屬層與多個絕緣層；CMOS內連線結構，位於影像感測器內連線結構上，且CMOS內連線結構包括多個交互堆疊的多個金屬層與多個絕緣層；CMOS基板，位於CMOS內連線結構上，CMOS基板包括多個CMOS裝置，且CMOS裝置經由CMOS內連線結構內連線；以及接合墊結構，與光偵測器陣列橫向地相隔，且包括接合墊凹陷自影像感測器基板之第一表面延伸穿過影像感測器基板、穿過影像感測器內連線結構、並止於接合墊，且接合墊位於CMOS內連線結構中。
本揭露一實施例提供之三維積體電路，包括：第一基板，具有第一表面，以及位於第一表面上的第二表面；內連線結構，位於第一基板上，且內連線結構包含交互堆疊的多個金屬層與多個絕緣層，其中金屬層中最下層的金屬層最靠近第二表面，金屬層中最上層的金屬層最遠離第二表面，且金屬 層中多個中間金屬層位於最上層的金屬層與最下層的金屬層之間；第二基板，位於內連線結構上，第二基板具有第三表面位於內連線結構上，以及第四表面位於第三表面上；以及接合墊凹陷，自第一基板之第一表面的開口延伸至內連線結構中並止於接合墊，其中接合墊直接接觸最上層之金屬層，或者中間金屬層中的一或多者。
d1‧‧‧第一距離
d2‧‧‧第二距離
t‧‧‧厚度
100a、100b、100c、300‧‧‧IC
102‧‧‧影像感測區
104、308、400、500、600、800、900、1000‧‧‧接合墊區
106‧‧‧邏輯區
108a、108b、108c、108c'、302‧‧‧第一基板
108a'、108b'‧‧‧第一基板表面
109‧‧‧光感測陣列
110‧‧‧光偵測器
111‧‧‧光圈
112‧‧‧入射光
113‧‧‧正面
114a、114a'、114a"、114b、114c、114c'、114c"、306‧‧‧內連線結構
115、117‧‧‧背面
118‧‧‧ILD層
120a、120a'、120b、120c、120c'、120c"、122a、122a'、122b、122c、125、127、138、142、318、320、322、324、326、328、330、332、334、902、3612、4606‧‧‧金屬層
124a、124a'、124a"、124b、124c、124c'、124c"、124c'"、312、3606‧‧‧接合墊凹陷
126a、126a'、126a"、126b、126c、126c'、126c"、126'"、314、314b、2502、4700‧‧‧接合墊
128‧‧‧微透鏡
130、130'、304‧‧‧第二基板
131‧‧‧濾光片
132、132'、132"、132'"、314、340‧‧‧第一內連線結構
134、134'、134"、134'"、342‧‧‧第二內連線結構
146‧‧‧多層鈍化結構
310‧‧‧IC區
316‧‧‧第一表面
318‧‧‧第二表面
336‧‧‧第三表面
338‧‧‧第四表面
402‧‧‧側壁襯墊
404‧‧‧通孔
406a、406b、506a、506b、804a、804b‧‧‧側壁
502‧‧‧介電襯墊
802‧‧‧SPA自由基氧化物層
803‧‧‧HfO2層
804‧‧‧外側邊緣區
806‧‧‧Ta2O5層
807、3610、4404‧‧‧較下部份
808‧‧‧PEOX層
809、909‧‧‧頸部區
810‧‧‧SiN層
810'、814、910、1008、3904、4304‧‧‧氧化物層
811、3608、4604‧‧‧較上部份
812、3902、4302‧‧‧阻擋層
1100、1900、2900、4100‧‧‧方法
1102、1104、1106、1108、1110、1112、1114、1902、1904、1906、1908、1910、1912、1914、1916、1918、2902、2904、2906、2908、2910、2912、2914、2916、2918、2920、2922、4102、4104、4106、4108、4110、4112、4114、4116、4118、4120、4122、4124‧‧‧步驟
1300、2100、3400、4200‧‧‧第一遮罩
1302、2102、3402、4202‧‧‧第一蝕刻
1400、2200‧‧‧接合墊層
1500、2400、3602、4400‧‧‧第二遮罩
1502、2402、3604、4402‧‧‧第二蝕刻
1600、2300、2600、3406、3500、3800、4500‧‧‧介電層
1700‧‧‧CMP
1800、4900‧‧‧第三遮罩
1802、2500‧‧‧第三蝕刻
2504‧‧‧介電蓋
3404、4204‧‧‧凹陷
第1圖係某些實施例中，具有改良接合墊結構之正照式(FSI)感測器中的積體電路(IC)剖視圖。
第2圖係某些實施例中，具有改良之接合墊結構之背照式(BSI)感測器中的IC剖視圖。
第3A圖係其他實施例中，具有改良接合墊結構之BSI感測器中的三維(3D)IC剖視圖。
第3B圖係其他實施例中，3DIC之剖視圖。
第3C圖係某些實施例中，3DIC之剖視圖。
第4至6圖係可包含於第1圖之3DIC中的FSI接合墊區其詳圖。
第7圖係某些實施例中，包含第2圖之BSI感測器的3DIC其詳圖。
第8至10圖係可包含於第3A圖之3DIC中的BSI接合墊區其詳圖。
第11圖係某些實施例中，包含FSI感測器之3DIC其形成方法的流程圖，且FSI感測器具有改良接合墊結構。
第12至18圖係以第11圖之流程圖中的方法形成之結構剖視圖。
第19A與19B圖係某些實施例中，包含FSI感測器之3DIC其形成方法的流程圖，且FSI感測器具有改良接合墊結構。
第20至27圖與第28A至28B圖係以第19A與19B圖之流程圖中的方法形成之結構剖視圖。
第29A與29B圖係某些實施例中，包含BSI感測器之3DIC其形成方法的流程圖，且BSI感測器具有改良接合墊結構。
第30至40圖係以第29A與29B圖之流程圖中的方法形成之結構剖視圖。
第41A與41B圖係某些實施例中，包含FSI感測器之3DIC其形成方法的流程圖，且FSI感測器具有改良接合墊結構。
第42至49圖係以第41A與41B圖之流程圖中的方法形成之結構剖視圖。
可以理解的是，下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本揭露之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化 說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
積體電路(IC)如BSI IC與FSI IC具有接合墊結構，以耦接至印刷電路板等裝置。基於下述理由，習知的接合墊結構未臻完美。舉例來說，某些習知接合墊金屬直接接觸的有限表面積，對應用於IC之內連線結構之低介電常數之介電物。由於低介電常數之介電物常為孔洞材料，低介電常數之介電物與金屬焊墊之間具有低接合力。如此一來，某些習知BSI IC與FSI IC之接合墊會自這些孔洞材料剝離而使IC失效，進而報廢於製程中。
綜上所述，本揭露關於改善的接合墊結構，其埋置於BSI IC與FSI IC之內連線結構中。此外，改善的接合墊結構與其下方表面(在IC上)之間，具有較大接觸表面積與較強接合力。如此一來，改良的接合墊結構可避免金屬接合墊自IC剝離，並有助於改善良率與裝置可信度。
第1、2、與第3A圖係本揭露某些實施例之BSI IC與FSI IC。第1圖提供某些實施例中FSI的IC 100a，而第2與3A圖分別提供某些實施例中BSI的IC 100b與100c。每一IC 100a、100b、與100c包含與光偵測器110組成的光感測陣列109對應的影像感測區102，以及於水平方向與影像感測區102相隔的接合墊區104。在某些實施例中，邏輯區106位於影像感測區102與接合墊區104之間。在邏輯區106存在的例子中，邏輯區106可 包含邏輯裝置(未圖示)以支援影像感測區102中一或多個光偵測器110運作。
同時參考第1、2、與3A圖，每一IC 100a、100b、與100c各自包含第一基板108a、108b、與108c與其上的內連線結構114a、114b、與114c。每一內連線結構包含交互堆疊的多個金屬層與絕緣層。金屬層中的一者(120a、120b、與120c)較靠近照射3D的IC 100a、100b、與100c之入射光112的光源，而金屬層中的另一者(122a、122b、與122c)離光源最遠。接合墊凹陷124a、124b、與124c各自延伸穿過內連線結構，直到接合墊126a、126b、與126c。接合墊直接接觸遠離光源的金屬層122a、122b、與122c。接合墊126a、126b、與126c各自埋置於內連線結構114a、114b、與114c中，而非接合至最靠近光源的金屬層，以提供接合墊較強接合力。上述設計可減少接合墊自3D的IC 100a、100b、與100c剝離的狀況。
在某些實施例中，接合墊與金屬層之組成為銅、鋁、或銅鋁化合物，而位於相鄰之兩金屬層間的絕緣層之組成為低介電常數之介電材料。接合墊之尺寸足以讓接合墊接合至另一結構如印刷電路板。舉例來說，第1圖之實施例中的接合墊126a其厚度t介於約500Å至約3000Å之間。某些實施例中的厚度t可為約1400Å。在某些實施例中，接合墊126a其露出的表面積可介於約10平方微米至約30平方微米，比如約18平方微米。在某些實施例中，其他接合墊可具有相同尺寸，但實施例與圖式中的接合墊並不限於這些尺寸。
在第1圖中的IC 100a為FSI感測器，其內連線結構 114a位於光源與第一基板108a之間。如此一來，入射光112先穿過內連線結構114a中的光圈111，再被光偵測器110接收。舉例來說，光穿過IC 100a之正面113。如此一來，內連線結構114a包含與第一基板表面108a'相隔第一距離之最下層的金屬層122a，以及與第一基板表面108a'相隔第二距離之最上層的金屬層120a。第二距離大於第一距離。舉例來說，最下層的金屬層122a可為第一金屬層，而最上層的金屬層120a可為頂金屬層(如第八金屬層)。頂金屬層之厚度大於最下層的金屬層，以具有較低電阻。微透鏡128有助於將入射光向下導穿光圈111至個別的光偵測器110。對應光之不同波長的濾光片131可過濾入射光112，使某些實施例中色盲的光偵測器110可分辯入射光的不同顏色。
在第1圖所示之實施例中，接合墊凹陷124a自內連線結構之上表面(正面113)向下延伸穿過最上層的金屬層120a。接合墊126a位於接合墊凹陷124a中，以直接接觸最下層的金屬層122a。接合墊126a埋置於內連線結構114a中，而非接合至最上層之金屬層120a的上表面。上述設計有助於提供接合墊126a所需的強力接合，並減少接合墊126a自IC 100a剝離的狀況。
在第2圖中的IC 100b為BSI感測器，其第一基板108b位於光源與內連線結構114b之間。如此一來，入射光112被光偵測器110接收前不需先穿過內連線結構114b，即光穿過IC 100b之背面115。內連線結構114b包含與第一基板表面108b'相隔第一距離之最下層的金屬層120b，以及與第一基板表面 108b'相隔第二距離之最上層的金屬層122b。第二距離大於第一距離。接合墊凹陷124b向上延伸穿過第一基板108b至內連線結構114b中，並穿過最下層之金屬層120b。接合墊126b直接接觸最上層之金屬層122b。接合墊126b埋置於內連線結構114b中，而非接合至最下層之金屬層120b的上表面。上述設計有助於提供接合墊126b所需的強力接合，並減少接合墊126b自IC 100b剝離的狀況。
在第3A圖中的IC 100c為BSI感測器，其第一基板108c位於光源與內連線結構114c之間。如此一來，入射光112被光偵測器110接收前不需先穿過內連線結構114c，即光穿過IC 100c之背面117。第3C圖之IC 100c包含第二基板130於第一基板108c上，其中內連線結構114c位於第一基板108c與第二基板130之間。由於第3A圖之IC 100c包含多個邏輯裝置如彼此堆疊接合之互補式金屬多重基板，IC 100c可稱作三維IC。第二基板130包含多個互補式金氧半(CMOS)裝置，其經由內連線結構114c可操作地耦接至光偵測器110。內連線結構114c包含耦接至光偵測器110的第一內連線結構132，與耦接至第二基130上的邏輯裝置之第二內連線結構134。第一內連線結構132包含與第一基板108c之第一表面相隔第一距離的第一最下層的金屬層120c，以及與第一基板108c之第一表面相隔第二距離的第一最上層的金屬層138，其中第二距離大於第一距離。第二內連線結構134包含與第二基板130之第一表面相隔第三距離的第二最下層的金屬層122c，以及與第二基板130之第一表面相隔第四距離的第二最上層的金屬層142，其中第四距離大於第三 距離。最上層的金屬層138與142可比對應之最下層的金屬層120c與122c厚，以降低最上層之金屬層的電阻。第二最上層的金屬層142與第一最上層之金屬層138之間的距離，小於第二最上層的金屬層142與第一最下層的金屬層120c之間的距離。接合墊凹陷124c向上延伸穿過第一基板108c、穿過第一內連線結構132、並穿過最上層之金屬層142，且止於接合墊126c。接合墊126c直接接觸第二最下層之金屬層122c。同樣地，接合墊126c埋置於內連線結構114c中，而非只接合至最下層之金屬層122b的下表面。上述設計有助於提供接合墊126c所需的強力接合，並減少接合墊126c自3D的IC 100c剝離的狀況。
雖然第1、2、與3A之接合墊126a、126b、與126c直接接觸最遠離入射光112之金屬層，但某些實施例中直接接觸內連線結構114a、114b、與114c中的中間金屬層的接合墊亦具有優點。以第1圖為例，某些其他實施例中的接合墊126a並未直接耦接至最下層之金屬層122a，而是耦接至第二金屬層125(與入射光相距第二遠)。接合墊126a亦可直接接觸第三金屬層127。由於這些實施例中的接合墊126a仍埋置於內連線結構114a中，其比習知技術更能避免剝離的問題。上述調整亦可搭配第2與3A圖之結構，其中接合墊126b與126c可直接接觸內連線結構114b與114c中的中間金屬層。
此外，雖然第1、2、與3A圖之FSI IC與BSI IC中，接合墊區104係橫向地位於影像感測區102附近，但應理解上述接合墊的概念不只可應用於FSI IC與BSI IC，而可應用於任何種類的IC。如此一來，第3B圖為3D的IC 300，其第一基板302 與第二基板304經由內連線結構306接合。IC 300亦可包含額外基板(未圖示)及/或額外內連線結構。與接合墊區104圍繞影像感測區102之第1、2、與3A圖相較，第3B圖之接合墊區308圍繞IC區310。舉例來說，IC區310不限於光偵測器，但可對應任何種類的IC區如邏輯區、MEMS裝置區、CMOS裝置區、電容區、生物感測器區、記憶體區、測試結構區、或BiCMOS區。在這些實施例中，接合墊結構可包含止於接合墊314之接合墊凹陷312，且接合墊314直接接觸埋置於內連線結構306中的金屬層。
在第3B圖中，第一基板302具有第一表面316與第二表面318。內連線結構306設置於第一基板302上，且包含多個交互堆疊的金屬層與絕緣層。較低的金屬層320最靠近第二表面318，最上層的金屬層322最遠離第二表面318，而中間的金屬層324、326、328、330、332、與334位於最上層與最下層的金屬層之間。第二基板304位於內連線結構306上。第二基板304具有第三表面336於內連線結構306上，以及第四表面338於第三表面336上。接合墊凹陷312自第一表面316之開口延伸至內連線結構306中，並止於接合墊314。接合墊314直接接觸最上層的金屬層322，或者中間的金屬層324、326、328、330、332、與334之一或多者。
內連線結構306可包含堆疊的第一內連線結構340與第二內連線結構342。第一內連線結構340位於第一基板302上，並耦接至第一基板302中的半導體裝置。第一內連線結構340包含內連線結構306之第一組的多個金屬層。第一內連線結 構340之第一較下的金屬層320最靠近第二表面318，第一內連線結構340之第一較上的金屬層330最遠離第二表面318，而第一中間的金屬層332與334位於第一較下的金屬層320與第一較上的金屬層330之間。第二內連線結構342位於第一內連線結構340上，並耦接至第二基板304之半導體裝置。第二內連線結構342包含內連線結構306之第二組的多個金屬層，其中第二組的多個金屬層未與第一組的多個金屬層重疊。第二內連線結構342之第二較下的金屬層322最靠近第三表面336，第二內連線結構342之第二較上的金屬層328最遠離第三表面336，而第二中間的金屬層326與324位於第二較下的金屬層322與第二較上的金屬層328之間。第一與第二較上的金屬層330與328分別比第一與第二較下的金屬層320與322厚。在某些實施例中，接合墊314直接接觸第二較上的金屬層328、第二較下的金屬層322、或第二中間的金屬層326與324中的一或多者。在其他實施例中，接合墊314直接接觸第一較上的金屬層330，或第一中間的金屬層332與334中的一或多者。
第3C圖係另一例中，接合墊314b直接接觸第一內連線結構314中的中間金屬層332之圖示。
關於FSI IC與BSI IC的細節，更多實施例將詳述如下。第4至6圖為FSI接合墊區的詳圖，其可包含於第1圖之3D的IC中。
在第4圖中的接合墊區400(如FSI感測器之接合墊區)中，內連線結構114a'設置於光源與第一基板108a之間，且某些實施例中的第一基板108a亦可稱作影像基板。內連線結構 114a'包含最下層的金屬層122a'(如第一金屬層)，其與第一基板108a之第一表面相隔第一距離d1。內連線結構114a'亦包含最上層的金屬層120a'(如第八金屬層)，其與第一基板108a之第一表面相隔第二距離d2。上述第二距離d2大於第一距離d1。最上層之金屬層120a'之厚度可大於最下層之金屬層122a'之厚度，以具有較低電阻。ILD(層間介電)層118分隔金屬層。通孔404電性耦接金屬層，而接點(未圖示)電性耦接最下層之金屬層122a至光偵測器110及/或第一基板108a上的其他裝置。金屬層120a'與122a'、通孔404、及/或接點之組成可為導電材料如鋁銅、鎢、或某些其他金屬或導電材料。舉例來說，ILD層118可為低介電常數之介電材料。
接合墊凹陷124a'自內連線結構114a之上表面向下延伸，並穿過最上層的金屬層120a'。圖式中的接合墊凹陷124a'具有傾斜的側壁406a與406b，且靠近最下層之金屬層122a'的側壁之間相隔第一距離d1。側壁襯墊402覆蓋傾斜的側壁406a與406b，並延伸至內連線結構的上表面上。舉例來說，側壁襯墊402之組成為介電材料如氧化物。側壁襯墊402具有垂直或實質上垂直的內側側壁，其與接合墊126a'之外側側壁鄰接。接合墊126a'之下表面直接物理接觸與電性連接最下層之金屬層122a'。在某些實施例中，接合墊126a'之上表面與下表面可為平坦或實質上平坦。
在第5圖之接合墊區500中，FSI之接合墊結構包含之接合墊凹陷124a"具有傾斜側壁506a與506b。位於接合墊凹陷124a"中的接合墊126a"其下表面，直接接觸最下層的金屬層 122a"。接合墊126a"之外側側壁，與接合墊凹陷124a"之傾斜側壁506a與506b以及ILD層118直接鄰接。介電襯墊502位於接合墊126a"與內連線結構114a"之上表面上。舉例來說，介電襯墊502之組成可為氧化矽。接合墊126a"具有凹陷的中間部份，因此接合墊126a"其凸起的邊緣區自接合墊之底部向上延伸。介電襯墊502之內側側壁對齊接合墊126a"之內側側壁。
第6圖係某些實施例之BSI結構的接合墊區600，其接合墊之側壁直接電性接觸對應之金屬層側壁，而非接觸金屬層之上表面或下表面。上述耦接有助於增加接合墊與IC之間的接合力，並避免剝離的問題。
第7圖為FSI接合墊區的詳圖，其可包含於第2圖所示之3D的IC中。第7圖中的接合墊具有U型剖面，其垂直投影部份自接合墊之底部向上延伸。此接合墊位於移除基板之3DIC的邊緣區上。
第8至10圖係FSI接合墊區之詳圖，其可包含於第3A圖之3D的IC 100c中。
在某些實施例中，第8圖的BSI之接合墊區800包含第一基板108c'(亦可稱作影像基板)與第二基板130'(亦可稱作CMOS基板)。在某些實施例中，內連線結構114c'包含第一內連線結構132'(可稱作影像感測器內連線結構)與第二內連線結構134'(可稱作CMOS內連線結構)。內連線結構114c'位於第一基板108c'(影像基板)與第二基板130'(CMOS基板)之間。接合墊凹陷124c’延伸穿過第一基板108c'(影像基板)與第二內連線結構134'(CMOS內連線結構)後至第一內連線結構132'(影像感測 器內連線結構)中，並止於接合墊126c'。接合墊126c'物理接觸與電性連接影像內連線結構之最下層金屬層120c'，而最下層金屬層120c'最靠近第二基板130'(CMOS基板)。多層鈍化結構146可延伸於第一基板108c'(影像基板)上，且可包含SPA(Slot-Plane-Antenna，狹縫平頂天線)自由基氧化物層802、HfO2層803、Ta2O5層806、PEOX層808(電漿增強氧化物層)、SiN(氮化矽)層810、阻擋層812(如Ti、TiN、或W)、與氧化物層814。
接合墊凹陷124c'具有傾斜側壁804a與804b。接合墊凹陷之較下部份807通常具有第一寬度，而接合墊凹陷之肩部區809較寬，因此接合墊凹陷之較上部份811其第二寬度大於第一寬度。較上的側壁部份，可覆蓋與接合墊凹陷相鄰之接合墊其外側邊緣區804。氧化物層814沿著接合墊凹陷之較上部份811的側壁向下延伸。由於第一內連線結構132'(影像感測器內連線結構)覆蓋接合墊126c'之外側邊緣，氧化物層814比某些其他技術更能避免接合墊126c'剝離的問題。
第9圖係另一實施例中，用於BSI感測器之接合墊區900。在此例中，接合墊126c"具有U型剖面，且順應性地沿著第二內連線結構134"之內側側壁延伸，以直接鄰接第一內連線結構132"之最上層的金屬層902。與先前所示之例子如接合墊直接接觸離入射光112最遠之金屬層(如最下層之金屬層120c")相較，第9圖之接合墊126c"直接接觸內連線結構114c"的中間金屬層(如最上層的金屬層902)。與先前所示之接合墊直接接觸離入射光112最遠之金屬層(如最下層之金屬層120c")的例子相較，第9圖之接合墊126c"直接接觸內連線結構114c"之 中間的金屬層(如最上層的金屬層902)。接合墊126a"之最上層部份，向上凸起超出接合墊凹陷124c"之肩部區909至接合墊凹陷124c"之較上部份。氧化物層810'順應性地位於凹陷之側壁上，而另一氧化物層910位於氧化物層810上。氧化物層910之較下部份向下延伸以覆蓋接合墊126c"之較下部份。在第9圖中的接合墊126c"具有垂直或實質上垂直的側壁，以及具有平面或實質上平面的上表面與下表面的底區。由於氧化物層910位於接合墊126c"之邊緣上，氧化物層910比某些其他技術更能避免接合墊126c"剝離的問題。
第10圖係另一實施例中，用於BSI感測器之接合墊區1000。在此例中，接合墊126c'"具有v型剖面，沿著第二內連線結構134'"之內側側壁順應性地延伸，且直接鄰接第一內連線結構132'"之最上層的金屬層。接合墊126c'"之最上部份向上凸起超出接合墊凹陷124c'"之肩部至接合墊凹陷124c'"之較上部份。氧化物層1008位於接合墊126c'"上，且某些狀況中的氧化物層1008可覆蓋接合墊的內側側壁。由於氧化物層1008位於接合墊126c'"之邊緣上，氧化物層1008比某些其他技術更能避免接合墊126c'"剝離的問題。
第11圖係某些實施例中，形成3DIC之方法1100的流程圖，且3DIC之FSI感測器具有改良之接合結構。當方法1100與其他方法及/或敘述包含一系列的步驟與事件，但應理解這些步驟或事件並不限於說明的順序。舉例來說，某些步驟可採用不同順序及/或與其他步驟或事件同時進行，而不限於說明及/或敘述的順序。此外，本揭露的一或多個實施例不需進行 所有說明的步驟，且下述的一或多個步驟可執行於一或多個分開的步驟及/或狀態中。
在步驟1102中，接收第一基板。第一基板具有光偵測器位於其中，以及第一內連線結構位於其上。
在步驟1104中，形成第一遮罩於第一內連線結構上。以第一遮罩搭配第一蝕刻，以露出內連線結構中較下層的金屬層。
在步驟1106中，形成接合墊材料於露出的較下層的金屬層上。
在步驟1108中，形成第二遮罩於接合墊材料上。以第二遮罩搭配第二蝕刻，形成直接接觸較下層之金屬層的接合墊。
在步驟1110中，形成介電層於接合墊之上表面與側壁上。
在步驟1112中，進行化學機械研磨(CMP)以平坦化介電物。
在步驟1114中，形成第三遮罩於平坦化的介電層上。以第三遮罩搭配第三蝕刻，露出接合墊之上表面以用於接合。
第12至18圖係以符合第11圖之某些例子的製作流程，所形成之結構剖視圖。雖然第12至18圖的敘述與前述方法相關，但應理解第12至18圖之結構並不限於前述方法所形成之結構，而可獨立存在。同樣地，雖然前述方法與第12至18圖之結構相關，但應理解前述方法並不限於形成第6至18圖之結 構，而可獨立存在。
第12圖係某些實施例中，對應第11圖之步驟1102的剖視圖。在第12圖中，接收第一基板108a。第一基板108a具有光偵測器位於其中，以及第一內連線結構114a位於其上。在某些實施例中，第一基板108a可為基體矽基板或絕緣層上半導體(SOI)基板如絕緣層上矽基板，且其型態可為碟狀晶圓。舉例來說，第一基板108a亦可為二元半導體基板如GaAs、三元半導體基板如AlGaAs、較高階的半導體基板、甚至是藍寶石基板。第一基板108a可包含掺雜區形成於基板之中或之上、磊晶層形成於基板之中或之上、絕緣層形成於基板之中或之上、光阻層形成於基板之中或之上、及/或導電層形成於基板之中或之上。在許多例子中，第一基板108的型態為晶圓，其尺寸可為1吋(25mm)、2吋(51mm)、3吋(76mm)、4吋(100mm)、5吋(130mm)或4.9吋(125mm)、5.9吋(150mm，通常稱作6吋)、7.9吋(200mm，通常稱作吋)、11.8吋(300mm，通常稱作12吋)、或17.7吋(450mm，通常稱作18吋)。
內連線結構114a包含ILD層118與金屬層122a、125、127、與120a堆疊於ILD層118之間。金屬層包含具有金屬線路的最上層的金屬層120a，其經由通孔404彼此電性耦接。舉例來說，ILD層118可為低介電常數之介電物或氧化矽。舉例來說，金屬層122a、125、127、與120a以及通孔404可為金屬如鋁、銅、鎢、或銅鋁化合物。
第13圖係某些實施例中，對應第11圖之步驟1104的剖視圖。如圖所示，第一遮罩1300形成於第一內連線結構 114a上。舉例來說，第一遮罩1300可為光阻遮罩及/或硬遮罩(如氮化物硬遮罩)。以第一遮罩1300搭配第一蝕刻1302，露出內連線結構114a其較下層之金屬層(如金屬層122a)。在其他實施例中，可改為露出金屬層125或127。在進行第一蝕刻1302後，可移除第一遮罩1300。
第14圖係某些實施例中，對應第11圖之步驟1106的剖視圖。第14圖中的接合墊層1400順應性地形成於露出的較下層之金屬層122a與內連線結構114a上。接合墊層1400之形成方法可為氣相沉積如化學氣相沉積(CVD)或電漿氣相沉積(PVD)、電鍍、濺鍍、或任何其他合適的沉積技術。
第15圖係某些實施例中，對應第11圖之步驟1108的剖視圖。第15圖中的第二遮罩1500形成於接合墊層1400上。舉例來說，第二遮罩1500可為光阻遮罩及/或硬遮罩(如氮化物硬遮罩)。以第二遮罩1500搭配第二蝕刻1502，形成直接接觸最下層之金屬層122a之接合墊126a。在第15圖的例子中，接合墊126a之外側側壁與內連線結構之內側側壁相隔一段距離。在進行第二蝕刻1502後，可移除第二遮罩1500。
第16圖係某些實施例中，對應第11圖之步驟1110的剖視圖。第16圖中的介電層1600形成於接合墊之上表面與側壁上。如圖所示，介電層1600完全填入接合墊與內連線結構之間的空間。舉例來說，介電層1600之形成方法可為CVD、PVD、氧化法、旋轉塗佈技術、或任何其他沉積技術。
第17圖係某些實施例中，對應第11圖之步驟1112的剖視圖。在第17圖中，進行CMP 1700(化學機械研磨)以平 坦化介電層1600。
第18圖係某些實施例中，對應第11圖之步驟1114的剖視圖。第18圖中的第三遮罩1800形成於平坦化的介電層1600上。以第三遮罩1800搭配第三蝕刻1802，以再露出接合墊的上表面。接著可視情況移除第三遮罩1800使接合墊126a用於接合。
第19A與19B圖係某些實施例中，形成3DIC之方法1900的流程圖，且3DIC之FSI感測器具有改良之接合結構。
在步驟1902中，接收第一基板。第一基板具有光偵測器於其中，以及第一內連線結構於其上。
在步驟1904中，形成第一遮罩於第一內連線結構上。以第一遮罩搭配第一蝕刻，以露出內連線結構中較下層的金屬層。
在步驟1906中，形成接合墊層於露出之較下層的金屬層上。
在步驟1908中，形成介電層於接合墊層之上表面與側壁上。
在步驟1910中，形成第二遮罩於接合墊材料上。以第二遮罩搭配第二蝕刻，形成直接接觸較下層之金屬層的接合墊。
在步驟1912中，進行第三蝕刻以選擇性地回蝕刻導電層，使回蝕刻之導電層其上表面低於內連線結構之上表面(或與內連線結構之上表面等高)。如此一來，接合墊具有介電蓋於其上。
在步驟1914中，順應性地形成介電層於介電蓋之上表面與側壁上。上述順應性的介電層亦延伸至內連線層的上表面上。
在步驟1916中，進行CMP以平坦化上述結構之上表面。
在步驟1918中，選擇性地移除介電蓋的保留部份，可露出接合墊的中心部份以用於接合。
第20至27圖、第28A圖、與第28B圖係以符合第19A與19B圖之某些例子的製作流程，所形成之結構剖視圖。
第20圖係某些實施例中，對應第19A與19B圖之步驟1902的剖視圖。在第20圖中，接收第一基板108a。第一基板108a與第12圖所示之類似單元至少實質上相同。
第21圖係某些實施例中，對應第19A圖之步驟1904的剖視圖。如圖所示，形成第一遮罩2100於內連線結構114a上。舉例來說，第一遮罩2100可為光阻遮罩及/或硬遮罩(如氮化物硬遮罩)。以第一遮罩2100搭配第一蝕刻2102，露出內連線結構114a中較下層的金屬層(如金屬層122a)。在其他實施例中，可改為露出金屬層125或127。在進行第一蝕刻2102後，可移除第一遮罩2100。
第22圖係某些實施例中，對應第19A圖之步驟1906的剖視圖。第22圖中的接合墊層2200形成於露出的較下層之金屬層122a與內連線結構114a上。在某些實施例中，接合墊層2200可包含鋁、銅、或鋁銅化合物。接合墊層2200之形成方法可為氣相沉積如化學氣相沉積(CVD)或電漿氣相沉積(PVD)、 電鍍、濺鍍、或任何其他合適沉積製程。
第23圖係某些實施例中，對應第19A圖之步驟1908的剖視圖。第23圖中的介電層2300形成於接合墊層2200之上表面與側壁上。
第24圖係某些實施例中，對應第19B圖之步驟1910的剖視圖。第24圖中的第二遮罩2400形成於接合墊材料上。以第二遮罩2400搭配第二蝕刻2402，移除接合墊凹陷以外之導電層其上表面上的部份介電層。
第25圖係某些實施例中，對應第19B圖之步驟1912的剖視圖。第25圖中，進行第三蝕刻2500以選擇性地回蝕刻導電層，使回蝕刻後的導電層其上表面與內連線結構之上表面等高(或低於內連線結構之上表面)。如此一來，接合墊具有介電蓋2504於其上。
第26圖係某些實施例中，對應第19B圖之步驟1914的剖視圖。第26圖中的介電層2600順應性地形成於介電蓋2504之上表面與側壁上。順應性的介電層2600亦延伸於內連線層的上表面上。順應性的介電層2600之形成方法可為CVD、PVD、氧化法、旋轉塗佈技術、或任何其他沉積技術。
第27圖係某些實施例中，對應第19B圖之步驟1916的剖視圖。在第27圖中，進行CMP以平坦化上述結構的上表面。
第28A圖係某些實施例中，對應第19B圖之步驟1918的剖視圖。在第28圖中，選擇性地移除介電蓋的保留部份，可露出接合墊2502的中心部份以用於接合。
第28B圖係另一實施例，接合墊接觸內連線結構中 金屬層的側壁。
第29A與29B圖係某些實施例中，形成3DIC之方法2900的流程圖，且3DIC之FSI感測器具有改良之接合結構。
在步驟2902中，接收具有第一基板的第一IC。第一IC具有光偵測器位於第一基板中，且具有第一內連線結構位於第一基板上。第一內連線結構係可操作地耦接至光偵測器。
在步驟2904中，接收具有第二基板的第二IC。第二IC具有CMOS電晶體位於第二基板中，以及第二內連線結構位於第二基板上。第二內連線結構係可操作地耦接至CMOS電晶體。
在步驟2906中，將第一IC接合至第二IC，使設置於第一基板與第二基板之間的第一內連線結構與第二內連線結構彼此相鄰。
在步驟2908中，形成鈍化層於第一基板其與第一內連線結構相反的一側上。
在步驟2910中，形成第一遮罩於鈍化層上。以第一遮罩搭配第一蝕刻，形成凹陷穿過第一基板。凹陷止於第一基板與第一內連線結構之間的介電層上。
在步驟2912中，形成介電層於凹陷中。
在步驟2914中，形成第二遮罩於介電層上，且以第二遮罩搭配第二蝕刻形成接合墊凹陷。接合墊凹陷之較上部份具有傾斜側壁，且傾斜側壁之間相距第一寬度。接合墊凹陷之較下部份具有傾斜側壁，且傾斜側壁之間相距第二寬度，且第二寬度小於第一寬度。接合墊凹陷露出第二內連線結構中的 金屬層。
在步驟2916中，形成接合墊於接合墊凹陷其較下部份之下表面與側壁上。
在步驟2918中，形成介電層於接合墊上，以填滿接合墊凹陷中其餘的較上部份與較下部份。
在步驟2920中，形成阻擋層與氧化物層於介電層之上表面上。
在步驟2922中，形成第三遮罩於介電層上，並以第三遮罩搭配第三蝕刻，露出位於接合墊凹陷之下表面的接合墊其上表面。
第30至40圖係以符合第29A與29B圖之某些例子的製作流程，所形成之結構剖視圖。
第30圖係某些實施例中，對應第29A圖之步驟2902的剖視圖。在第30圖中，提供具有第一IC，其具有第一基板與位於第一基板上的第一內連線結構。第一基板包含光偵測器，且與第12圖之類似單元至少實質上相同。第一內連線結構114a包含ILD層118與堆疊於ILD層118中的金屬層122a、125、127、與120a。金屬層經由通孔404彼此電性耦接，其包含具有金屬線路的較上層之金屬層120a。舉例來說，ILD層118可為低介電常數之介電物或氧化矽。舉例來說，金屬層122a、125、127、與120a及通孔404可為金屬如鋁、銅、鎢、或銅鋁化合物。
第31圖係某些實施例中，對應第29A圖之步驟2904的剖視圖。第31圖中的第二IC包含的第二基板具有內連線結構於其上。第二基板可包含CMOS裝置，且可不具有光偵測器或 光偵測器之陣列。第二基板可為基體矽基板、SOI基板、或其他基板如第12圖中的類似單元。第二內連線結構114a包含ILD層118，以及堆疊於ILD層118中的金屬層。第二內連線結構可具有與第一IC相同數目或不同數目的金屬層。金屬層包含具有金屬線路的最上層之金屬層120a，且經由通孔404彼此電性耦接。接點(未圖示)使最下層之金屬層耦接至裝置區(如第二基板中或與第二基板相鄰之閘極或源極/汲極區)。舉例來說，ILD層118可為低介電常數之介電物或氧化矽。舉例來說，金屬層120a、122a、125、與127及通孔404可為金屬如鋁、銅、鎢、或銅鋁化合物。
第32圖係某些實施例中，對應第29A圖之步驟2906的剖視圖。在第32圖中，第一IC與第二IC接合在一起。上述接合包含但不限於熔融接合或共晶接合。
第33圖係某些實施例中，對應第29A圖之步驟2908的剖視圖。在第33圖中，多層鈍化結構146形成於第一基板其與第一內連線結構相反之一側上。多層鈍化結構146可包含SPA(狹縫平頂天線)自由基氧化物層802、HfO2層803、Ta2O5層806、PEOX層808(電漿增強氧化物層)、SiN(氮化矽)層810、阻擋層812(如Ti、TiN、或W)、與氧化物層814。
第34圖係某些實施例中，對應第29A圖之步驟2910的剖視圖。第34圖中的第一遮罩3400形成於多層鈍化結構146上。以第一遮罩3400搭配第一蝕刻3402，形成凹陷3404穿過第一基板。第一蝕刻3402停止於介電層3406如氧化物層上，自第一內連線結構分開第一基板108c。舉例來說，第一遮罩3400形 成於多層鈍化結構上且可為光阻及/或硬遮罩(如氮化物硬遮罩)。在其他實施例中，可改為露出第二內連線結構中較下層的金屬層。在進行第一蝕刻3402後，可移除第一遮罩3400。
第35圖係某些實施例中，對應第29B圖之步驟2912的剖視圖。在第35圖中，形成介電層3500於凹陷中。舉例來說，介電層3500可為氧化物如氧化矽。
第36圖係某些實施例中，對應第29B圖之步驟2914的剖視圖。第36圖中的第二遮罩3602形成於介電層上。以第二遮罩3602搭配第二蝕刻3604，可形成接合墊凹陷3606。接合墊凹陷3606具有較上部份3608與較下部份3610。較上部份3608之傾斜側壁之間隔有第一寬度，而較下部份3610之傾斜側壁之間隔有第二寬度，且第二寬度小於第一寬度。接合墊凹陷露出第二內連線結構中的金屬層3612。
第37圖係某些實施例中，對應第29B圖之步驟2916的剖視圖。第37圖中的接合墊126c'"形成於接合墊凹陷之較下部份的側壁與下表面上。接合墊126c'"之形成方法可為順應性的形成導電層如銅、鋁、或銅鋁化合物於接合墊凹陷之側壁與下表面上；形成遮罩於光阻遮罩於導電層的底部上；以及進行蝕刻以移除選定部份的導電層，以保留接合墊於接合墊凹陷之較下部份中。
第38圖係某些實施例中，對應第29B圖之步驟2918的剖視圖。第38圖中的介電層3800形成於接合墊上，以填入接合墊凹陷之其餘較上部份與較下部份。舉例來說，介電層3800可為氧化物如氧化矽。
第39圖係某些實施例中，對應第29B圖之步驟2920的剖視圖。第39圖中的阻擋層3902與氧化物層3904形成於介電層3800之上表面上。舉例來說，阻擋層3902可為金屬如鈦、氮化鈦、或鎢。舉例來說，氧化物層3904可為氧化矽。
第40圖係某些實施例中，對應第29B圖之步驟2922的剖視圖。第40圖中的第三遮罩4000形成於介電層上。以第三遮罩4000搭配第三蝕刻4010，可露出接合墊凹陷之下表面上的接合墊126c'"之上表面。由於上述製程已露出接合墊126c'"，在組裝時可將導電接合(如焊球或其他導線)耦接至接合墊126c'"。
第41A與41B圖係某些實施例中，形成3DIC之方法4100的流程圖，且3DIC之FSI感測器具有改良之接合結構。
在步驟4102中，接收第一IC，其包含第一基板。第一IC具有光偵測器位於第一基板中，以及第一內連線結構位於第一基板上。第一內連線結構係可操作地耦接至光偵測器。
在步驟4104中，接收第二IC，其包含第二基板。第二IC具有CMOS電晶體位於第二基板中，以及第二內連線結構位於第二基板上。第二內連線結構係可操作地耦接至CMOS電晶體。
在步驟4106中，將第一IC接合至第二IC，使第一內連線結構與第二內連線結構彼此相鄰，且設置於第一基板與第二基板之間。
在步驟4108中，形成鈍化層於第一基板其與第一內連線結構相反之一側上。
在步驟4110中，形成第一遮罩於鈍化層上。以第一遮罩搭配第一蝕刻，露出第一基板的一側。
在步驟4112中，形成阻擋層與氧化物層於介電層的上表面上。
在步驟4114中，形成第二遮罩，並以第二遮罩搭配第二蝕刻，形成接合墊凹陷之較上部份。
在步驟4116中，形成介電層於接合墊凹陷的較上部份上。
在步驟4118中，形成第三遮罩於介電層上，並以第三遮罩搭配第三蝕刻，形成接合墊凹陷之較下部份。接合墊凹陷之較下部份露出第二內連線結構中的金屬層。
在步驟4120中，順應性地形成導電層於接合墊凹陷之較下部份的側壁與下表面上。
在步驟4122中，形成介電層於順應性的導電層上，以填入接合墊凹陷其餘之較上部份與較下部份。
在步驟4124中，形成第四遮罩於介電層上，並以第四遮罩搭配第四蝕刻，以露出接合墊的上表面。
第42至50圖係以符合第41A與41B圖之某些例子的製作流程，所形成之結構剖視圖。
第42圖係某些實施例中，對應第41A圖之步驟4108的剖視圖。在第42圖之結構前，第一與第二IC已接合在一起，而多層鈍化結構形成其上，如前述之第30至33圖所示。第42圖中的第一遮罩4200形成於多層鈍化結構146上。以第一遮罩4200搭配第一蝕刻4202，形成凹陷4204穿過第一基板。第一蝕 刻4202止於介電層3406如氧化物層，自第一內連線結構分離第一基板108c。第一遮罩4200形成於多層鈍化結構上。舉例來說，第一遮罩4200可為光阻遮罩及/或硬遮罩(如氮化物硬遮罩)。在其他實施例中，可改為露出第二內連線結構中較下層的金屬層。在進行第一蝕刻4202後，可移除第一遮罩4200。
第43圖係某些實施例中，對應第41B圖之步驟4112的剖視圖。第43圖中的阻擋層4302與氧化物層4304形成於介電層的上表面上。
第44圖係某些實施例中，對應第41B圖之步驟4114的剖視圖。在第44圖中，形成第二遮罩4400，並以第二遮罩4400搭配第二蝕刻4402形成接合墊凹陷的較上部份4404。
第45圖係某些實施例中，對應第41B圖之步驟4116的剖視圖。第45圖中的介電層4500形成於接合墊凹陷的較上部份上。
第46圖係某些實施例中，對應第41B圖之步驟4118的剖視圖。第46圖中的第二遮罩4600形成於介電層上。以第二遮罩4600搭配第二蝕刻4602，形成接合墊凹陷的較下部份4604露出第二內連線結構中的金屬層4606。
第47圖係某些實施例中，對應第41B圖之步驟4120的剖視圖。第47圖中的接合墊4700形成於接合墊凹陷之較下部份的側壁與下表面上。接合墊4700之形成方法可為順應性地形成導電層如銅、鋁、或鋁銅化合物於接合墊凹陷之側壁與下表面上；形成遮罩如光阻遮罩於導電層之底部上；以及蝕刻移除選定的部份導電層，以保留接合墊於接合墊凹陷的較下部份 中。
第48圖係某些實施例中，對應第41B圖之步驟4122的剖視圖。步驟48中的介電層4800形成於順應性的導電層上以填入接合墊凹陷其餘的較上部份與較下部份。
第49圖係某些實施例中，對應第41B圖之步驟4124的剖視圖。第49圖中的第三遮罩4900形成於介電層上。以第三遮罩4900搭配第三蝕刻，以露出接合墊的上表面。
如此一來，由上述可理解本揭露提供三維(3D)積體電路(IC)。3DIC包含第一基板，其包括光偵射器設置以接收來自光源之第一方向中的光。內連線結構位於第一基板上，且包含交互堆疊的多個金屬層與多個絕緣層。金屬層中的一者最靠近光源，而金屬層中的另一者最遠離光源。接合墊凹陷自積體電路最靠近光源之表面中的開口，延伸至該內連線結構中並止於接合墊。接合墊與積體電路最靠近光源之表面相隔一段距離，並直接接觸最遠離光源的金屬層中的另一者。
在其他實施例中，本揭露提供正照式(FSI)感測器。FSI感測器包括影像感測器基板，其具有第一表面設置以接收光照，以及與第一表面對向之第二表面。光偵測器陣列設置於影像感測基板的第一表面與第二表面之間。影像感測器內連線結構鄰接第二表面。影像感測器內連線結構包括交互堆疊的多個金屬層與多個絕緣層。金屬層中的第一金屬層與第二表面之間隔有第一垂直距離，且第一距離小於金屬層中其他金屬層與第二表面之間相隔的其他垂直距離。接合墊結構與光偵測器陣列橫向地相隔，且包括接合墊凹陷自影像感測器內連線結 構之上表面延伸並止於接合墊，且接合墊直接接觸第一金屬層。
其他實施例關於背照式(BSI)感測器。BSI感測器包括影像感測器基板，其具有第一表面設置以接收光照，以及與第一表面對向之第二表面。光偵測器陣列設置於影像感測基板的第一表面與第二表面之間。影像感測器內連線結構鄰接第二表面，且包括交互堆疊的多個金屬層與多個絕緣層。CMOS內連線結構位於影像感測器內連線結構上，且包括多個交互堆疊的多個金屬層與多個絕緣層。CMOS基板位於CMOS內連線結構上，且包括多個CMOS裝置經由CMOS內連線結構內連線。接合墊結構與光偵測器陣列橫向地相隔，且包括接合墊凹陷自影像感測器基板之第一表面延伸穿過影像感測器基板、穿過影像感測器內連線結構、並止於接合墊，且接合墊位於CMOS內連線結構中。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本揭露。本技術領域中具有通常知識者應理解可採用本揭露作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本揭露精神與範疇，並可在未脫離本揭露之精神與範疇的前提下進行改變、替換、或更動。
t‧‧‧厚度
100a‧‧‧IC
102‧‧‧影像感測區
104‧‧‧接合墊區
106‧‧‧邏輯區
108a‧‧‧第一基板
108a'‧‧‧第一基板表面
109‧‧‧光感測陣列
110‧‧‧光偵測器
111‧‧‧光圈
112‧‧‧入射光
113‧‧‧正面
114a‧‧‧內連線結構
118‧‧‧ILD層
120a、122a、125、127‧‧‧金屬層
124a‧‧‧接合墊凹陷
126a‧‧‧接合墊
128‧‧‧微透鏡
131‧‧‧濾光片

Claims (11)

  1. 一種積體電路，包括：一第一基板，包括一光偵射器設置以接收來自光源之第一方向中的光；一內連線結構，位於該第一基板上且包含交互堆疊的多個金屬層與多個絕緣層，其中該些金屬層中的一者最靠近該光源，而該些金屬層中的另一者最遠離該光源；以及一接合墊凹陷，自該積體電路最靠近該光源之表面中的一開口，延伸至該內連線結構中並止於一接合墊，其中該接合墊與該積體電路最靠近該光源之表面相隔一段距離，並直接接觸最遠離該光源的該些金屬層中的另一者。
  2. 如申請專利範圍第1項所述之積體電路，其中該內連線結構設置於該光源與該第一基板之間，使光先穿過該內連線結構後才被該光偵測器接收。
  3. 如申請專利範圍第2項所述之積體電路，其中該內連線結構包括：一最下層之金屬層，與該基板的一第一表面相隔一第一距離；以及一最上層之金屬層，與該基板的該第一表面相隔一第二距離，且該第二距離大於該第一距離；其中該接合墊凹陷自該內連線結構之一上表面向下延伸穿過該最上層之金屬層，且其中該接合墊直接接觸該最下層之金屬層。
  4. 如申請專利範圍第1項所述之積體電路，其中該第一基板設 置於該光源與該內連線結構之間，使光未穿過該內連線結構即被該光偵測器接收。
  5. 如申請專利範圍第4項所述之積體電路，其中該內連線結構包括：一最下層之金屬層，與該基板之一第一表面相隔一第一距離；以及一最上層之金屬層與該第一基板之該第一表面相隔一第二距離，且該第二距離大於該第一距離；其中該接合墊凹陷自向上延伸穿過該第一基板、該內連線結構之下表面、以及該最下層之金屬層，且其中該接合墊直接接觸最上層之金屬層。
  6. 如申請專利範圍第4項所述之積體電路，更包括：一第二基板，位於該第一基板上並包含多個邏輯裝置於該第二基板上，其中該內連線結構設置於該第一基板與該第二基板之間。
  7. 如申請專利範圍第6項所述之積體電路，其中該內連線結構包括：一第一內連線結構，耦接至該第一基板上的該光偵測器；以及一第二內連線結構，設置使該第二基板上的該些邏輯裝置彼此電性耦接。
  8. 如申請專利範圍第7項所述之積體電路，其中該第一內連線結構包括：一第一最下層之金屬層，與該第一基板之一第一表面相隔一第一距離；以及一第一最上層之金屬層，與 該第一基板之該第一表面相隔一第二距離，且該第二距離大於該第一距離；其中該第二內連線結構包括：一第二最下層之金屬層，與該第二基板之一第一表面相隔一第三距離；以及一第二最上層之金屬層，與該第二基板之一第一表面相隔一第四距離，且該第四距離大於該第三距離，其中該第一最上層之金屬層比該第一最下層之金屬層更靠近該第二最上層之金屬層；其中該接合墊凹陷向上延伸穿過該第一基板、該第一內連線結構、與該第二最上層之金屬層，且其中該接合墊直接接觸該第二最下層之金屬層。
  9. 一種正照式感測器，包括：一影像感測器基板，具有一第一表面設置以接收光照，以及一第二表面與該第一表面對向，其中一光偵測器陣列設置於該影像感測基板的該第一表面與該第二表面之間；一影像感測器內連線結構，鄰接該第一表面，且該影像感測器內連線結構包括交互堆疊的多個金屬層與多個絕緣層，其中該些金屬層中的一第一金屬層與該第一表面之間隔有一第一垂直距離，且該第一距離小於該些金屬層中其他金屬層與該第一表面之間相隔的其他垂直距離；以及一接合墊結構，與該光偵測器陣列橫向地相隔，且包括一接合墊凹陷自該影像感測器內連線結構之一上表面延伸並止於一接合墊，且該接合墊直接接觸該第一金屬層。
  10. 一種背照式感測器，包括： 一影像感測器基板，具有一第一表面設置以接收光照，以及一第二表面與該第一表面對向，其中一光偵測器陣列設置於該影像感測基板的該第一表面與該第二表面之間；一影像感測器內連線結構，鄰接該第二表面，且該影像感測器內連線結構包括交互堆疊的多個金屬層與多個絕緣層；一CMOS內連線結構，位於該影像感測器內連線結構上，且該CMOS內連線結構包括多個交互堆疊的多個金屬層與多個絕緣層；一CMOS基板，位於該CMOS內連線結構上，該CMOS基板包括多個CMOS裝置，且該些CMOS裝置經由該CMOS內連線結構內連線；以及一接合墊結構，與該光偵測器陣列橫向地相隔，且包括一接合墊凹陷自該影像感測器基板之該第一表面延伸穿過該影像感測器基板、穿過該影像感測器內連線結構、並止於一接合墊，且該接合墊位於該CMOS內連線結構中。
  11. 一種三維積體電路，包括：一第一基板，具有一第一表面，以及位於該第一表面上的一第二表面；一內連線結構，位於該第一基板上，且該內連線結構包含交互堆疊的多個金屬層與多個絕緣層，其中該些金屬層中一最下層的金屬層最靠近該第二表面，該些金屬層中一最上層的金屬層最遠離該第二表面，且該些金屬層中多個中間金屬層位於該最上層的金屬層與該最下層的金屬層之 間；一第二基板，位於該內連線結構上，該第二基板具有一第三表面位於該內連線結構上，以及一第四表面位於該第三表面上；以及一接合墊凹陷，自該第一基板之該第一表面的一開口延伸至該內連線結構中並止於一接合墊，其中該接合墊直接接觸該最上層之金屬層，或者該些中間金屬層中的一或多者。
TW105119695A 2015-06-25 2016-06-23 積體電路、正照式感測器、背照式感測器、與三維積體電路 TWI613788B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562184608P 2015-06-25 2015-06-25
US62/184,608 2015-06-25
US15/088,232 2016-04-01
US15/088,232 US10038026B2 (en) 2015-06-25 2016-04-01 Bond pad structure for bonding improvement

Publications (2)

Publication Number Publication Date
TW201712846A true TW201712846A (zh) 2017-04-01
TWI613788B TWI613788B (zh) 2018-02-01

Family

ID=57602798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119695A TWI613788B (zh) 2015-06-25 2016-06-23 積體電路、正照式感測器、背照式感測器、與三維積體電路

Country Status (3)

Country Link
US (5) US10038026B2 (zh)
CN (1) CN106298718B (zh)
TW (1) TWI613788B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI715439B (zh) * 2019-09-23 2021-01-01 神盾股份有限公司 在影像感測器晶圓上製作濾光片的方法
TWI717645B (zh) * 2018-08-16 2021-02-01 大陸商長江存儲科技有限責任公司 三維記憶體件的嵌入式焊盤結構及其製造方法
TWI756677B (zh) * 2020-02-20 2022-03-01 南亞科技股份有限公司 晶片以及晶圓
TWI803968B (zh) * 2020-09-15 2023-06-01 美商應用材料股份有限公司 整合在單一晶圓上之三色光源
TWI834353B (zh) * 2022-02-24 2024-03-01 博奧生物科技股份有限公司 積體感測器結構與其製備方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038025B2 (en) 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
US10510592B2 (en) 2016-07-25 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit (IC) structure for high performance and functional density
US10431614B2 (en) 2017-02-01 2019-10-01 Semiconductor Components Industries, Llc Edge seals for semiconductor packages
US10923525B2 (en) * 2017-07-12 2021-02-16 Meridian Innovation Pte Ltd CMOS cap for MEMS devices
US20190088695A1 (en) 2017-09-18 2019-03-21 Stmicroelectronics (Crolles 2) Sas Bonding pad architecture using capacitive deep trench isolation (cdti) structures for electrical connection
US11251157B2 (en) * 2017-11-01 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure with hybrid bonding structure and method of fabricating the same and package
FR3073668B1 (fr) * 2017-11-14 2022-04-22 Thales Sa Systeme optique/electronique hybride ameliore
US10468448B2 (en) * 2017-11-30 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor and method for forming the same
US10991746B2 (en) * 2018-10-29 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. High performance image sensor
CN111627940B (zh) * 2019-02-27 2023-08-11 中芯集成电路（宁波）有限公司 Cmos图像传感器封装模块及其形成方法、摄像装置
KR102632469B1 (ko) * 2019-08-20 2024-01-31 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN110770896B (zh) * 2019-08-28 2021-05-14 长江存储科技有限责任公司 半导体器件及其制造方法
US11205607B2 (en) * 2020-01-09 2021-12-21 Nanya Technology Corporation Semiconductor structure and method of manufacturing thereof
CN112310135B (zh) * 2020-10-19 2024-02-06 锐芯微电子股份有限公司 传感器结构和传感器结构的形成方法
CN113644084B (zh) * 2021-08-06 2023-12-01 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403424B2 (ja) * 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置
JP2008166677A (ja) 2006-12-08 2008-07-17 Sony Corp 固体撮像装置とその製造方法並びにカメラ
KR100937675B1 (ko) 2007-12-28 2010-01-19 주식회사 동부하이텍 씨모스 이미지 센서의 제조방법
TWI424574B (zh) * 2009-07-28 2014-01-21 Prime View Int Co Ltd 數位ｘ光探測面板及其製作方法
US8435824B2 (en) 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
US9294691B2 (en) * 2011-09-06 2016-03-22 Sony Corporation Imaging device, imaging apparatus, manufacturing apparatus and manufacturing method
JP2013219319A (ja) * 2012-03-16 2013-10-24 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハ、及び、電子機器
JP6007694B2 (ja) 2012-09-14 2016-10-12 ソニー株式会社 固体撮像装置及び電子機器
US10270003B2 (en) * 2012-12-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for CMOS sensor packaging
CN104362162A (zh) * 2014-09-30 2015-02-18 武汉新芯集成电路制造有限公司 具有填埋式彩色滤光片的图像传感器及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717645B (zh) * 2018-08-16 2021-02-01 大陸商長江存儲科技有限責任公司 三維記憶體件的嵌入式焊盤結構及其製造方法
TWI715439B (zh) * 2019-09-23 2021-01-01 神盾股份有限公司 在影像感測器晶圓上製作濾光片的方法
TWI756677B (zh) * 2020-02-20 2022-03-01 南亞科技股份有限公司 晶片以及晶圓
TWI803968B (zh) * 2020-09-15 2023-06-01 美商應用材料股份有限公司 整合在單一晶圓上之三色光源
TWI834353B (zh) * 2022-02-24 2024-03-01 博奧生物科技股份有限公司 積體感測器結構與其製備方法

Also Published As

Publication number Publication date
US11894410B2 (en) 2024-02-06
US20240162269A1 (en) 2024-05-16
TWI613788B (zh) 2018-02-01
US11244981B2 (en) 2022-02-08
US10038026B2 (en) 2018-07-31
CN106298718B (zh) 2019-08-23
US10515995B2 (en) 2019-12-24
US20180350857A1 (en) 2018-12-06
US20200152675A1 (en) 2020-05-14
CN106298718A (zh) 2017-01-04
US20160379962A1 (en) 2016-12-29
US20220157864A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
TWI613788B (zh) 積體電路、正照式感測器、背照式感測器、與三維積體電路
US11978758B2 (en) Methods and apparatus for via last through-vias
US10431546B2 (en) Manufacturing method for semiconductor device and semiconductor device
US9941243B2 (en) Wafer-to-wafer bonding structure
US11996368B2 (en) Pad structure for enhanced bondability
TW201539696A (zh) 半導體裝置及半導體裝置製造方法
KR20110107747A (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 장치의 설계 방법, 및 전자 기기
US8987855B2 (en) Pad structures formed in double openings in dielectric layers
TWI844305B (zh) 影像感測裝置及其製造方法
US20240096921A1 (en) Semiconductor device having stacked structure and method for manufacturing the same