TW201712555A - 增強型串列周邊介面 - Google Patents

增強型串列周邊介面 Download PDF

Info

Publication number
TW201712555A
TW201712555A TW105127586A TW105127586A TW201712555A TW 201712555 A TW201712555 A TW 201712555A TW 105127586 A TW105127586 A TW 105127586A TW 105127586 A TW105127586 A TW 105127586A TW 201712555 A TW201712555 A TW 201712555A
Authority
TW
Taiwan
Prior art keywords
line
slave
master
master device
address
Prior art date
Application number
TW105127586A
Other languages
English (en)
Other versions
TWI701555B (zh
Inventor
拉藍 傑 米序拉
理查 多明尼克 韋特費爾德
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201712555A publication Critical patent/TW201712555A/zh
Application granted granted Critical
Publication of TWI701555B publication Critical patent/TWI701555B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

本發明提供一種在一主控器件及複數個從屬器件中之每一者中的不使用一從屬選擇線的經修改串列周邊介面(SPI)。該主控器件因此可經由一SPI MOSI線、一SPI MISO線及一SPI時脈線參與與每一從屬器件的全雙工串列通信。

Description

增強型串列周邊介面
本申請案係關於串列周邊介面，且更特定言之係關於串列周邊介面的增強以便排除對於從屬選擇線的需要。
串列周邊介面(SPI)共同包括於行動器件中以提供在系統單晶片(SoC)處理器與各種周邊器件之間的同步串列通信。SoC充當SPI主控器件而每一周邊器件充當從屬SPI器件。SPI匯流排將主控器件耦接至每一SPI從屬器件。主控器件供應時脈至SPI匯流排中之時脈線。主控器件與從屬器件之間的所有串列資料交換與時脈信號同步。主控器件經由主控輸出從屬輸入(MOSI)線驅動資料至從屬器件。從屬器件可各自在共用主控輸入從屬輸出(MISO)線上驅動資料至主控器件。由於MISO線由從屬器件共用，故SPI匯流排亦包括用於每一從屬器件之從屬選擇線以提供存取協定至共用MISO線。 因為每一從屬器件具有其自身從屬選擇線，因此在每一從屬器件處的SPI匯流排為四導線匯流排以容納時脈、MOSI、MISO及從屬選擇傳信。但在主控器件處的SPI匯流排將為(3+N)導線匯流排，其中N為表示從屬器件之數目的整數。SPI匯流排中之每一導線專用於其自身接腳以使得在主控器件處的專用於SPI匯流排的接腳之數目隨其服務的從屬器件之數目一起增長。因此，諸如SoC之主控器件中的較少接腳可專用於其他傳信。此外，主控器件上的每一所需要額外接腳升高製造成本。 因此，在此項技術中存在對於減輕習知SPI架構之接腳需求的改良之SPI介面的需要。
增強型串列周邊介面經提供用於主控器件及複數個從屬器件。每一增強型串列周邊介面(其亦可表示為經修改串列周邊介面(SPI))經組態以實現經由主控輸出從屬輸入(MOSI)線自主控器件及經由主控輸入從屬輸出(MISO)線自從屬器件至主控器件的資料傳輸而不需使用從屬選擇線。所得系統因此自在不需要主控器件中之複數個從屬選擇接腳情況下經由MOSI及MISO線的雙工資料傳輸受益。如本文所使用，「接腳」為涵蓋積體電路用以耦接至電路板上之線頭或其他合適傳輸線的諸如襯墊或實際接腳之結構的一般術語。 主控器件中之經修改SPI經組態以將位址標頭***至經由MOSI線傳輸至從屬器的經定址訊框中。每一從屬器件中之經修改SPI經組態以解碼來自MOSI線的接收之定址訊框中的位址標頭以判定接收之定址訊框是否經定址至從屬器件。 為在不存在從屬選擇線情況下提供用於從屬器件之存取協定至共用MISO線，主控器件中之經修改SPI可藉由具有位址標頭之經定址輪詢訊框週期性地輪詢每一從屬器件。要是從屬器件中之經修改SPI判定接收之定址輪詢訊框經導引至從屬器件，則其可繼續經由MISO線傳輸資料訊框至主控器件。替代地，每一從屬器件可包括耦接至藉由主控器件接收之個別中斷線的中斷接腳。要是此從屬器件具有傳輸至主控器件之訊框，則其可首先中斷主控器件中之主機處理器。中斷從屬器件之識別碼接著經由對應個別中斷線而為主控器件已知。從屬器件產生之訊框在給定用於MISO線之此等存取協定的情況下無需為經定址訊框。
提供其中消除從屬選擇線的經修改串列周邊介面(SPI)。以此方式，主控器件及複數個從屬器件可經由使用三導線修改SPI匯流排的各別修改之串列周邊介面而網路連接。主控器件因此不管網路連接至介面的從屬器件之數目而僅需要三個接腳以支援其修改之串列周邊介面。 由於從屬選擇線被刪除，故主控器件中的經修改串列周邊介面經組態以經由主控輸出從屬輸入(MOSI)線傳輸經定址訊框至從屬器件，其中每一經定址訊框包括具有所選擇從屬器件之位址的標頭。為提供位址，主控器器件及從屬器器件可各自包括如藉由MiPi聯盟所定義的嵌入式積體電路間(I2C)介面或嵌入式I3C(感測線)介面。更一般而言，主控器件及從屬器件可各自包括嵌入式位址指派引擎。以下論述因此將不丟失一般性地假定嵌入式位址指派引擎為I2C介面。 在通電序列完成後(諸如在通電重設(POR)序列完成後)，嵌入式I2C介面即起作用。如I2C及I3C技術中已知，IC2匯流排為二導線匯流排。嵌入式I2C介面因此共用由修改之串列周邊介面使用的3導線SPI匯流排中的時脈線及MISO線。主控器件(以及從屬器件)的嵌入式I2C介面及修改之串列周邊介面可經由對應多工器選擇用於時脈線及MISO線。 在通電重設序列完成後，主控器件中的嵌入式I2C介面即開始對共用時脈線計時。主控器件亦經組態以將MISO線弱充電至供電電壓VDD。從屬器件中的每一嵌入式I2C介面經組態以回應於時脈線之雙態切換而計數以維持本地計數。舉例而言，從屬器件中的每一嵌入式I2C介面可經組態以計數時脈信號之每一上升邊緣或每一下降邊緣以維持其本地計數。替代地，從屬器件中的每一嵌入式I2C介面可經組態以計數時脈信號之每一上升邊緣及每一下降邊緣以維持其本地計數。每一從屬器件嵌入式I2C介面經組態有諸如N位偽隨機或隨機位址之初始位址。在其本地計數每一遞增之後，每一從屬器件嵌入式I2C介面比較其當前本地計數與其初始位址。 當比較指示當前本地計數等於從屬器件之初始位址時，從屬器件之嵌入式I2C介面將共用之MISO線放電低至接地以向主控器件傳信從屬器件具有等於對應當前本地計數的初始位址。主控器件中的嵌入式I2C介面亦包括計數器，該計數器以與計數器在從屬器件中操作相同的方式回應於時脈信號之轉變而計數。在主控器件及從屬器件整合至給定系統中之前，主控器件經組態有從屬器件之總數。舉例而言，從屬器件之數目可經寫入至唯讀記憶體(諸如主控器件中之快閃記憶體)中。主控器件中的嵌入式I2C介面因此持續使時脈信號循環直至總數個從屬器件已識別其初始位址為止。主控器件接著擁有用於從屬器件中之每一者的初始位址。 主控器件中的經修改SPI介面接著可繼續經由MOSI線指派縮寫位址至從屬器件。舉例而言，若存在八個或少於八個從屬器件，則3位址位元足以唯一地識別所有從屬器件。在其他實施中，可使用充分大以容納預期數目個從屬器件的固定縮寫位址大小。主控器件中的修改之串列周邊介面可在經由MOSI線發送經定址組態訊框至從屬器件中之一第一者的同時開始雙態切換時脈線。經定址組態訊框包括具有第一從屬器件之初始位址的標頭並含有識別第一從屬器件之縮寫位址的訊框本體。第一從屬器件之嵌入式I2C介面接著可回應於藉由主控器件中的經修改串列周邊介面進行的時脈線之雙態切換而經由MISO線傳輸確認訊框。以此方式，主控器件可繼續指派剩餘縮寫位址至如關於第一從屬器件所論述的剩餘從屬器件。如本文所用，在沒有另外限制情況下術語「位址」為簡潔起見係指縮寫位址。 在指派位址之後，主控器件及從屬器件中的修改之串列周邊介面可開始以正常或任務操作模式交換資料。為發送資料之經定址訊框至從屬器件中之一特定者，主控器件中的經修改串列周邊介面經組態以將所要從屬器件之位址***至經定址訊框的標頭中。與本文所論述之其他訊框類型相同，經定址訊框之位元長度可視給定系統之要求而變化。不管訊框長度，其為從屬器件及主控器件可使用適當非揮發性記憶體組態有的參數。主控器件中的修改之串列周邊器件接著可繼續回應於時脈信號之轉變而逐位地將經定址訊框移出至MOSI線上。每一從屬器件回應於如經由時脈線所傳輸之時脈信號的轉變而經由MOSI線接收經定址訊框。每一從屬器件之經修改周邊介面經組態以檢查所接收定址訊框的標頭以判定所接收經定址訊框是否經定址至對應從屬器件。僅僅經定址從屬器件中的經修改串列周邊介面將具有等於標頭中之位址的其位址，接著其繼續處理接收之定址訊框中的資料有效負載。 自從屬器件至主控器件之傳輸係類似的。然而，從屬器件中的經修改串列周邊介面可類似於來自習知SPI系統中之從屬器件的訊框傳輸經由MISO線傳輸沒有任何位址標頭之訊框至主控器件。與習知SPI從屬器件對比，本文所揭示之從屬器件不使用從屬選擇線作為關於MISO線之存取協定。下文進一步論述藉由從屬器件實踐的存取協定。一旦從屬器件已存取MISO線，則其修改之串列周邊介面可繼續回應於時脈線上接收之時脈信號的轉變而將所得訊框移出至MISO線上。 主控器器件及從屬器器件中之每一者中的經修改串列周邊介面與嵌入式I2C介面的所得組合相當有利，原因在於每一器件支援MISO及MOSI線提供的完全雙工通信，而主控器件僅需要貢獻三個接腳以與複數個從屬器件通信。以此方式，製造成本減少，而主控器件及從屬器件可參與完全雙工串列通信。此等有利特徵可經由考慮以下實例實施而更好地瞭解。 現在轉向圖式，實例網路連接系統100經展示於圖1中。諸如系統單晶片(SoC)之主控器件105包括用於經由三導線修改SPI匯流排125與複數個從屬器件(諸如從屬器件110、從屬器件115及從屬器件120)通信的經修改串列周邊介面130。串列周邊介面130經由多工器150與嵌入式I2C介面145共用匯流排125中之資料線(諸如MISO線135以及時脈線140)中的一者。主控器件105中的I/O電路(端點)155針對經由MISO線135接收之信號執行實體層處理。 在諸如回應於POR信號(未說明)的通電重設(POR)序列完成之後，主控器件105中之控制器(諸如修改之串列周邊介面130)命令其多工器150選擇來自I2C時脈源160之I2C時脈信號170以經由對應端點180驅動時脈線140以起始其中從屬器件之初始位址被識別的位址指派模式。回應於POR信號序列之完成，I2C時脈源160使I2C時脈信號170循環。端點155經組態以將MISO線135弱充電至供電電壓VDD使得MISO線135保持充電同時I2C時脈源160持續經由時脈線140使I2C時脈信號170循環。在此位址指派模式期間，多工器150將來自端點155的接收之MISO信號耦接至主控器件105中之I2C資料線175。 每一從屬器件包括類似嵌入式I2C介面145、多工器150及修改之串列周邊介面130。然而，從屬器件中的嵌入式I2C介面145無需含有I2C時脈源160，此係因為I2C時脈170係由主控器件105驅動。另外，為說明清楚起見，圖1中未展示從屬器件之端點。在通電重設序列及時脈線140之循環完成之後，每一從屬器件開始計數循環(或半循環，取決於兩者時脈邊緣是否經計數)。如圖2中所示，每一從屬器件嵌入式I2C介面130儲存隨機數(或偽隨機)位址190，其亦可經指定為初始位址190。每一從屬器件嵌入式I2C介面145中的本地計數器165回應於來自主控器件105中之I2C時脈源160的時脈線140之循環而計數。當從屬器件嵌入式I2C介面145判定來自其本地計數器165之計數等於其初始位址190時，其將MISO線135放電至接地。再次參看圖1，主控器件105中之端點155經組態以將MISO線135弱充電至供電電壓VDD。從屬器件因此可克服MISO線135上之此弱上拉以向主控器件105傳信其本地計數等於其初始位址190。主控器件I2C介面145亦包括維持主控本地計數的本地計數器165，該主控本地計數回應於來自I2C時脈源160的時脈信號170之循環而鏡像由從屬器件中之本地計數器165判定的本地計數。主控器件I2C介面145因此被警告，從屬器件已指示其初始位址190藉由放電MISO線135而等於當前主控計數。由於主控器件I2C介面145亦經組態有系統100中之從屬器件的總數，故其可持續振盪時脈信號170直至所有從屬器件已識別其初始位址190為止。修改之SPI介面130接著可繼續經由MOSI線185傳輸使用其初始位址190經定址至特定從屬器件的經定址組態訊框以如較早所論述將其縮寫位址警告從屬器件。在替代實施中，每一從屬器件可藉由將MOSI線185放電而非將MISO線135放電來警告主控器件105其本地計數匹配其初始位址。用於驅動主控器件105中之MOSI線185的對應端點195因此可經組態以將MOSI線185弱充電至供電電壓VDD。不管從屬器件是使用MISO線135抑或MOSI線185將其本地計數與其初始位址190之間的匹配警告主控器件105，MISO線135或MOSI線185之所得放電可具有僅一位元週期之持續時間，但較長持續時間可用於替代實施中。 主控器件105中的嵌入式I2C介面145因此亦可指定為位址指派引擎145。此引擎可使用軟體或韌體而實施且無需具有任何I2C或I3C功能性。替代地，可使用有限狀態機實施位址指派引擎145。類似地，可使用軟體、韌體或有限狀態機實施每一修改之串列周邊介面130。可關於圖3中展示之流程圖概述由位址指派引擎145實踐的方法。方法亦包括主控器件使串列周邊介面(SPI)時脈線上之時脈信號循環的動作300。如上文所論述在時脈線140上的時脈信號170之循環為動作300之實例。另外，方法包括每一從屬器件回應於時脈信號之循環而計數以維持本地計數的動作305。由如關於圖2所論述之從屬器件進行的本地計數器165內的計數為動作305之實例。最終，方法包括當從屬器件之本地計數的值等於從屬器件之初始位址時每一從屬器件藉由將SPI MISO線放電而向主控器件傳信的動作310。由如關於圖2所論述的從屬器件嵌入I2C介面145進行的MISO線135之放電為動作310之實例。主控器件中的經修改串列周邊介面130接著可進行指派縮寫位址至從屬器件，如較早所論述。 一旦位址全部被指派，圖1之系統100就可轉變至正常操作，正常操作亦可表示為任務操作模式。由於不存在從屬選擇線，故用於共用MISO線135之存取協定可以許多方式實現。在一個實施中，主控器件105可個別地週期性地輪詢從屬器件。此輪詢將經由具有來自主控器件中的經修改SPI 130之位址標頭的經由MOSI線185而傳輸的經定址輪詢訊框而出現。每一從屬器件之經修改SPI 130經組態以解碼接收之定址輪詢訊框中的位址標頭以判定從屬器件是否正被輪詢。要是從屬器件由輪詢訊框定址且具有待傳輸至主控器件105之訊框，則其可藉由暫時將MISO線135放電而對接收之輪詢訊框作出回應。經輪詢從屬器件中的經修改串列周邊介面130無需在其經由MISO線135傳輸至主控器件105的訊框中附加位址標頭，此係由於已知經輪詢從屬器件之識別碼。 在替代存取協定實施中，每一從屬器件可包括用於驅動耦接至主控器件105之中斷線的中斷接腳。實例中斷線196耦接於從屬器件110與主控器件105之間。諸如從屬器件115及120之每一剩餘從屬器件將具有其自身中斷線(未說明)使得其亦可中斷主控器件105。由於每一從屬器件之識別碼經由其對應中斷線而知曉，故諸如從屬器件110之從屬器件可藉由使用其中斷線196觸發主控器件105中之中斷而傳信其欲經由MOSI線185傳輸的意圖。如關於存取協定之輪詢所論述，從屬器件中之每一經修改串列周邊介面130在中斷線存取控制實施例中無需經由MISO線135在其所傳輸訊框中***位址標頭，此係由於傳輸從屬器件將經由其對應中斷線196而識別。 用於從屬器件之替代存取協定可在其中主控器件105與僅三個從屬器件(諸如圖1之系統100中所示)網路連接的實施中實踐。代替主控器件105在藉由每一從屬器件識別其初始位址190之後指派縮寫位址，主控器件105可實際上將3導線SPI匯流排125中之線140、135及185中的對應者指派給每一從屬器件。經指派線充當對應從屬器件之中斷或警告線。為指派線，主控器件130中之經修改SPI介面130可傳輸組態訊框至使用從屬器件之初始位址190定址的每一從屬器件。組態訊框之本體識別所指派線。在線指派之後，每一從屬器件可使用所指派線作為警告或中斷線以警告主控器件105對應從屬器件意欲傳輸訊框。 舉例而言，圖1之從屬器件110可經指派給時脈線140。類似地，從屬器件115可經指派給MISO線135。最終，從屬器件120可經指派給MOSI線185。每一線之預設狀態可為高(經充電至供電電壓VDD)。在其中主控器件105不使時脈線140循環的平靜週期期間，從屬器件中之一者可藉由將其所指派線放電至接地而傳信其意欲傳輸訊框。此放電可相對簡單，諸如僅在預設訊框長度中的單一位元之持續時間內。主控器件中之經修改SPI介面130將在偵測到3導線SPI匯流排125中之對應線已放電後被即警告對應從屬器件具有待傳輸的訊框。舉例而言，假設從屬器件120具有待傳輸之訊框且其已經指派給MOSI線185。在其中主控器件105不雙態切換時脈線140的平靜週期期間，從屬器件120接著可在位元週期持續時間(或在替代實施中更長)內將MOSI線185放電。主控器件105中的經修改SPI介面130經組態以藉由雙態切換時脈線140對此實施中的MOSI線185之暫時放電作出回應。從屬器件120中之經修改SPI介面130接著可繼續回應於時脈線140之循環而經由MISO線135移出訊框至主控器件105。在此從屬器件產生之訊框中不必要定址，此係由於主控器件105經由所指派線之先前雙態切換低而獲悉發端從屬器件之識別碼。 圖1之系統100中的主控器件105可作為系統單晶片(SoC)105併入至如圖4中所示的器件400中。器件400可包含蜂巢式電話、智慧型電話、個人數位助理、平板電腦、膝上型電腦、數位攝影機、手持型遊戲器件或其他合適器件。SoC 105經由亦耦接至記憶體(諸如DRAM 420)及耦接至顯示控制器425的系統匯流排415與從屬器件110、115及120(諸如感測器)通信。顯示控制器425又耦接至驅動顯示器435之視訊處理器430。系統匯流排415中之三導線(未說明)因此將專用於經修改SPI匯流排125，以使得SOC 105可與如關於圖1之系統100所論述的從屬器件110、115及120通信。 如熟習此項技術者至今將瞭解且取決於手頭之特定應用，可在本發明之器件的材料、裝置、組態及使用方法中作出許多修改、替代及變化而不脫離本發明之精神及範疇。鑒於此，本發明之範疇不應限於本文中所說明且描述之特定實施例的範疇，此係因為該等實施例僅藉助於其一些實例，而實際上本發明之範疇應與下文隨附申請專利範圍及其功能等效物之範疇完全相稱。
100‧‧‧網路連接系統
105‧‧‧主控器件
110‧‧‧從屬器件
115‧‧‧從屬器件
120‧‧‧從屬器件
125‧‧‧三導線修改串列周邊介面(SPI)匯流排
130‧‧‧修改之串列周邊介面
135‧‧‧主控輸入從屬輸出(MISO)線
140‧‧‧時脈線
145‧‧‧嵌入式積體電路間(I2C)介面
150‧‧‧多工器
155‧‧‧I/O電路(端點)
160‧‧‧積體電路間(I2C)時脈源
165‧‧‧本地計數器
170‧‧‧積體電路間(I2C)時脈信號
175‧‧‧積體電路間(I2C)資料線
180‧‧‧端點
185‧‧‧主控輸出從屬輸入(MOSI)線195對應端點
195‧‧‧對應端點
196‧‧‧中斷線
400‧‧‧器件
415‧‧‧系統匯流排
420‧‧‧DRAM
425‧‧‧顯示控制器
430‧‧‧視訊處理器
435‧‧‧顯示器
圖1為根據本發明之一態樣的包括經組態以經由不包括任何從屬選擇線的經修改SPI匯流排通信的主控器件及複數個從屬器件的實例系統之圖。 圖2為位址指派程序期間的圖1之系統的圖。 圖3為在圖1之系統中指派位址之方法的流程圖。 圖4為併入圖1之系統的實例器件之方塊圖。 藉由參考以下詳細描述最佳理解本發明之額外態樣及其優點。應瞭解，相同參考數字用於識別圖式中之一或多者中所說明的相同元件。
100‧‧‧網路連接系統
105‧‧‧主控器件
110‧‧‧從屬器件
115‧‧‧從屬器件
120‧‧‧從屬器件
125‧‧‧三導線修改串列周邊介面(SPI)匯流排
130‧‧‧修改之串列周邊介面
135‧‧‧主控輸入從屬輸出(MISO)線
140‧‧‧時脈線
145‧‧‧嵌入式積體電路間(I2C)介面
150‧‧‧多工器
155‧‧‧I/O電路(端點)
160‧‧‧積體電路間(I2C)時脈源
165‧‧‧本地計數器
170‧‧‧積體電路間(I2C)時脈信號
175‧‧‧積體電路間(I2C)資料線
180‧‧‧端點
185‧‧‧主控輸出從屬輸入(MOSI)線
195‧‧‧對應端點
196‧‧‧中斷線

Claims (26)

  1. 一種主控器件，其包含： 一經修改串列周邊介面(SPI)匯流排，其包括一主控輸入從屬輸出(MISO)線及一主控輸出從屬輸入(MOSI)線；及 一經修改串列周邊介面，其經組態以經由該MOSI線傳輸一經定址訊框至複數個從屬器件中的一經定址從屬器件並經由該MISO線自該等從屬器件中之每一者接收未定址訊框。
  2. 如請求項1之主控器件，其進一步包含： 一位址指派引擎，其經組態以在該主控器件之一通電重設之後在一位址指派模式中操作，其中該位址指派引擎包括一時脈源，該時脈源經組態以在該位址指派模式期間驅動一時脈信號至該經修改SPI匯流排中之一時脈線中，且包括一本地計數器，該本地計數器經組態以在該指派模式期間計數該時脈信號之循環以判定一本地計數。
  3. 如請求項2之主控器件，其中該位址指派引擎包含一嵌入式積體電路間(I2C)介面。
  4. 如請求項2之主控器件，其中該位址指派引擎包含一嵌入式I3C介面。
  5. 如請求項3之主控器件，其進一步包含一多工器，其中該多工器經組態以將該位址指派引擎及該經修改串列周邊介面選擇性地耦接至該時脈線及該MISO線。
  6. 如請求項5之主控器件，其中該嵌入式I2C介面經進一步組態以回應於該MISO線之一放電而藉由該本地計數之一值識別一從屬器件之一位址。
  7. 如請求項1之主控器件，其進一步包含： 一主機處理器，其中該主控器件包含一系統單晶片(SoC)。
  8. 如請求項7之主控器件，其中該SoC及該複數個從屬器件整合至選自由下列各者組成之群組的一器件中：一蜂巢式電話、一智慧型電話、一個人數位助理、一平板電腦、一膝上型電腦、一數位攝影機，及一手持型遊戲器件。
  9. 如請求項1之主控器件，其中該主機處理器經組態有軟體以實施該經修改串列周邊介面。
  10. 如請求項1之主控器件，其中該經修改串列周邊介面包含一有限狀態機。
  11. 如請求項1之主控器件，其進一步包含： 該經修改SPI匯流排中的一時脈線，其中該經修改串列周邊介面經進一步組態以在該經定址訊框之該傳輸期間及在該未經定址訊框之該接收期間驅動該時脈線上的一時脈信號。
  12. 如請求項2之主控器件，其中經修改串列周邊介面經進一步組態以使用經由該MOSI線傳輸的一經定址輪詢訊框而週期性地輪詢每一從屬器件。
  13. 如請求項1之主控器件，其進一步包含一對輸入/輸出電路，該對輸入/輸出電路經組態以在該主控器件與該MISO線之間及在該主控器件與該MOSI線之間形成一實體層介面。
  14. 一種從屬器件，其包含： 一經修改串列周邊介面(SPI)匯流排，其包括一主控輸入從屬輸出(MISO)線及一主控輸出從屬輸入(MOSI)線；及 一經修改串列周邊介面，其經組態以解碼經由該MOSI線自一主控器件接收之一經定址訊框中的一位址標頭以判定該經定址訊框是否經定址至該從屬器件。
  15. 如請求項14之從屬器件，其中該經修改SPI匯流排包括一時脈線，該從屬器件進一步包含具有一計數器之一嵌入式積體電路間(I2C)介面，該計數器經組態以計數在該時脈線上接收之一時脈信號之轉變以判定一計數，其中該嵌入式I2C介面經進一步組態以回應於該計數之一值等於該從屬器件之一初始位址而將該MISO線放電。
  16. 如請求項14之從屬器件，其中該經修改串列周邊介面經組態以在一未經定址訊框經由該MISO線至該主控器件的一傳輸之前確證至該主控器件之一中斷信號。
  17. 一種方法，其包含： 自一主控器件，將一串列周邊介面(SPI)時脈線上之一時脈信號循環至複數個從屬器件； 在每一從屬器件中，回應於在該時脈線上的該時脈信號之該循環而計數以維持一本地計數；及 自每一從屬器件，當該從屬器件之本地計數的一值等於該從屬器件之一初始位址時藉由將一串列周邊介面(SPI)主控輸入從屬輸出(MISO)線放電而傳信至該主控器件。
  18. 如請求項17之方法，其進一步包含： 自該主控器件，經由一SPI主控輸出從屬輸入(MOSI)線傳輸用於每一從屬器件之一經定址訊框，其中每一經定址訊框中之一標頭包括該對應從屬器件之該初始位址且其中每一經定址訊框之一本體包括該對應從屬器件之一縮寫位址，每一從屬器件之縮寫位址具有比在該從屬器件之初始位址中所含有的更少數目個位元。
  19. 如請求項18之方法，其進一步包含： 回應於在一SPI時脈線上所傳輸的一SPI時脈信號之循環而經由該MOSI線傳輸一縮寫經定址訊框至該等從屬器件中之一所選擇從屬器件，其中該縮寫經定址訊框含有包括該所選擇從屬器件之該縮寫位址的一位址標頭。
  20. 如請求項17之方法，其進一步包含： 在該主控器件中，回應於該時脈線上的該時脈信號之該循環而計數以維持一主控器件本地計數；及 在該主控器件中，當每一從屬器件使該MISO線放電時經由該主控器件本地計數之一值判定每一從屬器件之初始位址。
  21. 如請求項17之方法，其進一步包含： 自該主控器件，經由一SPI主控輸出從屬輸入(MOSI)線傳輸用於每一從屬器件之一經定址訊框，其中每一經定址訊框中之一標頭包括該對應從屬器件之該初始位址且其中每一經定址訊框之一本體包括用於選自由下列各者組成之群組的該對應從屬器件的一線指派：該時脈線、該MOSI線及該MISO線，其中該主控器件經進一步組態以將藉由該對應從屬器件進行的該經指派線之一暫時放電偵測為該對應從屬器件具有待傳輸至該主控器件之一訊框的一指示。
  22. 一種主控器件，其包含： 一經修改串列周邊介面(SPI)匯流排，其包括一主控輸入從屬輸出(MISO)線、一主控輸出從屬輸入(MOSI)線及一時脈線； 一經修改串列周邊介面，其經組態以經由該MOSI線傳輸一經定址訊框至複數個從屬器件中的一經定址從屬器件並經由該MISO線自該等從屬器件中之每一者接收未定址訊框；及 用於指派一位址給每一從屬器件之構件。
  23. 如請求項22之主控器件，其進一步包含： 一主機處理器，其中該主控器件包含一系統單晶片(SoC)。
  24. 如請求項23之主控器件，其中該SoC及該複數個從屬器件整合至選自由下列各者組成之群組的一器件中：一蜂巢式電話、一智慧型電話、一個人數位助理、一平板電腦、一膝上型電腦、一數位攝影機，及一手持型遊戲器件。
  25. 如請求項22之主控器件，其中該主機處理器經組態有軟體以實施該經修改串列周邊介面。
  26. 如請求項22之主控器件，其中該經修改串列周邊介面包含一有限狀態機。
TW105127586A 2015-09-21 2016-08-26 主控器件、從屬器件及用於操作其等之方法 TWI701555B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/860,568 2015-09-21
US14/860,568 US9990316B2 (en) 2015-09-21 2015-09-21 Enhanced serial peripheral interface

Publications (2)

Publication Number Publication Date
TW201712555A true TW201712555A (zh) 2017-04-01
TWI701555B TWI701555B (zh) 2020-08-11

Family

ID=56853908

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105127586A TWI701555B (zh) 2015-09-21 2016-08-26 主控器件、從屬器件及用於操作其等之方法

Country Status (8)

Country Link
US (2) US9990316B2 (zh)
EP (1) EP3353668B1 (zh)
JP (1) JP2018527678A (zh)
KR (1) KR20180054780A (zh)
CN (1) CN108027797A (zh)
CA (1) CA2996419A1 (zh)
TW (1) TWI701555B (zh)
WO (1) WO2017053010A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671638B (zh) * 2018-05-24 2019-09-11 新唐科技股份有限公司 匯流排系統
TWI679539B (zh) * 2017-10-05 2019-12-11 廣州印芯半導體技術有限公司 主從式系統、指令執行方法與資料存取方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10055376B1 (en) * 2015-01-15 2018-08-21 Maxim Integrated Products, Inc. Serial peripheral interface system with slave expander
US9990316B2 (en) 2015-09-21 2018-06-05 Qualcomm Incorporated Enhanced serial peripheral interface
JP6652702B2 (ja) * 2015-12-25 2020-02-26 富士通クライアントコンピューティング株式会社 伝送システムおよびマスタ装置
US10250376B2 (en) * 2016-01-29 2019-04-02 Analog Devices, Inc. Clock sustain in the absence of a reference clock in a communication system
US11030142B2 (en) * 2017-06-28 2021-06-08 Intel Corporation Method, apparatus and system for dynamic control of clock signaling on a bus
US10372663B2 (en) * 2017-07-25 2019-08-06 Qualcomm Incorporated Short address mode for communicating waveform
CN107832250B (zh) * 2017-11-02 2020-10-30 北京中电华大电子设计有限责任公司 一种基于spi的主从通讯时序方法
US10534733B2 (en) * 2018-04-26 2020-01-14 EMC IP Holding Company LLC Flexible I/O slot connections
CN109582616B (zh) * 2018-12-05 2020-07-17 北京爱其科技有限公司 基于串行总线的通信***和方法
EP3912049A1 (en) * 2019-01-15 2021-11-24 Heldeis, Christoph Keyboard, bus unit, bus control unit and method for operating a keyboard
EP3912050A1 (en) * 2019-01-15 2021-11-24 Heldeis, Christoph Optical output device, bus unit, bus control unit and methods
CN109902046B (zh) * 2019-02-01 2020-03-20 福瑞泰克智能***有限公司 一种用于串行***总线***的通信方法、相关设备及***
CN109873741B (zh) * 2019-02-25 2019-12-31 南京金信通信息服务有限公司 一种单线共享总线协议的***和工作方法
US10884972B2 (en) * 2019-05-08 2021-01-05 Analog Devices, Inc. Communication systems with serial peripheral interface functionality
EP3780558A1 (en) * 2019-08-14 2021-02-17 Schneider Electric Industries SAS Addressing of slave devices using iterative power activation
DE102019125493A1 (de) * 2019-09-23 2021-03-25 Infineon Technologies Ag Slaveeinrichtung, Bussystem und Verfahren
US11188495B2 (en) * 2020-01-31 2021-11-30 Infineon Technologies Ag SPI broadcast mode
US11106620B1 (en) * 2020-04-07 2021-08-31 Qualcomm Incorporated Mixed signal device address assignment
US11088815B1 (en) * 2020-10-02 2021-08-10 Qualcomm Incorporated Techniques for timed-trigger and interrupt coexistence
US11119971B1 (en) 2020-10-15 2021-09-14 Texas Instruments Incorporated I2C standard compliant bidirectional buffer
US11379401B2 (en) * 2020-10-20 2022-07-05 Micron Technology, Inc. Deferred communications over a synchronous interface
US11379402B2 (en) 2020-10-20 2022-07-05 Micron Technology, Inc. Secondary device detection using a synchronous interface
US11334512B1 (en) 2021-02-12 2022-05-17 Qualcomm Incorporated Peripheral access control for secondary communication channels in power management integrated circuits
CN112882979A (zh) * 2021-03-15 2021-06-01 广东拓斯达科技股份有限公司 一种通信***和方法
TWI773247B (zh) * 2021-04-13 2022-08-01 新唐科技股份有限公司 匯流排系統
TWI791271B (zh) * 2021-08-25 2023-02-01 新唐科技股份有限公司 匯流排系統
US11847087B2 (en) * 2021-09-16 2023-12-19 Qualcomm Incorporated Systems and methods for chip operation using serial peripheral interface (SPI) with reduced pin options
US11609877B1 (en) * 2021-09-24 2023-03-21 Qualcomm Incorporated Systems and methods for chip operation using serial peripheral interface (SPI) without a chip select pin
CN114996184B (zh) * 2022-06-13 2024-01-30 南京观海微电子有限公司 兼容实现spi或i2c从机的接口模块及数据传输方法
US12056078B2 (en) * 2022-07-29 2024-08-06 Semiconductor Components Industries, Llc Addressing multiphase power stage modules for power state and thermal management
EP4386570A1 (en) * 2022-12-14 2024-06-19 Televic Rail Improved circuit integration
CN116166594B (zh) * 2023-04-26 2023-07-18 闪极科技(深圳)有限公司 一种单地址多从机的iic总线电路及其传输方法和装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3587635T2 (de) * 1984-10-04 1994-04-21 Bull Hn Information Syst Plattenspeichersteuergerät mit geteiltem Adressenregister.
US5878234A (en) 1996-09-10 1999-03-02 Sierra Wireless, Inc. Low power serial protocol translator for use in multi-circuit board electronic systems
US20020108011A1 (en) 2000-12-11 2002-08-08 Reza Tanha Dual interface serial bus
US8667194B2 (en) 2003-12-15 2014-03-04 Finisar Corporation Two-wire interface in which a master component monitors the data line during the preamble generation phase for synchronization with one or more slave components
US7304950B2 (en) 2003-12-15 2007-12-04 Finisar Corporation Two-wire interface having dynamically adjustable data fields depending on operation code
US7287208B2 (en) 2003-12-15 2007-10-23 Finisar Corporation Two-wire interface having embedded per frame reliability information
JP2006171930A (ja) * 2004-12-14 2006-06-29 Seiko Epson Corp 記憶装置および記憶装置を備える印刷記録材容器
US20060143348A1 (en) 2004-12-29 2006-06-29 Wilson Matthew T System, method, and apparatus for extended serial peripheral interface
US7467204B2 (en) * 2005-02-10 2008-12-16 International Business Machines Corporation Method for providing low-level hardware access to in-band and out-of-band firmware
US7761633B2 (en) * 2007-01-29 2010-07-20 Microsemi Corp. - Analog Mixed Signal Group Ltd. Addressable serial peripheral interface
US8316158B1 (en) 2007-03-12 2012-11-20 Cypress Semiconductor Corporation Configuration of programmable device using a DMA controller
DE102007024737A1 (de) * 2007-05-25 2008-11-27 Robert Bosch Gmbh Datenübertragungsverfahren zwischen Master- und Slave-Einrichtungen
CN101499046A (zh) * 2008-01-30 2009-08-05 鸿富锦精密工业（深圳）有限公司 Spi设备通信电路
US7849229B2 (en) * 2008-11-25 2010-12-07 Spansion Llc SPI addressing beyond 24-bits
TWI394050B (zh) * 2009-09-29 2013-04-21 Hon Hai Prec Ind Co Ltd 基於串列週邊介面匯流排的設備及其資料傳輸方法
US20110078350A1 (en) * 2009-09-30 2011-03-31 Via Technologies, Inc. Method for generating multiple serial bus chip selects using single chip select signal and modulation of clock signal frequency
US8719613B2 (en) * 2010-01-28 2014-05-06 Futurewei Technologies, Inc. Single-wire serial interface with delay module for full clock rate data communication between master and slave devices
TWI547784B (zh) 2011-04-22 2016-09-01 緯創資通股份有限公司 動態調整匯流排時脈的方法及其裝置
US8984196B2 (en) * 2012-04-12 2015-03-17 Lenovo Enterprise Solutions (Singapore) Ptd. Ltd. Accessing peripheral devices
US8732366B2 (en) 2012-04-30 2014-05-20 Freescale Semiconductor, Inc. Method to configure serial communications and device thereof
US9274997B2 (en) * 2012-05-02 2016-03-01 Smsc Holdings S.A.R.L. Point-to-point serial peripheral interface for data communication between devices configured in a daisy-chain
US9003091B2 (en) 2012-10-18 2015-04-07 Hewlett-Packard Development Company, L.P. Flow control for a Serial Peripheral Interface bus
CN103500154B (zh) * 2013-09-11 2016-09-21 深圳市摩西尔电子有限公司 一种串行总线接口芯片、串行总线传输***及方法
US9411772B2 (en) * 2014-06-30 2016-08-09 Echelon Corporation Multi-protocol serial nonvolatile memory interface
US9990316B2 (en) 2015-09-21 2018-06-05 Qualcomm Incorporated Enhanced serial peripheral interface

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679539B (zh) * 2017-10-05 2019-12-11 廣州印芯半導體技術有限公司 主從式系統、指令執行方法與資料存取方法
US10592448B2 (en) 2017-10-05 2020-03-17 Guangzhou Tyrafos Semiconductor Technologies Co., Ltd Master-slave system, command execution method and data access method with use of serial peripheral interface (SPI)
TWI671638B (zh) * 2018-05-24 2019-09-11 新唐科技股份有限公司 匯流排系統
US10936524B2 (en) 2018-05-24 2021-03-02 Nuvoton Technology Corporation Bus system with slave devices

Also Published As

Publication number Publication date
CA2996419A1 (en) 2017-03-30
US20180267916A1 (en) 2018-09-20
EP3353668B1 (en) 2020-02-26
US9990316B2 (en) 2018-06-05
WO2017053010A1 (en) 2017-03-30
EP3353668A1 (en) 2018-08-01
TWI701555B (zh) 2020-08-11
JP2018527678A (ja) 2018-09-20
US10289582B2 (en) 2019-05-14
KR20180054780A (ko) 2018-05-24
US20170083467A1 (en) 2017-03-23
CN108027797A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
TW201712555A (zh) 增強型串列周邊介面
JP2018527678A5 (zh)
US8892798B2 (en) Identification, by a master circuit, of two slave circuits connected to a same bus
US10241955B2 (en) Dynamically adjustable multi-line bus shared by multi-protocol devices
US8667204B2 (en) Method to differentiate identical devices on a two-wire interface
US8266360B2 (en) I2C-bus interface with parallel operational mode
TWI822849B (zh) 混合模式射頻前端介面
US20190114274A1 (en) Dynamic definition of slave address in i2c protocol
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
US9294300B2 (en) Token based communication in daisy chain configured battery management devices
CA2759946A1 (en) Single wire bus system
US20160259624A1 (en) Impedance-based flow control for a two-wire interface system with variable frame length
RU2012129364A (ru) Устройство и способ опроса адресов одного или более подчиненных устройств в системе связи
US9753886B2 (en) Communication on an I2C bus
TW201411482A (zh) 環拓樸狀態指示
US11921652B2 (en) Method, apparatus and system for device transparent grouping of devices on a bus
TWI646431B (zh) 用於單一導線程式化及除錯之微控制器及方法
CN105474193A (zh) 用于将来自***设备的irq线的数量最小化到一条导线的方法
US6175887B1 (en) Deterministic arbitration of a serial bus using arbitration addresses
WO2005083577A2 (en) Integrated circuit with two different bus control units
CN115658587A (zh) 与双线总线相关的时间条件的检测
CN106528483A (zh) 一种数据通信协议结构及方法
US7958290B2 (en) Serial bit ordering of non-synchronous bus signals
CN114968898A (zh) 一种实现芯片通讯的控制电路和方法
CN118349510A (zh) 主从***的通信方法、主从***、电子设备和通信装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees