TW201637337A - 用於低頻鎖相迴路之低功率及可整合式晶片上架構 - Google Patents

用於低頻鎖相迴路之低功率及可整合式晶片上架構 Download PDF

Info

Publication number
TW201637337A
TW201637337A TW105100847A TW105100847A TW201637337A TW 201637337 A TW201637337 A TW 201637337A TW 105100847 A TW105100847 A TW 105100847A TW 105100847 A TW105100847 A TW 105100847A TW 201637337 A TW201637337 A TW 201637337A
Authority
TW
Taiwan
Prior art keywords
charge pump
current
integrated circuit
circuit
phase
Prior art date
Application number
TW105100847A
Other languages
English (en)
Inventor
海曼蘇 沙西那
Original Assignee
微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 微晶片科技公司 filed Critical 微晶片科技公司
Publication of TW201637337A publication Critical patent/TW201637337A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種積體電路包含：一相位偵測器；一第一電荷泵及一第二電荷泵，其等耦合至該相位偵測器，且經組態以自該相位偵測器接收輸入，該第一電荷泵輸出一低電流且該第二電荷泵輸出一高電流；及一雙重輸入迴路濾波器，其耦合至該第一電荷泵及該第二電荷泵。

Description

用於低頻鎖相迴路之低功率及可整合式晶片上架構
本發明係關於用於鎖相迴路(PLL)之方法及系統，且特定言之係關於一種低頻晶片上鎖相迴路。
鎖相迴路係時脈產生電路之主要組件。一鎖相迴路(PLL)電路係產生其相位相對於一輸入參考信號之相位恆定的一輸出信號之一回饋系統。除同步信號之外，一鎖相迴路亦可產生係輸入頻率之一倍數之一頻率。
例如，圖1中展示一典型PLL電路100。PLL 100包含一相位偵測器(PFD)102、電荷泵104、迴路濾波器106及VCO 108。相位偵測器102比較輸入信號與一回饋信號。PFD 102偵測參考信號ref(t)與一回饋信號div(t)之間的相位及頻率差，且基於回饋頻率是滯後於還是領先於參考頻率而產生一up(t)或down(t)控制信號。此等「升高(up)」或「降低(down)」控制信號分別判定VCO 108是需要以一較高頻率還是以較低頻率操作。
PFD 102將此等「升高」及「降低」信號輸出至電荷泵104。若電荷泵104接收到一升高信號，則將電流驅動至迴路濾波器106中。相反地，若電荷泵104接收到一降低信號，則自迴路濾波器106汲取電流。
迴路濾波器106將此等信號轉換為用以加偏壓於VCO 108之一控制電壓Vtune(t)。基於控制電壓，VCO 108以一較高或較低頻率振盪，此影響回饋時脈之相位及頻率。若PFD 102產生一升高信號，則VCO頻率增加。一降低信號使VCO頻率減小。一旦參考時脈及回饋時脈具有相同相位及頻率，則VCO 108穩定。迴路濾波器106藉由移除來自電荷泵之短時脈衝波形干擾(glitch)且防止電壓過衝而濾除抖動。
在一些實施方案中，將一分頻器110提供於回饋路徑中。負回饋迫使來自相位偵測器102之誤差信號輸出接近零。此時，回饋分頻器輸出110及參考頻率呈相位及頻率鎖定(即，對準)，PLL被視為鎖定。
一電荷泵PLL之一晶片上實施方案係成問題的，此在很大程度上係歸因於迴路濾波器。即，迴路濾波器所佔用之面積及迴路濾波器所消耗之電力趨於相對較大。因此，PLL之典型實施方案提供晶片外迴路濾波器。例如，低頻PLL通常需要在nF之範圍內之一晶片外電容器。
根據各項實施例，提供一種積體電路，其包含：一相位偵測器；一第一電荷泵及一第二電荷泵，其等耦合至該相位偵測器，且經組態以自該相位偵測器接收輸入，該第一電荷泵輸出一低電流且該第二電荷泵輸出一高電流；及一雙重輸入迴路濾波器，其耦合至該第一電荷泵及該第二電荷泵。
在一些實施例中，該雙重輸入迴路濾波器包含在一節點處與一串聯耦合之第二電容及一電阻器並聯耦合之一第一電容，在該節點處提供該第一電荷泵之該低電流輸出且在該第二電容與該電阻器之間提供該第二電荷泵之該高電流輸出。在一些實施例中，該積體電路進一步包括用於充電該高電流電荷泵及該低電流電荷泵之一共同偏壓電路。在一些實施例中，該積體電路包括用於充電該第一電荷泵及第二 電荷泵之共同偏壓電路。在一些實施例中，該等電荷泵係可使用低電流實施之一電流引導放大器電荷泵。
在一些實施例中，該高電流電荷泵及該低電流電荷泵具有同步輸出。在一些實施例中，該電容Cz大約為穩定負回饋迴路之實際所要電容之十分之一。
在一些實施例中，該積體電路包含耦合至該雙重輸入迴路濾波器之一電壓控制振盪器(VCO)。在一些實施例中，低頻VOC包含能夠產生以nA為單位之電流之一偏壓區塊。在一些實施例中，該偏壓區塊實施一源極退化(source degeneration)以進行電壓至電流變換。在一些實施例中，用於源極退化之一電阻器值按二分之一因數按比例降低。在一些實施例中，使用一共同模式電壓技術來使該電阻器之值按比例降低。在一些實施例中，該積體電路進一步包括一電流源分支，該電流源分支係現有偏壓電路之一複製品。
根據實施例，一種鎖相迴路電路包含：一相位偵測器；一第一電荷泵及一第二電荷泵，其等耦合至該相位偵測器，且經組態以自該相位偵測器接收輸入，該第一電荷泵輸出一低電流且該第二電荷泵輸出一高電流；一雙重輸入迴路濾波器，其耦合至該第一電荷泵及該第二電荷泵；及一鎖定偵測器，其經組態以連續監測該鎖相迴路電路之一輸出。
在一些實施例中，該鎖定偵測器經組態以根據一參考時脈與一回饋時脈信號之間的相位誤差產生一鎖定信號。在一些實施例中，該鎖定偵測器具有一延遲單元以針對該鎖定信號預定義一鎖定/解鎖窗。在一些實施例中，該延遲單元包含一相關聯VCO之一偏壓電路及延遲單元複製品，使得VCO頻率之一改變將被複製於該鎖定偵測器電路之該延遲單元中。
當結合以下描述及隨附圖式考量時將更佳暸解及理解本發明之 此等及其他態樣。然而，應瞭解，雖然以下描述指出本發明之各項實施例及該等實施例之諸多具體細節，但該描述係以繪示及非限制之方式給出。在不脫離本發明之精神之情況下，可進行在本發明之範疇內之許多替換、修改、新增及/或重新配置，且本發明包含全部此等替換、修改、新增及/或重新配置。
100‧‧‧鎖相迴路(PLL)電路/鎖相迴路(PLL)
102‧‧‧相位偵測器(PFD)
104‧‧‧電荷泵
106‧‧‧迴路濾波器
108‧‧‧電壓控制振盪器(VCO)
110‧‧‧分頻器/回饋分頻器輸出
200‧‧‧鎖相迴路(PLL)
201b‧‧‧LO電流輸出
201c‧‧‧HI電流輸出
202‧‧‧相位偵測器(PFD)
204‧‧‧電荷泵
205‧‧‧鎖定偵測器/鎖定偵測器電路
206‧‧‧迴路濾波器
208‧‧‧電壓控制振盪器(VCO)/電壓控制振盪器(VCO)電路
210‧‧‧分頻器/回饋分頻器輸出
302‧‧‧電流源
304‧‧‧電流源/電荷泵
306‧‧‧輸出Vctrl
352‧‧‧偏壓產生器
400‧‧‧低功率電荷泵/低電流電荷泵
401‧‧‧高功率電荷泵
402‧‧‧電流源
404‧‧‧電流源
406‧‧‧輸出級
500‧‧‧環式振盪器
502‧‧‧電流源
504‧‧‧第二電流源
506‧‧‧電阻器
602‧‧‧延遲單元電路/Delay_lock
604‧‧‧Delay_unlock
606‧‧‧電路
608‧‧‧電路
610‧‧‧計數器
Bp‧‧‧偏壓電壓
Cz‧‧‧電容器/電容
Cp‧‧‧電容器
div(t)‧‧‧回饋信號
down(t)‧‧‧控制信號
DNB‧‧‧信號
Icp‧‧‧電流
I1‧‧‧電流
R‧‧‧電阻器
ref(t)‧‧‧參考信號
up(t)‧‧‧控制信號
UPB‧‧‧信號
Vtune(t)‧‧‧控制電壓
隨附於本說明書且形成本說明書之部分之圖式經包含以描繪本發明之特定態樣。應注意，圖式中所繪示之特徵不一定按比例繪製。藉由參考結合隨附圖式取得之以下描述可獲得對本發明及其優點之一更完整理解，在圖式中相似元件符號指示相似特徵，且其中：圖1描繪一鎖相迴路之一圖示。
圖2描繪根據實施例之一例示性鎖相迴路之一圖示。
圖3繪示根據實施例之一例示性迴路濾波器。
圖4A繪示根據實施例之一例示性雙電荷泵組態。
圖4B繪示根據實施例之一例示性電荷泵。
圖5繪示根據實施例之一例示性VCO。
圖6繪示根據實施例之一例示性PLL鎖定偵測器。
參考在隨附圖式中繪示且在以下描述中詳述之例示性及因此非限制性實施例更全面說明本發明及本發明之各種特徵及有利細節。然而，應瞭解，雖然詳細描述及特定實例指示較佳實施例，但其等僅係以繪示之方式且非限制之方式給出。可省略對已知程式化技術、電腦軟體、硬體、操作平台及協定之描述，以免在細節上不必要地使本發明不清楚。熟習此項技術者自本發明將明白在基礎發明概念之精神及/或範疇內之各種替換、修改、新增及/或重新配置。
現參考圖式且特定關注圖2，展示根據實施例之一例示性鎖相迴 路(PLL)200之一圖。PLL 200包含一相位偵測器(PFD)202、一或多個電荷泵204、迴路濾波器206及VCO 208。另外，PLL 200可包含在PLL鎖定至所要頻率上時輸出一信號之一鎖定偵測器205。
PFD 202偵測參考信號ref(t)與一回饋信號div(t)之間的相位及頻率差，且基於回饋頻率是滯後於還是領先於參考頻率而產生一up(t)或down(t)控制信號。此等「升高」或「降低」控制信號分別判定VCO 208是需要以一較高頻率還是以較低頻率操作。
PFD 202將此等「升高」及「降低」信號輸出至電荷泵204。在一些實施例中，電荷泵204包括兩個電流引導放大器電荷泵。此兩個電荷泵之一電荷泵提供流出(sourcing)及流入(sinking)高電流且另一電荷泵提供流出及流入低電流。採用一共同偏壓電路以通電(power up)兩個電荷泵。在一些實施例中，共同偏壓電路以一固定比通電兩個電荷泵。即，為具有同步高及低電流電荷泵，一共同偏壓電路使高及低電荷泵之偏壓按一恆定/固定比按比例升高及降低。在一些實施例中，共同偏壓電路將藉由使偏壓按一「y」因數按比例升高而加偏壓於高電流電荷泵，且藉由使偏壓按相同「y」因數按比例降低而加偏壓於低電流電荷泵。
當電荷泵204接收到一升高信號時，分別沿「filt_high」及「filt_low」線將高及低電流驅動至迴路濾波器206中。相反地，若電荷泵204接收到一低信號，則分別自「filt_high」及「filt_low」線汲出高電流及低電流。關於圖4A及4B更詳細繪示根據實施例之共同偏壓之一實例。
迴路濾波器206將此等信號轉換為用以加偏壓於VCO 208之一控制電壓Vcntrl。如下文將更詳細論述，在一些實施例中，迴路濾波器206係具有一晶片上電容器之一被動式雙路徑迴路濾波器。
基於控制電壓，VCO 208以一較高或較低頻率振盪，此影響回饋 時脈之相位及頻率。在所繪示之實施例中，一VCO 208具備偏壓方案。通常，低頻VCO 208需要以nA為單位之低偏壓電流以使合理大小之延遲單元產生較低頻率。關於圖5更詳細繪示根據實施例之VCO電路之一實例。若PFD 202產生一升高信號，則VCO頻率增加。一降低信號使VCO頻率減小。一旦參考時脈及回饋時脈具有相同相位及頻率，則VCO 208穩定。迴路濾波器206藉由移除來自電荷泵之短時脈衝波形干擾且防止電壓過衝而濾除抖動。
在所繪示之實施例中，將一分頻器210提供於回饋路徑中。負回饋迫使來自相位偵測器202之誤差信號輸出接近零。此時，回饋分頻器輸出210及參考頻率呈相位及頻率鎖定(即，對準)，PLL被視為鎖定。另外，可提供一鎖定偵測器205以輸出PLL何時鎖定之一指示。在所繪示之實施例中，一鎖定偵測器205具備跨所要輸出頻率之一精確鎖定方案。在一些實施例中，於鎖定偵測器中使用之延遲電路係VCO 208之偏壓及延遲單元之一複製品。延遲電路將追蹤VCO頻率且確保跨頻率範圍之精確鎖定。關於圖6更詳細繪示根據實施例之延遲之一實例。
如下文將更詳細論述，迴路濾波器206及電荷泵204可經組態以最佳駐留於晶片上。如上文所述，在一些實施例中，電荷泵204包括兩個電流引導電荷泵，其等採用共同偏壓電路以依一固定比通電電荷泵。在一些實施例中，電荷泵之一電荷泵提供一HI電流輸出201c且一電荷泵提供一LO電流輸出201b至迴路濾波器206。因此，迴路濾波器206可實施為自電荷泵204接收Hi及Lo電流之一被動式雙路徑迴路濾波器。
關於圖3更詳細繪示根據實施例之一迴路濾波器之一實例。將電荷泵204繪示為電流源302、304。電荷泵302提供一電流Icp，而電荷泵304提供一電流K*Icp，其中K係一預定值。在一典型實施方案中， K可具有10至20之一值。在操作中，同步電荷泵，使得當一電荷泵上之電流升高時，另一電荷泵上之電流亦升高，且反之亦然。因此，電荷泵304始終提供係來自電荷泵302之電流之K倍之一電流。
迴路濾波器206包含電容器Cz及Cp及電阻器R。如所示，電阻器R耦合於電容器Cz與接地之間，其中在電阻器R與電容器Cz之間提供電流源304之輸出。電容器Cp耦合於輸出Vcntrl 306與接地之間且係電流源302之輸出。電容器Cz耦合於輸出Vcntrl與電阻器R之間。有利地，在所繪示之組態中，跨Cz電容器泵送低及高電流實際上將使Cz之電容器值增加。在一些實施例中，電容器Cz具有約為穩定閉合迴路負回饋所需之實際電容器值之1/10th之一值。
在一些實施例中，用一單一偏壓產生器加偏壓於雙電荷泵。例如，圖4A展示低及高電流電荷泵之一特定實施方案。舉例而言，如所示，可將一偏壓產生器352定位於一低功率電荷泵400與一高功率電荷泵401之間。如上文所述，低電流電荷泵400可產生一電流Icp且高電流電荷泵可產生K*Icp。在一特定實施例中，偏壓產生器352可產生一電流I，其按Y之一因數步降以饋電給低電流電荷泵400，且按Y按比例升高以饋電給高電流電荷泵。以此方式，維持電荷泵之間之同步性。偏壓產生器352可包括用於提供所要偏壓電壓之任何適當電路。
圖4B中展示電荷泵之一者400之一實例。如所示，電荷泵400包含電流源402及電流源404以及輸出級(級聯電流鏡)406。電流源402、404自偏壓產生器352(圖4A)接收偏壓電壓Bp且自相位偵測器202接收信號UPB及DNB(升高及降低輸出)。
圖5中展示電流匱乏(current starved)VCO電路208之一實例。此偏壓方案用最佳晶片上電阻器產生以nA為單位之電流。將電壓Vcntrl提供為一共同模式輸入電壓。此處，使用一源極退化技術來加偏壓於環式振盪器500之延遲單元。為減小電阻器之面積，新增一電流源 504。Vcntrl作為一共同模式電壓饋送至電流源502及504兩者。將雙電流2I1泵送至電阻器506使電阻器之值按二分之一有效地按比例降低。
展示一電流源502提供一電流I1通過電阻器506。一第二電流源504泵送一類似電流I1通過電阻器506。以此方式，與不具電流源504之一類似電路相比，電阻器506可具有減小之一值。在一些實施例中，電阻器506具有為不具電流源504之一電路之½之一值。電壓Vcntrl作為一共同模式輸入電壓提供至VCO偏壓電路。
圖6中展示一例示性鎖定偵測器電路205。鎖定偵測器205連續監測PLL之輸出，使得可避免自PLL產生假信號。根據ref(t)與div(t)之間的相位誤差，可針對一鎖定信號之產生預定義一鎖定/解鎖窗。用以量測相位誤差窗之延遲單元電路602包括VCO 208之一偏壓及延遲單元複製品。VCO 208頻率之任何改變將被複製於鎖定電路205之延遲單元中，而形成PLL之一精確鎖定產生信號。
電路606藉由量測div(t)與ref(t)輸入之間的相位誤差且使用Delay_lock 602(在一些實施例中為45ns)相位誤差之一窗來決定PLL之鎖定狀態而運作。電路608藉由量測ref(t)與div(t)輸入之間的相位誤差而運作。電路606及608在一起擷取ref(t)與div(t)之間的絕對相位誤差。若計數器610在Delay_lock 602之窗內計數8個或8個以上連續循環，則將PLL視為鎖定且將Lock_Signal邏輯輸出為高。當在任何後續循環上相位誤差漂移在Delay_unlock 604之窗(在此情況中為90ns)外時，將PLL視為脫離鎖定(out of lock)且將Lock_Signal邏輯輸出為低。
儘管已關於本發明之特定實施例描述本發明，但此等實施例僅係闡釋性的且不限制本發明。本發明之所繪示實施例之本文描述(包含【摘要】及【發明內容】中之描述)並非意欲為詳盡的或將本發明限制於本文中所揭示之精確形式(且特定言之，【摘要】或【發明內容】內包含任何特定實施例、特徵或功能並非意欲將本發明之範疇限 制於此實施例、特徵或功能)。實情係，本描述意欲描述闡釋性實施例、特徵及功能，以向一般技術者提供內容背景以理解本發明而不將本發明限制於任何特定描述之實施例、特徵或功能，包含【摘要】或【發明內容】中描述之任何此實施例、特徵或功能。如熟習相關技術者將認知並暸解，雖然本文中僅為闡釋性目的描述本發明之特定實施例及實例，但各種等效修改可在本發明之精神及範疇內。如所指示，可根據本發明之所繪示實施例之前述描述對本發明進行此等修改，且此等修改將包含於本發明之精神及範疇內。因此，雖然本文中已參考本發明之特定實施例描述本發明，但前述揭示內容中期望一修改範圍、各種改變及替換，且將暸解，在一些例項中，在不脫離如所闡述之本發明之範疇及精神之情況下，將採用本發明之實施例之一些特徵而無需相應地使用其他特徵。因此，可進行許多修改以使一特定情境或材料適於本發明之基本範疇及精神。
在整個本說明書中引用之「一項實施例」、「一實施例」或「一特定實施例」或類似術語意謂結合該實施例描述之一特定特徵、結構或特性包含於至少一項實施例中且可不一定存在於全部實施例中。因此，在整個本說明書中之各處各自出現之片語「在一項實施例中」、「在一實施例中」或「在一特定實施例中」或類似術語不一定指代相同實施例。此外，任何特定實施例之特定特徵、結構或特性可以任何合適方式與一或多項其他實施例組合。應瞭解，根據本文中之教示，本文中描述且繪示之實施例之其他變動及修改可行且應被視為本發明之精神及範疇之部分。
在本文中之描述中，提供諸多具體細節(諸如組件及/或方法之實例)以提供對本發明之實施例之一全文理解。然而，熟習相關技術者將認知，一實施例可能夠在不具該等具體細節之一或多者之情況下或運用其他裝置、系統、總成、方法、組件、材料、部分及/或類似物 實踐。在其他例項中，並未明確展示或詳細描述熟知結構、組件、系統、材料或操作以免使本發明之實施例之態樣不清楚。雖然可藉由使用一特定實施例繪示本發明，但此並非本發明且並未將本發明限制於任何特定實施例，且一般技術者將認知，額外實施例可容易理解且係本發明之一部分。
此外，除非另有指示，否則如本文中所使用之術語「或」一般意欲意謂「及/或」。例如，一條件A或B由以下各者之任一者滿足：A為真(或存在)且B為假(或不存在)，A為假(或不存在)且B為真(或存在)，以及A及B兩者皆為真(或存在)。除非申請專利範圍內另有清楚指示(即，指涉「一」或「一個」清楚指示僅單數或僅複數)，否則如本文中(包含以下申請專利範圍)所使用，在「一」或「一個」(且當先行詞基礎係「一」或「一個」時，「該」)後之一術語包含單數個及複數個此術語。再者，除非上下文另有清楚指示，否則如在本文中之描述中且在整個以下申請專利範圍中所使用，「在......中」之意義包含「在......中」及「在......上」。
將暸解，在圖式/圖中描繪之元件之一或多者亦可以一更為分離或整合之方式實施，或在某些情況中甚至被移除或呈現為無法操作，而根據一特定應用有用。另外，除非另有明確提及，否則圖式/圖中之任何信號箭頭僅應被視為例示性的且非限制性的。
200‧‧‧鎖相迴路(PLL)
201b‧‧‧LO電流輸出
201c‧‧‧HI電流輸出
202‧‧‧相位偵測器(PFD)
204‧‧‧電荷泵
205‧‧‧鎖定偵測器/鎖定偵測器電路
206‧‧‧迴路濾波器
208‧‧‧電壓控制振盪器(VCO)/電壓控制振盪器(VCO)電路
210‧‧‧分頻器/回饋分頻器輸出
ref(t)‧‧‧參考信號

Claims (17)

  1. 一種積體電路，其包括：一相位偵測器；一第一電荷泵及一第二電荷泵，其等耦合至該相位偵測器，且經組態以自該相位偵測器接收輸入，該第一電荷泵輸出一低電流且該第二電荷泵輸出一高電流；及一雙重輸入迴路濾波器，其耦合至該第一電荷泵及該第二電荷泵。
  2. 如請求項1之積體電路，該雙重輸入迴路濾波器包含在一節點處與一串聯耦合之第二電容及一電阻器並聯耦合之一第一電容，在該節點處提供該第一電荷泵之該低電流輸出且在該第二電容與該電阻器之間提供該第二電荷泵之該高電流輸出。
  3. 如請求項2之積體電路，其進一步包括用於充電該高電流電荷泵及該低電流電荷泵之一共同偏壓電路。
  4. 如請求項3之積體電路，其進一步包括用於充電該第一電荷泵及第二電荷泵之一共同偏壓電路。
  5. 如請求項3之積體電路，其中該等電荷泵係可使用低電流實施之一電流引導放大器電荷泵。
  6. 如請求項4之積體電路，其中該高電流電荷泵及該低電流電荷泵具有同步輸出。
  7. 如請求項2之積體電路，其中該電容Cz大約為穩定負回饋迴路之實際所要電容之十分之一。
  8. 如請求項3之積體電路，其進一步包含耦合至該雙重輸入迴路濾波器之一電壓控制振盪器(VCO)。
  9. 如請求項8之積體電路，其中低頻VOC包含能夠產生以nA為單位 之電流之一偏壓區塊。
  10. 如請求項9之積體電路，其中該偏壓區塊實施一源極退化以進行電壓至電流變換。
  11. 如請求項10之積體電路，其中用於該源極退化之一電阻器值按二分之一因數按比例降低。
  12. 如請求項11之積體電路，其中使用一共同模式電壓技術來使該電阻器之該值按比例降低。
  13. 如請求項12之積體電路，其進一步包括一電流源分支，該電流源分支係現有偏壓電路之一複製品。
  14. 一種鎖相迴路電路，其包括：一相位偵測器；一第一電荷泵及一第二電荷泵，其等耦合至該相位偵測器，且經組態以自該相位偵測器接收輸入，該第一電荷泵輸出一低電流且該第二電荷泵輸出一高電流；一雙重輸入迴路濾波器，其耦合至該第一電荷泵及該第二電荷泵；及一鎖定偵測器，其經組態以連續監測該鎖相迴路電路之一輸出。
  15. 如請求項14之鎖相迴路電路，該鎖定偵測器經組態以根據一參考時脈與一回饋時脈信號之間的相位誤差產生一鎖定信號。
  16. 如請求項15之鎖相迴路電路，該鎖定偵測器具有一延遲單元以針對該鎖定信號預定義一鎖定/解鎖窗。
  17. 如請求項16之鎖相迴路電路，其中該延遲單元包含一相關聯VCO之一偏壓電路及延遲單元複製品，使得VCO頻率之一改變將被複製於該鎖定偵測器電路之該延遲單元中。
TW105100847A 2015-01-12 2016-01-12 用於低頻鎖相迴路之低功率及可整合式晶片上架構 TW201637337A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/594,447 US9467154B2 (en) 2015-01-12 2015-01-12 Low power and integrable on-chip architecture for low frequency PLL

Publications (1)

Publication Number Publication Date
TW201637337A true TW201637337A (zh) 2016-10-16

Family

ID=55236932

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105100847A TW201637337A (zh) 2015-01-12 2016-01-12 用於低頻鎖相迴路之低功率及可整合式晶片上架構

Country Status (6)

Country Link
US (1) US9467154B2 (zh)
EP (1) EP3245739A1 (zh)
KR (1) KR20170104443A (zh)
CN (1) CN107113000A (zh)
TW (1) TW201637337A (zh)
WO (1) WO2016115114A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863945A (zh) * 2017-09-30 2018-03-30 苏州威发半导体有限公司 一种电容倍增rc网络
DE102017221719B4 (de) * 2017-12-01 2023-03-30 Bruker Axs Gmbh Optisches emissionsspektrometer mit kaskadierten ladungsspeichern
US10447254B1 (en) 2018-04-18 2019-10-15 Macom Technology Solutions Holdings, Inc. Analog delay based T-spaced N-tap feed-forward equalizer for wireline and optical transmitters

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
US5978283A (en) * 1998-07-02 1999-11-02 Aplus Flash Technology, Inc. Charge pump circuits
US6670833B2 (en) * 2002-01-23 2003-12-30 Intel Corporation Multiple VCO phase lock loop architecture
JP4220828B2 (ja) 2003-04-25 2009-02-04 パナソニック株式会社 低域ろ波回路、フィードバックシステムおよび半導体集積回路
KR100630336B1 (ko) 2004-07-22 2006-09-29 삼성전자주식회사 패스트 록킹이 가능한 차지 펌프를 이용한 위상 고정 루프및 그 동작 방법
TWI266484B (en) 2004-12-07 2006-11-11 Via Tech Inc A fast-switch charge pump and loop filter for high-speed dual-power phase lock loop
CN1980064B (zh) * 2005-11-29 2010-10-06 中芯国际集成电路制造(上海)有限公司 锁相环指示器
US7336112B1 (en) * 2006-08-21 2008-02-26 Huaya Microelectronics, Ltd. False lock protection in a delay-locked loop (DLL)
US7535272B1 (en) * 2007-11-23 2009-05-19 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Zero-delay buffer with common-mode equalizer for input and feedback differential clocks into a phase-locked loop (PLL)
JP5142861B2 (ja) * 2008-07-09 2013-02-13 パナソニック株式会社 内部電圧発生回路
US8134418B2 (en) * 2010-04-13 2012-03-13 Xilinx, Inc. Varactor circuit and voltage-controlled oscillation
US8258857B2 (en) * 2010-08-25 2012-09-04 Summit Microelectronics, Inc. Charge pump circuits and methods
WO2012058010A2 (en) 2010-10-26 2012-05-03 Marvell World Trade Ltd Pll dual edge lock detector
US8901994B2 (en) * 2011-12-30 2014-12-02 Intel Coproration Digitally switched capacitor loop filter
US8629700B2 (en) 2012-01-19 2014-01-14 Qualcomm Incorporated Capacitive multiplication in a phase locked loop
CN103684427A (zh) * 2012-09-05 2014-03-26 瑞昱半导体股份有限公司 锁相回路
JP2014140100A (ja) * 2013-01-21 2014-07-31 Sony Corp 位相比較回路及びデータ受信装置
KR102053352B1 (ko) * 2013-02-25 2019-12-09 삼성전자주식회사 고조파 락을 방지할 수 있는 위상 동기 루프 및 이를 포함하는 장치들
US9294106B2 (en) * 2014-07-03 2016-03-22 Stmicroelectronics International N.V. Capacitance multiplier and loop filter noise reduction in a PLL

Also Published As

Publication number Publication date
US9467154B2 (en) 2016-10-11
EP3245739A1 (en) 2017-11-22
US20160204785A1 (en) 2016-07-14
KR20170104443A (ko) 2017-09-15
WO2016115114A1 (en) 2016-07-21
CN107113000A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
TW496039B (en) Self calibrating VCO correction circuit and method of operation
US20140225653A1 (en) Cascaded pll for reducing low-frequency drift in holdover mode
CN103297042A (zh) 一种可快速锁定的电荷泵锁相环电路
US7733139B2 (en) Delay locked loop circuit and method for eliminating jitter and offset therein
WO2015113308A1 (en) Charge pump calibration for dual-path phase-locked loop
JP2011040943A (ja) 位相ロックループ回路
TW201637337A (zh) 用於低頻鎖相迴路之低功率及可整合式晶片上架構
US7990192B2 (en) Phase locked loop and method for charging phase locked loop
US9041474B2 (en) Phase locked loop with bandwidth control
US20060125536A1 (en) Phase locked loop circuit having deadlock protection circuit and methods of operating same
US6873670B1 (en) Automatic pre-scaler control for a phase-locked loop
US8547150B2 (en) Phase-locked loop with two negative feedback loops
US8373511B2 (en) Oscillator circuit and method for gain and phase noise control
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的***
US8810291B2 (en) Phase-locked loop
CN106982057B (zh) 锁相环***
JP4534140B2 (ja) Ｐｌｌ回路
KR101623125B1 (ko) 위상 동기 루프 회로 및 이를 포함한 시스템
CN210927603U (zh) 一种新型低噪声锁相环结构
KR20140090455A (ko) 위상 고정 루프 회로
CN102801416B (zh) 锁相回路电路
CN109150166B (zh) 一种锁相环路的带宽控制***和方法
TWI500269B (zh) 具電流補償機制的鎖相迴路及其方法
US7084670B1 (en) Phase-frequency detector with gated reference clock input
Patel et al. Design and analysis of phase-locked loop and performance parameters