TW201637315A - 放電電路及應用該放電電路的主機板 - Google Patents

Abstract

放電電路應用於一主機板上，該放電電路包括一平臺控制器、一第一電子開關、第二電子開關、第一至第三電阻及第一電容，該第一電子開關的控制端透過一第一電阻連接該平臺控制器的待機引腳，該第一電子開關的第二端透過一第二電阻連接一待機電源，該第二電子開關的控制端連接該第一電子開關的第二端，該第二電子開關的第二端透過一第三電阻連接第一電壓源，當平臺控制器的待機引腳輸出一低電平訊號時，該第一電子開關迅速截止，且第二電子開關迅速導通，該第一電壓源的電壓透過第三電阻迅速放電。

Description

放電電路及應用該放電電路的主機板

本發明係關於一種放電電路及應用該放電電路的主機板。

通常電腦在關機以後，由於主機板上穩壓電容的存在，系統電源的電壓需透過穩壓電容經十幾秒的放電後才能完全斷電，倘若有測試人員沒有等到系統電源完全放電，就更換記憶體、顯卡、CPU等元件，就會造成帶電插拔的不規範操作，進而導致主機板損壞。

鑒於上述內容，有必要提供一種快速放電的放電電路及應用該放電電路的主機板。

一種放電電路，包括：

一平臺控制器，包括一待機引腳；

一第一控制單元，包括一第一電阻、第二電阻及第一電子開關，該第一電子開關的控制端透過第一電阻連接該平臺控制器的待機引腳，該第一電子開關的第一端接地，該第一電子開關的第二端透過第二電阻連接一待機電壓源；及

一第二控制單元，包括一第三電阻、第一電容及第二電子開關，該第二電子開關的控制端連接該第一電子開關的第二端，該第二電子開關的第一端接地，該第二電子開關的第二端透過該第三電阻連接一第一電壓源，該第一電容並聯於該第三電阻兩側；當該平臺控制器的待機引腳輸出一低電平訊號時，該第一電子開關截止，該第二電子開關導通，該第一電壓源的電壓透過該第三電阻接地。

一種主機板，包括一放電電路，該放電電路包括：

一平臺控制器，包括一待機引腳；

一第一控制單元，包括一第一電阻、第二電阻及第一電子開關，該第一電子開關的控制端透過第一電阻連接該平臺控制器的待機引腳，該第一電子開關的第一端接地，該第一電子開關的第二端透過第二電阻連接一待機電壓源；及

一第二控制單元，包括一第三電阻、第一電容及第二電子開關，該第二電子開關的控制端連接該第一電子開關的第二端，該第二電子開關的第一端接地，該第二電子開關的第二端透過該第三電阻連接一第一電壓源，該第一電容並聯於該第三電阻兩側；當主機板關機時，該平臺控制器的待機引腳輸出一低電平訊號，該第一電子開關截止，該第二電子開關導通，該第一電壓源的電壓透過該第三電阻接地。

上述放電電路可以在平臺控制器的待機引腳輸出一低電平訊號時，迅速控制第一電子開關截止，且第二電子開關導通，該第一電壓源的電壓透過第三電阻可迅速放電。

圖1為本發明主機板的較佳實施方式的電路圖。

圖2為本發明放電電路的較佳實施方式的電路圖。

請參考圖1和圖2，本發明的主機板200應用於一電腦，該主機板200包括一放電電路100，該放電電路100的較佳實施例包括一平臺控制器(Platform Controller Hub, PCH) 10、一第一控制單元20、一第二控制單元30及一第三控制單元40。該第一控制單元20包括電阻R1、R2及場效應電晶體Q1。該第二控制單元30包括電容C1、電阻R3及場效應電晶體Q2。該第三控制單元40包括電容C2、電阻R4及場效應電晶體Q3。

該場效應電晶體Q1的閘極透過電阻R1連接該PCH10的待機引腳SLP_S3，該場效應電晶體Q1的汲極接地，該場效應電晶體Q1的源極透過一電阻R2連接一待機電壓源P3V_S5。該場效應電晶體Q2的閘極與該場效應電晶體Q1的汲極相連，該場效應電晶體Q2的源極接地，該場效應電晶體Q2的汲極透過電阻R3連接一第一電源P3V。該電容C1並聯於該電阻R3兩端，用以濾波。該場效應電晶體Q3的閘極與該場效應電晶體Q1的汲極相連，該場效應電晶體Q3的源極接地，該場效應電晶體Q3的汲極透過電阻R4連接一第二電源P5V。該電容C2並聯於該電阻R4兩端，用以濾波。該第一電源P3V輸出的電壓為3V，該第二電源P5V輸出的電壓為5V。該場效應電晶體Q1、Q2、Q3也可以採用其他電子開關替代。

下面將對上述放電電路100的工作原理進行說明：

當電腦處於工作狀態，該PCH10的待機引腳SLP_S3輸出一個高電平訊號，該場效應電晶體Q1導通，該場效應電晶體Q2及Q3截止。

當電腦待機或關機以後，該PCH10的待機引腳SLP_S3立即輸出一個低電平訊號，該場效應電晶體Q1截止，該場效應電晶體Q2的閘極及場效應電晶體Q3的閘極均接收該待機電壓源P3V_S5輸出的待機電壓3V，該場效應電晶體Q2及Q3導通。該第一電源P3V透過電阻R3迅速放電，且放電時間為T1。該第二電源P5V透過電阻R4迅速放電，且放電時間為T2。在本實施例中，該電阻R3及R4的電阻值為100Ω。故，該第一電源P3V的放電時間T1=2.2*100*C1，該第二電源P5V的放電時間T2=2.2*100*C2。

綜上，當電腦待機或關機後，透過PCH10的待機引腳SLP_S3立即輸出的低電平訊號控制場效應電晶體Q1截止，場效應電晶體Q2導通，從而主機板200上的第一電源P3V及第二電源P5V均可透過100Ω的電阻就可以迅速放電。

綜上所述，本發明確已符合發明專利的要件，爰依法提出專利申請。惟，以上所述者僅為本發明的較佳實施方式，本發明的範圍並不以上述實施方式為限，舉凡熟悉本案技藝的人士爰依本發明的精神所作的等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

200‧‧‧主機板

100‧‧‧放電電路

10‧‧‧PCH

R1-R4‧‧‧電阻

C1、C2‧‧‧電容

Q1、Q2、Q3‧‧‧場效應電晶體

無

200‧‧‧主機板

100‧‧‧放電電路

10‧‧‧PCH

R1-R4‧‧‧電阻

C1、C2‧‧‧電容

Q1、Q2、Q3‧‧‧場效應電晶體

Claims (10)

1. 一種放電電路，包括：
   一平臺控制器，包括一待機引腳；
   一第一控制單元，包括一第一電阻、第二電阻及第一電子開關，該第一電子開關的控制端透過第一電阻連接該平臺控制器的待機引腳，該第一電子開關的第一端接地，該第一電子開關的第二端透過第二電阻連接一待機電壓源；及
   一第二控制單元，包括一第三電阻、第一電容及第二電子開關，該第二電子開關的控制端連接該第一電子開關的第二端，該第二電子開關的第一端接地，該第二電子開關的第二端透過該第三電阻連接一第一電壓源，該第一電容並聯於該第三電阻兩側；當該平臺控制器的待機引腳輸出一低電平訊號時，該第一電子開關截止，該第二電子開關導通，該第一電壓源的電壓透過該第三電阻接地。
2. 如申請專利範圍第1項所述的放電電路，其中該放電電路還包括一第三控制單元，該第三控制單元包括一第四電阻、第二電容及第三電子開關，該第三電子開關的控制端連接該第一電子開關的第二端，該第三電子開關的第一端接地，該第三電子開關的第二端透過該第四電阻連接一第二電壓源，該第二電容並聯於該第四電阻兩側；當該平臺控制器的待機引腳輸出一低電平訊號時，該第一電子開關截止，該第二電子開關導通，該第二電壓源的電壓透過該第四電阻接地。
3. 如申請專利範圍第1項所述的放電電路，其中該第一、第二電子開關均為NMOS場效應電晶體，該第一、第二電子開關的控制端、第一端及第二端分別對應NMOS場效應電晶體的閘極、源極及汲極。
4. 如申請專利範圍第2項所述的放電電路，其中該第一至第三電子開關均為NMOS場效應電晶體，該第一至第三電子開關的控制端、第一端及第二端分別對應NMOS場效應電晶體的閘極、源極及汲極。
5. 如申請專利範圍第3項所述的放電電路，其中該第一電壓源輸出的電壓為3V。
6. 如申請專利範圍第4項所述的放電電路，其中該第一電壓源輸出的電壓為3V，該第二電壓源輸出的電壓為5V。
7. 如申請專利範圍第5項所述的放電電路，其中該第三電阻的電阻值為100Ω。
8. 如申請專利範圍第6項所述的放電電路，其中該第三電阻及第四電阻的電阻值均為100Ω。
9. 一種主機板，包括一放電電路，該放電電路包括：
   一平臺控制器，包括一待機引腳；
   一第一控制單元，包括一第一電阻、第二電阻及第一電子開關，該第一電子開關的控制端透過第一電阻連接該平臺控制器的待機引腳，該第一電子開關的第一端接地，該第一電子開關的第二端透過第二電阻連接一待機電壓源；及
   一第二控制單元，包括一第三電阻、第一電容及第二電子開關，該第二電子開關的控制端連接該第一電子開關的第二端，該第二電子開關的第一端接地，該第二電子開關的第二端透過該第三電阻連接一第一電壓源，該第一電容並聯於該第三電阻兩側；當主機板關機時，該平臺控制器的待機引腳輸出一低電平訊號，該第一電子開關截止，該第二電子開關導通，該第一電壓源的電壓透過該第三電阻接地。
10. 如申請專利範圍第9項所述的主機板，其中該放電電路還包括一第三控制單元，該第三控制單元包括一第四電阻、第二電容及第三電子開關，該第三電子開關的控制端連接該第一電子開關的第二端，該第三電子開關的第一端接地，該第三電子開關的第二端透過該第四電阻連接一第二電壓源，該第二電容並聯於該第四電阻兩側；當該平臺控制器的待機引腳輸出一低電平訊號時，該第一電子開關截止，該第二電子開關導通，該第二電壓源的電壓透過該第四電阻接地。