TW201604679A

TW201604679A - 計算機系統

Info

Publication number: TW201604679A
Application number: TW103124406A
Authority: TW
Inventors: 韓應賢
Original assignee: 英業達股份有限公司
Priority date: 2014-07-16
Filing date: 2014-07-16
Publication date: 2016-02-01

Abstract

一種計算機系統，包括多個電源控制單元與檢測單元。各電源控制單元接收電源致能訊號開啟電源控制單元的工作，並輸出電源就緒訊號以指示電源控制單元所控制的電源的狀態。檢測單元具有多個檢測模組，各檢測模組接收對應的電源控制單元所接收的電源致能訊號與所輸出的電源就緒訊號，當電源致能訊號將由第一電平變化為第二電平時，將第一電平延時預設時間後變化為第二電平。當電源就緒訊號處於無效狀態時，檢測模組輸出電源故障訊號。當電源致能訊號由第二電平變化為第一電平時，且電源就緒訊號處於無效狀態時，檢測模組輸出電源故障訊號。

Description

計算機系統

本發明有關於一種計算機系統，且特別是有關於一種具有檢測計算機系統上的電源控制單元的電源是否發生異常之功能的計算機系統。

目前伺服器出現「無法開機上電」、「開機掉電」或「按開關按鈕風扇轉一下就掉電」等現象的時候，檢測人員就只能透過開機時序(power on sequence)按順序用示波器或萬用表去量測伺服器中的計算機系統上的複數個電源控制單元上的電源良好訊號(power good signal)與電源致能訊號(power enable signal)等相關訊號，以判斷發現是哪個電源控制單元出現問題導致伺服器無法開機。

然而，習知檢測方法缺點就是，當伺服器組成系統以後，因為計算機系統已經安裝在機箱裏面，檢測人用將會不易於使用示波器或萬用表來量測電源良好訊號與電源致能訊號，而且也無法很快地判斷問題出現在哪個電源控制單元上，造成檢測程序上的不方便。

有鑑於以上的問題，本揭露提出一種計算機系統，此計算機系統透過複數個邏輯閘元件之設計，並依據原先電源控制單元就會輸出的電源致能訊號與電源良好訊號，來判斷此電源控制單元是否發生異常。

根據本揭露一實施例中的一種計算機系統，此計算機系統包括複數個電源控制單元與檢測單元。每一個電源控制單元接收電源致能訊號開啟電源控制單元的工作，並輸出電源就緒訊號以指示電源控制單元所控制的電源的狀態。檢測單元具有複數個檢測模組，每一個檢測模組對應地電性連接所述多個電源控制單元其中之一。其中，檢測模組接收對應的電源控制單元所接收的電源致能訊號與所輸出的電源就緒訊號，當電源致能訊號將由第一電平狀態變化為第二電平狀態時，將第一電平狀態延時預設時間後變化為第二電平狀態，當電源就緒訊號處於無效工作狀態時，檢測模組輸出電源故障訊號以指示電源控制單元處於異常工作狀態，以及當電源致能訊號由第二電平狀態變化為第一電平狀態時，且電源就緒訊號處於無效工作狀態時，檢測模組輸出電源故障訊號以指示電源控制單元處於異常工作狀態。

在一實施例中，預設時間的時間間隔大於電源控制單元的電源為正常時電源致能訊號輸入至電源就緒訊號輸出之間的時間間隔。

在一實施例中，第一電平狀態為低電平，第二電平狀態為高電平。

在一實施例中，依據計算機系統的電源時序表，每一個檢測模組的電源致能訊號為存在延時的序列關係，或每一個檢測模組輸出的電源就緒訊號可作為另一個檢測模組輸入的電源致能訊號。

在一實施例中，每一個檢測模組包括延遲單元、反相單元以及邏輯單元。延遲單元用以接收電源致能訊號，並當電源致能訊號將由第一電平狀態變化為第二電平狀態時，將第一電平狀態延時預設時間後變化為第二電平狀態並輸出電源致能延時訊號，當電源致能訊號由第二電平變化為第一電平時直接輸出電源致能延時訊號。反相單元用以接收電源就緒訊號，對電源就緒訊號進行反相後輸出電源就緒反相訊號。邏輯單元用以接收電源致能延時訊號與電源就緒反相訊號並進行邏輯與操作，輸出電源故障訊號。

在一實施例中，檢測單元由複雜可編程邏輯器件通過內部編程實現，複雜可編程邏輯器件由待開機電源供電，在計算機系統的待開機狀態和開機狀態均處於工作狀態。

在一實施例中，計算機系統更包括並串轉換單元，並串轉換單元的輸入端電性連接每一個檢測模組中的電源故障訊號，並串轉換單元用以將所接收到的至少一個電源故障訊號換成串列訊號。

承接上述之實施例，檢測單元和並串轉換單元由複雜可編程邏輯器件通過內部編程實現，複雜可編程邏輯器件由待開機電源供電，在計算機系統的待開機狀態和開機狀態均處於工作狀態。

承接上述之實施例，計算機系統更包括基板管理控制器，基板管理控制器由待開機電源供電，在計算機系統的待開機狀態和開機狀態均處於工作狀態以對計算機系統的工作狀態進行管理，基板管理控制器接收並串轉換單元輸出的串列訊號，依據串列訊號對所述多個電源控制單元的工作狀態進行記錄並通過通訊端口傳輸至用戶端，以利於用戶端迅速處理計算機系統的異常狀態。

承接上述之實施例，計算機系統更包括顯示模組，顯示模組電性連接並串轉換單元的輸出端，顯示模組用以依據串列訊號產生顯示訊號，顯示訊號用以指示計算機系統上的些電源控制單元的電源異常狀態，上述的通訊端口為網路埠或串口(COM PORT)或I2C(Inter-Integrated Circuit)總線或系統管理總線(SMBUS)。

綜合以上所述，本揭露提供一種計算機系統，此計算機系統透過其電源控制單元所輸出的代表電源致能狀態的電源致能訊號與代表電源良好狀態的電源就緒訊號，以及檢測單元中各個檢測模組內的邏輯閘元件之設計，來檢測出計算機系統上的每一個電源控制單元的電源是否發生異常，並據以產生電源故障訊號。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

1‧‧‧計算機系統

10‧‧‧電源控制單元

12‧‧‧檢測單元

120‧‧‧檢測模組

1200‧‧‧延遲單元

1202‧‧‧反相單元

1204‧‧‧邏輯單元

14‧‧‧並串轉換單元

16‧‧‧顯示模組

S1‧‧‧電源致能訊號

S2‧‧‧電源就緒訊號

S3‧‧‧電源故障訊號

S1’‧‧‧延遲預設時間的電源致能延時訊號

T1‧‧‧預設時間

T2‧‧‧時間區間

t1、t2、t3‧‧‧時間點

第1圖係為根據本揭露一實施例之計算機系統的功能方塊圖。

第2圖係為根據第1圖之檢測模組的細部功能方塊圖。

第3A圖係為根據本揭露一實施例之計算機系統於開機且電源控制單元未發生電源故障時檢測模組的訊號時序圖。

第3B圖係為根據本揭露一實施例之計算機系統於開機且電源控制單元發生電源故障時檢測模組的訊號時序圖。

第4A圖係為根據本揭露一實施例之計算機系統於關機且電源控制單元未發生電源故障時檢測模組的訊號時序圖。

第4B圖係為根據本揭露一實施例之計算機系統於關機且電源控制單元發生電源故障時檢測模組的訊號時序圖。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請參照第1圖，第1圖係為根據本揭露一實施例之計算機系統的功能方塊圖。如第1圖所示，計算機系統(亦稱主機板)1主要包括複數個電源控制單元10、檢測單元12、並串轉換單元(parallel/serial converter)14以及顯示模組16。其中，檢測單元12更包括複數個檢測模組120，每一個檢測模組120對應地電性連接於所述多個電源控制單元10其中之一與並串轉換單元14之間，並串轉換單元14的輸出端電性連接顯示模組16。於實務上，本發明實施例之計算機系統1適用於伺服器系統，但不以此為限。此外，於實務上，檢測單元12可以由複雜可編程邏輯器件(CPLD)通過內部編程實現，此複雜可編程邏輯器件由待開機電源(Standby power)供電，在該計算機系統的待開機狀態和開機狀態時均處於工作狀態。以下將分別就計算機系統1中的各部元件作詳細的說明。

電源控制單元10接收電源致能訊號(power enable signal)S1以開啟電源控制單元10的工作，並輸出電源就緒訊號S2以指示該電源控制單元10所控制的電源的狀態。更詳細來說，電源控制單元10用以提供伺服器系統運作時的電源，並且每一個電源控制單元10可以接收電源致能訊號S1並對所對應的檢測模組120輸出有電源就緒訊號S2。其中，電源致能訊號S1用以指示所對應的電源控制單元10的電源致能狀態，電源就緒訊號S2用以指示所對應的電源控制單元10的電源良好狀態，換句話說，電源就緒訊號S2係為電源良好訊號(power good signal)。

於本發明實施例中，當電源致能訊號S1為高電平(亦即邏輯為“1”)時，表示所對應的電源控制單元10係被致能，而使所對應的電源控制單元10開始輸出電源；當電源致能訊號S1為低電平(亦即邏輯為“0”)時，表示所對應的電源控制單元10係被禁能，而使所對應的電源控制單元10停止輸出電源。另一方面，當電源就緒訊號S2為高電平時，表示所對應的電源控制單元10所輸出的電源為正常(亦稱電源良好)；當電源就緒訊號S2為低電平時，表示所對應的電源控制單元10所輸出的電源為發生異常(亦稱電源失效或無效工作狀態)。

於實務上，所述多個電源控制單元10可以包括一般計算機系統應用到的P12V、P5V、P3V3、P1V8、PVDDQ、PVTT、PVPLL、PVSA以及PVCCP等。此外，所述多個電源控制單元10更可以包括用於待機(stand by)時的P12V_STBY、P5V_STBY、P3V3_STBY、P1V8_STBY以及P1V_STBY等，但所述多個電源控制單元10的類型不以上述為限。本發明在此不加以限制計算機系統1上的電源控制單元10之個數以及輸出電源的電壓位準。

檢測模組120接收對應的電源控制單元10接收的電源致能訊號S1與輸出的電源就緒訊號S2。當電源致能訊號S1將由第一電平狀態變化為第二電平狀態時，將第一電平狀態延時預設時間後變化為第二電平狀態，當電源就緒訊號S2處於無效工作狀態時，檢測模組120會輸出電源故障訊號S3以指示所對應的電源控制單元10處於異常工作狀態，以及當電源致能訊號S1由第二電平狀態變化為第一電平狀態時，且電源就緒訊號S2處於無效工作狀態時，檢測模組120輸出電源故障訊號S3以指示所對應的電源控制單元10處於異常工作狀態。

換句話說，檢測模組120用以依據電源致能訊號S1與電源就緒訊號S2的位準變化來檢測出對應的電源控制單元10的電源狀態，並於檢測出所對應的電源控制單元10的電源發生異常時，產生電源故障訊號S3。於實務上，上述的第一電平狀態為低電平，上述的第二電平狀態為高電平。值得注意的是，依據計算機系統1的電源時序表，每一個檢測模組120的電源致能訊號S1為存在延時的序列關係，或每一個檢測模組120輸出的電源就緒訊號S2可作為另一個檢測模組120輸入的電源致能訊號S1。

並串轉換單元14的輸入端電性連接每一個檢測模組120的輸出端(亦即電源故障訊號S3)，以接收檢測模組120所可能產生的電源故障訊號S3。在實際的操作中，若所述多個電源控制單元10至少其中之一的電源發生異常時，並串轉換單元14會將所接收到的至少一個電源故障訊號S3轉換成一個串列訊號。於實務上，並串轉換單元14可以為一種通用型之輸入輸出(General Purpose I/O，GPIO)，但不以此為限。此外，於實務上，檢測單元120和並串轉換單元14可以由複雜可編程邏輯器件(CPLD)通過內部編程實現，此複雜可編程邏輯器件由待開機電源(Standby power)供電，且在計算機系統1的待開機狀態和開機狀態時均處於工作狀態。

顯示模組16用以依據並串轉換單元14所輸出的串列訊號來產生顯示訊號，此顯示訊號用以指示計算機系統1上的哪些電源控制單元10的電源發生異常。於實務上，顯示模組16可以為一種顯示模組(例如發光二極體、顯示面板、七段顯示器等電子顯示元件。此外，於本發明實施例中，顯示模組16亦可替換為發聲模組(例如喇叭、蜂鳴器等電子發聲元件)。此外，在實際的操作中，計算機系統1更包括有一個電晶體-電晶體邏輯(transistor-transistor logic，TTL)電路(未繪示於圖式)，此電晶體-電晶體邏輯電路電性連接於並串轉換單元14與顯示模組16之間。

值得注意的是，本發明實施例之計算機系統1中的並串轉換單元14的輸出端更可以電性連接基板管理控制器(baseboard management controller，BMC)(未繪示於圖式)，此基板管理控制器用以依據所接收到的串列訊號來偵測計算機系統1上的哪些電源控制單元的電源發生異常，以遠程監控計算機系統1上的所述多個電源控制單元10的電源狀態。更詳細來說，基板管理控制器由待開機電源(Standby power)供電，並在計算機系統1的待開機狀態和開機狀態時均處於工作狀態，以對計算機系統1的工作狀態進行管理，基板管理控制器接收並串轉換單元14輸出的串列訊號，依據上述的串列訊號對所述多個電源控制單元10的工作狀態進行記錄並通過通訊端口傳輸至用戶端，以利於用戶端迅速處理計算機系統1的異常狀態。於實務上，上述的通訊端口可以為一種網路埠、一種串口(COM PORT)、一種I2C(Inter-Integrated Circuit)總線或一系統管理總線(SMBUS)，但不以上述為限。

為了更加清楚地說明檢測單元12中每一個檢測模組120的實際操作情況，請一併參照第1圖與第2圖，第2圖係為根據第1圖之檢測模組的細部功能方塊圖。如第2圖所示，每一個檢測模組120包括有延遲單元1200、反相單元1202以及邏輯單元1204。其中，延遲單元1200的輸入端電性連接所對應的電源控制單元10所接收的電源致能訊號S1，延遲單元1200的輸出端電性連接邏輯單元1204上的其中一個輸入端，反相單元1202的輸入端電性連接所對應的電源控制單元10中用以輸出電源就緒訊號S2的一端，反相單元1202的輸出端電性連接邏輯單元1204上的另一個輸入端，邏輯單元1204的輸出端電性連接並串轉換單元14中的其中一個輸入端。

延遲單元1200用以接收電源致能訊號、S1，並當電源致能訊號S1將由第一電平狀態變化為第二電平狀態時，將第一電平狀態延時預設時間後變化為第二電平狀態並輸出電源致能延時訊號，當電源致能訊號S1由第二電平變化為第一電平時直接輸出電源致能延時訊號。換句話說，延遲單元1200用以接收並輸出電源致能訊號S1，並於接收到電源致能訊號S1的上升緣時延遲一段預設時間後才輸出電源致能訊號S1。亦即，當電源致能訊號S1發生正緣觸發(亦即由低電平轉為高電平)時，延遲單元1200會延遲輸出發生正緣觸發的電源致能訊號S1。

反相單元1202用以接收電源就緒訊號S2，並對電源就緒訊號S2進行反相後輸出電源就緒反相訊號。亦即，反相單元1202用以接收電源就緒訊號S2，並據以輸出反向的電源就緒訊號S2。於實務上，反相單元1202係為一種NOT邏輯閘。

邏輯單元1204用以接收電源致能延時訊號與電源就緒反相訊號並進行邏輯與操作，並據以輸出電源故障訊號S3。換句話說，邏輯單元1204用以依據所接收到的電源致能訊號S1與反向的電源就緒訊號S2判斷對應的電源控制單元10的電源是否發生異常，並據以產生電源故障訊號S3。於實務上，邏輯單元1204係為一種AND邏輯閘。當然於所屬技術領域具有通常知識者亦可以將邏輯單元1204設計為一種AND邏輯閘與NOT邏輯閘之組合電路(A&(~B))，故本發明在此不加以限制邏輯單元1204的實現方式。以下僅以計算機系統1上的其中一個電源控制單元10於實際操作時，對應此電源控制單元10的檢測模組120所可能檢測到的情況為例。

請一併參照第1圖、第2圖以及第3A圖，第3A圖係為根據本揭露一實施例之計算機系統於開機且電源控制單元未發生電源故障時檢測模組的訊號時序圖。需先一提的是，計算機系統1在開機(亦稱上電)且電源控制單元10未發生電源故障的情況下，電源致能訊號S1會較電源就緒訊號S2先發生正緣觸發。

如第3A圖所示，當計算機系統1執行開機時，電源控制單元10會在時間點t1時對所對應的延遲單元1200輸出發生正緣觸發的電源致能訊號S1，接著，延遲單元1200會延遲一段預設時間T1後才在時間點t3時將經過延遲預設時間T1的電源致能延時訊號S1’輸出。在電源致能訊號S1受到延遲單元1200延遲預設時間T1才輸出的期間(亦即時間點t1至時間點t3的時間區間)中，所述多個電源控制單元10會在時間點t2時對所對應的反相單元1202輸出發生正緣觸發的電源就緒訊號S2。最後，邏輯單元1204會在時間點t3時，依據所接收到的經過延遲預設時間T1的電源致能延時訊號S1’的位準狀態(即邏輯為“1”的高電平)以及經過反向的電源就緒訊號S2的位準狀態(即邏輯為“0”的低電平)，判斷出此電源控制單元10的電源未發生異常，並使得邏輯單元1204所輸出的電源故障訊號S3持續為未發生故障的低電平。

值得注意的是，預設時間T1的時間間隔大於電源控制單元10的電源為正常時電源致能訊號S1輸入至電源就緒訊號S2輸出之間的時間間隔。換句話說，預設時間T1的時間間隔大於電源控制單元的10電源為正常時電源致能訊號S1發生正緣觸發至電源就緒訊號S2發生正緣觸發之間的時間間隔(亦即時間點t1至時間點t的時間區間T2)。

請一併參照第1圖、第2圖以及第3B圖，第3B圖係為根據本揭露一實施例之計算機系統於開機且電源控制單元發生電源故障時檢測模組的訊號時序圖。如第3B圖所示，當計算機系統1執行開機時，電源控制單元10會在時間點t1時對所對應的延遲單元1200輸出發生正緣觸發的電源致能訊號S1，接著，延遲單元1200會延遲一段預設時間T1後才在時間點t2時將經過延遲預設時間T1的電源致能延時訊號S1’輸出。在電源致能訊號S1受到延遲單元1200延遲預設時間T1才輸出的期間(亦即時間點t1至時間點t2的時間區間)中，由於此電源控制單元10的電源故障，而使得反相單元1202所接收到的電源就緒訊號S2持續為邏輯為“0”的低電平。最後，邏輯單元1204會在時間點t2時，依據所接收到的經過延遲預設時間T1的電源致能延時訊號S1’的位準狀態(即邏輯為“1”的高電平)以及經過反向的電源就緒訊號S2的位準狀態(即邏輯為“1”的高電平)，判斷出此電源控制單元10的電源發生異常，並使得邏輯單元1204所輸出的電源故障訊號S3由邏輯為“0”的低電平轉變為邏輯為“1”的高電平。

請一併參照第1圖、第2圖以及第4A圖，第4A圖係為根據本揭露一實施例之計算機系統於關機且電源控制單元未發生電源故障時檢測模組的訊號時序圖。需先一提的是，計算機系統1在關機(亦稱掉電)且電源控制單元10未發生電源故障的情況下，電源致能訊號S1會較電源就緒訊號S2先發生負緣觸發。相反地，計算機系統1在關機且電源控制單元10發生電源故障的情況下，電源就緒訊號S2會較電源致能訊號S1先發生負緣觸發。

如第4A圖所示，當計算機系統1執行關機時，電源控制單元10會在時間點t1時對所對應的延遲單元1200輸出發生負緣觸發的電源致能訊號S1，使得此延遲單元1200會立即地將低電平的電源致能訊號S1輸出給邏輯單元1204。接著，由於此電源控制單元10未發生電源故障，故電源控制單元10會在時間點t2時對所對應的反相單元1202輸出發生負緣觸發的電源就緒訊號S2。最後，邏輯單元1204會在時間點t2時，依據所接收到的電源致能訊號S1的位準狀態(即邏輯為“0”的低電平)以及經過反向的電源就緒訊號S2的位準狀態(即邏輯為“1”的高電平)，判斷出此電源控制單元10的電源未發生異常，並使得邏輯單元1204所輸出的電源故障訊號S3持續為未發生故障的低電平。

請參照第4B圖，第4B圖係為根據本揭露一實施例之計算機系統於關機且電源控制單元發生電源故障時檢測模組的訊號時序圖。如第4B圖所示，由於電源控制單元10發生電源故障，因此當計算機系統1執行關機時，上述電源控制單元10所輸出的電源就緒訊號S2會在時間點t1發生負緣觸發。此時，由於此電源控制單元10所輸出的電源致能訊號S1仍位於高電平，而尚未發生負緣觸發。因此，在時間點t1至時間點t2的時間區間中，邏輯單元1204會依據所接收到的電源致能訊號S1的位準狀態(即邏輯為“1”的高電平)以及經過反向的電源就緒訊號S2的位準狀態(即邏輯為“1”的高電平)，判斷出此電源控制單元10的電源發生異常，並使得邏輯單元1204所輸出的電源故障訊號S3在時間點t1至時間點t2的時間區間時係為邏輯為“1”的高電平，直至電源致能訊號S1發生負緣觸發(即時間點t2)後，邏輯單元1204所輸出的電源故障訊號S3才會由邏輯為“1”的高電平轉變為邏輯為“0”的低電平。

綜上所述，本發明實施例揭露一種計算機系統，此計算機系統透過其電源控制單元所輸出的代表電源致能狀態的電源致能訊號與代表電源良好狀態的電源就緒訊號，以及檢測單元中各個檢測模組內的邏輯閘元件之設計，來檢測出計算機系統上的每一個電源控制單元的電源是否發生異常，並據以產生電源故障訊號。藉此，本發明實施例之計算機系統可以透過各個檢測模組所輸出的各個電源故障訊號，而可以快速且直觀地得知這些檢測模組所分別對應的電源控制單元是否發生異常，省去了檢測人員或使用者需依據計算機系統的開機時序(power on sequence)來按順序用示波器或萬用表來量測相關的電源致能訊號與電源就緒訊號等相關訊號以判斷是哪個電源控制單元出現問題所需耗費的時間，十分具有實用性。

雖然本發明以上述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。