TW201537751A - 半導體裝置與其製造方法 - Google Patents

半導體裝置與其製造方法 Download PDF

Info

Publication number
TW201537751A
TW201537751A TW103145549A TW103145549A TW201537751A TW 201537751 A TW201537751 A TW 201537751A TW 103145549 A TW103145549 A TW 103145549A TW 103145549 A TW103145549 A TW 103145549A TW 201537751 A TW201537751 A TW 201537751A
Authority
TW
Taiwan
Prior art keywords
layer
carbon
source
semiconductor material
silicon
Prior art date
Application number
TW103145549A
Other languages
English (en)
Other versions
TWI527242B (zh
Inventor
Kuo-Cheng Ching
Guan-Lin Chen
Chao-Hsiung Wang
Chi-Wen Liu
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201537751A publication Critical patent/TW201537751A/zh
Application granted granted Critical
Publication of TWI527242B publication Critical patent/TWI527242B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種裝置包含含矽之一基板、一鰭狀結構包含由矽形成且被一絕緣區域包圍之一下部分、由碳化鍺矽形成之一中部分，其中中部分被一氧化層所包圍、由矽形成之一上部分，其中上部分包含一通道與形成於中部分與上部分之間的一碳化矽層、一第一源極/汲極區域包含一第一磷化矽區域與形成於第一磷化矽區域下的第一碳化矽層、以及一第二源極/汲極區域包含一第二磷化矽區域與形成於第二磷化矽區域下的第二碳化矽層。

Description

鰭狀場效電晶體結構與其製造方法
本發明是有關於一種半導體裝置。
由於各種電子構件(如電晶體、二極體、電阻、電容等)之集成密度的不斷改進，半導體產業經歷了快速的成長。在大多數情況下，集成密度之改進來自於重覆縮小的最小特徵尺寸，其讓更多的構件能夠結合於一給定面積中。然而，較小之特徵尺寸可能導致較多的漏電流。因應目前更小之電子設備的需求增加，已產生減少半導體裝置的漏電流之需求。
在一互補式金屬氧化物半導體(complementary metal oxide semiconductor,CMOS)場效電晶體(field effect transistor,FET)中，主動區包含汲極、源極、連接汲極與源極之通道區、以及於通道上之閘極，以控制通道層之開關狀態。當閘極電壓大於閾值電壓，汲極與源極之間會建立一導電通道。如此一來，電子或電洞能夠於汲極與源極之間移動。另外，當閘極電壓小於閾值電壓，理想地，通道被切斷，且汲極與源極之間沒有電子 或電洞流動。然而，當半導體裝置持續縮小時，因短通道漏電效應之關係，閘極無法完全控制通道區，尤其是遠離閘極之部分通道區。結果，在半導體裝置被縮至深次30奈米尺寸後，傳統平面電晶體之對應短閘極長度可能導致閘極無力實質關閉通道區。
隨著半導體技術之發展，鰭式場效電晶體(fin field effect transistors,FinFETs)已出現作為有效的替代方案以進一步減少半導體裝置中之漏電流。在鰭式場效電晶體中，主動區包含汲極、通道層與自半導體基板之表面突出至鰭式場效電晶體所在源極。鰭式場效電晶體之主動區，例如鰭，於剖視圖來看為矩形。再加上，鰭式場效電晶體之閘極結構像一倒U字形地包覆主動層之三側。如此一來，閘極結構之通道控制變得較強。傳統平面電晶體之短通道漏電流效應被減少。因此，當鰭式場效電晶體被關閉時，閘極結構可更佳地控制通道以減少漏電流。
鰭式場效電晶體之鰭的形成可包含凹陷一基板以形成凹處，以介電材填滿凹處，執行一化學機械拋光製程以移除於鰭上多餘部分之介電材料，以及凹陷介電材料之上層，因此凹處剩餘部分之介電材形成淺溝渠隔離(shallow trench isolation,STI)區。
根據一實施方式，一種裝置包含一由第一半導體材料所形成之基板、突出於基板上方之一鰭狀結構，其中 鰭狀結構包含由第一半導體材料所形成之下部分、由第二半導體材料所形成之中部分、由第一半導體材料所形成之上部分，其中上部分包含連接第一源極/汲極區域與第二源極/汲極區域的通道以及形成於中部分與上部分之間之第一碳摻雜層、形成於第一源極/汲極區域下之第二碳摻雜層以及形成於第二源極/汲極區域下之第三碳摻雜層。
根據一實施方式，一種裝置包含包含矽之基板、突出於基板上之鰭狀結構，其中鰭狀結構包含由矽所形成且被絕緣區所包圍之下部分、由碳化鍺矽所形成之中部分，其中中部分被氧化層包圍、由矽所形成之上部分，其中上部分包含通道以及碳化矽層，形成於中部分與上部分之間、第一源極/汲極區域包含第一磷化矽區域與形成於第一磷化矽區域下之一第一碳化矽層、以及第二源極/汲極區域包含第二磷化矽區域與形成於第二磷化矽區域下之一第二碳化矽層。
根據一實施方式，一種方法包含提供由第一半導體材料形成之基板，凹陷基板以形成被絕緣區域包圍之一鰭，凹陷鰭以於鰭之下部分上形成溝槽，成長第二半導體材料於溝槽中以藉由第一磊晶製程形成鰭之中部分，藉由第二磊晶製程形成第一碳摻雜層於下部分上方，成長第一半導體材料於碳摻雜層上方以藉由第三磊晶製程形成鰭之上部分，藉一第四磊晶製程形成第一源極/汲極區域，其中第二碳摻雜層形成於第一源極/汲極區域下以及應用熱氧化製程至鰭之中部分以形成氧化外側層。
200‧‧‧半導體裝置/鰭狀場效電晶體
202‧‧‧基板/第一半導體材料
202s‧‧‧主表面
202t‧‧‧上表面
204a‧‧‧墊層
204b‧‧‧遮罩層
206‧‧‧光感層
208‧‧‧開口
210‧‧‧溝槽
212‧‧‧半導體鰭
212c‧‧‧通道凹槽
214‧‧‧介電材料/氧化物
216‧‧‧淺溝渠隔離區
216s‧‧‧上表面
218‧‧‧絕緣結構
218s‧‧‧上表面
220‧‧‧鰭狀結構
220l‧‧‧下部分
220m‧‧‧中部分
220u‧‧‧上部分
222‧‧‧第二半導體材料/碳化鍺矽層
222s‧‧‧上表面
224‧‧‧第三半導體材料
224s‧‧‧上表面
228‧‧‧凹陷
230‧‧‧閘極結構
300‧‧‧半導體裝置
402‧‧‧假性閘極堆疊
404‧‧‧間隔物
406‧‧‧源極/汲極區域
407‧‧‧碳化矽層/磷碳化矽層
408‧‧‧層間絕緣層
702‧‧‧碳化矽層
902‧‧‧碳化鍺矽層
904‧‧‧氧化外側層
a-a、b-b‧‧‧線
從以下結合所附圖式所做的詳細描述，可對本揭露之態樣有更佳的了解。需注意的是，根據業界實務的標準做法，各種特徵不是按比例繪製。實際上，為了清楚討論起見，各種特徵的尺寸可任意放大或縮小。
第1圖繪示根據本揭露不同態樣之半導體裝置的上視圖。
第2A至8B圖為根據本揭露不同實施方式之第1圖的半導體裝置於不同製程階段的剖面圖。
第9圖繪示本揭露根據不同態樣之第8B圖之一部分的半導體裝置於一第一氧化製程應用於半導體裝置後之剖面圖。
第10圖繪示根據本揭露不同態樣之半導體裝置的剖面圖。
第11圖繪示根據本揭露不同態樣之其他半導體裝置的剖面圖。
以下的揭露提供了許多不同實施方式或範例，以實施所提供之標的之不同特徵。以下所描述之構件與安排的特定範例係用以簡化本揭露。當然這些僅為範例，並非用以做為限制。舉例而言，於描述中，第一特徵形成於第二特徵上方或上，可能包含第一特徵與第二特徵以直接接觸的方 式形成的實施方式，亦可能包含額外特徵可能形成在第一特徵與第二特徵之間的實施方式，如此第一特徵與第二特徵可能不會直接接觸。此外，本揭露可能會在各範例中重複參考數字及/或文字。這樣的重複係基於簡化與清楚之目的，以其本身而言並非用以指定所討論之各實施方式及/或配置之間的關係。
第1圖繪示本揭露根據不同態樣之半導體裝置的上視圖。在一些實施方式中，半導體裝置200為鰭狀場效電晶體(Fin Field Effect Transistor,FinFET)。在本文中，半導體裝置200或者可被稱為鰭狀場效電晶體200。更具體而言，鰭狀場效電晶體200指的是任何鰭狀基底與多閘極之電晶體。其他電晶體結構與相似的結構在本揭露之預期範圍中。鰭狀場效電晶體200可包含一微型處理器、記憶體及/或其他積體電路(Integrated Circuit,IC)。
半導體裝置200包含一鰭狀結構220、環繞鰭狀結構200之一絕緣結構218、與包圍鰭狀結構220之通道部分的閘極結構230。為了說明，鰭狀場效電晶體200包含二鰭。在一些實施方式中，鰭狀場效電晶體200可包含少於或多於二鰭，如一或三鰭。
第2A圖至第8B圖為本揭露根據不同實施方式之第1圖的半導體裝置於不同製程階段的剖面圖。每一標記為字母A之圖(如第2A圖)為半導體裝置200沿第1圖之線a-a的剖面圖。每一標記為字母B之圖(如第2B圖)為半導體裝置200沿第1圖之線b-b的剖面圖。
第2A圖與第2B圖繪示本揭露根據不同實施方式之第1圖的半導體裝置之基板的剖面圖。基板202包含一第一半導體材料，具有一第一晶格常數，因此在本揭露中被稱為第一半導體材料202。在一些實施方式中，基板202包含一晶矽基板(例如晶圓)。根據設計需要，基板202可包含不同摻雜區域(如P型基板或N型基板)。
在一些實施方式中，摻雜區可摻雜P型或N型摻雜物。舉例而言，摻雜區可摻雜P型摻雜物，例如為硼(Boron)或氟化硼(BF2)；N型摻雜物，例如為磷(phosphorus)或砷(arsenic)；與/或其組合。摻雜區域可用於N型鰭狀場效電晶體或者可用於P型鰭狀場效電晶體。
在一些實施方式中，基板202可由一些其他合適元素半導體形成，例如為合適的化合物半導體，例如為砷化鎵(gallium arsenide)、碳化矽(silicon carbide)、砷化銦(indium arsenide)或磷化銦(indium phosphide)；或合適的合金半導體，例如碳化鍺矽(silicon germanium carbide)、磷砷化鎵(gallium arsenic phosphide)、或磷化銦鎵(gallium indium phosphide)。更進一步的，基板202可包含一磊晶層(epi-layer)，可為了加強性能而加入應力，及/或可包含一絕緣體上矽(silicon-on-insulator,SOI)結構。
在一些實施方式中，一墊層204a與一遮罩層204b可形成於半導體基板202的上表面202t。墊層204a可為包含氧化矽之薄膜。墊層204a可由合適之半導體形成技 術，例如熱氧化製程所形成。墊層204a可作為半導體基板202與遮罩層204b之間的黏合層。墊層204a亦可作為蝕刻遮罩層204b之蝕刻終止層。
在一實施方式中，遮罩層204b可由氮化矽所形成。遮罩層204b可由合適之半導體形成技術，例如低壓化學氣相沉積法(Low-Pressure Chemical Vapor Deposition,LPCVD)、電漿增強化學氣相沉積法(Plasma Enhanced Chemical Vapor Deposition,PECVD)或諸如此法所形成。
遮罩層204b用以作為接續之曝光顯影製程之硬遮罩。一光感層206形成於遮罩層204b上而後被圖案化。圖案化之光感層形成如第2A圖與第2B圖所示之開口208。
第3A圖與第3B圖繪示本揭露根據不同態樣之第2A圖與第2B圖之半導體裝置於基板中形成複數個溝槽後之剖面圖。在一些實施方式中，遮罩層204b與墊層204a藉由開口208而被蝕刻以暴露出其下的半導體基板202。暴露之半導體基板202接著被蝕刻以形成具有半導體基板202之主表面202s的溝槽210。部分位於溝槽210之間的半導體基板202形成半導體鰭212。
在一些實施方式中，溝槽210可為互相平行且間隔接近之條帶(由鰭狀場效電晶體200之上視圖觀看)。在可替代之實施方式中，溝槽210可為連續的。更進一步的，半導體鰭212被溝槽210所環繞。
如第3A圖所示，突出於基板之主表面202s之半導體鰭212包含二個鰭。光感層206接著被移除。之後，可執行一清洗程序以移除半導體基板202之一原生氧化物(未繪示)。清洗程序可使用稀釋之氫氟酸(diluted hydrofluoric,DHF)。
內墊氧化物(未繪示)接著可選擇性地形成於溝槽210中。在一些實施方式中，內墊氧化物可為一熱氧化物。內墊氧化物可具有一厚度，其範圍自大約20埃(Å)至500埃(Å)。
在一些實施方式中，內墊氧化物可由合適之半導體形成技術，例如臨場蒸氣產生(in-situ steam generation,ISSG)技術或諸如此類所形成。內墊氧化物之形成可圓滑溝槽210之角落。具有圓形角落之有利特徵為圓形角落可幫助減少電場，因此改善形成之積體電路的性能。
第4A圖與第4B圖繪示本揭露根據不同態樣之第3A圖與第3B圖之半導體裝置於基板中形成複數個絕緣區域後之剖面圖。在一些的實施方式中，溝槽210被介電材料214所填滿以形成複數個絕緣區域。介電材料214可包含氧化矽，而因此在本揭露中可被稱為氧化物214。在一些實施方式中，其他介電材料，例如氮化矽、氮氧化矽、摻氟石英玻璃(fluoride-doped silicate glass,FSG)、或低介電系數介電材料可被使用。
在一些實施方式中，可利用高密度電漿(high-density-plasma,HDP)化學氧相沉積法，使用矽烷 (silane,SiH4)與氧氣(oxygen,O2)作為反應前驅物以形成氧化物214。在可替代的實施方式中，可利用低於大氣之化學氧相沉積法(sub-atmospheric CVD,SACVD)或高縱橫比製程(high aspect-ratio process,HARP)以形成氧化物214，其中過程氣體可包含矽酸乙酯(tetraethylorthosilicate,TEOS)與臭氧(ozone,O3)。在另外其他的實施方式中，可利用旋塗式介電材(spin-on-dielectric,SOD)之製程，例如氫矽酸鹽(hydrogen silsesquioxane,HSQ)或甲基矽酸鹽(methyl silsesquioxane,MSQ)形成氧化物214。
遮罩層204b與墊層204a可被移除。在一些實施方式中，遮罩層204b由氮化矽所形成。遮罩層204b可使用一利用熱磷酸(H3PO4)之濕製程來移除。墊層204a可由氧化矽所形成。墊層204a可利用稀釋之氫氟酸(HF)來移除。一化學機械研磨製程(chemical mechanical polish,CMP)接著被執行以形成淺溝渠隔離(STI)區216。
第5A圖與第5B圖繪示本揭露根據不同態樣之第4A圖與第4B圖之半導體裝置於移除半導體鰭之上部分後之剖面圖。使用淺溝渠隔離區216作為硬遮罩，一非等向性電漿蝕刻製程被執行以凹陷未被保護或暴露之半導體鰭212以於相鄰之淺溝渠隔離區216(如第5A圖與第5B圖所示)之間形成通道凹槽212c。
相鄰之淺溝渠隔離區216之間剩餘部分之半導體鰭212因此被稱為鰭狀結構220之下部分220l。如第5A圖所示，下部分220l突出於基板202之主表面202s上方。
在一些實施方式中，下部分220l可包含具第一晶格常數之第一半導體材料202。在一些實施方式中，第一半導體材料202包含矽。在可替代的實施方式中，第一半導體材料202可包含三五族半導體材料。
第6A圖與第6B圖繪示本揭露根據不同態樣之第5A圖與第5B圖之半導體裝置於複數個半導體材料成長於溝槽後之剖面圖。一第二半導體材料222可選擇性地成長於溝槽中。如此一來，第二半導體材料222可部分填入通道凹槽212c。在本文中，此後之第二半導體材料222被稱為鰭狀結構220之中部分220m。
第二半導體材料222具有不同於第一晶格常數之第二晶格常數。在一些實施方式中，第二半導體材料222包含鍺化矽(silicon-germanium,SiGe)。在一些實施方式中，第二半導體材料222，例如鍺化矽，可利用低壓化學氣相沉積法(LPCVD)而選擇性地成長以部分填入通道凹槽212c。在第二半導體材料222之磊晶過程中，可於磊晶過程原位摻雜碳。如此一來，中部分220m可包含碳化鍺矽(silicon-germanium-carbon,SiGeC)。在本文中，中部分220m可被稱為碳化鍺矽層。
在一實施方式中，低壓化學氣相沉積製程可於大約400至大約800℃之溫度、大約1至大約200托(Torr) 之壓力下，利用二氯二氫矽(SiH2Cl2)、矽烷(SiH4)、鍺烷(GeH4)、鹽酸(HCl)、乙硼烷(B2H6)、與氫氣(H2)作為反應氣體來執行。
在一些實施方式中，第二半導體材料222可包含鍺(Ge)。第二半導體材料222，例如鍺，可利用低壓化學氣相沉積法(LPCVD)而選擇性地成長以部分填入通道凹槽212c。
在一些實施方式中，低壓化學氣相沉積製程可於大約350℃至大約450℃之溫度、大約10毫托(mTorr)至100毫托(mTorr)之壓力下，利用鍺甲烷(GeH4)、GeH3CH3與/或(GeH3)2CH2作為磊晶氣體來執行。可選擇的，在成長製程後可於大約550℃至大約750℃之溫度下進行一退火製程以將錯位雜質侷限於矽與鍺磊晶層之間的界面。
一碳化矽(silicon carbon,SiC)層702可透過磊晶成長製程而形成於碳化鍺矽層上方。碳化矽層702可利用低壓化學氣相沉積法形成。碳化矽層702之厚度之範圍自大約5奈米至大約15奈米。碳之原子百分比的範圍自大約0.5%至大約2%。
一第三半導體材料224可選擇性地成長於碳化矽層702上方且第三半導體材料224填滿通道凹槽212c。在一些實施方式中，第三半導體材料224與第一半導體材料202實質為相同材料，其具有第一晶格常數。
在一些實施方式中，第三半導體材料224包含矽。在一些實施方式中，第三半導體材料224，例如矽，可 選擇性地以低壓化學氣相沉積法成長以填滿通道凹槽212c。在一些實施方式中，低壓化學氣相沉積製程可於大約400至大約800℃之溫度、大約1至大約100托(Torr)之壓力下，利用矽甲烷(SiH4)與氫氣(H2)作為反應氣體來執行。
在磊晶後，可執行一平坦化，如化學機械拋光(CMP)製程，因此第三半導體材料224之上表面224s實質與淺溝渠隔離區216之上表面216s共水平。
如第6A圖所示，第三半導體材料224形成鰭狀結構220之上部分220u。進一步的，鰭狀結構220包含下部分220l、上部分220u、以及置於下部分220l與上部分220u之間的中部分220m。碳化矽層702形成於中部分220m與上部分220u之間。
第7A圖與第7B圖繪示本揭露根據不同態樣之第6A圖與第6B圖之半導體裝置於一凹陷製程應用於絕緣區域後之剖面圖。利用蝕刻製程凹陷淺溝渠隔離區216以暴露出一部分之上部分220u。如第7A圖所示，凹陷228被形成。圍繞鰭狀結構220之殘留氧化物214在之後被稱為絕緣結構218。如第7A圖所示，絕緣結構218之上表面218s高於第二半導體材料222之上表面222s。
在一些實施方式中，可利用一濕式蝕刻製程以執行蝕刻製程，舉例而言，將基板202浸於氫氟酸(hydrofluoric acid,HF)中。在一些實施方式中，可利用一乾式蝕刻製程以執行蝕刻製程，舉例而言，可利用三氟甲烷(CHF3)或三氟化硼(BF3)作為蝕刻氣體以進行乾式蝕刻。
第8A圖與第8B圖繪示本揭露根據不同態樣之第7A圖與第7B圖之半導體裝置於源極/汲極區域形成於半導體裝置後之剖面圖。第8A圖與第8B圖所示之結構為第7A圖與第7B圖於依續經過實施方式(其包含(1)形成假性閘極堆疊402與一對之間隔物404於上部分220u之通道部，(2)將上部分220u之外側部分替換為碳化矽層407與源極/汲極區域406，以及(3)形成圍繞假性閘極堆疊402之一層間絕緣(inter-layer dielectric,ILD)層408)製程步驟後之結構。假性閘極堆疊402、間隔物404與層間絕緣層408之形成過程為眾所週知，因此更進一步的細節便不再討論以避免重覆。
在形成源極/汲極區域406之前，碳化矽層407可透過一磊晶製程，例如一低壓化學氣相沉積製程，而形成。如第8B圖所示，碳化矽層407形成於第三半導體材料224上方。碳化矽層407與碳化鍺矽層222之間可具有間隙。在一些實施方式中，碳化矽層407之厚度的範圍自大約5奈米至大約15奈米。碳之原子百分比的範圍自大約0.5%至大約2%。
在可替代的實施方式中，碳化矽層407可更包含磷。碳化矽層407可或者被稱為磷碳化矽層407。磷之濃度的範圍自大約1E20/cm3至大約5E20/cm3。
源極/汲極區域406可形成於碳化矽層407上方。在一些實施方式中，源極/汲極區域406可藉由一或多個磊晶成長製程而形成。在一些實施方式中，在磊晶成長製 程中成長的半導體材料可為矽或其他合適的材料，例如鍺與/或諸如此類。
源極/汲極區域406可於磊晶成長製程中進行原位摻雜。在一些實施方式中，源極/汲極區域406可摻雜磷以形成磷化矽源極/汲極區域。源極/汲極區域406之厚度，其範圍自大約30奈米至大約50奈米。
在鍺化矽區域中，N型摻雜物，例如磷，之擴散可被增強。如此的N型摻雜物增強擴散製程可能會降低半導體裝置，例如短通道效應(short channel effects)之性能。具有碳化矽層407之一有利特徵為碳化矽層407可作為一道牆以避免磷擴散至鍺化矽區域，例如碳化鍺矽層222中。如此一來，可避免因增強之磷擴散而造成的短通道效應。
第9圖繪示本揭露根據不同態樣之第8B圖之一部分的半導體裝置於一第一氧化製程應用於半導體裝置後之剖面圖。如第10圖所示，為了於半導體裝置100中形成一氧化外側層，在移除假性閘極堆疊402以暴露出上部分220u之通道層後，藉由執行第一氧化製程於半導體鰭之中部分，第10圖之氧化外側層904被製造，以形成氧化外側層904與剩餘之碳化鍺矽層902。
在一些實施方式中，第一氧化製程之步驟可於大約500至大約600℃之溫度、大約1大氣壓至大約20大氣壓之壓力下，利用水蒸氣(H2O)作為反應氣體來執行。氧化的結果，氧化外側層904包含氧化鍺矽(SiGeOx)，且其中x為氧成分之原子百分比。
應注意的是，第2A至9圖所繪示之方法並非製造一完整之鰭式場效電晶體200。一完整之鰭式場效電晶體200可利用互補式金屬氧化物半導體製程(complementary metal-oxide-semiconductor,CMOS)來製造。因此，可理解的是，附加的製程可於該方法前、中與後提供，而一些其他的製程可於此處簡略地描述。而且，第1至9圖被簡化用以對本揭露之內容有更好的理解。舉例而言，雖然圖中為繪示鰭式場效電晶體200，可理解的是積體電路可包含一些其他的元件，包含電阻、電容、電感、保險絲等等。
第10圖繪示根據本揭露不同態樣之半導體裝置的剖面圖。除了碳化矽層407形成於碳化鍺矽層222以及在半導體裝置300之鍺化矽區域被暴露下，半導體裝置300經過一氧化製程外，第10圖之半導體裝置300係相似於第9圖之半導體裝置200。鍺化矽區域被暴露下之氧化製程已於相關申請案(美國專利申請號13/740,373與申請號13/902,322)中被描述，因此為避免重覆，此處便不再討論。
於碳化鍺矽層222中形成碳化矽層407之一有利特徵為源極/汲極區域之電阻可相應地減少。
第11圖繪示根據本揭露不同態樣之其他半導體裝置的剖面圖。除了第11圖之碳化矽層407形成於第三半導體材料224上方而非碳化鍺矽層222上方，第11圖之半導體裝置400係相似於第10圖之半導體裝置300。形成製程已於上述之第8B圖中描述，因此為避免重覆，此處便不再討論。
根據一實施方式，一種裝置包含一由第一半導體材料所形成之基板、突出於基板上方之一鰭狀結構，其中鰭狀結構包含由第一半導體材料所形成之下部分、由第二半導體材料所形成之中部分、由第一半導體材料所形成之上部分，其中上部分包含連接第一源極/汲極區域與第二源極/汲極區域的通道以及形成於中部分與上部分之間之第一碳摻雜層、形成於第一源極/汲極區域下之第二碳摻雜層以及形成於第二源極/汲極區域下之第三碳摻雜層。
根據一實施方式，一種裝置包含包含矽之基板、突出於基板上之鰭狀結構，其中鰭狀結構包含由矽所形成且被絕緣區所包圍之下部分、由碳化鍺矽所形成之中部分，其中中部分被氧化層包圍、由矽所形成之上部分，其中上部分包含通道以及碳化矽層，形成於中部分與上部分之間、第一源極/汲極區域包含第一磷化矽區域與形成於第一磷化矽區域下之一第一碳化矽層、以及第二源極/汲極區域包含第二磷化矽區域與形成於第二磷化矽區域下之一第二碳化矽層。
根據一實施方式，一種方法包含提供由第一半導體材料形成之基板，凹陷基板以形成被絕緣區域包圍之一鰭，凹陷鰭以於鰭之下部分上形成溝槽，成長第二半導體材料於溝槽中以藉由第一磊晶製程形成鰭之中部分，藉由第二磊晶製程形成第一碳摻雜層於下部分上方，成長第一半導體材料於碳摻雜層上方以藉由第三磊晶製程形成鰭之上部分，藉一第四磊晶製程形成第一源極/汲極區域，其中第二 碳摻雜層形成於第一源極/汲極區域下以及應用熱氧化製程至鰭之中部分以形成氧化外側層。
上述已概述數個實施方式的特徵，因此熟習此技藝者可更了解本揭露之態樣。熟悉此技藝者應了解到，其可輕易地利用本揭露做為基礎，來設計或潤飾其他製程與結構，以實現與在此所介紹之實施方式相同之目的及/或達到相同的優點。熟悉此技藝者也應了解到，這類均等架構並未脫離本揭露之精神和範圍，且熟悉此技藝者可在不脫離本揭露之精神和範圍下，進行各種之更動、取代與潤飾。
200‧‧‧半導體裝置/鰭狀場效電晶體
202‧‧‧基板/第一半導體材料
202s‧‧‧主表面
212c‧‧‧通道凹槽
218‧‧‧絕緣結構
218s‧‧‧上表面
220l‧‧‧下部分
220m‧‧‧中部分
220u‧‧‧上部分
222‧‧‧第二半導體材料/碳化鍺矽層
224‧‧‧第三半導體材料
402‧‧‧假性閘極堆疊

Claims (20)

  1. 一種裝置，包含：一基板，由一第一半導體材料所形成；一鰭狀結構，突出於該基板上方，其中該鰭狀結構包含：一下部分，由該第一半導體材料所形成；一中部分，由一第二半導體材料所形成；一上部分，由該第一半導體材料所形成，其中該上部分包含連接一第一源極/汲極區域與一第二源極/汲極區域的一通道；以及一第一碳摻雜層，形成於該中部分與該上部分之間；一第二碳摻雜層，形成於該第一源極/汲極區域下；以及一第三碳摻雜層，形成於該第二源極/汲極區域下。
  2. 如請求項1所述之裝置，更包含：一閘極區域，包覆該鰭狀結構之該通道。
  3. 如請求項1所述之裝置，其中：該第一半導體材料為矽；以及該第二半導體材料為碳化鍺矽(silicon-germanium-carbon,SiGeC)。
  4. 如請求項1所述之裝置，其中： 該第一碳摻雜層由碳化矽(silicon-carbon,SiC)所形成；該第二碳摻雜層由碳化矽所形成；以及該第三碳摻雜層由碳化矽所形成。
  5. 如請求項1所述之裝置，其中：該第二碳摻雜層由磷碳化矽(silicon-carbon-phosphorus,SiCP)所形成；以及該第三碳摻雜層由磷碳化矽所形成。
  6. 如請求項1所述之裝置，其中：該第一源極/汲極區域由磷化矽(silicon-phosphorus,SiP)所形成；以及該第二源極/汲極區域由磷化矽所形成。
  7. 如請求項1所述之裝置，其中：該鰭狀結構之該中部分包含一氧化外側層，且其中該氧化外側層由氧化鍺矽(SiGeOx)所形成，其中x為氧成分之原子百分比。
  8. 一種裝置，包含：一基板，包含矽；一鰭狀結構，突出於該基板上方，其中該鰭狀結構包含：一下部分，由矽所形成且被一絕緣區域所包圍； 一中部分，由碳化鍺矽(silicon-germanium-carbon)所形成，其中該中部分被一氧化層包圍；一上部分，由矽所形成，其中該上部分包含一通道；以及一碳化矽(silicon-carbon)層，形成於該中部分與該上部分之間；一第一源極/汲極區域，包含一第一磷化矽(silicon-phosphorus,SiP)區域與形成於該第一磷化矽區域下之一第一碳化矽層；以及一第二源極/汲極區域，包含一第二磷化矽區域與形成於該第二磷化矽區域下之一第二碳化矽層。
  9. 如請求項8所述之裝置，其中：該第一源極/汲極區域具有一厚度，該厚度之範圍自大約30奈米至大約50奈米；以及該第二源極/汲極區域具有一厚度，該厚度之範圍自大約30奈米至大約50奈米。
  10. 如請求項8所述之裝置，其中：該氧化層包含氧化鍺矽(SiGeOx)，且其中x為氧成分之原子百分比。
  11. 如請求項8所述之裝置，其中： 該碳化矽層具有一厚度，該厚度之範圍自大約5奈米至大約15奈米。
  12. 如請求項11所述之裝置，其中：該碳化矽層之一碳濃度具有大約0.5%至大約2%之原子百分比。
  13. 如請求項8所述之裝置，其中：該中部分之一鍺濃度自大約20%至大約45%；以及該中部分之一碳濃度自大約0.5%至大約2%。
  14. 如請求項8所述之裝置，其中：該碳化矽層更包含磷。
  15. 如請求項14所述之裝置，其中：該磷濃度之範圍自大約1E20/cm3至5E20/cm3。
  16. 一種方法，包含：提供由一第一半導體材料形成之一基板；凹陷該基板以形成被一絕緣區域包圍之一鰭；凹陷該鰭以於該鰭之一下部分上方形成一溝槽；成長一第二半導體材料於該溝槽中以藉由一第一磊晶製程形成該鰭之一中部分；藉由一第二磊晶製程形成一第一碳摻雜層於該下部分上方； 成長該第一半導體材料於該碳摻雜層上方以藉由一第三磊晶製程形成該鰭之一上部分；藉由一第四磊晶製程形成一第一源極/汲極區域，其中一第二碳摻雜層形成於該第一源極/汲極區域下；以及應用一熱氧化製程至該鰭之該中部分以形成一氧化外側層。
  17. 如請求項16所述之方法，更包含：於該第一磊晶製程中原位摻雜碳，其中該第二半導體材料為鍺化矽(silicon-germanium)。
  18. 如請求項16所述之方法，其中：該第一半導體材料為矽。
  19. 如請求項16所述之方法，其中：該第一碳摻雜層包含碳化矽(silicon-carbon)。
  20. 如請求項16所述之方法，其中：該第二碳摻雜層包含碳化矽(silicon-carbon)。
TW103145549A 2014-03-17 2014-12-25 半導體裝置與其製造方法 TWI527242B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/216,535 US9520498B2 (en) 2014-03-17 2014-03-17 FinFET structure and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW201537751A true TW201537751A (zh) 2015-10-01
TWI527242B TWI527242B (zh) 2016-03-21

Family

ID=54069850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145549A TWI527242B (zh) 2014-03-17 2014-12-25 半導體裝置與其製造方法

Country Status (4)

Country Link
US (4) US9520498B2 (zh)
KR (1) KR101646843B1 (zh)
CN (1) CN104934472B (zh)
TW (1) TWI527242B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911656B1 (en) 2016-08-19 2018-03-06 International Business Machines Corporation Wimpy device by selective laser annealing
TWI756190B (zh) * 2015-10-28 2022-03-01 台灣積體電路製造股份有限公司 半導體裝置及製作半導體裝置之方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101355323B1 (ko) * 2006-10-02 2014-01-23 소에이 가가쿠 고교 가부시키가이샤 니켈-레늄 합금 분말 및 그것을 함유하는 도체 페이스트
CN101522928B (zh) * 2006-10-02 2010-09-29 昭荣化学工业株式会社 镍-铼合金粉末和含有其的导体糊
US9520498B2 (en) 2014-03-17 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure and method for fabricating the same
US9209185B2 (en) 2014-04-16 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET device
US9406782B2 (en) * 2014-06-27 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device
WO2016099475A1 (en) * 2014-12-17 2016-06-23 Intel Corporation Carrier confinement for high mobility channel devices
US9847333B2 (en) * 2015-03-09 2017-12-19 Globalfoundries Inc. Reducing risk of punch-through in FinFET semiconductor structure
CN107667430B (zh) 2015-06-26 2022-07-22 英特尔公司 高迁移率半导体源极/漏极隔离物
US20170033181A1 (en) * 2015-07-28 2017-02-02 Globalfoundries Inc. Methods of forming replacement fins comprised of multiple layers of different semiconductor materials
CN108028272B (zh) * 2015-09-25 2022-09-27 英特尔公司 具有反向掺杂的掺杂剂扩散屏障的高电子迁移率晶体管
CN108028281B (zh) 2015-09-25 2022-04-15 英特尔公司 具有带偏移半导体源极/漏极衬垫的高迁移率场效应晶体管
US10340374B2 (en) * 2015-09-25 2019-07-02 Intel Corporation High mobility field effect transistors with a retrograded semiconductor source/drain
WO2017052609A1 (en) 2015-09-25 2017-03-30 Intel Corporation High-electron-mobility transistors with heterojunction dopant diffusion barrier
CN106611787A (zh) * 2015-10-26 2017-05-03 联华电子股份有限公司 半导体结构及其制作方法
US9865495B2 (en) 2015-11-05 2018-01-09 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US10957769B2 (en) 2016-06-17 2021-03-23 Intel Corporation High-mobility field effect transistors with wide bandgap fin cladding
US9917154B2 (en) 2016-06-29 2018-03-13 International Business Machines Corporation Strained and unstrained semiconductor device features formed on the same substrate
US10229856B2 (en) * 2017-05-16 2019-03-12 International Business Machines Corporation Dual channel CMOS having common gate stacks
KR102388463B1 (ko) * 2017-08-21 2022-04-20 삼성전자주식회사 채널 패턴을 포함하는 반도체 소자 및 그 제조 방법
US10276794B1 (en) * 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
KR102465356B1 (ko) 2018-02-09 2022-11-10 삼성전자주식회사 반도체 소자
US10269655B1 (en) 2018-05-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10665697B2 (en) * 2018-06-15 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10699967B2 (en) 2018-06-28 2020-06-30 International Business Machines Corporation Co-integration of high carrier mobility PFET and NFET devices on the same substrate using low temperature condensation
KR102582670B1 (ko) 2018-07-13 2023-09-25 삼성전자주식회사 반도체 장치
KR20210039060A (ko) 2019-10-01 2021-04-09 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359311B1 (en) 2001-01-17 2002-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Quasi-surrounding gate and a method of fabricating a silicon-on-insulator semiconductor device with the same
US7560326B2 (en) * 2006-05-05 2009-07-14 International Business Machines Corporation Silicon/silcion germaninum/silicon body device with embedded carbon dopant
JP5285947B2 (ja) 2008-04-11 2013-09-11 株式会社東芝 半導体装置、およびその製造方法
US8330170B2 (en) * 2008-12-05 2012-12-11 Micron Technology, Inc. Semiconductor device structures including transistors with energy barriers adjacent to transistor channels and associated methods
US8383474B2 (en) * 2010-05-28 2013-02-26 International Business Machines Corporation Thin channel device and fabrication method with a reverse embedded stressor
US8723236B2 (en) 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8785285B2 (en) * 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US20140048888A1 (en) 2012-08-17 2014-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained Structure of a Semiconductor Device
US8901607B2 (en) * 2013-01-14 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US9196710B2 (en) * 2014-02-11 2015-11-24 GlobalFoundries, Inc. Integrated circuits with relaxed silicon / germanium fins
US9520498B2 (en) * 2014-03-17 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure and method for fabricating the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI756190B (zh) * 2015-10-28 2022-03-01 台灣積體電路製造股份有限公司 半導體裝置及製作半導體裝置之方法
US9911656B1 (en) 2016-08-19 2018-03-06 International Business Machines Corporation Wimpy device by selective laser annealing
US9991166B2 (en) 2016-08-19 2018-06-05 International Business Machines Corporation Wimpy device by selective laser annealing
US10262900B2 (en) 2016-08-19 2019-04-16 International Business Machines Corporation Wimpy device by selective laser annealing
US10566240B2 (en) 2016-08-19 2020-02-18 International Business Machines Corporation Wimpy device by selective laser annealing
US11088026B2 (en) 2016-08-19 2021-08-10 Elpis Technologies Inc. Wimpy device by selective laser annealing

Also Published As

Publication number Publication date
US20190123177A1 (en) 2019-04-25
CN104934472B (zh) 2018-01-26
CN104934472A (zh) 2015-09-23
US20170092746A1 (en) 2017-03-30
KR20150108300A (ko) 2015-09-25
TWI527242B (zh) 2016-03-21
US20150263159A1 (en) 2015-09-17
US9520498B2 (en) 2016-12-13
US10998425B2 (en) 2021-05-04
KR101646843B1 (ko) 2016-08-08
US10164068B2 (en) 2018-12-25
US20180040720A1 (en) 2018-02-08
US9806178B2 (en) 2017-10-31

Similar Documents

Publication Publication Date Title
TWI527242B (zh) 半導體裝置與其製造方法
US10727301B2 (en) Semiconductor liner of semiconductor device
US10084071B2 (en) Isolation structure of fin field effect transistor
US9343551B2 (en) Methods for manufacturing a fin structure of semiconductor device
US9716091B2 (en) Fin field effect transistor
US9112033B2 (en) Source/drain structure of semiconductor device
US9093531B2 (en) Fin structure of semiconductor device
US10186602B2 (en) Fin structure of semiconductor device
US20150097239A1 (en) Passivation Structure of Fin Field Effect Transistor