TW201526550A - 電路延遲監測設備及方法 - Google Patents

電路延遲監測設備及方法 Download PDF

Info

Publication number
TW201526550A
TW201526550A TW103136502A TW103136502A TW201526550A TW 201526550 A TW201526550 A TW 201526550A TW 103136502 A TW103136502 A TW 103136502A TW 103136502 A TW103136502 A TW 103136502A TW 201526550 A TW201526550 A TW 201526550A
Authority
TW
Taiwan
Prior art keywords
transition
signal
ring oscillator
circuitry
circuit
Prior art date
Application number
TW103136502A
Other languages
English (en)
Other versions
TWI644516B (zh
Inventor
Paul Nicholas Whatmough
Shidhartha Das
David Michael Bull
Original Assignee
Advanced Risc Mach Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Mach Ltd filed Critical Advanced Risc Mach Ltd
Publication of TW201526550A publication Critical patent/TW201526550A/zh
Application granted granted Critical
Publication of TWI644516B publication Critical patent/TWI644516B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

本發明提供了電路延遲監測設備及方法,該設備具有環形振盪器,該環形振盪器包含複數個延遲元件,信號轉變係經由該環形振盪器的延遲元件傳播;以及N個取樣點,該等取樣點圍繞該環形振盪器分佈。精細取樣電路系統在參考時脈信號的控制下對該複數個取樣點之每一者處的信號值進行取樣,以便產生該環形振盪器內的信號轉變之當前位置的指示。此外,粗略取樣電路系統包含M個轉變計數器電路,其中M至少為2且小於N,每一轉變計數器電路連接到該環形振盪器內的一相關聯位置以及用於每當該信號轉變經過該相關聯位置時使計數值遞增。該粗略取樣電路系統在該參考時脈信號之控制下對計數值進行取樣,該M個轉變計數器電路連接到該環形振盪器,以便在任何時間點該信號轉變之當前位置與該M個轉變計數器電路中之至少一者的相關聯位置之間的間距將大於預定量。選擇電路系統依據由該精細取 樣電路系統產生的該信號轉變之當前位置的指示,來選擇該M個轉變計數器電路中其相關聯位置距該信號轉變之當前位置的距離大於該預定量的一個轉變計數器電路。輸出產生電路系統隨後取決於由選擇電路系統所選擇的該轉變計數器電路的取樣計數值產生針對參考時間段的計數指示,產生該環形振盪器內的該信號轉變之當前位置的指示,以及關於該參考時間段之起始的參考計數資料。此途徑提供高解析度及高頻寬電路延遲監測電路系統。

Description

電路延遲監測設備及方法
本發明係關於電路延遲監測設備,以及係關於一種監測電路延遲的方法。
存在許多在晶片上需要監測電路延遲的情況。例如,此類受監測的電路延遲可用於推斷時間間隔或者給出電壓、溫度或製程變化之指示,並且是用於微處理器及晶片上系統(SoC)產品內範圍廣泛的電路中的機制,該等電路為諸如鎖相迴路電路(PLL)、延遲鎖定迴路電路(DLL)、記憶體介面電路、類比至數位轉換器、溫度感測器、製程監測器等等。
傳統上,已經使用類比電路或混合信號電路(亦即,使用類比信號及數位信號之混合信號的電路)執行此類電路延遲監測。雖然此類技術可得到精確的結果,但是因為微處理器及SoC產品的製程幾何形狀減小,併入此類類比或混合信號電路變得日益困難。隨著製程幾何形狀的縮小,減少所使用的供電電壓亦變得越來越常見,而此供電電壓的減少是使得使用傳統的類比及混合信號電路執行電路延遲監測的困 難增大的一個因素。
因此,使用全數位電路系統以便提供此類電路延遲監測功能正變得更常見。根據此類數位技術,可量測信號在給定時間間隔中經歷的閘延遲的數目。此閘延遲的數目可用於直接量測時間間隔(常常被稱為時間到數位(TDC)轉換),或者用於間接地觀測參數值,諸如電壓、溫度或製程強度(例如,以偵測設備中提供電路延遲監測功能的部分是在快製程邊界角(corner)還是在慢製程邊界角)。
用於執行電路延遲監測的第一個已知數位技術具有在第1圖中圖示的一般形式。根據此技術,由複數個延遲元件12、14、16、18、20形成線性延遲線,在本實例中該等延遲元件係反相器。在每一延遲元件之間提供取樣點,使得若存在N個延遲元件,則將存在N個取樣點。隨後提供取樣電路系統25,該取樣電路系統通常包括用於每一取樣點的正反器,以使得能夠對取樣點處的信號值取樣。該取樣電路系統由時脈信號fs驅動,以及亦將彼時脈信號提供到驅動元件10,該驅動元件用於將信號轉變***到該線性延遲線中。
根據該技術,在時脈信號的第一上升沿上,可藉由元件10將信號轉變***到延遲線中,以及隨後在該時脈信號的後續上升沿上,可藉由該取樣電路系統25對每一取樣點處的電流值進行取樣。隨後將所取樣值提供到溫度計轉二進位電路系統30,以便產生辨識在該時脈週期內信號轉變經歷的延遲元件的數目的輸出代碼。
由於反相器在本實例中用作延遲元件,所以將在取 樣電路25的每隔一個正反器輸出端中提供額外的反相器35、37。
至溫度計轉二進位電路系統35的輸入將因此為二進位的位元串,其中第一位元序列具有第一值(邏輯0或者邏輯1值),且第二位元序列則具有相反值(亦即,邏輯1或者邏輯0值)。彼等兩個序列之間的轉變位置則指示在時脈週期中信號轉變已經在線性延遲線中經過了多遠的距離,並且將輸出一代碼,該代碼的值取決於該兩個序列之間的轉變位置。
因此,僅舉例而言,若驅動元件10將邏輯0到邏輯1的轉變引入到該延遲線中,則此將導致來自延遲元件12的輸出轉變成邏輯0值,然後來自反相器14的輸出轉變成邏輯1值,接著來自反相器16的輸出轉變成邏輯0值等等。對於信號轉變在時脈週期的下一個上升沿之前穿過的每一反相器而言,將瞭解在該取樣電路系統25已經在時脈的下一個上升沿上對取樣點進行取樣之後,邏輯0值將被提供到該溫度計轉二進位電路系統30。然而,對於信號轉變尚未經歷的任何延遲元件,將替代地將邏輯1值提供到該溫度計轉二進位電路系統30。因此,可見至電路系統30的輸入將包含一系列邏輯0值,然後為一定數目的邏輯1值,其中轉變點辨識在時脈週期中信號轉變已經沿著該延遲線穿過多遠距離。由電路系統30評估的此溫度計指示可隨後轉換成更緊湊的二進位編碼以從該電路系統30輸出。
此類線性延遲線的動態範圍是受限的,因為該延遲 線具有固定長度,且在參考時間段內該信號轉變不得延伸超出該延遲線的末端,在上述實例中該參考時間段是時脈信號fs的連續的上升沿之間的時段。然而,解析度非常高。特定言之,將瞭解,取樣電路系統25中的正反器具有某些建立及保持時序要求,藉此若相關聯取樣點的信號在建立或保持時序窗內改變,則該相關聯的正反器可擷取不正確的或者介穩值。延遲線中反相器的輸出將與時脈信號fs異步地改變,且因此存在輸出在建立或保持時序窗期間改變的預期。然而,在任意時間點,將僅存在一個或者可能僅存在幾個其輸出在建立或或保持時序窗內改變的反相器,且因此所擷取的值將被精確到在一個或者幾個延遲元件位置內。任何此類不精確可導致輸出代碼中的「氣泡」,但是在一些情況下有可能校正某些氣泡圖案。
由Staszewski等人發表的標題為「1.3V 20ps time-to-digital converter for frequency synthesis in 90nm CMOS」的文章,「IEEE Transactions on Circuits and Systems II:Express Briefs」,第53卷第3號,2006年3月,第220到224頁提供了對上述類型的基本線性延遲線方法的說明,該方法在所描述的文章中用作PLL的TDC。下列三篇文章則提供上述文章中的拓撲結構的應用,該拓撲結構應用於晶片上的PVT特徵上:1. Bowman等人,「All-digital Circuit-Level Dynamic Variation Monitor for Silicon Debug and Adaptive Clock Control」,「IEEE電路與系統彙刊第一部分:長文」,第58卷第9號,第2017 到2025頁,2011年9月;2. Restle等人,「Timing Uncertainty Measurements on the Power5 Microprocessor」,2004年IEEE國際固態電路會議,技術論文輯要,第19場,時脈產生及分配,19.7;3. Franch等人,「On-chip Timing Uncertainty Measurements on IBM Microprocessors」,2008年IEEE國際測試會議,第1到7頁,2008年10月28號到30號。
上述所有文章使用具有受限的動態範圍的線性拓補。
另一已知的先前技術在第2圖中圖示。根據此技術,形成由複數個延遲元件52、54、56、58、60組成的環式振盪器50。與第1圖的實例一樣,在所圖示的實施例中的延遲元件為反相器。邊沿計數器65用於每當信號轉變經過將邊沿計數器分接到環形振盪器的點時使計數值遞增。該邊沿計數器將通常形成為雙邊沿計數器(例如,使用上升邊沿計數器及下降邊沿計數器兩者),因為環形振盪器中將存在奇數個反相器,以及根據一個週期由邊沿計數器觀測到的轉變將為邏輯0到邏輯1轉變,但是在圍繞該環形振盪器的下一個迭代上該轉變在邊沿計數器65的分接點處將為邏輯1到邏輯0轉變。
隨後藉由時脈信號驅動取樣電路系統70,以例如在時脈信號的每一上升沿上對邊沿計數器65的當前計數值進行取樣。隨後將取樣值提供至微分電路系統75,該微分電路系統亦由時脈信號啟動,且比較當前從該取樣電路系統提供的 輸出與先前的取樣輸出,以決定彼等計數值之間的差異,以及由此決定信號轉變已經在中間時段內經過環形振盪器周圍的次數。隨後可使用乘法器80使該值乘以N,其中N為環形振盪器中之延遲元件的數目,以便生成用於辨識在參考時間段(在本實例中在時脈信號的連續的上升沿之間)內信號轉變經過的延遲元件之數目的代碼。
第2圖之途徑的益處為該途徑具有大動態範圍,該動態範圍受邊沿計數器中級數的限制,但是由於計數器的最大頻率的限制,解析度通常較差。
如先前參考第1圖所論述,正反器將具有某些建立及保持時序要求,且因此若邊沿計數器的輸出在此建立或保持時序窗內變化,則取樣電路系統70內的正反器將可能儲存不正確的或者介穩的值。為了最小化該誤差,可以使用格雷編碼(grey encoding)來確保在連續的代碼之間僅一個位元不同。然而,此仍然暗指在輸出波形中可出現振幅為N的假信號。此可以使得該方案對許多應用皆不實用,且與第1圖的線性拓補相比無優勢,第1圖的線性拓補可提供更精確的值,雖然其具有更受限的動態範圍。
由Alon等人發表的標題為「Circuits and techniques for high-resolution measurement of on-chip power supply noise」的文章,「IEEE Journal of Solid-State Circuits」,第40卷第4號,第820到828頁,2005年4月,描述了類似於第2圖的配置。為了減輕關於第2圖的途徑之先前提及的精確度問題,在本文中描述的技術對在相對較長的時間段中對 由電路系統產生的輸出代碼取平均,以便算出具有振幅N的此類假信號的平均數。雖然此舉可產生精確值,但是此舉需要大量時間來推導出彼精確值,此使得此舉對許多情形不實用,例如需要追蹤較短時間段內發生的變化的情形。
因此,將需要提供用於監測電路延遲的改良機制。
從第一態樣來看,本發明提供一種電路延遲監測設備,該電路延遲監測設備包含:環形振盪器,該環形振盪器包含複數個延遲元件,信號轉變經由該環形振盪器的延遲元件傳播;複數N個取樣點,該等取樣點圍繞該環形振盪器分佈;精細取樣電路系統,該精細取樣電路系統經配置以在參考時脈信號的控制下,對在該複數個取樣點的每一個處的信號值進行取樣,以便產生環形振盪器中之信號轉變之當前位置的指示;粗略取樣電路系統,該粗略取樣電路系統包含M個轉變計數器電路,其中M至少為2且小於N,每一轉變計數器電路連接到該環形振盪器內的一相關聯位置且經配置以每當信號轉變經過該相關聯位置時使計數值遞增,該粗略取樣電路系統經配置以在參考時脈信號的控制下對計數值進行取樣,該M個轉變計數器電路連接到該環形振盪器,使得在任何時間點,信號轉變之當前位置與該M個轉變計數器電路中之至少一者的相關聯位置之間的間距將大於預定量;選擇電路系統,該選擇電路系統經配置以依據由該精細取樣電路系統產生的信號轉變之當前位置的指示來選擇該M個轉變計數器電路中其相關聯位置與信號轉變之當前位置的距離大於 該預定量的一個轉變計數器電路;以及輸出產生電路系統,該輸出產生電路系統經配置以取決於由該選擇電路系統所選擇的轉變計數器電路之取樣計數值來產生針對參考時間段的計數指示,產生在該環形振盪器內之信號轉變之當前位置的指示,以及關於參考時間段之起始的參考計數資料。
根據本發明,多個轉變計數器電路連接到環形振盪器的不同位置,且每當信號轉變經過計數器連接到該環形振盪器的位置時,每一計數器電路使計數值遞增。轉變計數器電路連接到環形振盪器的位置經選擇為使得在任何時間點,由精細取樣電路系統決定的信號轉變的當前位置與至少一個轉變計數器電路連接到環形振盪器的位置之間的間距大於預定量。此情況意謂在任何時間點將始終存在輸出將不會在其由粗略取樣電路系統取樣時發生變化的至少一個轉變計數器電路。
選擇電路系統使用由精細取樣電路系統產生的信號轉變之當前位置的指示來選擇該等轉變計數器電路中到環形振盪器的相關聯連接距信號轉變之當前位置大於預定量的一個轉變計數器電路,且由此可信任該轉變計數器電路的輸出為正確的。輸出產生電路系統隨後使用由選擇電路系統所選擇的轉變計數器之取樣計數值來產生針對參考時間段的計數器指示,產生環形振盪器內之信號轉變之當前位置的指示,以及關於參考時間段之起始的某些參考計數資料。
在某些實施例中可預先決定參考計數資料,但是在替代性實施例中可藉由精細取樣電路系統及粗略取樣電路系 統所獲取的先前取樣的資料來決定參考計數資料。
藉由此類方法,可生產由於環形振盪器之使用而具有大動態範圍之電路延遲監測設備,且此設備可提供精確的計數器指示,而無需對在較長時期中的多個輸出取平均。特定言之,所產生的每一計數指示可被視為在參考時間段內信號轉變已經傳播經過的延遲元件之數目的精確指示。
在一個實施例中,關於參考時間段之起始的參考計數資料包含初始計數值,且輸出產生電路系統經配置以藉由比較由選擇電路系統所選擇的轉變計數器電路之取樣計數值與該初始計數值來決定在參考時間段期間計數值的變化。
該初始計數值可以多種方式決定。例如,在確認用於開始環形振盪器之操作的起動信號之後,該初始計數值可初始化成已知值(例如0)。在彼情況中,由輸出產生電路系統決定的計數值之變化可以直接從由選擇電路系統所選擇的轉變計數器電路之取樣計數值推斷出。
然而,在替代性實施例中,初始計數值包含由粗略取樣電路系統取樣的先前取樣的計數值,且輸出產生電路系統包括微分電路系統,該微分電路系統經配置以藉由比較由選擇電路系統所選擇的轉變計數器電路之取樣計數值與該先前取樣的計數值來決定在參考時間段期間計數值之變化。
在一個實施例中,除了包含初始計數值之外,關於該參考時間段之起始的參考計數資料可進一步包含在環形振盪器內之信號轉變之先前位置。例如當使用先前描述的技術時,可預先決定此先前位置,在該先前描述的技術中起始信 號之確認開始環形振盪器之操作,或者替代地可以從由精細取樣電路系統先前取樣的取樣信號值來決定該先前位置。
在一個實施例中,輸出產生電路系統隨後經經配置以藉由使計數值的變化乘以該複數個延遲元件中之延遲元件之數目以便產生中間結果以及隨後基於環形振盪器內之信號轉變之當前位置及先前位置來修改該中間結果來產生計數指示。
存在環形振盪器內之信號轉變之當前及先前位置可由輸出產生電路系統使用的大量方式。在一個實施例中,輸出產生電路系統經配置以根據信號轉變的當前及先前位置產生差異指示。
在一個實施例中,輸出產生電路系統隨後經配置為若由選擇電路系統所選擇的轉變計數器電路之相關聯位置不在信號轉變之傳播方向中的信號轉變之當前位置與先前位置之間,則將差異指示添加到該中間結果以產生計數指示。
然而,若由選擇電路系統選擇的轉變計數器電路之相關聯位置確實在信號轉變之傳播方向中的信號轉變之當前位置與先前位置之間,則此類方法將不會產生正確計數指示。相反,在此類情形中,產生電路系統執行與以下步驟等效的操作:從中間結果中減去該複數個延遲元件中之延遲元件的數目,以及隨後添加差異指示以便產生計數指示。
將瞭解,不直接從中間結果減去延遲元件之數目,計數值之變化可減1之後乘以延遲元件之數目,由此產生已經減少所要求量的修改後中間結果,從而使得差異指示可隨 後直接添加到彼經修改的中間結果,以便產生所需的計數指示。
所提供的轉變計數器電路之數目將取決於實施例而變化。然而,在一個實施例中,提供兩個轉變計數器電路,且該兩個轉變計數器電路皆在操作電路延遲監測設備之前初始化到相同的值,以使得即使由選擇電路系統所選擇的轉變計數器電路不同於已產生該先前取樣計數值的轉變計數器電路,仍然由微分電路系統決定計數值之變化。此情況提供簡易及有效的機制來提供電路延遲監測設備,該電路延遲監測設備可提供對每一參考時間段的精確的計數指示。
在替代性實施例中,提供多於兩個轉變計數器電路,且此舉賦能其中對將在操作電路延遲監測設備之前初始化到相同值的每一計數器電路沒有任何要求之實施例。特定言之,在一個實施例中,M為三或更大,且M個轉變計數器電路連接到環形振盪器,使得在任何時間點,信號轉變之當前位置與至少兩個轉變計數器電路之相關聯位置之間的間距將大於預定量。隨後針對任何選擇的參考時間段來配置微分電路系統,以藉由比較由選擇電路系統所選擇的轉變計數器電路之取樣計數值與彼同一轉變計數器電路之先前取樣計數值來決定計數值之變化。因此,對於此類配置,因為在任何特定時間點將存在信號轉變之當前位置與至少兩個轉變計數器電路之相關聯位置之間的安全間距,且由此至少兩個轉變計數器電路的計數值可被視為在任何特定時間點係精確的,如此允許對於任何所選擇的參考時間段參考來自同一轉變計 數器電路的當前及先前取樣計數值來決定計數值之變化的靈活性。因此,若個別計數器電路未初始化到相同值亦沒有關係。
亦已發現其中提供三個或三個以上轉變計數器電路的此類配置意謂在關於特定計數器發生的單事件干擾的情形中,此舉不會導致對於由輸出產生電路系統輸出的連續計數指示的持續誤差。具有多於兩個計數器亦可放寬對環形振盪器之長度要求。
精細取樣電路系統可以多種方式配置。然而,在一個實施例中,該精細取樣電路系統經配置以根據複數個取樣點之每一者處的取樣信號值產生二進位串,該二進位串包含第一資料值序列及隨後的第二資料值序列,且該二進位序列中從該第一序列到該第二序列的轉變位置辨識在環形振盪器內之信號轉變之當前位置。在一個實施例中,亦可提供轉換電路來將二進位序列轉換成更緊湊的二進位編碼,該編碼形成輸出代碼,該輸出代碼提供對環形振盪器內的信號轉變之當前位置的指示。
選擇電路系統與粗略取樣電路系統之操作互動的方式可取決於實施例來改變。然而,在一個實施例中,粗略取樣電路系統經配置以在參考時脈信號之控制下對M個轉變計數器電路之每一者的計數值進行取樣,且選擇電路系統經配置以從彼等M個轉變計數器電路中其相關聯位置與信號轉變之當前位置的距離大於預定量的一個轉變計數器電路選擇取樣計數值。因此,在本實施例中對來自每一轉變計數器電路 的輸出進行取樣,其中該選擇電路系統選擇該等取樣計數值中之一者。
可根據需要設置參考時間段,但在一個實施例中,參考時間段為參考時脈信號的一個時脈週期。
在一個實施例中,在任何時間點將超出在至少一個轉變計數器電路之相關聯位置與信號轉變之當前位置之間的間距的預定量係根據用於對一或多個計數值進行取樣的粗略取樣電路系統中之電路系統之建立及保持時序特徵來選擇的。特定言之,可確保其相關聯位置距信號轉變之當前位置的距離大於預定量的該等轉變計數器中之每一者產生將不會在粗略取樣電路系統內提供的取樣元件(例如,正反器)的建立及保持時序窗口內發生變化的輸出,且因此可預期由彼等取樣元件取樣的值為正確的。
取樣點圍繞該環形振盪器分佈的方式可取決於實施例而變化,但在一個實施例中,該等取樣點係圍繞環形振盪器有規則地分佈。所提供的取樣點之數目可取決於實施例改變,但在一個實施例中,複數個取樣點包含在各延遲元件之間的取樣點,以使得複數個延遲元件包含N個延遲元件。此舉藉由原則上允許將信號轉變之當前位置決定到最接近的延遲元件,允許存在由於在精細取樣電路系統內的相關聯取樣元件之建立或保持時序窗期間變化的個別延遲元件之輸出引入的任意小誤差,來提供最精細的取樣水準。
各種轉變計數器電路連接到環形振盪器的位置亦可取決於實施例而變化。然而,在一個實施例中,M個轉變計 數器電路之相關聯位置在環形振盪器內有規則地間隔開。此舉確保在任何特定時間點其相關聯位置距信號轉變之當前位置的距離將大於預定量的轉變計數器電路的數目的一致性。
雖然在一個實施例中該參考時間段等於參考時脈信號之一個時脈週期,但此情況並非為必要的,且可設想各種其他實施例。例如,在一個實施例中,環形振盪器之操作藉由起始信號觸發,該M個轉變計數器電路被初始化到一預先決定的初始計數值,預先決定該環形振盪器內之信號轉變之先前位置,且該參考時間段係起始信號之確認與參考時脈信號之預先決定的時脈邊緣(提供停止觸發器)之間的時段。此類實施例可為有用的,例如在以下情況下有用:當需要決定兩個特定事件之間的時間時,起始信號係由第一個事件觸發的,且該參考時脈信號之預先決定的時脈邊緣係由第二事件觸發的。
從第二態樣來看,本發明提供一種監測電路延遲之方法,該方法包含以下步驟:經由包含複數個延遲元件的環形振盪器傳播信號轉變;在參考時脈信號之控制下,對圍繞該環形振盪器分佈的複數N個取樣點之每一者處的信號值進行取樣,以便產生該環形振盪器內的信號轉變之當前位置的指示;將M個轉變計數器電路之每一者連接到該環形振盪器內的相關聯位置,其中M至少為2且小於N,該M個轉變計數器電路連接到該環形振盪器,使得在任何時間點該信號轉變之當前位置與該M個轉變計數器電路中之至少一者的相關聯位置之間的間距將大於預定量;在每一轉變計數器電路 內,每當信號轉變經過該相關聯位置時,使計數值遞增;在參考時脈信號之控制下,對計數值進行取樣;依據信號轉變之當前位置的指示,選擇該M個轉變計數器電路中其相關聯位置距該信號轉變之當前位置的距離大於該預定量的一個轉變計數器電路;以及取決於由選擇電路系統所選擇的轉變計數器電路的取樣計數值產生針對參考時間段的計數指示,產生環形振盪器內的該信號轉變之當前位置的指示,以及關於該參考時間段之起始的參考計數資料。
從第三態樣來看,本發明提供一種電路延遲監測設備,該電路延遲監測設備包含:環形振盪器手段,該手段包含複數個延遲元件,信號轉變係經由該環形振盪器手段的延遲元件傳播;複數N個取樣點,該等取樣點圍繞環形振盪器手段分佈;精細取樣手段,該手段用於在參考時脈信號的控制下對該複數個取樣點之每一者處的信號值進行取樣,以便產生該環形振盪器手段內的信號轉變之當前位置的指示;粗略取樣手段,該手段包含M個轉變計數器手段,其中M至少為2且小於N,每一轉變計數器手段用於連接到該環形振盪器手段內的一相關聯位置以及用於每當該信號轉變經過該相關聯位置時使計數值遞增,該粗略取樣手段進一步用於在參考時脈信號之控制下對計數值進行取樣,該M個轉變計數器手段連接到該環形振盪器手段使得在任何時間點該信號轉變之當前位置與該M個轉變計數器手段中之至少一者的相關聯位置之間的間距將大於預定量;選擇手段,該手段用於依據由該精細取樣手段產生的信號轉變之當前位置的指示來選擇 該M個轉變計數器手段中其相關聯位置距信號轉變之當前位置的距離大於預定量的一個轉變計數器手段;以及輸出產生手段,該手段用於取決於由選擇手段所選擇的轉變計數器手段的取樣計數值產生針對參考時間段的計數指示,產生該環形振盪器手段內的信號轉變之當前位置的指示,以及關於該參考時間段之起始的參考計數資料。
10‧‧‧驅動元件
12‧‧‧延遲元件
14‧‧‧反相器/延遲元件
16‧‧‧反相器/延遲元件
18‧‧‧延遲元件
20‧‧‧延遲元件
30‧‧‧溫度計轉二進位電路系統
35‧‧‧反相器
37‧‧‧反相器
50‧‧‧環式振盪器
52‧‧‧延遲元件
54‧‧‧延遲元件
56‧‧‧延遲元件
58‧‧‧延遲元件
60‧‧‧延遲元件
65‧‧‧邊沿計數器
70‧‧‧取樣電路系統
75‧‧‧微分電路系統
80‧‧‧乘法器
100‧‧‧環
101‧‧‧邊沿計數器
102‧‧‧不確定區域
104‧‧‧不確定區域
105‧‧‧取樣電路
106‧‧‧不確定區域
108‧‧‧不確定區域
110‧‧‧邊沿計數器
115‧‧‧取樣電路
120‧‧‧邊沿計數器
125‧‧‧取樣電路
130‧‧‧邊沿計數器
135‧‧‧取樣電路
200‧‧‧環形振盪器
202‧‧‧延遲元件
204‧‧‧延遲元件
206‧‧‧延遲元件
208‧‧‧延遲元件
210‧‧‧延遲元件
220‧‧‧邊沿計數器
225‧‧‧邊沿計數器
230‧‧‧取樣電路
235‧‧‧溫度計轉二進位電路系統
240‧‧‧反相器
242‧‧‧反相器
250‧‧‧緩衝器
255‧‧‧代碼產生電路系統
257‧‧‧路徑
260‧‧‧解碼器
265‧‧‧多工器
270‧‧‧微分電路系統
275‧‧‧路徑
280‧‧‧路徑
300‧‧‧邊沿計數器
305‧‧‧邊沿計數器
310‧‧‧取樣電路
315‧‧‧解碼器電路系統
320‧‧‧多工器
325‧‧‧緩衝器
330‧‧‧多工器
335‧‧‧微分電路系統
400‧‧‧步驟
405‧‧‧步驟
410‧‧‧步驟
415‧‧‧步驟
420‧‧‧步驟
500‧‧‧環形振盪器
502‧‧‧延遲元件/反及閘
504‧‧‧延遲元件
506‧‧‧延遲元件
508‧‧‧延遲元件
510‧‧‧延遲元件
520‧‧‧代碼產生電路系統
將僅以舉例之方式,參考在隨附圖式中所圖示之本發明之實施例來進一步描述本發明,各圖式中:第1圖圖示一種已知電路延遲監測設備的佈置;第2圖圖示另一種已知電路延遲監測設備的佈置;第3A圖到第3C圖圖示可引起邊沿計數器之取樣輸出中的潛在錯誤的時序問題,該邊沿計數器用於每當信號轉變經過環形振盪器內的相關聯位置時使計數值遞增;第4圖係圖示根據一個實施例的電路延遲監測設備的圖式;第5圖係圖示根據替代性實施例的電路延遲監測設備的圖式;第6圖係圖示根據一個實施例的第4圖或第5圖的電路系統的一般操作的流程圖;以及第7圖係圖示根據進一步替代性實施例之電路延遲監測設備的圖式。
第3A圖圖示當使用連接到環形振盪器的邊沿計數 器65時,取決於信號轉變經過邊沿計數器65連接到環形振盪器的相關聯位置之時間與取樣電路系統70基於所提供的時脈信號fs對該邊沿計數器65之輸出進行取樣的時序之間的關係,可引發的時序問題。環100表示該信號轉變圍繞該環形振盪器之傳播。不確定區域102代表圍繞邊沿計數器65連接到該環形振盪器的相關聯位置之距離範圍,以使得當確認時脈信號fs時,若信號轉變在彼不確定區域102內,則存在邊沿計數器65之輸出將在取樣電路系統70內的正反器之建立或保持時序窗期間變化的預期。因此,存在該等正反器之一或多者對不正確的或者介穩的值進行取樣的預期。正是此問題導致與第2圖之已知的先前技術途徑相關聯的不精確問題,以及因為邊沿計數器僅在每一次信號轉變圍繞整體環形振盪器傳播時使計數值遞增,所以假設該環形振盪器內存在N個延遲元件時,此將產生由N個延遲元件導致的不精確的取樣值。
本發明之發明人意識到若多個邊沿計數器連接到該環形振盪器中的不同位置,假設亦存在決定在任何特定時間點哪個邊沿計數器之輸出可以被信任為正確的(亦即,確保不會在對其進行取樣時在變化過程中)一種機制,則此問題可以解決。第3B圖圖示其中兩個邊沿計數器101、110連接到該環形振盪器中彼此分隔半個該環形振盪器之距離的相關聯位置處的情形。存在與邊沿計數器101相關聯的不確定區域102,以及與邊沿計數器110相關聯的單獨的不確定區域104。邊沿計數器101、110兩者具有相關聯的取樣電路105、 115。將瞭解,若在任何時間點該信號轉變在不確定區域104內,則該信號轉變無法在此時亦存在於不確定區域102內,且反之亦然。因此,在任何時間點將僅存在一個邊沿計數器的最大值,當相關聯的取樣電路系統設法對該邊沿計數器的輸出進行取樣時,該邊沿計數器的輸出可能正在變化。
第3C圖圖示另一實施例,其中三個邊沿計數器101、120、130連接到環中,各邊沿計數器彼此相分隔與圍繞該環形振盪器的距離的三分之一相等的距離。各邊沿計數器101、120、130具有相關聯的不確定區域102、106、108,以及各邊沿計數器具有相關聯的取樣電路105、125、135。又,將瞭解,在最壞的情況下某一時刻該信號轉變可僅在該等不確定區域之一者中,且因此可信任在任何時間點來自兩個邊沿計數器的輸出。
基於第3B圖及第3C圖的原理,本發明人意識到若將多個邊沿計數器連接到環形振盪器,則可實現對電路延遲監測設備之精確度之改良,但是必須能夠決定在任意特定時間點哪個邊沿計數器之輸出可以被安全地取樣而無誤差風險。第4圖圖示根據一個實施例的電路延遲監測設備之佈置,其中使用兩個邊沿計數器,且提供一種機制用於在產生用於參考時間段的計數指示時決定在任何特定時間點哪個邊沿計數器的輸出係安全的。
如第4圖所示,環形振盪器200由複數個延遲元件202、204、206、208、210組成,在本實施例中,該等延遲元件由反相器形成。兩個邊沿計數器220、225連接到環形振盪 器中的相關聯位置處,在本實施例中,彼等位置實質上在該環形振盪器內彼此均勻地間隔。在實務中,由於該環形振盪器內存在奇數個延遲元件,因此該等延遲元件將不會精確地分隔半個該環形振盪器的長度。在一個實施例中提供一系列取樣電路230,該等取樣電路包括由時脈信號fs控制的一系列正反器。提供一系列取樣點,該系列取樣點與該等延遲元件202、204、206、208、210中之每一者的輸出相關聯,其中彼等取樣點提供到取樣電路系統230中的相關聯正反器的輸入。
經配置以從該等取樣點接收輸出的一系列正反器可被視為形成用於對每一取樣點處的信號值進行取樣的精細取樣電路系統,其中所取樣的資訊隨後用於產生對該環形振盪器內之信號轉變之當前位置的指示。特定言之,彼等正反器之每一者的輸出經傳送到溫度計轉二進位電路系統235,其中來自每一交替正反器的輸出經傳送到反相器240、242。因此,到該溫度計轉二進位電路系統235的輸入將為二進位位元串,其中第一位元序列具有第一值,且第二位元序列則具有相反值。在彼等兩個序列之間的轉變位置則指示該環形振盪器內之信號轉變之當前位置。以與第1圖之溫度計轉二進位電路系統30大致相同的方式,第4圖之溫度計轉二進位電路系統235則可以將彼溫度計值轉換成更緊湊的二進位編碼以代表該信號轉變之當前位置輸出。
如第4圖所示,將此輸出代碼提供至緩衝器250,且亦提供至解碼器260。解碼器260基於來自溫度計轉二進位 電路系統235的輸出,以及對邊沿計數器220、225連接到環形振盪器的位置的認識來決定哪個邊沿計數器距離該信號轉變之當前位置最遠,以及相應地發送控制信號到多工器265。
取樣電路系統230中的正反器形成粗略電路系統之一部分,以在時脈信號fs的控制下,對邊沿計數器220、225之每一者的輸出進行取樣。隨後將所取樣的輸出提供為到多工器265的輸入。基於經由該解碼器接收到的控制信號,彼等輸入信號中的一者將被輸出到微分電路系統270。
在第4圖所圖示的實施例中,微分電路系統270包括一些本端緩衝電路系統以緩衝先前從多工器265接收到的輸入,且該微分電路系經佈置成依據時脈信號fs對來自該多工器265的輸出進行再取樣。在本實施例中,假設邊沿計數器220、225之每一者皆初始化到相同值,且因此微分邏輯270可僅從先前取樣的計數值中減去當前取樣的計數值,以便決定在參考時間段中已經發生的計數值變化,在本實施例中假設該參考時間段係時脈信號fs的兩個相應邊緣之間的時段,例如在該時脈信號的兩個上升沿之間的時段。隨後將由微分電路系統270決定的計數值之變化提供至代碼產生電路系統255。
如第4圖所示,代碼產生電路系統255亦接收來自溫度計轉二進位電路系統235的當前輸出,以及來自緩衝器250的輸出(代表從溫度計轉二進位電路系統235先前接收到之輸出)。基於經由路徑257接收到的來自溫度計轉二進位電路系統235的當前輸出,以及來自緩衝器250的輸出,該 代碼產生電路系統可決定差異指示,特定言之此差異指示代表延遲元件之數目超過在該參考時間段內該信號轉變經過該環形振盪器的任何完整圈數。
代碼產生電路系統255亦經由路徑275接收值N,亦即環形振盪器200內的延遲元件之數目的指示。基於此資訊,代碼產生電路系統255可隨後經由路徑280產生輸出代碼,該輸出代碼指示在該參考時間段內該信號轉變經過的延遲元件之總數。
由代碼產生電路系統255執行的計算將取決於經由路徑257指示的信號轉變之當前位置、來自緩衝器250之輸出所指示的信號轉變之先前位置,以及所選邊沿計數器在環形振盪器內所處的位置。特定言之,若所選的邊沿計數器之位置不在信號轉變之先前位置與信號轉變之當前位置之間的信號轉變路徑中,則將信號轉變之當前位置與先前位置之間的差異添加到一中間結果中,該中間結果係藉由使來自微分電路系統270之輸出乘以值N獲得的。所生成的值經由路徑280輸出作為代碼,並且指示在參考時間段中信號轉變經過的延遲元件之總數。
然而,若所選擇的邊沿計數器之位置確實在信號轉變行進的方向中的信號轉變之先前位置與該信號轉變之當前位置之間,則在一個實施例中代碼產生邏輯從自微分電路系統270輸出的值中減去1,然後將所生成的值乘以N。此舉產生中間結果,該中間結果比直接使用來自該微分電路系統270的輸出的情況下的結果小N。藉由此調整,隨後可以將信號 轉變之當前位置與先前位置之間的差添加到生成的中間值中,以經由路徑280產生輸出代碼,該輸出代碼代表在參考時間段中信號轉變經過的延遲元件之總數。
概括而言,藉由解碼由溫度計轉二進位電路系統235輸出的精細代碼,有可能決定在環形振盪器內信號轉變之當前位置。此外,因為兩個計數器220、225在環形振盪器內等距分隔,所以假設N並非太小,則該轉變在任何同步時刻可僅影響該等計數器之一者。使用時脈信號fs對該兩個計數器進行取樣,以及在解碼該精細代碼以便定位信號轉變之後,解碼器在逐週期基礎上選擇可安全取樣及由此用於藉由代碼產生電路系統255產生後續輸出代碼之計數器。若環形振盪器足夠長,則此途徑徹底預防介穩定性。在精細位元之取樣中可能仍然存在一些誤差,此係由於先前參考第1圖之先前技術途徑所論述的原因,但是此問題通常限於一個位置且具有比輸出計數值之任何誤差小得多的影響。
第5圖圖示其中使用三個邊沿計數器220、300、305的替代性實施例。環形振盪器200與第4圖中所示的環形振盪器相同,精細取樣電路系統亦如此。根據所提供的時脈信號fs,藉由取樣電路310內的正反器來對來自邊沿計數器220、300、305之每一者的輸出進行取樣。將該等取樣值提供到多工器320以及此外路由到緩衝器325。將來自緩衝器的輸出提供到另一多工器330。因此,多工器320將針對當前的時脈週期從邊沿計數器接收所取樣輸出,同時多工器330將接收先前的時脈週期中所取樣的等效值。
解碼器電路系統315接收來自如前所述的溫度計轉二進位電路系統235的輸出,以及此外從緩衝器250接收指示信號轉變之先前位置的輸出。
如參考先前的第3C圖所論述的,在任何時間點來自邊沿計數器之至少兩個的輸出可安全使用,因為將瞭解,當對來自彼等邊沿計數器之輸出取樣時該輸出將不會變化。考慮到信號轉變之當前位置及先前位置,解碼器可決定該等邊沿計數器中可安全用於先前時脈週期及當前時脈週期兩者中之一者,以及作為此決定的結果,將合適的控制信號發送到多工器320、330,以便選擇其輸入之一者作為輸出提供到微分電路系統335。
微分電路系統由此接收兩個輸入,其中一個輸入代表所選邊沿計數器針對當前週期的取樣計數值,且另一輸入代表來自彼同一邊沿計數器的先前取樣計數值。微分電路系統335隨後決定彼兩個值之間的差值,以便提供計數值變化之指示到代碼產生電路系統255。因為微分電路系統335在任何時間點皆具有所需的兩個輸入,因此其本身不需要時脈控制。代碼產生電路系統255隨後以與先前參考第4圖論述的相同的方式操作,以便經由路徑280產生輸出代碼。
因為在任何時間點微分電路系統335決定來自同一邊沿計數器的邊沿計數值之間的差異,所以不需要在操作該環形振盪器200之前使邊沿計數器220、300、305初始化到相同值。此外,藉由此類途徑,任何可影響個別計數器及使得來自彼計數器的取樣輸出值不正確的單一事件干擾將不會 造成持續的誤差。資料處理系統中的儲存元件對單一事件干擾(single event upset;SEU)敏感。一定範圍中的現象可引起SEU,SEU會使儲存資料發生狀態變化,例如此可能是由於離子或者電磁輻射衝擊該裝置內的敏感節點及引起狀態反轉而導致的。
若例如單一事件干擾致使在特定時間點來自邊沿計數器220的輸出被減去值1,則若在彼時間點正使用來自彼邊沿計數器的輸出,此將使得來自代碼產生電路系統255之輸出有輕微的不精確。然而,此對後續的輸出代碼280將沒有進一步影響。特定言之,此對基於從其他邊沿計數器300、305取樣的計數值之間的差異產生的任何後續輸出將沒有影響。此外,對於使用來自邊沿計數器220之輸出的任何後續迭代,在當前取樣值與先前取樣值之間的差異將仍然是正確的,即使絕對值已經由於單一事件干擾而變得不可靠。
第6圖為圖示由第4圖或第5圖之電路執行的步驟的流程圖。在步驟400處,對環形振盪器200內的每一取樣點處的信號值進行取樣(在本文中稱為精細取樣),以及此外對每一邊沿計數器之當前計數值進行取樣(在本文中稱為粗略取樣)。在步驟405處,隨後產生代表在環形振盪器內之信號轉變之當前位置的精細代碼。
此後在步驟410處,執行對輸出之精細代碼的解碼,以便決定選擇哪個邊沿計數器。在第5圖之實施例中,此解碼操作亦將參考先前輸出之精細代碼,以便選擇在當前時間以及在產生先前之精細代碼的時間皆可安全取樣的一個 邊沿計數器。
已經選擇好邊沿計數器後,隨後在步驟415處執行微分操作,以便根據所選邊沿計數器之當前取樣計數值以及在先前取樣時間取樣的計數值來決定針對中間時段的計數值,在本文亦稱為計數值之變化。此後,在步驟420處,代碼產生電路系統255經配置以基於針對中間時段的計數值、參數N,以及當前的精細代碼與先前的精細代碼兩者(分別指示該信號轉變之當前位置及先前位置)產生輸出計數指示(在本文中亦稱為輸出代碼)。
在第4圖及第5圖所示之實例中,假設持續操作該環形振盪器,以及產生計數資訊之參考時間段被決定為是時脈信號fs之整數個時脈週期(例如,時脈信號fs之一個時脈週期)。然而,在替代性實施例中,參考時間段可藉由起始信號及停止信號決定。特定言之,如第7圖所示,環形振盪器500由一系列延遲元件502、504、506、508、510組成。除配置為反及閘的一個延遲元件502之外,該等延遲元件實施為反相器。將瞭解,雖然起始信號在邏輯0值處失能,來自反及閘的輸出將始終為邏輯1值,以及因此在不傳播信號轉變的環形振盪器中將存在穩態。然而,當在邏輯1值處確認起始信號時,此將使得來自反及閘的輸出轉變成邏輯0值,且因此將信號轉變***到環形振盪器中以圍繞環形振盪器傳播。將在需要計數值的整個時段內來持續確認起始信號,從而使得反及閘502操作為針彼時段的反相器,且由此允許環形振盪器500操作為環形振盪器。
藉由停止信號操作取樣電路230,當確認該停止信號時會使取樣電路系統中的各個正反器對每一取樣點處的當前值進行取樣,以及亦對每一邊沿計數器的當前值進行取樣。
從第7圖與第4圖之比較將瞭解,解碼器260及多工器265以與先前針對第4圖論述的完全相同的方式操作。然而,因為已知信號轉變之起始位置(亦即,該位置在反及閘502之輸出處),因此不需要在第4圖中提供的緩衝器250,而是該代碼產生電路系統將來自溫度計轉二進位電路系統235的輸出視為直接辨識信號轉變之當前位置(亦即,基於停止信號取樣的時刻)與信號轉變之先前位置之間的差異。
此外,在確認該起始信號之前,邊沿計數器200、225將經初始化到預定值,例如零,以及因此將不需要用微分電路系統改進來自多工器265的輸出。相反,從多工器提供的值可直接被視為辨識在參考時間段期間計數值之變化。代碼產生電路系統520隨後以與先前參考第4圖之代碼產生電路系統255描述的實質上相同的方式操作。
根據上述實施例,將瞭解,此類實施例提供一種同步技術,用於使用異步時序參考對環形振盪器進行精確地取樣。該技術提供高解析度及高頻寬電路延遲監測電路系統。當使用所描述實施例的技術時,與基於已知的先前技術環形振盪器的途徑相關聯的不精確問題得以解決,而無需設法對多個週期中來自電路系統之輸出取平均。
儘管本文已描述特定實施例,但將瞭解,本發明並不限於此,且在本發明之範疇內可進行對該等實施例之許多 修改及添加。舉例而言,在不脫離本發明之範疇之情況下,可進行獨立請求項之特徵結構與附屬請求項之特徵結構的各種組合。
400‧‧‧步驟
405‧‧‧步驟
410‧‧‧步驟
415‧‧‧步驟
420‧‧‧步驟

Claims (19)

  1. 一種電路延遲監測設備,該設備包含:一環形振盪器,該環形振盪器包含複數個延遲元件,一信號轉變係經由該環形振盪器的該等延遲元件傳播;複數N個取樣點,該等取樣點圍繞該環形振盪器分佈;精細取樣電路系統,該精細取樣電路系統經配置以在一參考時脈信號的控制下對該複數個取樣點之每一者處的信號值進行取樣,以便產生該環形振盪器內的該信號轉變之一當前位置的一指示;粗略取樣電路系統,該粗略取樣電路系統包含M個轉變計數器電路,其中M至少為2且小於N,每一轉變計數器電路連接到該環形振盪器內的一相關聯位置以及經配置以每當該信號轉變經過該相關聯位置時使一計數值遞增,該粗略取樣電路系統經配置以在該參考時脈信號之控制下對該計數值進行取樣,該M個轉變計數器電路連接到該環形振盪器,使得在任何時間點該信號轉變之該當前位置與該M個轉變計數器電路中之至少一者的該相關聯位置之間的間距將大於一預定量;選擇電路系統,選擇電路系統經配置以依據由該精細取樣電路系統產生的該信號轉變之該當前位置的該指示來選擇該M個轉變計數器電路中其相關聯位置距該信號轉變之該當前位置的距離大於該預定量的一個轉變計數器電路;以及輸出產生電路系統,該輸出產生電路系統經配置以取決於由該選擇電路系統所選擇的該轉變計數器電路的一取樣計 數值產生針對一參考時間段的一計數指示,產生該環形振盪器內的該信號轉變之該當前位置的該指示,以及關於該參考時間段之該起始的參考計數資料。
  2. 如請求項1所述之電路延遲監測設備,其中:關於該參考時間段之該起始的該參考計數資料包含一初始計數值;以及該輸出產生電路系統經配置以藉由比較由該選擇電路系統選擇的該轉變計數器電路之該取樣計數值與該初始計數值來決定在該參考時間段期間該計數值的一變化。
  3. 如請求項2所述之電路延遲監測設備,其中:該初始計數值包含由該粗略取樣電路系統取樣的一先前取樣的計數值;以及該輸出產生電路系統包含微分電路系統,該微分電路系統經配置以藉由比較由該選擇電路系統選擇的該轉變計數器電路之該取樣計數值與該先前取樣計數值來決定在該參考時間段期間該計數值的該變化。
  4. 如請求項2所述之電路延遲監測設備,其中:關於該參考時間段之該起始的該參考計數資料進一步包含在該環形振盪器內該信號轉變之一先前位置;以及該輸出產生電路系統經配置以藉由使該計數值的該變化乘以該複數個延遲元件中之延遲元件之數目,以便產生一中 間結果,以及隨後基於在該環形振盪器內之該信號轉變之該當前位置和該先前位置修改該中間結果,來產生該計數指示。
  5. 如請求項4所述之電路延遲監測電路系統,其中該輸出產生電路系統經配置以根據該信號轉變的該當前位置及該先前位置產生一差異指示。
  6. 如請求項5所述之電路延遲監測電路系統,其中該輸出產生電路系統配置為若由該選擇電路系統所選擇的該轉變計數器電路之該相關聯位置不在該信號轉變之一傳播方向中的該信號轉變之該當前位置與該先前位置之間,則將該差異指示添加到該中間結果以產生該計數指示。
  7. 如請求項5所述之電路延遲監測電路系統,其中該輸出產生電路系統配置為若由該選擇電路系統所選擇的該轉變計數器電路之該相關聯位置確實在該信號轉變之一傳播方向中的該信號轉變之該當前位置與該先前位置之間,則執行與以下步驟等效之以操作:從該中間結果中減去該複數個延遲元件中之延遲元件之該數目以及隨後添加該差異指示以便產生該計數指示。
  8. 如請求項3所述之電路延遲監測設備,其中M為2,且兩個轉變計數器電路皆在操作該電路延遲監測設備之前初始化為相同的值,以使得即使由該選擇電路系統所選擇的該轉 變計數器電路不同於已產生該先前取樣的計數值的該轉變計數器電路,仍然由該微分電路系統決定該計數值之該變化。
  9. 如請求項3所述之電路延遲監測設備,其中:M為3或更大,且該M個轉變計數器電路連接到該環形振盪器使得在任何時間點在該信號轉變之該當前位置與至少兩個轉變計數器電路之該相關聯位置之間的該間距將大於一預定量;該微分電路系統經配置以針對任何選擇的參考時間段藉由比較由該選擇電路系統所選擇的該轉變計數器電路之該取樣計數值與彼同一轉變計數器電路之該先前取樣的計數值來決定該計數值之該變化。
  10. 如請求項1所述之電路延遲監測設備,其中該精細取樣電路系統經配置以根據該複數個取樣點之每一者處的該等取樣信號值來產生一二進位串,該二進位串包含一第一資料值序列及隨後的一第二資料值序列,且該二進位序列中從該第一序列到該第二序列的該轉變位置辨識在該環形振盪器內之該信號轉變之該當前位置。
  11. 如請求項1所述之電路延遲監測電路系統,其中該粗略取樣電路系統經配置以在該參考時脈信號之控制下對該M個轉變計數器電路之每一者的該計數值進行取樣,且該選擇電路系統經配置以選擇來自該M個轉變計數器電路中其相關聯 位置距該信號轉變之該當前位置的距離大於該預定量的一個轉變計數器電路的該取樣計數值。
  12. 如請求項1所述之電路延遲監測電路系統,其中該參考時間段係該參考時脈信號之一個時脈週期。
  13. 如請求項1所述之電路延遲監測電路系統,其中該預定量係考慮用於對該計數值進行取樣的該粗略取樣電路系統中的電路系統之建立及保持時序特徵而選擇的。
  14. 如請求項1所述之電路延遲監測電路系統,其中該等取樣點有規則地圍繞該環形振盪器分佈。
  15. 如請求項14所述之電路延遲監測電路系統,其中該複數個取樣點包含在每一延遲元件之間的一取樣點,以使得該複數個延遲元件包含N個延遲元件。
  16. 如請求項1所述之電路延遲監測電路系統,其中該M個轉變計數器電路之該等相關聯位置在該環形振盪器內有規則地間隔開。
  17. 如請求項4所述之電路延遲監測電路系統,其中:該環形振盪器之該操作由一起始信號觸發; 該M個轉變計數器電路經初始化到一預先決定的初始計數值;預先決定在該環形振盪器內該信號轉變之該先前位置;以及該參考時間段係在該起始信號之確認及該參考時脈信號之一預先決定的時脈邊緣之間的一時段。
  18. 一種監測電路延遲之方法,該方法包含以下步驟:經由包含複數個延遲元件的一環形振盪器傳播一信號轉變;在一參考時脈信號之控制下,對圍繞該環形振盪器分佈的複數N個取樣點之每一者處的信號值進行取樣,以便產生該環形振盪器內的該信號轉變之一當前位置的一指示;將M個轉變計數器電路之每一者連接到該環形振盪器內的一相關聯位置,其中M至少為2且小於N,該M個轉變計數器電路連接到該環形振盪器,使得在任何時間點該信號轉變之該當前位置與該M個轉變計數器電路中之至少一者的該相關聯位置之間的間距將大於一預定量;在每一轉變計數器電路內,每當該信號轉變經過該相關聯位置時,使一計數值遞增;在該參考時脈信號之控制下,對該計數值進行取樣;依據該信號轉變之該當前位置的該指示來選擇該M個轉變計數器電路中其相關聯位置距該信號轉變之該當前位置的距離大於該預定量的一個轉變計數器電路;以及 取決於由該選擇電路系統所選擇的該轉變計數器電路的一取樣計數值產生針對一參考時間段的一計數指示,產生該環形振盪器內的該信號轉變之該當前位置的該指示,以及關於該參考時間段之該起始的參考計數資料。
  19. 一種電路延遲監測設備,該設備包含:環形振盪器手段,該手段包含複數個延遲元件,一信號轉變係經由該環形振盪器手段的該等延遲元件傳播;複數N個取樣點,該等取樣點圍繞該環形振盪器手段分佈;精細取樣手段,該手段用於在一參考時脈信號的控制下對該複數個取樣點之每一者處的信號值進行取樣,以便產生該環形振盪器手段內的該信號轉變之一當前位置的一指示;粗略取樣手段,該手段包含M個轉變計數器手段,其中M至少為2且小於N,每一轉變計數器手段用於連接到該環形振盪器手段內的一相關聯位置以及用於每當該信號轉變經過該相關聯位置時使一計數值遞增,該粗略取樣手段進一步用於在該參考時脈信號之控制下對該計數值進行取樣,該M個轉變計數器手段連接到該環形振盪器手段使得在任何時間點該信號轉變之該當前位置與該M個轉變計數器手段中之至少一者的該相關聯位置之間的間距將大於一預定量;選擇手段,該手段用於依據由該精細取樣手段產生的該信號轉變之該當前位置的該指示來選擇該M個轉變計數器手 段中其相關聯位置距該信號轉變之該當前位置的距離大於該預定量的一個轉變計數器手段;以及輸出產生手段,該手段用於取決於由該選擇手段所選擇的該轉變計數器手段的一取樣計數值產生針對一參考時間段的一計數指示,產生該環形振盪器手段內的該信號轉變之該當前位置的該指示,以及關於該參考時間段之該起始的參考計數資料。
TW103136502A 2013-11-15 2014-10-22 電路延遲監測設備及方法 TWI644516B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/081,900 US9432009B2 (en) 2013-11-15 2013-11-15 Circuit delay monitoring apparatus and method
US14/081,900 2013-11-15

Publications (2)

Publication Number Publication Date
TW201526550A true TW201526550A (zh) 2015-07-01
TWI644516B TWI644516B (zh) 2018-12-11

Family

ID=53172691

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136502A TWI644516B (zh) 2013-11-15 2014-10-22 電路延遲監測設備及方法

Country Status (3)

Country Link
US (1) US9432009B2 (zh)
KR (1) KR102224031B1 (zh)
TW (1) TWI644516B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2540812B (en) 2015-07-30 2019-01-30 Advanced Risc Mach Ltd An apparatus and method for detecting a resonant frequency giving rise to an impedance peak in a power delivery network
EP3339985B1 (en) * 2016-12-22 2019-05-08 ams AG Time-to-digital converter and conversion method
KR102408439B1 (ko) * 2017-12-26 2022-06-14 에스케이하이닉스 주식회사 클럭 모니터링 회로
EP3557471B1 (en) 2018-04-20 2022-08-03 ARM Limited Power rail noise monitoring to detect attempted security tampering or side channel attacks
EP3843317A1 (en) 2019-12-23 2021-06-30 Nagravision SA Method for detecting perturbations in a logic circuit and logic circuit for implementing this method
US10965305B1 (en) * 2020-02-18 2021-03-30 Qualcomm Incorporated Multi-phase sampling time-to-digital converter (TDC) for jitter measurement
EP4002697A1 (en) * 2020-11-18 2022-05-25 Nxp B.V. Pll jitter detection
JP2022085540A (ja) * 2020-11-27 2022-06-08 セイコーエプソン株式会社 遷移状態出力装置、時間デジタル変換器及びa/d変換回路
TWI760191B (zh) * 2021-04-20 2022-04-01 國立中山大學 時間至數位轉換器
CN113970692B (zh) * 2021-09-26 2024-06-07 展讯通信(上海)有限公司 芯片差异性的检测方法及***
CN114414066B (zh) * 2022-01-18 2022-11-11 北京大学 红外成像读出专用集成电路和红外成像仪

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226674A (ja) * 1994-02-10 1995-08-22 Toshiba Corp デジタル発振回路
JP4666409B2 (ja) * 2006-02-17 2011-04-06 ヴェリジー(シンガポール) プライベート リミテッド 較正パルス注入による時間−デジタル変換
TWI357723B (en) * 2007-12-04 2012-02-01 Ind Tech Res Inst Time to digital converter apparatus
US8421663B1 (en) * 2011-02-15 2013-04-16 Western Digital Technologies, Inc. Analog-to-digital converter comprising dual oscillators for linearity compensation
CN102736511B (zh) * 2011-04-06 2014-08-20 中国科学院高能物理研究所 时间测量***及时间测量方法
US9092013B2 (en) * 2013-09-17 2015-07-28 Qualcomm Incorporated Time-to-digital converter

Also Published As

Publication number Publication date
TWI644516B (zh) 2018-12-11
US20150137864A1 (en) 2015-05-21
KR20150056458A (ko) 2015-05-26
US9432009B2 (en) 2016-08-30
KR102224031B1 (ko) 2021-03-08

Similar Documents

Publication Publication Date Title
TWI644516B (zh) 電路延遲監測設備及方法
US7804290B2 (en) Event-driven time-interval measurement
Roberts et al. A brief introduction to time-to-digital and digital-to-time converters
US7688242B2 (en) Analog-to-digital (AD) converter and analog-to-digital conversion method
US8081013B1 (en) Digital phase and frequency detector
Jansson et al. Synchronization in a multilevel CMOS time-to-digital converter
WO2013069173A1 (ja) 時間差デジタル変換器
TWI521884B (zh) 數位鎖相迴路裝置及其方法
CN104620532A (zh) 时钟生成装置以及时钟数据恢复装置
Polzer et al. An approach for efficient metastability characterization of FPGAs through the designer
JP2019022237A (ja) 高分解能の時間−ディジタル変換器
Szplet et al. A 45 ps time digitizer with a two-phase clock and dual-edge two-stage interpolation in a field programmable gate array device
TWI768384B (zh) 用於產生脈衝輸出的電路及方法
US10177747B2 (en) High resolution capture
Kinniment et al. Measuring deep metastability and its effect on synchronizer performance
US7516032B2 (en) Resolution in measuring the pulse width of digital signals
JP6989397B2 (ja) 時間計測回路
Angeli et al. A scalable fully synthesized phase-to-digital converter for phase and duty-cycle measurement of high-speed clocks
CN113574473B (zh) 时间测量电路
Abdel-Hafeez et al. On-chip jitter measurement architecture using a delay-locked loop with vernier delay line, to the order of giga hertz
RU2260830C1 (ru) Устройство для измерения интервала времени
Polzer et al. Refined metastability characterization using a time-to-digital converter
Nizamani A novel frequency comparator: applications in frequency meters and in difference clocks for generator frequency error monitors
JPH0743406A (ja) パルス位相測定装置
JP2004012279A (ja) パルス間隔測定回路