TW201515074A - 晶圓級晶片封裝體的製造方法 - Google Patents

晶圓級晶片封裝體的製造方法 Download PDF

Info

Publication number
TW201515074A
TW201515074A TW103132287A TW103132287A TW201515074A TW 201515074 A TW201515074 A TW 201515074A TW 103132287 A TW103132287 A TW 103132287A TW 103132287 A TW103132287 A TW 103132287A TW 201515074 A TW201515074 A TW 201515074A
Authority
TW
Taiwan
Prior art keywords
layer
conductive
chip package
photoresist
fabricating
Prior art date
Application number
TW103132287A
Other languages
English (en)
Other versions
TWI525673B (zh
Inventor
Chuan-Jin Shiu
Tsangyu Liu
Chih-Wei Ho
Shih-Hsing Chan
Ching-Jui Chuang
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201515074A publication Critical patent/TW201515074A/zh
Application granted granted Critical
Publication of TWI525673B publication Critical patent/TWI525673B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11821—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種晶圓級晶片封裝體的製造方法。首先，提供半導體晶圓包含至少二晶片相鄰排列，半導體晶圓具有上表面及下表面，各晶片具有導電墊於下表面。形成凹部自上表面朝下表面延伸以暴露出導電墊。形成絕緣層自上表面朝下表面延伸，部分的絕緣層位於凹部之中，其中絕緣層具有至少一開口以暴露出各該導電墊。全面形成導電層於絕緣層以及導電墊上。全面噴塗光阻層於導電層上。曝光顯影光阻層使一部分之導電層暴露出來。蝕刻該部分之導電層以形成重佈局線路。拔除光阻層，最後全面形成防焊層於絕緣層以及重佈局線路上。

Description

晶圓級晶片封裝體的製造方法
本發明係關於一種封裝體的製造方法，且特別是有關於一種晶圓級晶片封裝體的製造方法。
在各項電子產品要求多功能且外型尚須輕薄短小的需求之下，各項電子產品所對應的半導體晶片，不僅其尺寸微縮化，當中之佈線密度亦隨之提升，因此後續在製造半導體晶片封裝體的挑戰亦漸趨嚴峻。其中，晶圓級晶片封裝是半導體晶片封裝方式的一種，係指晶圓上所有晶片生產完成後，直接對整片晶圓上所有晶片進行封裝製程及測試，完成之後才切割製成單顆晶片封裝體的晶片封裝方式。在半導體晶片尺寸微縮化、佈線密度提高的情形之下，其晶片封裝體上的重佈局層(Redistribution layer)線路密度亦需對應地提高。當今對於重佈局層線路多採用步驟繁複的電著光阻(Electro-deposited photoresist)技術，來完成高重佈局層線路密度之微影工程，然而，其在製作過程中常發生晶片封裝體側邊金屬殘留的情形，使後續晶片封裝體易有水氣滲入造成 損壞的疑慮。據此，一種更可靠、更適於量產的電子元件封裝及其製造方法，是當今晶片封裝工藝重要的研發方向之一。
本發明係提供一種晶圓級晶片封裝體的製造方法，能有效避免在製作過程中，晶圓上各晶片封裝體之間發生金屬殘留的問題，從而使各晶片封裝體內的導電路徑具有更高的可靠度，同時其簡化之步驟更能降低晶片封裝體的製造成本。
本發明係提出一種晶圓級晶片封裝體的製造方法，首先提供半導體晶圓包含至少二晶片相鄰排列，半導體晶圓具有上表面及下表面，各晶片之至少一側具有至少一導電墊於下表面。形成至少一凹部自上表面朝下表面延伸，以暴露出導電墊。形成絕緣層自上表面朝下表面延伸，部分的絕緣層位於凹部之中，其中絕緣層具有至少一開口以暴露出各導電墊。全面形成導電層於絕緣層以及導電墊上，接著，全面噴塗光阻層於導電層上。曝光顯影光阻層使至少一部分之導電層暴露出來。蝕刻該部分之該導電層以形成至少一重佈局線路。拔除光阻層，最後全面形成防焊層於絕緣層以及重佈局線路上。
在本發明之一實施方式中，在全面噴塗光阻層於導電層上的步驟之前，進一步包含全面形成黏著層於導電層上。
在本發明之一實施方式中，上述全面形成黏著層的方式係旋轉塗佈。
在本發明之一實施方式中，進一步包含形成焊球於導電墊上，其中有一部分重佈局線路夾設於焊球與導電墊之間。
在本發明之一實施方式中，上述焊球係錫。
在本發明之一實施方式中，在拔除光阻層的步驟之後，進一步包含形成界面層於部分重佈局線路上，其中至少部分界面層夾設於焊球與部分重佈局線路之間。
在本發明之一實施方式中，形成導電層與界面層的方式係濺鍍。
在本發明之一實施方式中，上述界面層係鎳。
在本發明之一實施方式中，上述導電層係鋁。
在本發明之一實施方式中，上述拔除光阻層的方式係以旋轉塗佈光阻層之溶劑於光阻層上的方式，將光阻層溶解清除。
在本發明之一實施方式中，上述溶劑係丙酮。
在本發明之一實施方式中，進一步包含沿切割道分割至少二晶片，其中切割道位於至少二晶片之間。
在本發明之一實施方式中，上述光阻層係正型光阻。
在本發明之一實施方式中，上述絕緣層具有兩開口。
在本發明之一實施方式中，在形成至少一凹部自上表面朝下表面延伸之步驟中，凹部之一下表面低於導電墊之一側壁。
在本發明之一實施方式中，在形成一絕緣層自上表面朝下表面延伸的步驟中，絕緣層覆蓋導電墊之一上表面， 並暴露出導電墊之側壁。
在本發明之一實施方式中，在形成至少一凹部自上表面朝下表面延伸步驟中，包含形成二導電凹部及位於此些導電凹部間之一切割凹部，此些導電凹部暴露出此些導電墊。
100、300、500‧‧‧半導體晶圓
101、301、501‧‧‧上表面
102、302、502‧‧‧下表面
110、310、510‧‧‧晶片
112、312、512‧‧‧導電墊
114、314、514‧‧‧電子元件
116、316、516‧‧‧鈍化層
120、320、520‧‧‧凹部
130、330、530‧‧‧絕緣層
132、332、532‧‧‧開口
140、340、540‧‧‧導電層
142、342、542‧‧‧重佈局線路
150、350、550‧‧‧光阻層
152、352、552‧‧‧已曝光光阻
160、360‧‧‧黏著層
170、370、570‧‧‧防焊層
180、380、580‧‧‧焊球
190、390‧‧‧界面層
210、410、610‧‧‧噴嘴
220、420、620‧‧‧光罩
230、430、630‧‧‧紫外光
240、440、640‧‧‧支撐件
250、450、650‧‧‧承載基板
260‧‧‧切割道
313‧‧‧導電墊之側壁
321‧‧‧凹部之下表面
522‧‧‧導電凹部
524‧‧‧切割凹部
526‧‧‧阻擋部
本發明之上述和其他態樣、特徵及其他優點參照說明書內容並配合附加圖式得到更清楚的了解，其中：第1圖繪示本發明一實施方式於第一階段之剖面示意圖。
第2圖繪示本發明一實施方式於第二階段之剖面示意圖。
第3圖繪示本發明一實施方式於第三階段之剖面示意圖。
第4圖繪示本發明一實施方式於第四階段之剖面示意圖。
第5圖繪示本發明一實施方式於第五階段之剖面示意圖。
第6圖繪示本發明一實施方式於第六階段之剖面示意圖。
第7圖繪示本發明一實施方式於第七階段之剖面示意圖。
第8圖繪示本發明一實施方式於第八階段之剖面示意圖。
第9圖繪示本發明一實施方式於第九階段之剖面示意圖。
第10圖繪示本發明一實施方式於第十階段之剖面示意圖。
第11圖繪示本發明一實施方式於第十一階段之剖面示意圖。
第12圖繪示本發明一實施方式於第十二階段之剖面示意圖。
第13圖繪示本發明一實施方式於第一階段之剖面示意圖。
第14圖繪示本發明一實施方式於第二階段之剖面示意圖。
第15圖繪示本發明一實施方式於第三階段之剖面示意圖。
第16圖繪示本發明一實施方式於第四階段之剖面示意圖。
第17圖繪示本發明一實施方式於第五階段之剖面示意圖。
第18圖繪示本發明一實施方式於第六階段之剖面示意圖。
第19圖繪示本發明一實施方式於第七階段之剖面示意圖。
第20圖繪示本發明一實施方式於第八階段之剖面示意圖。
第21圖繪示本發明一實施方式於第九階段之剖面示意圖。
第22圖繪示本發明一實施方式於第十階段之剖面示意圖。
第23圖繪示本發明一實施方式於第一階段之剖面示意圖。
第24圖繪示本發明一實施方式於第二階段之剖面示意圖。
第25圖繪示本發明一實施方式於第三階段之剖面示意圖。
第26圖繪示本發明一實施方式於第四階段之剖面示意圖。
第27圖繪示本發明一實施方式於第五階段之剖面示意圖。
第28圖繪示本發明一實施方式於第六階段之剖面示意圖。
第29圖繪示本發明一實施方式於第七階段之剖面示意圖。
第30圖繪示本發明一實施方式於第八階段之剖面示意圖。
第31圖繪示本發明一實施方式於第九階段之剖面示意圖。
第32圖繪示本發明一實施方式於第十階段之剖面示意圖。
以下將以圖式及詳細說明清楚說明本發明之精神，任何所屬技術領域中具有通常知識者在瞭解本發明之較佳 實施例後，當可由本發明所教示之技術，加以改變及修飾，其並不脫離本發明之精神與範圍。並為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，熟悉本領域之技術人員應當瞭解到，在本發明部分實施方式中，這些實務上的細節並非必要的，因此不應用以限制本發明。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖到第12圖繪示本發明一實施方式之製造方法，於不同階段之剖面示意圖。請先參照第1圖，第1圖繪示本發明一實施方式於第一階段之剖面示意圖。首先，提供半導體晶圓100包含至少二晶片110相鄰排列，半導體晶圓100具有上表面101及下表面102，各晶片110之至少一側具有至少一導電墊112於下表面102。半導體晶圓100例如可以是矽(silicon)、鍺(Germanium)或III-V族元素基板，但不以此為限。如第1圖所示，半導體晶圓100中包含二晶片110相鄰排列，各晶片110之側邊具有導電墊112於半導體晶圓100之下表面102，導電墊112可以作為本實施方式中各晶片110在後續完成封裝後，各自形成焊球或打接焊線(wire-bonding)處。導電墊112的材質例如可以採用鋁(aluminum)、銅(copper)、鎳(nickel)或其他合適的金屬材料。晶片110例如可以進一步包含電子元件114以及與電子元件114電性連接的內連線結構(圖未繪製)。電子元件114例如可以是主動元件(active element)或被動元件(passive elements)、數位電路或類比電路等積體電路的電子元件(electronic components)、光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical Systems, MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(physical sensor)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件、壓力感測器(pressure sensors)等，但不以此為限。此外，在半導體晶圓100之下表面102下方，尚可包含鈍化層116、支撐件240以及承載基板250。鈍化層116可進一步提供隔絕空氣或是應力緩衝等功能，以保護各晶片110內所有元件，所使用的材料例如可以是氧化矽(silicon oxide)、氮化矽(silicon nitride)或氮氧化矽(silicon ox/nitride)等絕緣材料，但不以此為限。而承載基板250藉由支撐件240架設於半導體晶圓100之下表面102下方，形成各晶片110下方之各空腔，以提供各晶片110內所有元件之保護，同時承載基板250尚提供半導體晶圓100在後續加工過程中所需的承載力。
請接著參照第2圖，第2圖繪示本發明一實施方式於第二階段之剖面示意圖。形成凹部120自上表面101朝下表面102延伸，以暴露出導電墊112。凹部120對應形成於相鄰兩晶片110之間，並作為相鄰兩晶片110彼此之預分割，形成凹部120的方式例如可以是以微影蝕刻，但不以此為限。如前所述，導電墊112作為本實施方式中各晶片110在後續完成封裝後，各自形成焊球或打接焊線(wire-bonding)處，因此在半導體晶圓100上蝕刻並形成凹部120之終點，即可設定於露出相鄰兩晶片110各自之導電墊112為止。接著，如第2圖所示，形成絕緣層130自上表面101朝下表面102延伸，部分的絕緣層130位於凹部120之中，其中絕緣 層130具有至少二開口132以暴露出導電墊112。絕緣層130所使用的材料可以是氧化矽、氮化矽、氮氧化矽或其它合適之絕緣材料，以化學氣相沉積法(chemical vapor deposition)順應地沿著半導體晶圓100的上表面101、凹部120之側壁以及底部形成絕緣層130。最後，以微影蝕刻的方式於對應各導電墊112處形成各開口132以暴露出各導電墊112。
請接著參照第3圖，第3圖繪示本發明一實施方式於第三階段之剖面示意圖。全面形成導電層140於絕緣層130以及導電墊112上。導電層140的材質例如可以採用鋁(aluminum)、銅(copper)或鎳(nickel)或其他合適的金屬材料，以濺鍍(sputtering)、蒸鍍(evaporation)或其他適當之製程方法，將導電層140全面沉積於絕緣層130上。在本發明之一實施方式中，導電層140係鋁。
請接著參照第4圖，第4圖繪示本發明一實施方式於第四階段之剖面示意圖。全面噴塗(spray coating)光阻層150於導電層140上。噴塗光阻層150於導電層140上的方式例如可如第4圖所示，以噴嘴210朝整片半導體晶圓100之上表面101均勻地噴灑光阻，並形成厚度均勻的光阻層150。值得注意的是，傳統上所使用的電著光阻(Electro-deposited photoresist)之光阻層製作方式，在形成光阻層150之前，必須先對導電層140作預清潔(pre-clean)，以清除導電層140表面可能產生的氧化物等雜質，使導電層140表面具有良好且均勻導電性，方可於後續通電後使光阻順利電著於導電層140表面，反觀本實施方式中，噴塗(spray coating)光阻則不需要在形成光阻層150之前，對導電層140作預清潔(pre-clean)，因此避免了導電層140在預清潔時， 被清洗液損傷的可能，如此便減低了導電層140受到損傷，從而導致後續由導電層140所形成的重佈局金屬產生斷線的疑慮。此外，電著光阻製程在執行上仍有許多不便之處，例如因電著光阻製程上的複雜性限制了機台自動化設計的發展，導致許多步驟必須以人工方式進行等等不便。相對地，噴塗光阻製程之步驟則相對簡便，機台自動化程度高，因此相較於電著光阻製程，噴塗光阻製程可省去更多人力操作的成本。此外亦如第4圖所示，為了增進噴塗光阻製程中光阻於導電層140的黏著性，在本發明之另一實施方式中，在全面噴塗光阻層150於導電層140上的步驟之前，進一步包含全面形成黏著層160於導電層140上，接著再全面噴塗光阻層150，使黏著層160夾設於光阻層150與導電層140之間，黏著層160的材料以及厚度可在不影響後續曝光顯影以及蝕刻製程的前提之下，做適當的選用搭配，黏著層160可幫助光阻層150順利形成一共形薄膜(conformal film)於導電層140上，使後續曝光顯影以及蝕刻製程的製程容許度(process margin)更大。全面形成黏著層160的方式例如可以是旋轉塗佈(spin coating)，但不以此方式為限。
請接著參照第5圖、第6圖以及第7圖，第5圖繪示本發明一實施方式於第五階段之剖面示意圖，第6圖繪示本發明一實施方式於第六階段之剖面示意圖，第7圖繪示本發明一實施方式於第七階段之剖面示意圖。在完成全面噴塗光阻層150於導電層140上之後，接著曝光光阻層150。如第5圖所示，曝光光阻層150的方式例如可以是以具有特定圖案的光罩220搭配適當波長之紫外光230，對光阻層150進行曝光。值得注意的是，在本發明一實施方式中所使用的 光阻層150係正型光阻，如第6圖所示，曝光的部分光阻層150會轉化為已曝光光阻152。再如第7圖所示，已曝光光阻152將在往後的顯影步驟中被洗去，留下未被曝光的另一部分光阻層150，換言之，第7圖所示即顯影光阻層150使至少一部分之導電層140暴露出來。換言之，光罩220的特定圖案中遮蔽紫外光230的部分，即為後續未被曝光所留下來的另一部分光阻層150。在此值得特別注意的是，於曝光顯影光阻層的步驟中，凹部120之中的光阻層150被曝光並顯影洗去，使二晶片110之間的導電層140暴露出來，而二晶片110之間暴露出來的部分導電層140即可進行後續蝕刻，切斷二晶片110之間的導電路徑。相反地，若光阻層150採用的是負型光阻材料，凹部120之中的光阻層150則需以光罩遮蔽不可曝光，方能在後續顯影中被洗去。然而實際操作上，來自凹部120兩側較高地勢的曝光散射的紫外光將射入凹部120之中，造成凹部120之中的負型光阻材料曝光並殘留下來，從而導致相鄰二晶片110之間的部分導電層140在後續蝕刻製程無法被清除乾淨，使各晶片外側產生金屬殘留，如此便造成了後續水氣滲入晶片中金屬導線造成腐蝕等風險。反觀本發明一實施方式中所使用的光阻層150係正型光阻，凹部120之中的光阻層150即係預定接受曝光並在後續顯影被洗去的區域，可直接避免上述若採用負型光阻可能發生的問題。
請接著參照第8圖，第8圖繪示本發明一實施方式於第八階段之剖面示意圖。在部分光阻層150被曝光並顯影洗去，使一部分導電層140暴露出來之後，蝕刻該部分之導電層140以形成重佈局線路142。蝕刻的方式例如可以是乾 蝕刻，但不以此為限。據此，被殘留下來的另一部分光阻層150遮蔽而未被蝕刻的另一部分導電層140，即成為各晶片110之重佈局線路142，重佈局線路142即作為晶片110內電子元件114與晶片110周邊之導電墊112電性連接的橋樑。
請接著參照第9圖，第9圖繪示本發明一實施方式於第九階段之剖面示意圖。蝕刻部分之導電層140以形成重佈局線路142之後，即可拔除光阻層150。拔除光阻層150的方式可以針對不同光阻材料做適度的調整。在本發明之一實施方式中，拔除光阻層150的方式係以旋轉塗佈光阻層150之溶劑於光阻層150上的方式將光阻層150溶解清除。換言之，旋轉塗佈光阻層150之溶劑於光阻層150上，以將光阻層150溶解於溶劑內，再以例如像是旋轉離心甩乾或風刀方式將溶解的光阻清除。溶劑可以採用任何可溶解光阻層150、或是光阻層150以及黏著層160兩者，卻不溶解導電層140的溶劑，例如可以是丙酮，但不以此為限。再如第9圖所示，在本發明之一實施方式中，再拔除光阻層150的步驟之後，進一步包含形成界面層190於導電層140上。界面層190夾設於後續將形成之焊球與部分重佈局線路142之間，作為加強重佈局線路142和後續將形成之焊球兩者之間接合強度之中介接合層，界面層190可以採用任何適當的導體材質，例如可以是鎳(nickel)，以濺鍍方式全面沉積於導電層140上，再搭配微影蝕刻形成所欲的圖案，但不以此方式為限。
請接著參照第10圖，第10圖繪示本發明一實施方式於第十階段之剖面示意圖。在拔除光阻層150之後，全面 形成防焊層170於絕緣層130以及重佈局線路142上，以包覆保護晶片110上所形成的重佈局線路142。防焊層170例如可以是以綠漆(solder mask)刷塗於絕緣層130以及重佈局線路142的表面所形成，但不以此方式為限。之後可打接焊線或形成焊球於導電墊112上方，以進一步連接印刷電路板，使晶片110藉由導電墊112和印刷電路板之間，進行訊號輸入或輸出；或是打接的焊線或焊球亦可進一步連接其他半導體晶片或是其他半導體中介片(interposer)，使晶片110可和其他半導體晶片或是其他半導體中介片整合而成立體晶片堆疊(3D-IC stacking)結構。在本發明之一實施方式中，進一步包含形成焊球180於導電墊112上，其中有一部分重佈局線路142夾設於焊球180與導電墊112之間。在本發明之另一實施方式中，至少部分界面層190夾設於焊球180與部分重佈局線路142之間，以界面層190加強焊球180與部分重佈局線路142兩者之接著強度，進一步強化晶片封裝體的可靠度。
請接著參照第11圖以及第12圖，第11圖以及第12圖分別繪示本發明一實施方式於最後兩階段之剖面示意圖。在本發明之一實施方式中，於全面形成防焊層170於絕緣層130以及重佈局線路142上後，沿切割道260分割相鄰二晶片110，其中切割道260位於相鄰二晶片110之間。切割道260例如可以如第11圖所示，僅分割相鄰二晶片110而不擴及承載基板250，使分割完成的各晶片110於封裝完成後暫時排列於同一承載基板250上以方便運送而如第12圖所示，但不以此為限。切割道260亦可直接穿過承載基板250，使分割完成的各晶片110於封裝完成後，各自具有一 部分的承載基板250提供保護內部元件的功效。
第13圖到第22圖繪示本發明一實施方式之製造方法，於不同階段之剖面示意圖。第13圖到第21圖與第1至12圖之主要差異為在第二階段所形成的凹部及絕緣層不同。請先參照第13圖，第13圖繪示本發明一實施方式於第一階段之剖面示意圖。首先，提供半導體晶圓300包含至少二晶片310相鄰排列，半導體晶圓300具有上表面301及下表面302，各晶片310之至少一側具有至少一導電墊312於下表面302。半導體晶圓300例如可以是矽(silicon)、鍺(Germanium)或III-V族元素基板，但不以此為限。導電墊312可以作為本實施方式中各晶片310在後續完成封裝後，各自形成焊球或打接焊線(wire-bonding)處。導電墊312的材質例如可以採用鋁(aluminum)、銅(copper)、鎳(nickel)或其他合適的金屬材料。晶片310例如可以進一步包含電子元件314以及與電子元件314電性連接的內連線結構(圖未繪製)。電子元件314例如可以是主動元件(active element)或被動元件(passive elements)、數位電路或類比電路等積體電路的電子元件(electronic components)、光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical Systems,MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(physical sensor)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件、壓力感測器(pressure sensors)等，但不以此為限。此外，在半導體晶圓300之下表面302下方，尚可包含鈍化層316、支撐件440以及承載基板450。 鈍化層316可進一步提供隔絕空氣或是應力緩衝等功能，以保護各晶片310內所有元件，所使用的材料例如可以是氧化矽(silicon oxide)、氮化矽(silicon nitride)或氮氧化矽(silicon ox/nitride)等絕緣材料，但不以此為限。而承載基板450藉由支撐件440架設於半導體晶圓300之下表面302下方，形成各晶片310下方之各空腔，以提供各晶片310內所有元件之保護，同時承載基板450尚提供半導體晶圓300在後續加工過程中所需的承載力。
請接著參照第14圖，第14圖繪示本發明一實施方式於第二階段之剖面示意圖。形成凹部320自上表面301朝下表面302延伸，以暴露出導電墊312。凹部320對應形成於相鄰兩晶片310之間，並作為相鄰兩晶片310彼此之預分割，形成凹部320的方式例如可以是以微影蝕刻，但不以此為限。如前所述，導電墊312作為本實施方式中各晶片310在後續完成封裝後，各自形成焊球或打接焊線(wire-bonding)處，因此在半導體晶圓300上蝕刻並形成凹部320之時，必須露出相鄰兩晶片310各自之導電墊312。在此實施方式中，蝕刻凹部320至暴露出導電墊312之部分之上表面後，在兩導電墊312的中間繼續向下蝕刻，將導電墊312之一側壁313暴露出。在部分實施方式中，凹部320穿透鈍化層316，蝕刻至支撐件440中。凹部320之下表面321低於導電墊312之側壁313。接著，如第14圖所示，形成絕緣層330自上表面301朝下表面302延伸，部分的絕緣層330位於凹部320之中，其中絕緣層330具有一開口332以暴露出導電墊312。在此實施方式中，絕緣層330形成至導電墊312之上表面為止，開口312暴露出部分之導電墊312之上表 面、導電墊312之側壁313以及凹部320之下表面321。絕緣層330所使用的材料可以是氧化矽、氮化矽、氮氧化矽或其它合適之絕緣材料，以化學氣相沉積法(chemical vapor deposition)順應地沿著半導體晶圓300的上表面301、凹部320之側壁形成絕緣層302至凹部320之下表面321。最後，以微影蝕刻的方式於對應凹部321之下表面及各導電墊312之側壁313處形成一開口332以暴露出各導電墊312之側壁313。
請接著參照第15圖，第15圖繪示本發明一實施方式於第三階段之剖面示意圖。全面形成導電層340於絕緣層330、導電墊312以及凹部320之下表面321上。導電層340與導電墊312之側壁313相接觸。導電層340的材質例如可以採用鋁(aluminum)、銅(copper)或鎳(nickel)或其他合適的金屬材料，以濺鍍(sputtering)、蒸鍍(evaporation)或其他適當之製程方法，將導電層340全面沉積於整片半導體晶圓上。在本發明之一實施方式中，導電層340係鋁。
請接著參照第16圖，第16圖繪示本發明一實施方式於第四階段之剖面示意圖。全面噴塗(spray coating)光阻層350於導電層340上。噴塗光阻層350於導電層340上的方式例如可如第16圖所示，以噴嘴410朝整片半導體晶圓300之上表面301均勻地噴灑光阻，並形成厚度均勻的光阻層350。此外亦如第16圖所示，為了增進噴塗光阻製程中光阻於導電層340的黏著性，在本發明之另一實施方式中，在全面噴塗光阻層350於導電層340上的步驟之前，進一步包含全面形成黏著層360於導電層340上，接著再全面噴塗光阻層350，使黏著層360夾設於光阻層350與導電層340 之間，黏著層360的材料以及厚度可在不影響後續曝光顯影以及蝕刻製程的前提之下，做適當的選用搭配，黏著層360可幫助光阻層350順利形成一共形薄膜(conformal film)於導電層340上，使後續曝光顯影以及蝕刻製程的製程容許度(process margin)更大。全面形成黏著層360的方式例如可以是旋轉塗佈(spin coating)，但不以此方式為限。噴塗(spray coating)光阻可避免導電層340在預清潔時，被清洗液損傷的可能，如此便減低了導電層340受到損傷，從而導致後續由導電層340所形成的重佈局金屬產生斷線的疑慮。並能省去更多人力操作的成本。
請接著參照第17圖、第18圖以及第19圖，第18圖繪示本發明一實施方式於第五階段之剖面示意圖，第19圖繪示本發明一實施方式於第六階段之剖面示意圖，第20圖繪示本發明一實施方式於第七階段之剖面示意圖。在完成全面噴塗光阻層350於導電層340上之後，接著曝光光阻層350。如第17圖所示，曝光光阻層350的方式例如可以是以具有特定圖案的光罩420搭配適當波長之紫外光430，對光阻層350進行曝光。值得注意的是，在本發明一實施方式中所使用的光阻層350係正型光阻，如第18圖所示，曝光的部分光阻層350會轉化為已曝光光阻352。再如第19圖所示，已曝光光阻352將在往後的顯影步驟中被洗去，留下未被曝光的另一部分光阻層350，換言之，第19圖所示即顯影光阻層350使至少一部分之導電層340暴露出來。換言之，光罩420的特定圖案中遮蔽紫外光430的部分，即為後續未被曝光所留下來的另一部分光阻層350。在此值得特別注意的是，於曝光顯影光阻層的步驟中，部分凹部320之中 的光阻層150被曝光並顯影洗去，使二晶片310之間的導電層340暴露出來，而二晶片310之間暴露出來的部分導電層340即可進行後續蝕刻，切斷二晶片310之間的導電路徑。相反地，若光阻層350採用的是負型光阻材料，凹部320之中的光阻層350則需以光罩遮蔽不可曝光，方能在後續顯影中被洗去。然而實際操作上，來自凹部320兩側較高地勢的曝光散射的紫外光將射入凹部320之中，造成凹部320之中的負型光阻材料曝光並殘留下來，從而導致相鄰二晶片310之間的部分導電層340在後續蝕刻製程無法被清除乾淨，使各晶片外側產生金屬殘留，如此便造成了後續水氣滲入晶片中金屬導線造成腐蝕等風險。反觀本發明一實施方式中所使用的光阻層350係正型光阻，凹部320之中的光阻層350即係預定接受曝光並在後續顯影被洗去的區域，可直接避免上述若採用負型光阻可能發生的問題。在本發明一實施方式中，部分絕緣層330上的光阻層350亦被曝光顯影移除，使被移除之光阻層350下方之導電層340被暴露出來，以在後續階段進行蝕刻，形成不同的重佈局線路。
請接著參照第20圖，第20圖繪示本發明一實施方式於第八階段之剖面示意圖。在部分光阻層350被曝光並顯影洗去，使一部分導電層340暴露出來之後，蝕刻此部分之導電層340以形成重佈局線路342。蝕刻的方式例如可以是乾蝕刻，但不以此為限。據此，被殘留下來的另一部分光阻層350遮蔽而未被蝕刻的另一部分導電層340，即成為各晶片310之重佈局線路342，重佈局線路342即作為晶片310內電子元件314與晶片310周邊之導電墊312電性連接的橋樑。
請接著參照第21圖，第21圖繪示本發明一實施方式於第九階段之剖面示意圖。蝕刻部分之導電層340以形成重佈局線路342之後，即可拔除光阻層350。拔除光阻層350的方式可以針對不同光阻材料做適度的調整。在本發明之一實施方式中，拔除光阻層350的方式係以旋轉塗佈光阻層350之溶劑於光阻層350上的方式將光阻層350溶解清除。換言之，旋轉塗佈光阻層350之溶劑於光阻層350上，以將光阻層350溶解於溶劑內，再以例如像是旋轉離心甩乾或風刀方式將溶解的光阻清除。溶劑可以採用任何可溶解光阻層350、或是光阻層350以及黏著層360兩者，卻不溶解導電層340的溶劑，例如可以是丙酮，但不以此為限。再如第21圖所示，在本發明之一實施方式中，在拔除光阻層350的步驟之後，進一步包含形成界面層390於導電層340上。界面層390夾設於後續將形成之焊球與部分重佈局線路342之間，作為加強重佈局線路342和後續將形成之焊球兩者之間接合強度之中介接合層，界面層390可以採用任何適當的導體材質，例如可以是鎳(nickel)，以濺鍍方式全面沉積於導電層340上，再搭配微影蝕刻形成所欲的圖案，但不以此方式為限。
請接著參照第22圖，第22圖繪示本發明一實施方式於第十階段之剖面示意圖。在拔除光阻層350之後，全面形成防焊層370於絕緣層330以及重佈局線路342上，以包覆保護晶片310上所形成的重佈局線路342。防焊層370例如可以是以綠漆(solder mask)刷塗於絕緣層330以及重佈局線路342的表面所形成，但不以此方式為限。之後可打接焊線或形成焊球於導電墊312上方，以進一步連接印刷電路 板，使晶片310藉由導電墊312和印刷電路板之間，進行訊號輸入或輸出；或是打接的焊線或焊球亦可進一步連接其他半導體晶片或是其他半導體中介片(interposer)，使晶片310可和其他半導體晶片或是其他半導體中介片整合而成立體晶片堆疊(3D-IC stacking)結構。在本發明之一實施方式中，進一步包含形成焊球380於重佈局線路342上，且重佈局線路342與導電墊312之側壁313接觸並電性連接。在本發明之另一實施方式中，至少部分界面層390夾設於焊球380與部分重佈局線路342之間，以界面層390加強焊球380與部分重佈局線路342兩者之接著強度，進一步強化晶片封裝體的可靠度。在本發明之一實施方式中，一切割道(未繪示)位於相鄰二晶片310之間。例如切割道位於凹部320中不具有重佈局線路342處。並可沿切割道分割相鄰二晶片310。分割晶片310時可僅分割相鄰二晶片310而不擴及承載基板450，使分割完成的各晶片310於封裝完成後暫時排列於同一承載基板450上以方便運送。切割道亦可直接穿過承載基板450，使分割完成的各晶片310於封裝完成後，各自具有一部分的承載基板450提供保護內部元件的功效。
第23圖到第32圖繪示本發明一實施方式之製造方法，於不同階段之剖面示意圖。第23圖到第32圖與第1至12圖的實施方式之主要差異為在第二階段所形成的凹部及絕緣層不同。請先參照第23圖，第23圖繪示本發明一實施方式於第一階段之剖面示意圖。首先，提供半導體晶圓500包含至少二晶片510相鄰排列，半導體晶圓500具有上表面501及下表面502，各晶片510之至少一側具有至少一導電墊512於下表面502。半導體晶圓500例如可以是矽 (silicon)、鍺(Germanium)或III-V族元素基板，但不以此為限。導電墊512可以作為本實施方式中各晶片510在後續完成封裝後，各自形成焊球或打接焊線(wire-bonding)處。導電墊512的材質例如可以採用鋁(aluminum)、銅(copper)、鎳(nickel)或其他合適的金屬材料。晶片510例如可以進一步包含電子元件514以及與電子元件514電性連接的內連線結構(圖未繪製)。電子元件514例如可以是主動元件或被動元件、數位電路或類比電路等積體電路的電子元件、光電元件、微機電系統、微流體系統、或利用熱、光線及壓力等物理量變化來測量的物理感測器、射頻元件、加速計、陀螺儀、微制動器、表面聲波元件、壓力感測器等，但不以此為限。此外，在半導體晶圓500之下表面502下方，尚可包含鈍化層516、支撐件640以及承載基板650。鈍化層516可進一步提供隔絕空氣或是應力緩衝等功能，以保護各晶片510內所有元件，所使用的材料例如可以是氧化矽(silicon oxide)、氮化矽(silicon nitride)或氮氧化矽(silicon ox/nitride)等絕緣材料，但不以此為限。而承載基板650藉由支撐件640架設於半導體晶圓500之下表面502下方，形成各晶片510下方之各空腔，以提供各晶片510內所有元件之保護，同時承載基板650尚提供半導體晶圓500在後續加工過程中所需的承載力。
請接著參照第24圖，第24圖繪示本發明一實施方式於第二階段之剖面示意圖。形成凹部520自上表面501朝下表面502延伸，以暴露出導電墊512。凹部520對應形成於相鄰兩晶片510之間，並作為相鄰兩晶片510彼此之預分割。凹部520包括兩導電凹部522及位於兩導電凹部522間 之一切割凹部524。導電凹部522暴露出導電墊512。切割凹部524藉由阻擋部526與導電凹部522分隔。切割道(未繪示)位於切割凹部中。在後續製程中可在切割凹部524內沿著切割道將晶片510分割。阻擋部526則可在後續製程中保護導電墊512，避免導電墊512在後續製程中受到損害或液體腐蝕。形成凹部520的方式例如可以是以微影蝕刻，但不以此為限。在本發明之一實施方式中，兩導電凹部522及切割凹部524在同一微影蝕刻步驟中形成。而在兩導電凹部522及切割凹部524間未被蝕刻之部分則形成阻擋部526。如前所述，導電墊512作為本實施方式中各晶片510在後續完成封裝後，各自形成焊球或打接焊線(wire-bonding)處，因此在半導體晶圓500上蝕刻並形成導電凹部522之時，必須露出相鄰兩晶片510各自之導電墊512。接著，如第24圖所示，形成絕緣層530自上表面501朝下表面502延伸，部分的絕緣層530位於凹部520之中，其中絕緣層530具有兩開口532，且開口532位於導電凹部522中暴露出導電墊512。而切割凹部524之表面則皆被絕緣層530覆蓋。絕緣層530所使用的材料可以是氧化矽、氮化矽、氮氧化矽或其它合適之絕緣材料，以化學氣相沉積法(chemical vapor deposition)順應地沿著半導體晶圓500的上表面501、導電凹部522之側壁以及切割凹部524形成絕緣層530。
請接著參照第25圖，第25圖繪示本發明一實施方式於第三階段之剖面示意圖。全面形成導電層540於絕緣層530以及導電墊512上。導電層540的材質例如可以採用鋁(aluminum)、銅(copper)或鎳(nickel)或其他合適的金屬材料，以濺鍍(sputtering)、蒸鍍(evaporation)或其他適當之製 程方法，將導電層340全面沉積於整片半導體晶圓上。在本發明之一實施方式中，導電層540係鋁。
請接著參照第26圖，第26圖繪示本發明一實施方式於第四階段之剖面示意圖。全面噴塗(spray coating)光阻層550於導電層540上。噴塗光阻層550於導電層540上的方式例如可如第26圖所示，以噴嘴610朝整片半導體晶圓500之上表面501均勻地噴灑光阻，並形成厚度均勻的光阻層550。在本發明之一實施方式中，為了增進噴塗光阻製程中光阻於導電層540的黏著性，在全面噴塗光阻層550於導電層540上的步驟之前，進一步包含全面形成黏著層(未繪示)於導電層540上，接著再全面噴塗光阻層550，使黏著層夾設於光阻層550與導電層540之間，黏著層的材料以及厚度可在不影響後續曝光顯影以及蝕刻製程的前提之下，做適當的選用搭配，黏著層可幫助光阻層550順利形成一共形薄膜(conformal film)於導電層540上，使後續曝光顯影以及蝕刻製程的製程容許度(process margin)更大。全面形成黏著層的方式例如可以是旋轉塗佈(spin coating)，但不以此方式為限。噴塗(spray coating)光阻可避免導電層540在預清潔時，被清洗液損傷的可能，如此便減低了導電層540受到損傷，從而導致後續由導電層540所形成的重佈局金屬產生斷線的疑慮。並能省去更多人力操作的成本。
請接著參照第27圖、第28圖以及第29圖，第28圖繪示本發明一實施方式於第五階段之剖面示意圖，第29圖繪示本發明一實施方式於第六階段之剖面示意圖，第30圖繪示本發明一實施方式於第七階段之剖面示意圖。在完成全面噴塗光阻層550於導電層540上之後，接著曝光光阻層 550。如第27圖所示，曝光光阻層550的方式例如可以是以具有特定圖案的光罩620搭配適當波長之紫外光630，對光阻層550進行曝光。值得注意的是，在本發明一實施方式中所使用的光阻層550係正型光阻，如第28圖所示，曝光的部分光阻層550會轉化為已曝光光阻552。再如第29圖所示，已曝光光阻552將在往後的顯影步驟中被洗去，留下未被曝光的另一部分光阻層550，換言之，第29圖所示即顯影光阻層550使至少一部分之導電層540暴露出來。換言之，光罩620的特定圖案中遮蔽紫外光630的部分，即為後續未被曝光所留下來的另一部分光阻層550。在此值得特別注意的是，於曝光顯影光阻層的步驟中，切割凹部524之中的光阻層550被曝光並顯影洗去，使二晶片510之間的導電層540暴露出來，而二晶片510之間暴露出來的部分導電層540即可進行後續蝕刻，切斷二晶片510之間的導電路徑。在本發明之一實施方式中，光阻層550可使用負型光阻。此時光罩620所遮蔽的部分則與第27圖中所繪示的相反。
請接著參照第30圖，第30圖繪示本發明一實施方式於第八階段之剖面示意圖。在部分光阻層550被曝光並顯影洗去，使一部分導電層540暴露出來之後，蝕刻此部分之導電層540以形成重佈局線路542。蝕刻的方式例如可以是乾蝕刻，但不以此為限。據此，被殘留下來的另一部分光阻層550遮蔽而未被蝕刻的另一部分導電層540，即成為各晶片510之重佈局線路542，重佈局線路542即作為晶片310內電子元件514與晶片510周邊之導電墊512電性連接的橋樑。在本發明一實施方式中，切割凹部524之中的導電層540被蝕刻移除，以切斷二晶片510之間的導電路徑。
請接著參照第31圖，第31圖繪示本發明一實施方式於第九階段之剖面示意圖。蝕刻部分之導電層540以形成重佈局線路542之後，即可拔除光阻層550。拔除光阻層550的方式可以針對不同光阻材料做適度的調整。在本發明之一實施方式中，拔除光阻層550的方式係以旋轉塗佈光阻層550之溶劑於光阻層550上的方式將光阻層550溶解清除。溶劑可以採用任何可溶解光阻層550、或是光阻層550以及黏著層兩者，卻不溶解導電層540的溶劑，例如可以是丙酮，但不以此為限。再如第31圖所示，在本發明之一實施方式中，在拔除光阻層550的步驟之後，進一步包含形成界面層(未繪示)於導電層540上。界面層夾設於後續將形成之焊球與部分重佈局線路542之間，作為加強重佈局線路542和後續將形成之焊球兩者之間接合強度之中介接合層，界面層可以採用任何適當的導體材質，例如可以是鎳(nickel)，以濺鍍方式全面沉積於導電層540上，再搭配微影蝕刻形成所欲的圖案，但不以此方式為限。
請接著參照第32圖，第32圖繪示本發明一實施方式於第十階段之剖面示意圖。在拔除光阻層550之後，全面形成防焊層570於絕緣層530以及重佈局線路542上，以包覆保護晶片510上所形成的重佈局線路542。防焊層570例如可以是以綠漆(solder mask)刷塗於絕緣層530以及重佈局線路542的表面所形成，但不以此方式為限。之後可打接焊線或形成焊球於導電墊512上方，以進一步連接印刷電路板，使晶片510藉由導電墊512和印刷電路板之間，進行訊號輸入或輸出；或是打接的焊線或焊球亦可進一步連接其他半導體晶片或是其他半導體中介片(interposer)，使晶片510 可和其他半導體晶片或是其他半導體中介片整合而成立體晶片堆疊(3D-IC stacking)結構。在本發明之一實施方式中，進一步包含形成焊球580於重佈局線路542上。在本發明之另一實施方式中，至少部分界面層夾設於焊球580與部分重佈局線路542之間，以界面層加強焊球580與部分重佈局線路542兩者之接著強度，進一步強化晶片封裝體的可靠度。在本發明之一實施方式中，一切割道(未繪示)位於相鄰二晶片510之間。例如切割道位於切割凹部524中。並可沿切割道分割相鄰二晶片510。分割晶片510時可僅分割相鄰二晶片510而不擴及承載基板650，使分割完成的各晶片510於封裝完成後暫時排列於同一承載基板650上以方便運送。切割道亦可直接穿過承載基板650，使分割完成的各晶片510於封裝完成後，各自具有一部分的承載基板650提供保護內部元件的功效。
最後要強調的是，本發明所提供之晶圓級晶片封裝體的製造方法，能有效避免在製作過程中各晶片封裝體之間產生金屬殘留的疑慮，使各晶片封裝體具有更高的可靠度。同時本發明所提供之晶圓級晶片封裝體的製造方法步驟較傳統上更為簡便，從而可節省人力，更能降低晶片封裝體的製造成本。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧半導體晶圓
101‧‧‧上表面
102‧‧‧下表面
110‧‧‧晶片
112‧‧‧導電墊
114‧‧‧電子元件
116‧‧‧鈍化層
130‧‧‧絕緣層
140‧‧‧導電層
150‧‧‧光阻層
160‧‧‧黏著層
210‧‧‧噴嘴
240‧‧‧支撐件
250‧‧‧承載基板

Claims (17)

  1. 一種晶圓級晶片封裝體的製造方法，包含：提供一半導體晶圓包含至少二晶片相鄰排列，該半導體晶圓具有一上表面及一下表面，各該晶片之至少一側具有至少一導電墊於該下表面；形成至少一凹部自該上表面朝該下表面延伸，以暴露出該導電墊；形成一絕緣層自該上表面朝該下表面延伸，部分的該絕緣層位於該凹部之中，其中該絕緣層具有至少一開口以暴露出各該導電墊；全面形成一導電層於該絕緣層以及該導電墊上；全面噴塗一光阻層於該導電層上；曝光顯影該光阻層使至少一部分之該導電層暴露出來；蝕刻該部分之該導電層以形成至少一重佈局線路；拔除該光阻層；以及全面形成一防焊層於該絕緣層以及該重佈局線路上。
  2. 如請求項1的晶圓級晶片封裝體的製造方法，在全面噴塗該光阻層於該導電層上的步驟之前，進一步包含全面形成一黏著層於該導電層上。
  3. 如請求項2的晶圓級晶片封裝體的製造方法，其中全面形成該黏著層的方式係旋轉塗佈。
  4. 如請求項1的晶圓級晶片封裝體的製造方法，進一步包含形成一焊球於該導電墊上，其中有一部分重佈局線路 夾設於該焊球與該導電墊之間。
  5. 如請求項4的晶圓級晶片封裝體的製造方法，其中該焊球係錫。
  6. 如請求項5的晶圓級晶片封裝體的製造方法，在拔除該光阻層的步驟之後，進一步包含：形成一界面層於部分該重佈局線路上，其中至少部分該界面層夾設於該焊球與部分該重佈局線路之間。
  7. 如請求項6的晶圓級晶片封裝體的製造方法，其中形成該導電層與該界面層的方式係濺鍍。
  8. 如請求項6的晶圓級晶片封裝體的製造方法，其中該界面層係鎳。
  9. 如請求項1的晶圓級晶片封裝體的製造方法，其中該導電層係鋁。
  10. 如請求項1的晶圓級晶片封裝體的製造方法，其中拔除該光阻層的方式係以旋轉塗佈該光阻層之一溶劑於該光阻層上的方式將該光阻層溶解清除。
  11. 如請求項8的晶圓級晶片封裝體的製造方法，其中該溶劑係丙酮。
  12. 如請求項1的晶圓級晶片封裝體的製造方法，進一步包含沿一切割道分割該至少二晶片，其中該切割道位於該至少二晶片之間。
  13. 如請求項1的晶圓級晶片封裝體的製造方法，其中，該光阻層係一正型光阻。
  14. 如請求項1的晶圓級晶片封裝體的製造方法，其中該絕緣層具有兩開口。
  15. 如請求項1的晶圓級晶片封裝體的製造方法，在形成至少一凹部自該上表面朝該下表面延伸之步驟中，該凹部之一下表面低於該導電墊之一側壁。
  16. 如請求項15的晶圓級晶片封裝體的製造方法，在形成一絕緣層自該上表面朝該下表面延伸的步驟中，該絕緣層覆蓋該導電墊之一上表面，並暴露出該導電墊之該側壁。
  17. 如請求項1的晶圓級晶片封裝體的製造方法，在形成至少一凹部自該上表面朝該下表面延伸步驟中，包含形成二導電凹部及位於該些導電凹部間之一切割凹部，該些導電凹部暴露出該些導電墊。
TW103132287A 2013-10-08 2014-09-18 晶圓級晶片封裝體的製造方法 TWI525673B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361888135P 2013-10-08 2013-10-08

Publications (2)

Publication Number Publication Date
TW201515074A true TW201515074A (zh) 2015-04-16
TWI525673B TWI525673B (zh) 2016-03-11

Family

ID=52777275

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132287A TWI525673B (zh) 2013-10-08 2014-09-18 晶圓級晶片封裝體的製造方法

Country Status (3)

Country Link
US (1) US9230927B2 (zh)
CN (1) CN104517864A (zh)
TW (1) TWI525673B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI603407B (zh) * 2015-04-28 2017-10-21 精材科技股份有限公司 晶片封裝體及其製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI600125B (zh) * 2015-05-01 2017-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
JP2017010962A (ja) * 2015-06-16 2017-01-12 株式会社東芝 デバイス基板およびデバイス基板の製造方法並びに半導体装置の製造方法
US9735119B1 (en) * 2016-07-25 2017-08-15 Micron Technology, Inc. Conductive pads forming method
CN107078068B (zh) * 2017-01-22 2019-11-08 深圳市汇顶科技股份有限公司 晶圆级芯片的封装方法及封装体
JP2019160893A (ja) * 2018-03-09 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、半導体装置、電子機器、および製造方法
CN110676244B (zh) 2019-10-15 2020-06-16 杭州见闻录科技有限公司 一种芯片封装方法及封装结构
CN111554585A (zh) * 2020-06-04 2020-08-18 厦门通富微电子有限公司 一种晶圆级封装方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
US7340181B1 (en) * 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US7399683B2 (en) * 2002-06-18 2008-07-15 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
TWI229930B (en) 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP4322181B2 (ja) * 2004-07-29 2009-08-26 三洋電機株式会社 半導体装置の製造方法
KR100608420B1 (ko) * 2004-11-01 2006-08-02 동부일렉트로닉스 주식회사 이미지 센서 칩 패키지 및 그 제조방법
US7935568B2 (en) * 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
KR101460141B1 (ko) * 2007-03-05 2014-12-02 인벤사스 코포레이션 관통 비아에 의해 전면 컨택트에 연결되는 배면 컨택트를 갖는 칩
KR100891529B1 (ko) * 2007-07-27 2009-04-03 주식회사 하이닉스반도체 반도체 패키지, 이의 제조 방법
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8791575B2 (en) * 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8624342B2 (en) 2010-11-05 2014-01-07 Invensas Corporation Rear-face illuminated solid state image sensors
CN102527574A (zh) * 2010-12-08 2012-07-04 无锡华润上华科技有限公司 光刻胶喷涂装置及其方法
US8742564B2 (en) 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
CN102360164A (zh) * 2011-09-28 2012-02-22 上海宏力半导体制造有限公司 喷涂光刻胶的方法
CN103247639A (zh) * 2012-02-07 2013-08-14 中国科学院上海微***与信息技术研究所 图像传感器圆片级封装方法及其结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI603407B (zh) * 2015-04-28 2017-10-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9831185B2 (en) 2015-04-28 2017-11-28 Xintec Inc. Chip package and fabrication method thereof

Also Published As

Publication number Publication date
CN104517864A (zh) 2015-04-15
US20150099357A1 (en) 2015-04-09
TWI525673B (zh) 2016-03-11
US9230927B2 (en) 2016-01-05

Similar Documents

Publication Publication Date Title
TWI525673B (zh) 晶圓級晶片封裝體的製造方法
TWI512930B (zh) 晶片封裝體及其形成方法
TWI525758B (zh) 晶片封裝體及其製造方法
TWI446512B (zh) 晶片封裝體及其形成方法
US8174090B2 (en) Packaging structure
TWI550802B (zh) 晶片封裝體及其製造方法
TWI569400B (zh) 晶片封裝體及其形成方法
TWI529821B (zh) 晶片封裝體及其形成方法
TWI505413B (zh) 晶片封裝體及其製造方法
US8810012B2 (en) Chip package, method for forming the same, and package wafer
TWI546921B (zh) 晶片封裝體及其形成方法
TWI430415B (zh) 晶片封裝體及其製造方法
TW201535551A (zh) 晶片封裝體及其製造方法
TWI591764B (zh) 晶片封裝體及其製造方法
CN105047619A (zh) 晶片堆叠封装体及其制造方法
TWI649856B (zh) 晶片封裝體與其製造方法
TW201644016A (zh) 晶片封裝體與其製備方法
TWI482253B (zh) 晶片封裝體
CN104659019A (zh) 扇出式封装结构及其形成方法
US20080203569A1 (en) Semiconductor device and manufacturing method thereof
US20130168784A1 (en) Semiconductor package and fabrication method thereof
TWI603447B (zh) 晶片封裝體及其製造方法
TWI596720B (zh) 封裝半導體晶粒的結構及其方法
TWI549202B (zh) 晶片封裝體及其製造方法
TWI511266B (zh) 晶片封裝體及其形成方法