TW201514697A - 資料處理方法、記憶體儲存裝置與記憶體控制電路單元 - Google Patents
資料處理方法、記憶體儲存裝置與記憶體控制電路單元 Download PDFInfo
- Publication number
- TW201514697A TW201514697A TW102135756A TW102135756A TW201514697A TW 201514697 A TW201514697 A TW 201514697A TW 102135756 A TW102135756 A TW 102135756A TW 102135756 A TW102135756 A TW 102135756A TW 201514697 A TW201514697 A TW 201514697A
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- key
- flag
- physical
- host system
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2107—File encryption
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/062—Securing storage systems
- G06F3/0622—Securing storage systems in relation to access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Storage Device Security (AREA)
Abstract
一種資料處理方法、記憶體儲存裝置與記憶體控制電路單元,其中每一個實體位址是對應到一個旗標。此資料處理方法包括:接收一讀取指令:讀取儲存在一實體程式化單元的實體位址中的第一資料;判斷此實體程式化單元中的第一旗標是第一狀態或是第二狀態;根據第一旗標為第一狀態或是第二狀態,傳送解碼後的第一資料或特定格式資料給主機系統。藉此,可以減少部分的加密操作。
Description
本發明是有關於一種資料處理方法,且特別是有關於一種可複寫式非揮發性記憶體模組的資料處理方法、記憶體儲存裝置與記憶體控制電路單元。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速,使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(例如,快閃記憶體)具有資料非揮發性、省電、體積小,以及無機械結構等特性,所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說,可複寫式非揮發性記憶體模組是與一個主機系統搭配使用。主機系統可以存取(讀取或寫入)可複寫式非揮發性記憶體模組中的資料。在一些情況下,被寫入至可複寫式非揮發性記憶體模組的資料會先被加密,而從可複寫式非揮發性記憶體模組讀取的資料會先被解密才傳送給主機系統。這些加密與解密
的操作可透過一個電路來實作,此電路會加密來自主機系統的資料,並且解密要傳送給主機系統的資料。然而,可複寫式非揮發性記憶體模組中有一個最小的寫入單元(例如,實體頁)。若主機系統所要寫入的資料小於一實體頁的大小,則此實體頁會被特定的資料填滿。為了符合加密與解密的一致性,這些特定的資料也需要被加密。因此,需要配置額外的電路來加密這些特定的資料,而此額外的電路會增加製作的成本。
本發明提供一種資料處理方法、記憶體儲存裝置與記憶體控制電路單元,可以減少部分的加密操作。
本發明一範例實施例提出一種資料處理方法,用於一可複寫式非揮發性記憶體模組。此可複寫式非揮發性記憶體模組包括多個實體程式化單元,每一個實體程式化單元包括多個實體位址,並且每一個實體位址是對應至一旗標。此資料處理方法包括:配置多個邏輯位址以映射至部份的實體程式化單元;接收來自主機系統的讀取指令,其中讀取指令指示讀取第一邏輯位址,並且第一邏輯位址是映射至第一實體程式化單元;執行第一讀取程序。此第一讀取程序包括:讀取儲存在第一實體程式化單元的實體位址中的第一資料;判斷第一實體程式化單元中的第一旗標是第一狀態或是第二狀態;若第一旗標為第一狀態,根據第一密鑰對第一資料中儲存在第一旗標所對應的實體位址的部份執行一解
密操作以取得第一解密資料,並傳送第一解密資料至主機系統;以及若第一旗標為第二狀態,根據第一密鑰對一特定格式資料執行解密操作以取得第二解密資料,並傳送第二解密資料至主機系統。
在一範例實施例中,上述的第一讀取程序更包括:判斷第一邏輯位址是否為一削減指令所指示的邏輯位址;若第一邏輯位址為削減指令所指示的邏輯位址,傳送特定格式資料給主機系統。
在一範例實施例中,上述的資料處理方法更包括:接收來自主機系統的一密鑰更新指令;根據密鑰更新指令來將加密操作與解密操作所使用的密鑰從第一密鑰改變為第二密鑰。
在一範例實施例中,上述的資料處理方法更包括:;若讀取指令是在密鑰更新指令前所接收,執行第一讀取程序;若讀取指令是在密鑰更新指令之後所接收,執行第二讀取程序。此第二讀取程序包括:讀取儲存在第一實體程式化單元的實體位址中的第一資料;判斷第一旗標是第一狀態或是第二狀態;若第一資料是以第一密鑰加密且第一旗標是第一狀態,根據第二密鑰對第一資料中儲存在第一旗標所對應的實體位址的部份執行解密操作以取得第三解密資料,並傳送第三解密資料給主機系統;若第一資料是以第一密鑰加密且第一旗標是第二狀態,根據第二密鑰對特定格式資料執行解密操作以取得第四解密資料,並傳送第四解密資料給主機系統。
在一範例實施例中,上述的第二讀取程序更包括:判斷第一資料是以第一密鑰加密或是第二密鑰加密;判斷第一邏輯位址是否為一削減指令所指示的邏輯位址;若第一資料是以第一密鑰加密且第一邏輯位址為削減指令所指示的邏輯位址,根據第二密鑰對特定格式資料執行解密操作以取得第五解密資料,並傳送第五解密資料給主機系統。
在一範例實施例中,上述的第二讀取程序更包括:若第一資料是以第二密鑰加密且第一旗標是第一狀態,根據第二密鑰對第一資料中儲存在第一旗標所對應的實體位址的部份執行解密操作以取得第五解密資料,並傳送第五解密資料給主機系統;以及若第一資料是以第二密鑰加密且第一旗標是第二狀態,根據第二密鑰對特定格式資料執行解密操作以取得第六解密資料,並傳送第六解密資料給主機系統。
在一範例實施例中,上述的第二讀取程序更包括:判斷第一資料是以第一密鑰加密或是第二密鑰加密;判斷第一邏輯位址是否為一削減指令所指示的邏輯位址;以及若第一資料是以第二密鑰加密且第一邏輯位址為削減指令所指示的邏輯位址,傳送特定格式資料給主機系統。
在一範例實施例中,上述的每一個實體程式化單元包括一資料位元區與一冗餘位元區。資料位元區包括了上述的實體位址,並且冗餘位元區用以記錄上述的旗標。上述的資料處理方法更包括:對第二資料執行加密操作;提取第二實體程式化單元;
將加密後至少部份的第二資料寫入至第二實體程式化單元中的至少一個第一實體位址,其中至少一個第二實體位址並未被寫入加密後的第二資料;將對應至第一實體位址的至少一個第二旗標設定為第一狀態,並將對應至第二實體位址的至少一個第三旗標設定為第二狀態。
本發明一範例實施例提出一種記憶體儲存裝置,包括連接介面單元、上述的可複寫式非揮發性記憶體模組與記憶體控制電路單元。連接介面單元是用以耦接至主機系統。記憶體控制電路單元是耦接至連接介面單元與可複寫式非揮發性記憶體模組,用以配置多個邏輯位址以映射至部份的實體程式化單元。記憶體控制電路單元也用以接收來自主機系統的一讀取指令,其中讀取指令指示讀取第一邏輯位址,並且第一邏輯位址是映射至第一實體程式化單元。記憶體控制電路單元還用以執行第一讀取程序。此第一讀取程序包括:讀取儲存在第一實體程式化單元的實體位址中的第一資料;判斷第一實體程式化單元中的第一旗標是第一狀態或是第二狀態;若第一旗標為第一狀態,根據第一密鑰對第一資料中儲存在第一旗標所對應的實體位址的部份執行一解密操作以取得第一解密資料,並傳送第一解密資料至主機系統;若第一旗標為第二狀態,根據第一密鑰對一特定格式資料執行解密操作以取得第二解密資料,並傳送第二解密資料至主機系統。
在一範例實施例中,上述的記憶體控制電路單元更用以接收來自主機系統的一密鑰更新指令,並且根據密鑰更新指令來
將加密操作與解密操作所使用的密鑰從第一密鑰改變為第二密鑰。
在一範例實施例中,若讀取指令是在密鑰更新指令前所接收,記憶體控制電路單元用以執行上述的第一讀取程序。若讀取指令是在密鑰更新指令之後所接收,記憶體控制電路單元更用以執行第二讀取程序。此第二讀取程序包括:讀取儲存在第一實體程式化單元的實體位址中的第一資料;判斷第一旗標是第一狀態或是第二狀態;若第一資料是以第一密鑰加密且第一旗標是第一狀態,根據第二密鑰對第一資料中儲存在第一旗標所對應的實體位址的部份執行解密操作以取得第三解密資料,並傳送第三解密資料給主機系統;以及若第一資料是以第一密鑰加密且第一旗標是第二狀態,根據第二密鑰對特定格式資料執行解密操作以取得第四解密資料,並傳送第四解密資料給主機系統。
在一範例實施例中,上述的記憶體控制電路單元更用以對第二資料執行加密操作,並且提取第二實體程式化單元。記憶體控制電路單元也用以將加密後至少部份的第二資料寫入至第二實體程式化單元中的至少一個第一實體位址,其中第二實體程式化單元中的至少一個第二實體位址並未被寫入加密後的第二資料。記憶體控制電路單元也用以將對應至第一實體位址的至少一個第二旗標設定為第一狀態,並將對應至第二實體位址的至少一個第三旗標設定為第二狀態。
本發明一範例實施例提出一種記憶體控制電路單元,用
於控制上述的可複寫式非揮發性記憶體模組。此記憶體控制電路單元包括加解密電路、主機介面、記憶體介面與記憶體管理電路。主機介面是用以耦接至一主機系統。記憶體介面是用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路是耦接至主機介面與記憶體介面,用以配置多個邏輯位址以映射至部份的實體程式化單元。記憶體管理電路也用以接收來自主機系統的一讀取指令,其中讀取指令指示讀取第一邏輯位址,並且第一邏輯位址是映射至第一實體程式化單元。記憶體管理電路用以讀取儲存在第一實體程式化單元的實體位址中的第一資料,並且判斷第一實體程式化單元中的第一旗標是第一狀態或是第二狀態。若第一旗標為第一狀態,加解密電路用以根據第一密鑰對第一資料中儲存在第一旗標所對應的實體位址的部份執行一解密操作以取得第一解密資料,並且記憶體管理電路用以傳送第一解密資料至主機系統。若第一旗標為第二狀態,加解密電路用以根據第一密鑰對一特定格式資料執行解密操作以取得第二解密資料,並且記憶體管理電路用以傳送第二解密資料至主機系統。
在一範例實施例中,上述的記憶體管理電路更用以判斷第一邏輯位址是否為一削減指令所指示的邏輯位址。若第一邏輯位址為削減指令所指示的邏輯位址,記憶體管理電路用以傳送特定格式資料給主機系統。若第一邏輯位址不為削減指令所指示的邏輯位址,記憶體管理電路用以執行所述讀取第一資料的操作。
在一範例實施例中,上述的記憶體管理電路更用以接收
來自主機系統的一密鑰更新指令,並且加解密電路根據此密鑰更新指令來將加密操作與解密操作所使用的密鑰從第一密鑰改變為第二密鑰。
在一範例實施例中,若讀取指令是在密鑰更新指令之後所接收,記憶體管理電路用以讀取儲存在第一實體程式化單元的實體位址中的第一資料,並且判斷第一旗標是第一狀態或是第二狀態。若第一資料是以第一密鑰加密且第一旗標是第一狀態,加解密電路用以根據第二密鑰對第一資料中儲存在第一旗標所對應的實體位址的部份執行解密操作以取得第三解密資料,並且記憶體管理電路用以傳送第三解密資料給主機系統。若第一資料是以第一密鑰加密且第一旗標是第二狀態,加解密電路根據第二密鑰對特定格式資料執行解密操作以取得第四解密資料,並且記憶體管理電路用以傳送第四解密資料給主機系統。
在一範例實施例中,上述的記憶體管理電路更用以判斷第一資料是以第一密鑰加密或是第二密鑰加密,並且判斷第一邏輯位址是否為一削減指令所指示的邏輯位址。若第一資料是以第一密鑰加密且第一邏輯位址為削減指令所指示的邏輯位址,加解密電路用以根據第二密鑰對特定格式資料執行解密操作以取得第五解密資料,並且記憶體管理電路用以傳送第五解密資料給主機系統。
在一範例實施例中,若第一資料是以第二密鑰加密且第一旗標是第一狀態,加解密電路用以根據第二密鑰對第一資料中
儲存在第一旗標所對應的實體位址的部份執行解密操作以取得第五解密資料,並且記憶體管理電路用以傳送第五解密資料給主機系統。若第一資料是以第二密鑰加密且第一旗標是第二狀態,加解密電路用以根據第二密鑰對特定格式資料執行解密操作以取得第六解密資料,並且記憶體管理電路用以傳送第六解密資料給主機系統。
在一範例實施例中,若第一資料是以第二密鑰加密且第一邏輯位址為削減指令所指示的邏輯位址,記憶體管理電路用以傳送特定格式資料給主機系統。
在一範例實施例中,記憶體管理電路更用以提取第二實體程式化單元。加解密電路用以對第二資料執行一加密操作,並且記憶體管理電路用以將加密後至少部份的第二資料寫入至第二實體程式化單元中的至少一個第一實體位址。其中第二實體程式化單元中至少一個第二實體位址並未被寫入加密後的第二資料。記憶體管理電路也用以將對應至第一實體位址的至少一個第二旗標設定為第一狀態,並將對應至第二實體位址的至少一個第三旗標設定為第二狀態。
基於上述,本發明範例實施提出的資料處理方法、記憶體儲存裝置與記憶體控制電路單元,可以利用旗標來代替加密後的特定格式資料,因此不需要配置額外的電路來加密這些特定格式資料。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉
實施例,並配合所附圖式作詳細說明如下。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102‧‧‧連接介面單元
104‧‧‧記憶體控制電路單元
106‧‧‧可複寫式非揮發性記憶體模組
304(0)~304(R)‧‧‧實體抹除單元
202‧‧‧記憶體管理電路
204‧‧‧主機介面
206‧‧‧記憶體介面
252‧‧‧緩衝記憶體
254‧‧‧電源管理電路
256‧‧‧錯誤檢查與校正電路
258‧‧‧加解密電路
502‧‧‧第二資料
504‧‧‧加密後的第二資料
510‧‧‧實體程式化單元
520‧‧‧資料位元區
530‧‧‧冗餘位元區
521~524‧‧‧實體位址
531~534‧‧‧旗標
W_1~W_5、R_1~R_5、S902~S905、S911~S915‧‧‧步驟
802‧‧‧匯流排
810‧‧‧第一資料
820‧‧‧旗標
830‧‧‧特定格式資料
840‧‧‧多工器
850‧‧‧傳送器
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖1B是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖1C是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
圖3是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
圖4是根據一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的範例示意圖。
圖5是根據一範例實施例繪示寫入資料的示意圖。
圖6是根據一範例實施例繪示記憶體控制電路單元執行寫入指令時的運作示意圖。
圖7是根據一範例實施例繪示記憶體控制電路單元執行讀取指令時的運作示意圖。
圖8是根據一範例實施例繪示記憶體儲存裝置執行讀取指令時的電路方塊圖。
圖9A與圖9B是根據一範例實施例繪示資料處理方法的流程圖。
一般而言,記憶體儲存裝置(亦稱,記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱,控制電路)。通常記憶體儲存裝置是與主機系統一起使用,以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1A是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1A,主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是,圖1B所示的裝置非限制輸入/輸出裝置1106,輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中,記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如,記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、
記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言,主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中,主機系統1000是以電腦系統來作說明,然而,在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如,在主機系統為數位相機(攝影機)1310時,可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是,嵌入式多媒體卡是直接耦接於主機系統的基板上。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
請參照圖2,記憶體儲存裝置100包括連接介面單元102、記憶體控制電路單元104與可複寫式非揮發性記憶體模組106。
在本範例實施例中,連接介面單元102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而,必須瞭解的是,本發明不限於此,連接介面單元102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面
(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card,eMMC)介面標準、通用快閃記憶體(Universal Flash Storage,UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。連接介面單元102可與記憶體控制電路單元104封裝在一個晶片中,或者連接介面單元102是佈設於一包含記憶體控制電路單元104之晶片外。
記憶體控制電路單元104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令,並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制電路單元104,並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元304(0)~304(R)。例如,實體抹除單元304(0)~304(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一個實體抹除單元分別具有複數個實體程式化單元,並且屬於同一個實體抹除單元之實體程式化
單元可被獨立地寫入且被同時地抹除。例如,每一實體抹除單元是由128個實體程式化單元所組成。然而,必須瞭解的是,本發明不限於此,每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更具體來說,每一個實體抹除單元包括多條字元線與多條位元線,每一條字元線與每一位元線交叉處配置有一個記憶胞。每一個記憶胞可儲存一或多個位元。在同一個實體抹除單元中,所有的記憶胞會一起被抹除。在此範例實施例中,實體抹除單元為抹除之最小單位。亦即,每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如,實體抹除單元為實體區塊。另一方面,同一個字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元,則同一個字元線上的實體程式化單元可被分類為下實體程式化單元與上實體程式化單元。一般來說,下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度。在此範例實施例中,每一個實體程式化單元包括資料位元區與冗餘位元區。資料位元區包含多個實體位址,用以儲存使用者的資料,而冗餘位元區用以儲存系統的資料(例如,錯誤更正碼)。例如,實體程式化單元為實體頁面,而實體位址亦可被稱為實體扇。在本範例實施例中,每一個資料位元區包含8個實體位址,且一個實體位址的大小為512位元組(byte,B)。然而,在其他範例實施例中,資料位元區中也可包含16個、32個或數目更多或更少的實體位址,本發明並不限制實體位址的
大小以及個數。
在本範例實施例中,可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組,即一個記憶胞中可儲存至少2個位元。然而,本發明不限於此,可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell,SLC)NAND型快閃記憶體模組、複數階記憶胞(Trinary Level Cell,TLC)NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖3是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
請參照圖3,記憶體控制電路單元104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制電路單元104的整體運作。具體來說,記憶體管理電路202具有多個控制指令,並且在記憶體儲存裝置100運作時,此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路202的操作時,等同於說明記憶體控制電路單元104的操作,以下並不再贅述。
在本範例實施例中,記憶體管理電路202的控制指令是以韌體型式來實作。例如,記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示),並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時,此些控制指令
會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中,記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如,記憶體模組中專用於存放系統資料的系統區)中。此外,記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是,此唯讀記憶體具有開機碼(boot code),並且當記憶體控制電路單元104被致能時,微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後,微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外,在本發明另一範例實施例中,記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如,記憶體管理電路202包括微控制器、記憶體管理單元、記憶體寫入單元、記憶體讀取單元、記憶體抹除單元與資料處理單元。記憶體管理單元、記憶體寫入單元、記憶體讀取單元、記憶體抹除單元與資料處理單元是耦接至微控制器。其中,記憶體管理單元用以管理可複寫式非揮發性記憶體模組106的實體抹除單元;記憶體寫入單元用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組106中;記憶體讀取單元用以對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮發性記憶體模組106中讀取資料;記憶體抹除單元用以對可複寫
式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除;而資料處理單元用以處理欲寫入至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說,主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中,主機介面204是相容於SATA標準。然而,必須瞭解的是本發明不限於此,主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說,欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中,記憶體控制電路單元104還包括緩衝記憶體252、電源管理電路254、錯誤檢查與校正電路256與加解密電路258。
緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發
性記憶體模組106的資料。
電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說,當記憶體管理電路202從主機系統1000中接收到寫入指令時,錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code,ECC code),並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤更正碼寫入至可複寫式非揮發性記憶體模組106中。之後,當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤更正碼,並且錯誤檢查與校正電路256會依據此錯誤更正碼對所讀取的資料執行錯誤檢查與校正程序。
加解密電路258是用以對資料執行加密操作與解密操作。此加密操作與解密操作可以是符合進階加密標準(Advanced Encryption Standard,AES)、數據加密標準(Data Encryption Standard,DES)、其他對稱密鑰(symmetry-key)演算法或是非對稱密鑰演算法,本發明並不在此限。在此範例實施例中,加解密電路258是以即時(real-time),或稱飛快(on-the-fly),的方式進行加密操作與解密操作。
圖4是根據一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的範例示意圖。
必須瞭解的是,在此描述可複寫式非揮發性記憶體模組106之實體抹除單元的運作時,以“提取”、“劃分”、“關聯”等詞來操作實體抹除單元是邏輯上的概念。也就是說,可複寫式非揮發性記憶體模組之實體抹除單元的實際位置並未更動,而是邏輯上對可複寫式非揮發性記憶體模組的實體抹除單元進行操作。
請參照圖4,記憶體管理電路202可將可複寫式非揮發性記憶體模組的實體抹除單元304(0)~304(R)邏輯地劃分為多個區域,例如為資料區402、閒置區404與系統區406。
資料區402的實體抹除單元是用以儲存來自主機系統1000的資料。閒置區404的實體抹除單元是用以作為資料區402的暫存區。舉例來說,若主機系統1000要更新資料區402中的資料,則此資料會先被寫入至閒置區404中,之後這些資料會被搬移至資料區402中或與資料區402中的資料合併。或者,閒置區404的實體抹除單元也可用來替換資料區402與系統區406的實體抹除單元。也就是說,當資料區402與系統區406中的實體抹除單元損毀(即,成為壞實體抹除單元(bad physical erasing unit))時,閒置區404的實體抹除單元可用來替換此壞實體抹除單元。倘若閒置區404中無正常之實體抹除單元且有實體抹除單元損毀時,則記憶體控制電路單元104會將整個記憶體儲存裝置100宣告為寫入保護(write protect)狀態,而無法再寫入資料。在另一範例實施例中,記憶體管理電路202可再劃分出一個取代區,專門存放用來替換壞實體抹除單元的實體抹除單元,本發明並不在此限。
系統區406的實體抹除單元是用以記錄系統資料,其中此系統資料包括關於記憶體晶片的製造商與型號、記憶體晶片的實體抹除單元數、每一實體抹除單元的實體程式化單元數等。
資料區402、閒置區404與系統區406的實體抹除單元的數量會依據不同的記憶體規格而有所不同。此外,必須瞭解的是,在記憶體儲存裝置100的運作中,實體抹除單元關聯至資料區402、閒置區404與系統區406的分組關係會動態地變動。例如,當資料區402中的實體抹除單元損壞而被閒置區404的實體抹除單元取代時,則原本閒置區404的實體抹除單元會被關聯至資料區402。
記憶體管理電路202會配置邏輯位址410(0)~410(D)以映射至資料區402中的實體抹除單元304(0)~304(A)。主機系統1000是透過邏輯位址410(0)~410(D)來存取資料區402中的資料。在此範例實施例中,一個邏輯位址是映射至一個實體位址,多個邏輯位址會組成一個邏輯程式化單元,並且多個邏輯程式化單元會組成一個邏輯抹除單元。一個邏輯程式化單元是映射至一或多個實體程式化單元,而一個邏輯抹除單元是映射至一或多個實體抹除單元。
在此範例實施例中,記憶體管理電路202是以邏輯抹除單元來管理可複寫式非揮發性記憶體模組106,因此記憶體管理電路202會建立一個映射表以記錄邏輯抹除單元與實體抹除單元之間的映射關係。在另一範例實施例中,記憶體管理電路202是以
邏輯程式化單元來管理可複寫式非揮發性記憶體模組106,因此記憶體管理電路202會建立一個映射表以記錄邏輯程式化單元與實體程式化單元之間的映射關係。
當主機系統1000要將一份資料寫入至記憶體儲存裝置100時,主機系統1000會下達一個寫入指令,其指示將資料寫入至某一個邏輯位址。在接收到此寫入指令以後,加解密電路258會對此資料執行加密操作,接著記憶體管理電路202會提取一個實體程式化單元,並且記憶體管理電路202會將加密後的資料寫入至此實體程式化單元中的一或多個實體位址。然而,被寫入的資料的大小不一定會相符於實體程式化單元的大小。若資料的大小是小於實體程式化單元的大小,被寫入的實體程式化單元中有若干個實體位址不會被程式化。一般來說,這些未被程式化的實體位址應該要儲存加密後的一特定格式資料(例如,全為”0”或全為”1”的資料,本發明並不在此限)。如此一來,當主機系統1000要讀取上述實體程式化單元中的資料時,實體程式化單元中的資料會經過解密操作而成為先前被寫入的資料與特定格式資料,並且主機系統1000會接收到這些資料與特定格式資料。
然而,在本範例實施例中,記憶體管理電路202會記錄多個旗標,而每一個旗標是對應至一個實體位址。例如,這些旗標與資料區402中的實體位址之間的對應關係為對射(bijection)。這些旗標是用來代替加密後的特定格式資料。具體來說,這些旗標是用來指示哪些實體位址有儲存加密後的資料,哪些實體位址
所儲存的應該是加密後的特定格式資料。記憶體管理電路202並不會把加密後的特定格式資料寫入至實體程式化單元中。在此範例實施例中,這些旗標是被記錄在冗餘位元區中,並且是對應到同一個實體程式化單元中資料位元區內的實體位址。但在其他範例實施例中,這些旗標也可以被記錄在其他記憶體中,本發明並不在此限。以下將舉範例實施例來說這些旗標的功能與相關的操作。
圖5是根據一範例實施例繪示寫入資料的示意圖。
請參照圖5,在此假設主機系統1000所下達的寫入指令指示寫入第二資料502至邏輯位址410(0)~410(D)的至少其中之一。加解密電路258會對第二資料502執行加密操作以得到加密後的第二資料504。在此範例實施例中,第二資料502的大小是相同於加密後的第二資料504的大小,但本發明並不在此限。記憶體管理電路202會從閒置區404中提取一個實體程式化單元510(亦稱第二實體程式化單元)。實體程式化單元510包括了資料位元區520和冗餘位元區530。資料位元區520中包括了實體位址521~524,而冗餘位元區530中記錄了旗標531~534。其中,實體位址521是對應至旗標531;實體位址522是對應至旗標532;實體位址523是對應至旗標533;實體位址524是對應至旗標534。
記憶體管理電路202會將加密後的第二資料504寫入至資料位元區520中的至少一第一實體位址,而資料位元區520中的至少一第二實體位址並沒有被寫入加密後的第二資料504。記憶
體管理電路202會將旗標531~534中對應至第一實體位址的旗標(亦稱第二旗標)設定為第一狀態,並將旗標531~534中對應至第二實體位址的旗標(亦稱第三旗標)設定為第二狀態。第一狀態是表示對應的實體位址儲存了加密後的資料,而第二狀態是表示對應的實體位址所應該儲存的是加密後的特定格式資料。例如,第一狀態是位元”1”,而第二狀態是位元”0”。然而,記憶體管理電路202可以用任意的位元、數字或是符號來表示第一狀態與第二狀態,本發明並不在此限。在此,假設第二資料502的大小是1024KB(相同於兩個實體位址的大小),記憶體管理電路202會將加密後的第二資料504寫入至實體位址521與522(即,上述的第一實體位址),並將旗標531與532設定為第一狀態。記憶體管理電路202也會將實體位址523~524(即,上述的第二實體位址)所對應的旗標533~534設定為第二狀態。換句話說,在上述的例子中,第一實體位址的大小會相同於第二資料502的大小,並且實體位址521~524中除了第一實體位址的其他部分為第二實體位址。
在另一範例實施例中,第二資料502的大小與加密後的第二資料504的大小會大於一個實體程式化單元的大小。記憶體管理電路202會將部份的第二資料504寫入至其他一或多個實體程式化單元,並且這些實體程式化單元中的旗標都會被設定為第一狀態。記憶體管理電路202會將第二資料504中剩餘的部分寫入至第二實體程式化單元510,也就是說,上述第一實體位址的大小會相同於此剩餘部份的大小。本發明並不限制第二資料502的
大小。
圖6是根據一範例實施例繪示記憶體控制電路單元執行寫入指令時的運作示意圖。
請參照圖6,為簡化起見,在此僅繪示了記憶體儲存裝置100中的部份元件。在步驟W_1中,主機系統1000會傳送寫入指令給連接介面單元102。在步驟W_2中,連接介面單元102會將要寫入的資料傳送給加解密電路258,而加解密電路258會以即時的方式對這些資料執行加密操作。在步驟W_3中,加解密電路258會將加密後的資料傳送給連接介面單元102。在步驟W_4中,記憶體管理電路202會將這些加密後的資料儲存在緩衝記憶體252中。記憶體管理電路202會產生對應的旗標,並將這些旗標暫時儲存在緩衝記憶體252中。在步驟W_5中,記憶體管理電路202會將加密後的資料以及對應的旗標寫入至可複寫式非揮發性記憶體模組106中。如此一來,記憶體管理電路202便不用對特定格式資料執行加密操作,並且不用將加密後的特定格式資料寫入至可複寫式非揮發性記憶體模組106。
在某一情況下,主機系統1000會下達一個密鑰更新指令給記憶體儲存裝置100。加解密電路258會根據此密鑰更新指令來將加密操作與解密操作所使用的密鑰從第一密鑰改變為第二密鑰。然而,當主機系統1000要讀取資料時,密鑰的改變會影響如何讀取可複寫式非揮發性記憶體模組106中的資料。在本範例實施例中,記憶體管理電路202會判斷密鑰是否已被改變,並且判
斷所要讀取的資料是以第一密鑰加密或是第二密鑰加密,進而在不同的情況下執行不同的讀取程序。以下將舉範例實施例說明記憶體管理電路202如何讀取資料。
請參照回圖5,當主機系統1000要讀取資料時,主機系統1000會下達一個讀取指令給記憶體儲存裝置100。此讀取指令是指示讀取邏輯位址410(0)~410(D)中的至少一第一邏輯位址,並且第一邏輯位址是映射至一第一實體程式化單元。此第一實體程式化單元可以相同或不相同於實體程式化單元510,本發明並不在此限。
在此假設主機系統1000是先寫入第二資料502,接著下達讀取指令(即,主機系統1000並沒有下達密鑰更新指令,而第二資料502是以第一密鑰加密);並且,所要讀取的第一邏輯位址是映射至實體程式化單元510。在此情況下,記憶體管理電路202會判斷第一邏輯位址是否為一削減(trim)指令所指示的邏輯位址。主機系統1000是用削減指令來刪除屬於一或多個邏輯位址的資料,並且記憶體管理電路202會紀錄哪些邏輯位址已被刪除。若第一邏輯位址是削減指令所指示的邏輯位址,表示主機系統1000已邏輯地刪除了實體程式化單元510中的資料,因此記憶體管理電路202會傳送特定格式資料給主機系統1000。若第一邏輯位址不是削減指令所指示的邏輯位址(或記憶體管理電路202並沒有接收到削減指令),記憶體管理電路202會讀取實體位址521~524中的資料(亦稱第一資料),並且判斷每一個旗標531~534是第一狀
態或是第二狀態。若旗標531~534中有一旗標(亦稱第一旗標)為第一狀態,則加解密電路258會根據第一密鑰對第一資料中儲存在第一旗標所對應的實體位址的部份執行解密操作以取得解密資料(亦稱第一解密資料),並且記憶體管理電路202會傳送此第一解密資料至該主機系統。若第一旗標為第二狀態,加解密電路258會根據第一密鑰對特定格式資料執行解密操作以取得解密資料(亦稱第二解密資料),並且記憶體管理電路202會傳送此第二解密資料至此主機系統。舉例來說,旗標531與532為第一狀態,因此加解密電路258會對第一資料中儲存在實體位址521與522的部分執行解密操作,並且記憶體管理電路202將解密後的資料傳送給主機系統1000。另一方面,旗標533~534為第二狀態,因此加解密電路258會根據第一密鑰對特定格式資料執行解密操作,並且記憶體管理電路202會將解密後的資料傳送給主機系統1000。換言之,主機系統1000接收到的會是第二資料502與特定格式資料(其符合兩個實體位址的大小)。以上在沒有接收到密鑰更新指令時,或讀取指令是在密鑰更新指令之前所接收時,才執行的讀取程序亦被稱為第一讀取程序。
值得注意的是,以上記憶體管理電路202傳送資料給主機系統1000的操作是由記憶體管理電路205驅動連接介面單元102以將資料傳送給主機系統1000,以下不再贅述。
在另一情況下,主機系統1000是先寫入第二資料502,接著下達密鑰更新指令,最後才下達讀取指令。也就是說,第二
資料502是以第一密鑰所加密,但讀取資料時加解密電路258所使用的是第二密鑰。同樣地,在此假設所要讀取的第一邏輯位址是映射至實體程式化單元510。在此情況下,記憶體管理電路202會判斷第一邏輯位址是否為削減指令所指示的邏輯位址。若第一邏輯位址是削減指令所指示的邏輯位址,加解密電路258會根據第二密鑰對特定格式資料執行解密操作以取得解密資料,並且記憶體管理電路202會傳送此解密資料給該主機系統1000。若第一邏輯位址不是削減指令所指示的邏輯位址(或記憶體管理電路202沒有接收到削減指令),則記憶體管理電路202會從實體程式化單元510中讀取資料(亦稱第一資料),並且判斷旗標531~534為第一狀態或是第二狀態。由於旗標531~532為第一狀態,加解密電路258會根據第二密鑰對第一資料中儲存在邏輯位址521~522的部份執行解密操作以取得解密資料,並且記憶體管理電路202會將此解密資料傳送給主機系統1000。此外,由於旗標533~534為第二狀態,加解密電路258會根據第二密鑰對特定格式進行解密操作以取得解密資料,並且記憶體管理電路202會將此解密資料傳送給主機系統1000。
在另一情況下,主機系統1000是先下達密鑰更新指令,接著寫入第二資料502,最後才下達讀取指令。換言之,第二資料502是以第二密鑰加密。在此情況下,記憶體管理電路202會判斷第一邏輯位址是否為削減指令所指示的邏輯位址。若第一邏輯位址是削減指令所指示的邏輯位址,連接介面單元102會直接將特
定格式資料傳送給主機系統1000。若第一邏輯位址不是削減指令所指示的邏輯位址(或記憶體管理電路202沒有接收到削減指令),則記憶體管理電路202會從實體程式化單元510中讀取第一資料,並且判斷旗標531~534為第一狀態或是第二狀態。由於旗標531~532為第一狀態,加解密電路258會根據第二密鑰對第一資料中儲存在邏輯位址521~522的部份執行解密操作以取得解密資料,並且記憶體管理電路202會將此解密資料傳送給主機系統1000。此外,由於旗標533~534為第二狀態,加解密電路258會根據第二密鑰對特定格式進行解密操作以取得解密資料,並且記憶體管理電路202會將此解密資料傳送給主機系統1000。
綜合來說,在密鑰被改變之後,記憶體管理電路202會以第二密鑰來執行解密操作。值得注意的是,若所讀取的第一資料是以第一密鑰加密,且對應的邏輯位址已被削減指令所刪除,則加解密電路258是根據第二密鑰來對特定格式資料執行解密操作(即,會產生一些亂碼)。然而,若所讀取的第一資料是以第二密鑰加密,且對應的邏輯位址已被削減指令所刪除,則連接介面單元102會直接傳送特定格式資料給主機系統1000。在其他情況下,則根據旗標為第一狀態或是第二狀態,加解密電路258會根據第二密鑰對第一資料或是特定格式資料執行解密操作。以上在接收到密鑰更新指令以後才接收到讀取指令所執行的讀取程序亦被稱為第二讀取程序。
圖7是根據一範例實施例繪示記憶體控制電路單元執行
讀取指令時的運作示意圖。
請參照圖7,為簡化起見,在此僅繪示了記憶體儲存裝置100中的部份元件。在步驟R_1中,記憶體管理電路202會從可複寫式揮發性記憶體模組106中的第一實體程式化單元內讀取第一資料以及對應的旗標至緩衝記憶體252。在步驟R_2中,根據所讀取的旗標是第一狀態或是第二狀態,記憶體管理電路202會將第一資料或是特定格式資料傳送給連接介面單元102。在步驟R_3中,連接介面單元102會將第一資料或是特定格式資料傳送給加解密電路258。加解密電路258會對這些第一資料或是特定格式資料執行解密操作。在步驟R_4中,加解密電路258會將解密的結果傳送給連接介面單元102。在步驟R_5中,連接介面單元102會將解密的結果傳送給主機系統1000。
圖8是根據一範例實施例繪示記憶體儲存裝置執行讀取指令時的部份電路方塊圖。
請參照圖8,記憶體管理電路202會先根據一個讀取指令從可複寫式非揮發性記憶體模組106中讀取第一資料810與對應的旗標820,並透過匯流排802將第一資料810與旗標820寫至緩衝記憶體252。接下來,記憶體管理電路202會將旗標820傳送給多工器840的控制端,並且將第一資料810傳送給多工器840的第一端。另一方面,特定格式資料830會被傳送給多工器840的第二端。特定格式資料830可以由記憶體管理電路202所產生,也可以由另一個電路產生,本發明並不在此限。若旗標820為第
一狀態,則多工器840會將第一資料810傳送給加解密電路258;若旗標820為第二狀態,則多工器840會將特定格式資料830傳送給加解密電路258。加解密電路258會對接收到的資料執行解密操作並且把解密後的資料傳送給傳送器850。最後,傳送器850會把解密後的資料傳送給主機系統1000。
圖9A與圖9B是根據一範例實施例繪示資料處理方法的流程圖。
請參照圖9A,在步驟S902中,對第二資料執行加密操作。在步驟S903中,提取第二實體程式化單元。在步驟S904中,將加密後至少部份的第二資料寫入至第一實體程式化中的至少一第一實體位址,其中第一實體程式化中的至少一第二實體位址並未被寫入加密後的第二資料。在步驟S905中,將對應至第一實體位址的至少一第二旗標設定為第一狀態,並將對應至第二實體位址的至少一第三旗標設定為第二狀態。
請參照圖9B,在步驟S911中,接收來自主機系統的一讀取指令,其中讀取指令指示讀取第一邏輯位址,並且第一邏輯位址是映射至第一實體程式化單元。在步驟S912中,讀取儲存在第一實體程式化單元的實體位址中的第一資料。在步驟S913中,判斷第一實體程式化單元中的第一旗標是第一狀態或是第二狀態。若第一旗標為第一狀態,在步驟S914中,對第一資料中儲存在第一旗標所對應的實體位址的部份執行解密操作以取得第一解密資料,並傳送第一解密資料至主機系統。若第一旗標為第二狀
態,在步驟S915中,對一特定格式資料執行解密資料以取得第二解密資料,並傳送第二解密資料至主機系統。其中,步驟S912~915亦被合稱為第一讀取程序。
然而,圖9A與圖9B中各步驟已詳細說明如上,在此便不再贅述。值得注意的是,圖9A與圖9B中各步驟可以實作為多個程式碼或是電路,本發明並不在此限。此外,圖9A與圖9B的方法可以搭配以上實施例使用,也可以單獨使用,本發明並不在此限。
綜上所述,本發明範例實施例提出的資料處理方法、記憶體控制電路單元與記憶體儲存裝置,可以用旗標來代替加密後的特定格式資料,使得記憶體儲存裝置中不需要額外配置一個電路來加密這些特定格式資料。此外,當密鑰改變以後,用第一密鑰加密的資料或是在接收到密鑰更新指令之前被削減的資料會變成亂碼傳送給主機系統。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
102‧‧‧連接介面單元
106‧‧‧可複寫式非揮發性記憶體模組
202‧‧‧記憶體管理電路
252‧‧‧緩衝記憶體
258‧‧‧加解密電路
802‧‧‧匯流排
810‧‧‧第一資料
820‧‧‧旗標
830‧‧‧特定格式資料
840‧‧‧多工器
850‧‧‧傳送器
1000‧‧‧主機系統
Claims (24)
- 一種資料處理方法,用於一可複寫式非揮發性記憶體模組,其中該可複寫式非揮發性記憶體模組包括多個實體程式化單元,每一該些實體程式化單元包括多個實體位址,並且每一該些實體位址是對應至一旗標,該資料處理方法包括:配置多個邏輯位址以映射至部份的該些實體程式化單元;接收來自一主機系統的一讀取指令,其中該讀取指令指示讀取該些邏輯位址中的一第一邏輯位址,並且該第一邏輯位址是映射至該些實體程式化單元中的一第一實體程式化單元;執行一第一讀取程序,其中該第一讀取程序包括:讀取儲存在該第一實體程式化單元的該些實體位址中的一第一資料;判斷該第一實體程式化單元的該些實體位址所對應的該些旗標中的一第一旗標是一第一狀態或是一第二狀態;若該第一旗標為該第一狀態,根據一第一密鑰對該第一資料中儲存在該第一旗標所對應的該實體位址的部份執行一解密操作以取得一第一解密資料,並傳送該第一解密資料至該主機系統;以及若該第一旗標為該第二狀態,根據該第一密鑰對一特定格式資料執行該解密操作以取得一第二解密資料,並傳送該第二解密資料至該主機系統。
- 如申請專利範圍第1項所述的資料處理方法,其中該第一 讀取程序更包括:判斷該第一邏輯位址是否為一削減指令所指示的邏輯位址;若該第一邏輯位址為該削減指令所指示的邏輯位址,傳送該特定格式資料給該主機系統。
- 如申請專利範圍第1項所述的資料處理方法,更包括:接收來自該主機系統的一密鑰更新指令;根據該密鑰更新指令來將該加密操作與該解密操作所使用的一密鑰從該第一密鑰改變為一第二密鑰。
- 如申請專利範圍第3項所述的資料處理方法,還包括:若讀取指令是在該密鑰更新指令前所接收,執行該第一讀取程序;若該讀取指令是在該密鑰更新指令之後所接收,執行一第二讀取程序,其中該第二讀取程序包括:讀取儲存在該第一實體程式化單元的該些實體位址中的該第一資料;判斷該第一旗標是該第一狀態或是該第二狀態;若該第一資料是以該第一密鑰加密且該第一旗標是該第一狀態,根據該第二密鑰對該第一資料中儲存在該第一旗標所對應的該實體位址的部份執行該解密操作以取得一第三解密資料,並傳送該第三解密資料給該主機系統;以及若該第一資料是以該第一密鑰加密且該第一旗標是該第二狀態,根據該第二密鑰對該特定格式資料執行該解密操 作以取得一第四解密資料,並傳送該第四解密資料給該主機系統。
- 如申請專利範圍第4項所述的資料處理方法,其中該第二讀取程序還包括:判斷該第一資料是以該第一密鑰加密或是該第二密鑰加密;判斷該第一邏輯位址是否為一削減指令所指示的邏輯位址;若該第一資料是以該第一密鑰加密且該第一邏輯位址為該削減指令所指示的邏輯位址,根據該第二密鑰對該特定格式資料執行該解密操作以取得一第五解密資料,並傳送該第五解密資料給該主機系統。
- 如申請專利範圍第4項所述的資料處理方法,其中該第二讀取程序更包括:若該第一資料是以該第二密鑰加密且該第一旗標是該第一狀態,根據該第二密鑰對該第一資料中儲存在該第一旗標所對應的該實體位址的部份執行該解密操作以取得一第五解密資料,並傳送該第五解密資料給該主機系統;以及若該第一資料是以該第二密鑰加密且該第一旗標是該第二狀態,根據該第二密鑰對該特定格式資料執行該解密操作以取得一第六解密資料,並傳送該第六解密資料給該主機系統。
- 如申請專利範圍第4項所述的資料處理方法,其中該第二讀取程序更包括:判斷該第一資料是以該第一密鑰加密或是該第二密鑰加密; 判斷該第一邏輯位址是否為一削減指令所指示的邏輯位址;以及若該第一資料是以該第二密鑰加密且該第一邏輯位址為該削減指令所指示的邏輯位址,傳送該特定格式資料給該主機系統。
- 如申請專利範圍第1項所述的資料處理方法,其中該每一該些實體程式化單元包括一資料位元區與一冗餘位元區,該些資料位元區包括該些實體位址,並且該些冗餘位元區用以記錄該些旗標,其中該資料處理方法更包括:對一第二資料執行一加密操作;從該些實體程式化單元中提取一第二實體程式化單元;將加密後至少部份的該第二資料寫入至該第二實體程式化單元的該些實體位址中的至少一第一實體位址,其中該第二實體程式化單元的該些實體位址中的至少一第二實體位址並未被寫入加密後的該第二資料;以及將該些旗標中對應至該至少一第一實體位址的至少一第二旗標設定為該第一狀態,並將該些旗標中對應至該至少一第二實體位址的至少一第三旗標設定為該第二狀態。
- 一種記憶體儲存裝置,包括:一連接介面單元,用以耦接至一主機系統;一可複寫式非揮發性記憶體模組,包括多個實體程式化單元,其中每一該些實體程式化單元包括多個實體位址,並且每一該些實體位址是對應至一旗標;以及 一記憶體控制電路單元,耦接至該連接介面單元與該可複寫式非揮發性記憶體模組,用以配置多個邏輯位址以映射至部份的該些實體程式化單元,並接收來自該主機系統的一讀取指令,其中該讀取指令指示讀取該些邏輯位址中的一第一邏輯位址,並且該第一邏輯位址是映射至該些實體程式化單元中的一第一實體程式化單元,其中,該記憶體控制電路單元用以執行一第一讀取程序,其中該第一讀取程序包括:讀取儲存在該第一實體程式化單元的該些實體位址中的一第一資料;判斷該第一實體程式化單元的該些實體位址所對應的該些旗標中的一第一旗標是一第一狀態或是一第二狀態;若該第一旗標為該第一狀態,根據一第一密鑰對該第一資料中儲存在該第一旗標所對應的該實體位址的部份執行一解密操作以取得一第一解密資料,並傳送該第一解密資料至該主機系統;以及若該第一旗標為該第二狀態,根據該第一密鑰對一特定格式資料執行該解密操作以取得一第二解密資料,並傳送該第二解密資料至該主機系統。
- 如申請專利範圍第9項所述的記憶體儲存裝置,其中該第一讀取程序更包括:判斷該第一邏輯位址是否為一削減指令所指示的邏輯位址; 若該第一邏輯位址為該削減指令所指示的邏輯位址,傳送該特定格式資料給該主機系統。
- 如申請專利範圍第9項所述的記憶體儲存裝置,其中,記憶體控制電路單元更用以接收來自該主機系統的一密鑰更新指令,並且根據該密鑰更新指令來將該加密操作與該解密操作所使用的一密鑰從該第一密鑰改變為一第二密鑰。
- 如申請專利範圍第11項所述的記憶體儲存裝置,其中若讀取指令是在該密鑰更新指令前所接收,該記憶體控制電路單元用以執行該第一讀取程序,若該讀取指令是在該密鑰更新指令之後所接收,該記憶體控制電路單元更用以執行一第二讀取程序,其中該第二讀取程序包括:讀取儲存在該第一實體程式化單元的該些實體位址中的該第一資料;判斷該第一資料是以該第一密鑰加密或是該第二密鑰加密;若該第一資料是以該第一密鑰加密且該第一旗標是該第一狀態,根據該第二密鑰對該第一資料中儲存在該第一旗標所對應的該實體位址的部份執行該解密操作以取得一第三解密資料,並傳送該第三解密資料給該主機系統;以及若該第一資料是以該第一密鑰加密且該第一旗標是該第二狀態,根據該第二密鑰對該特定格式資料執行該解密操 作以取得一第四解密資料,並傳送該第四解密資料給該主機系統。
- 如申請專利範圍第12項所述的記憶體儲存裝置,其中該第二讀取程序更包括:判斷該第一資料是以該第一密鑰加密或是該第二密鑰加密;判斷該第一邏輯位址是否為一削減指令所指示的邏輯位址;若該第一資料是以該第一密鑰加密且該第一邏輯位址為該削減指令所指示的邏輯位址,根據該第二密鑰對該特定格式資料執行該解密操作以取得一第五解密資料,並傳送該第五解密資料給該主機系統。
- 如申請專利範圍第12項所述的記憶體儲存裝置,其中該第二讀取程序更包括:若該第一資料是以該第二密鑰加密且該第一旗標是該第一狀態,根據該第二密鑰對該第一資料中儲存在該第一旗標所對應的該實體位址的部份執行該解密操作以取得一第五解密資料,並傳送該第五解密資料給該主機系統;以及若該第一資料是以該第二密鑰加密且該第一旗標是該第二狀態,根據該第二密鑰對該特定格式資料執行該解密操作以取得一第六解密資料,並傳送該第六解密資料給該主機系統。
- 如申請專利範圍第12項所述的記憶體儲存裝置,其中該第二讀取程序更包括:判斷該第一資料是以該第一密鑰加密或是該第二密鑰加密; 判斷該第一邏輯位址是否為一削減指令所指示的邏輯位址;以及若該第一資料是以該第二密鑰加密且該第一邏輯位址為該削減指令所指示的邏輯位址,傳送該特定格式資料給該主機系統。
- 如申請專利範圍第9項所述的記憶體儲存裝置,其中該每一該些實體程式化單元包括一資料位元區與一冗餘位元區,該些資料位元區包括該些實體位址,並且該些冗餘位元區用以記錄該些旗標,其中,該記憶體控制電路單元更用以對一第二資料執行一加密操作,並且從該些實體程式化單元中提取一第二實體程式化單元,其中,該記憶體控制電路單元用以將加密後至少部份的該第二資料寫入至該第二實體程式化單元的該些實體位址中的至少一第一實體位址,其中該第二實體程式化單元的該些實體位址中的至少一第二實體位址並未被寫入加密後的該第二資料,其中,該記憶體控制電路單元用以將該些旗標中對應至該至少一第一實體位址的至少一第二旗標設定為該第一狀態,並將該些旗標中對應至該至少一第二實體位址的至少一第三旗標設定為該第二狀態。
- 一種記憶體控制電路單元,用於控制一可複寫式非揮發性記憶體模組,該記憶體控制電路單元包括:一加解密電路; 一主機介面,用以耦接至一主機系統;一記憶體介面,用以耦接至該可複寫式非揮發性記憶體模組,其中該可複寫式非揮發性記憶體模組包括多個實體程式化單元,每一個實體程式化單元包括多個實體位址,並且每一該些實體位址是對應至一旗標;以及一記憶體管理電路,耦接至該主機介面與該記憶體介面,用以配置多個邏輯位址以映射至部份的該些實體程式化單元,並且接收來自該主機系統的一讀取指令,其中該讀取指令指示讀取該些邏輯位址中的一第一邏輯位址,並且該第一邏輯位址是映射至該些實體程式化單元中的一第一實體程式化單元,其中,該記憶體管理電路用以讀取儲存在該第一實體程式化單元的該些實體位址中的一第一資料,並且判斷該第一實體程式化單元的該些實體位址所對應的該些旗標中的一第一旗標是一第一狀態或是一第二狀態,若該第一旗標為該第一狀態,該加解密電路用以根據一第一密鑰對該第一資料中儲存在該第一旗標所對應的該實體位址的部份執行一解密操作以取得一第一解密資料,並且該記憶體管理電路用以傳送該第一解密資料至該主機系統,若該第一旗標為該第二狀態,該加解密電路用以根據該第一密鑰對一特定格式資料執行該解密操作以取得一第二解密資料,並且該記憶體管理電路用以傳送該第二解密資料至該主機系統。
- 如申請專利範圍第17項所述的記憶體控制電路單元,其 中該記憶體管理電路更用以判斷該第一邏輯位址是否為一削減指令所指示的邏輯位址,若該第一邏輯位址為該削減指令所指示的邏輯位址,該記憶體管理電路用以傳送該特定格式資料給該主機系統。
- 如申請專利範圍第17項所述的記憶體控制電路單元,其中,記憶體管理電路更用以接收來自該主機系統的一密鑰更新指令,並且該加解密電路根據該密鑰更新指令來將該加密操作與該解密操作所使用的一密鑰從該第一密鑰改變為一第二密鑰。
- 如申請專利範圍第19項所述的記憶體控制電路單元,若該讀取指令是在該密鑰更新指令之後所接收,該記憶體管理電路用以讀取儲存在該第一實體程式化單元的該些實體位址中的該第一資料,並且判斷該第一旗標是該第一狀態或是該第二狀態,其中,若該第一資料是以該第一密鑰加密且該第一旗標是該第一狀態,該加解密電路用以根據該第二密鑰對該第一資料中儲存在該第一旗標所對應的該實體位址的部份執行該解密操作以取得一第三解密資料,並且該記憶體管理電路用以傳送該第三解密資料給該主機系統,其中,若該第一資料是以該第一密鑰加密且該第一旗標是該第二狀態,該加解密電路根據該第二密鑰對該特定格式資料執行該解密操作以取得一第四解密資料,並且該記憶體管理電路用以傳送該第四解密資料給該主機系統。
- 如申請專利範圍第20項所述的記憶體控制電路單元,其 中該記憶體管理電路更用以判斷該第一資料是以該第一密鑰加密或是該第二密鑰加密,並且判斷該第一邏輯位址是否為一削減指令所指示的邏輯位址,其中,若該第一資料是以該第一密鑰加密且該第一邏輯位址為該削減指令所指示的邏輯位址,該加解密電路用以根據該第二密鑰對該特定格式資料執行該解密操作以取得一第五解密資料,並且該記憶體管理電路用以傳送該第五解密資料給該主機系統。
- 如申請專利範圍第20項所述的記憶體控制電路單元,其中,若該第一資料是以該第二密鑰加密且該第一旗標是該第一狀態,該加解密電路用以根據該第二密鑰對該第一資料中儲存在該第一旗標所對應的該實體位址的部份執行該解密操作以取得一第五解密資料,並且該記憶體管理電路用以傳送該第五解密資料給該主機系統,其中,若該第一資料是以該第二密鑰加密且該第一旗標是該第二狀態,該加解密電路用以根據該第二密鑰對該特定格式資料執行該解密操作以取得一第六解密資料,並且該記憶體管理電路用以傳送該第六解密資料給該主機系統。
- 如申請專利範圍第20項所述的記憶體控制電路單元,其中該記憶體管理電路更用以判斷該第一資料是以該第一密鑰加密或是該第二密鑰加密,並且判斷該第一邏輯位址是否為一削減指令所指示的邏輯位址,若該第一資料是以該第二密鑰加密且該第一邏輯位址為該削 減指令所指示的邏輯位址,該記憶體管理電路用以傳送該特定格式資料給該主機系統。
- 如申請專利範圍第17項所述的記憶體控制電路單元,其中該每一該些實體程式化單元包括一資料位元區與一冗餘位元區,該些資料位元區包括該些實體位址,並且該些冗餘位元區用以記錄該些旗標,其中,該記憶體管理電路更用以從該些實體程式化單元中提取一第二實體程式化單元,其中,該加解密電路用以對一第二資料執行一加密操作,並且該記憶體管理電路用以將加密後至少部份的該第二資料寫入至該第二實體程式化單元的該些實體位址中的至少一第一實體位址,其中該第二實體程式化單元的該些實體位址中的至少一第二實體位址並未被寫入加密後的該第二資料,其中,該記憶體管理電路用以將該些旗標中對應至該至少一第一實體位址的至少一第二旗標設定為該第一狀態,並將該些旗標中對應至該至少一第二實體位址的至少一第三旗標設定為該第二狀態。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102135756A TWI516921B (zh) | 2013-10-02 | 2013-10-02 | 資料處理方法、記憶體儲存裝置與記憶體控制電路單元 |
US14/092,955 US9058296B2 (en) | 2013-10-02 | 2013-11-28 | Data processing method, memory storage device and memory control circuit unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102135756A TWI516921B (zh) | 2013-10-02 | 2013-10-02 | 資料處理方法、記憶體儲存裝置與記憶體控制電路單元 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201514697A true TW201514697A (zh) | 2015-04-16 |
TWI516921B TWI516921B (zh) | 2016-01-11 |
Family
ID=52741357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102135756A TWI516921B (zh) | 2013-10-02 | 2013-10-02 | 資料處理方法、記憶體儲存裝置與記憶體控制電路單元 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9058296B2 (zh) |
TW (1) | TWI516921B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI639918B (zh) * | 2017-05-11 | 2018-11-01 | 慧榮科技股份有限公司 | 資料儲存裝置以及其操作方法 |
TWI737088B (zh) * | 2018-12-21 | 2021-08-21 | 美商美光科技公司 | 主機型快閃記憶體維護技術 |
US11687469B2 (en) | 2018-12-19 | 2023-06-27 | Micron Technology, Inc. | Host-resident translation layer validity check techniques |
US11734170B2 (en) | 2018-08-03 | 2023-08-22 | Micron Technology, Inc. | Host-resident translation layer validity check |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190324678A1 (en) * | 2013-09-09 | 2019-10-24 | Whitecanyon Software, Inc. | System and Method for Encrypted Disk Drive Sanitizing |
WO2016017287A1 (ja) * | 2014-07-28 | 2016-02-04 | ソニー株式会社 | メモリコントローラ、メモリシステムおよび情報処理システム |
US9298647B2 (en) * | 2014-08-25 | 2016-03-29 | HGST Netherlands B.V. | Method and apparatus to generate zero content over garbage data when encryption parameters are changed |
CN106612376A (zh) * | 2016-12-27 | 2017-05-03 | 努比亚技术有限公司 | 一种移动终端及其文件处理方法 |
US10353604B2 (en) * | 2016-12-27 | 2019-07-16 | Intel Corporation | Object transformation in a solid state drive |
JP7089423B2 (ja) * | 2018-07-12 | 2022-06-22 | ルネサスエレクトロニクス株式会社 | 情報処理装置及び制御方法 |
US10809925B2 (en) * | 2019-01-28 | 2020-10-20 | Macronix International Co., Ltd. | Configurable security memory region |
US11188338B2 (en) * | 2019-06-13 | 2021-11-30 | Fungible, Inc. | Context value retrieval prior to or parallel with expansion of previous symbol for context-decoding in range decoder |
TWI722496B (zh) * | 2019-06-20 | 2021-03-21 | 慧榮科技股份有限公司 | 使用者資料的加解密方法及裝置 |
KR20220036468A (ko) * | 2020-09-16 | 2022-03-23 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
US11782611B2 (en) * | 2021-04-13 | 2023-10-10 | EMC IP Holding Company LLC | Logical storage device access using device-specific keys in an encrypted storage environment |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103858116B (zh) * | 2011-08-09 | 2015-09-02 | Lsi公司 | I/o设备及计算主机互操作 |
US8898541B2 (en) * | 2011-11-30 | 2014-11-25 | Sony Corporation | Storage controller, storage device, information processing system, and storage controlling method |
JP2014052899A (ja) * | 2012-09-07 | 2014-03-20 | Toshiba Corp | メモリシステムとその制御方法 |
-
2013
- 2013-10-02 TW TW102135756A patent/TWI516921B/zh active
- 2013-11-28 US US14/092,955 patent/US9058296B2/en active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI639918B (zh) * | 2017-05-11 | 2018-11-01 | 慧榮科技股份有限公司 | 資料儲存裝置以及其操作方法 |
US10409717B2 (en) | 2017-05-11 | 2019-09-10 | Silicon Motion, Inc. | Data storage device and method for operating data storage device |
US11734170B2 (en) | 2018-08-03 | 2023-08-22 | Micron Technology, Inc. | Host-resident translation layer validity check |
US11687469B2 (en) | 2018-12-19 | 2023-06-27 | Micron Technology, Inc. | Host-resident translation layer validity check techniques |
TWI737088B (zh) * | 2018-12-21 | 2021-08-21 | 美商美光科技公司 | 主機型快閃記憶體維護技術 |
US11809311B2 (en) | 2018-12-21 | 2023-11-07 | Micron Technology, Inc. | Host-based flash memory maintenance techniques |
Also Published As
Publication number | Publication date |
---|---|
TWI516921B (zh) | 2016-01-11 |
US20150095663A1 (en) | 2015-04-02 |
US9058296B2 (en) | 2015-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI516921B (zh) | 資料處理方法、記憶體儲存裝置與記憶體控制電路單元 | |
US9037782B2 (en) | Method of programming memory cells and reading data, memory controller and memory storage apparatus using the same | |
TW201907311A (zh) | 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 | |
TWI486766B (zh) | 資料處理方法、記憶體控制器與記憶體儲存裝置 | |
TWI656531B (zh) | 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置 | |
TWI658361B (zh) | 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 | |
TWI591482B (zh) | 資料保護方法、記憶體控制電路單元及記憶體儲存裝置 | |
TWI607309B (zh) | 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 | |
TWI486765B (zh) | 記憶體管理方法、記憶體控制器與記憶體儲存裝置 | |
TWI733375B (zh) | 資料轉移方法與記憶體儲存裝置 | |
TWI591640B (zh) | 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 | |
TWI644210B (zh) | 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 | |
TWI642059B (zh) | 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 | |
TW201928958A (zh) | 資料保護方法、記憶體控制電路單元與記憶體儲存裝置 | |
TWI534814B (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
TW201519255A (zh) | 記憶體控制方法、記憶體儲存裝置與記憶體控制電路單元 | |
TWI631460B (zh) | 資料讀取方法、記憶體控制電路單元與記憶體儲存裝置 | |
CN104573537B (zh) | 数据处理方法、存储器存储装置与存储器控制电路单元 | |
TWI634561B (zh) | 資料保護方法、記憶體儲存裝置及記憶體控制電路單元 | |
CN108664350B (zh) | 数据保护方法、存储器存储装置及存储器控制电路单元 | |
TWI541809B (zh) | 資料存取方法、記憶體控制電路單元與記憶體儲存裝置 | |
TW201723848A (zh) | 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 | |
TWI615713B (zh) | 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置 | |
CN113448488B (zh) | 数据转移方法与存储器存储装置 | |
TWI569201B (zh) | 控制方法、記憶體控制器與資料傳輸系統 |