TW201513560A - 振盪裝置 - Google Patents

振盪裝置 Download PDF

Info

Publication number
TW201513560A
TW201513560A TW103132002A TW103132002A TW201513560A TW 201513560 A TW201513560 A TW 201513560A TW 103132002 A TW103132002 A TW 103132002A TW 103132002 A TW103132002 A TW 103132002A TW 201513560 A TW201513560 A TW 201513560A
Authority
TW
Taiwan
Prior art keywords
circuit
oscillating
oscillation
output
signal
Prior art date
Application number
TW103132002A
Other languages
English (en)
Inventor
Tomoya Yorita
Original Assignee
Nihon Dempa Kogyo Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co filed Critical Nihon Dempa Kogyo Co
Publication of TW201513560A publication Critical patent/TW201513560A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
    • H03L7/145—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop the switched reference signal being derived from the controlled oscillator output signal

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提供一種振盪裝置，其課題在於，在具備用以產生時脈的晶體振子及振盪電路的振盪裝置中，增大所使用的晶體振子的自由度。本發明構成如下裝置，該裝置具備：電壓控制振盪器；鎖相環路電路，包含數位電路；晶體振子及振盪電路；數位控制電路，用以進行振盪電路的振盪參數的設定及鎖相環路電路的參數的設定；及時脈切換部，在電源接通時，將電壓控制振盪器的輸出信號作為時脈信號供給至數位控制電路，數位控制電路藉由時脈信號而動作，在數位控制電路設定振盪電路的振盪參數之後，振盪電路的輸出信號作為時脈信號被供給至數位控制電路。

Description

振盪裝置
本發明是關於一種振盪裝置，其具備用以產生時脈(clock)的晶體振子及振盪電路。
作為振盪裝置，有構成為如圖9所示的恆溫晶體振盪器(oven controlled crystal oscillator，OCXO)100的情況。在該OCXO100中，利用分別從兩個晶體振子輸出的頻率的差而計算恆溫槽內的溫度。然後，基於該計算出的溫度，以抑制從壓控晶體振盪器(Voltage-controlled Crystal Oscillator，VCXO)43輸出的頻率的變動的方式修正加熱器46的輸出，並且變更從溫度修正頻率計算部32向鎖相環路(phase locked loop，PLL)電路部41的輸出即頻率修正值。關於OCXO100的各部分會在實施方式中進行說明，因此在該背景技術的項目中，視需要僅限於說明各部分的概略。此外，專利文獻1中也記載著大致相同構成的OCXO。
在該OCXO100中，第一振盪電路(oscillator，OSC)11、第二振盪電路21及數位控制電路33等包含數位信號處理部3即 共用的大型集成電路(Large Scale Integration，LSI)。所述第一振盪電路11的振盪頻率用作所述LSI的系統時脈(system clock)。此外，晶體振子的振盪特性根據每個個體而存在偏差。另外，作為使晶體振子振盪的振盪電路以如下方式構成，即，藉由使所設定的振盪參數(parameter)變化，而即便如此般在晶體振子的個體存在偏差，也可使各晶體振子以指定範圍的頻率振盪。所述振盪參數為振盪電路的電路常數，藉由設定該振盪參數，而設定在該振盪電路中流動的電流值或構成振盪電路的電容器(condenser)的電容值及電感(inductor)值等。
在所述OCXO100的LSI儲存著初始參數，該初始參數是在該OCXO100剛接通電源之後設定在該LSI的各部分而用以使該LSI啟動，該初始參數中也包含所述振盪參數。即，在電源剛接通之後，預先決定在第一振盪電路11設定的振盪參數，且將該振盪參數設為標準振盪參數。
一面參照圖10的概念圖一面繼續說明。圖中A為所述LSI的時脈的頻率範圍，當在所述電源接通時，一旦該頻率範圍A內的時脈被供給，則所述LSI可啟動。已啟動的LSI可適當設定構成該LSI的各電路的參數，從而可從OCXO100輸出所需的頻率。圖中B表示可藉由LSI使晶體振子振盪的範圍(可變更範圍)。關於以該可變更範圍B內的頻率振盪的晶體振子，藉由將第一振盪電路11的振盪參數從所述標準振盪參數變更為其他值的振盪參數，而能夠以其振盪頻率收斂於時脈頻率範圍A內的方式變更振 盪頻率。
如果設定所述標準振盪參數，則圖10所示的晶體振子C以可變更範圍B內、且所述時脈頻率範圍A內的頻率振盪，因此對所述LSI供給適當的時脈(頻率範圍A內的時脈)。因此，晶體振子C可用作所述第一晶體振子10。
圖10的晶體振子D雖在所述可變更範圍B內振盪，但在時脈頻率範圍A外振盪。此處，如果LSI被供給適當的時脈而啟動，則該LSI可將第一振盪電路11的標準振盪參數變更為從例如LSI的外部讀入的振盪參數，從而可使晶體振子D在時脈頻率範圍A內振盪。然而，在LSI未被供給時脈而未啟動的狀態下，由於無法進行該振盪參數的變更，因此晶體振子D無法用作第一晶體振子10。
如果進一步舉例說明，則設為例如所述LSI的時脈頻率範圍A為50MHz~90MHz。另外，設為藉由所述標準振盪參數來振盪的第一晶體振子10的振盪頻率為20MHz。如果能夠以3倍頻使用第一晶體振子10而獲得60MHz的輸出，則可對LSI供給適當的時脈而使該LSI啟動，但由於標準振盪參數已被預先決定，因此無法獲得該60MHz的輸出。
作為對策，考慮以如下方式構成OCXO100，即在電源接通時，即便在20MHz及60MHz中的任一情況下，均可使第一晶體振子10振盪。具體而言，例如在LSI的外部設置外接電路，經由該外接電路而將晶體振子與振盪電路連接，藉由該外接電路來 調整晶體振子與振盪電路之間的電容成分及電感成分。然而，如此般應對會導致電路規模增大。另外，也考慮新開發LSI以使晶體振子能夠以20MHz及60MHz振盪，但為此需要大量資金。
雖然說明了將第一振盪電路11的輸出用作LSI的系統時脈的情況，但在將第二振盪電路21的輸出用作所述系統時脈的情況下也產生相同的問題。即，必須以可在所述LSI的系統時脈的頻率範圍內振盪的方式選擇用作第一晶體振子10或第二晶體振子20的晶體振子，因此可使用的晶體振子的組合或種類被限定。專利文獻2、3中記載著切換系統時脈的技術，但並無關於所述問題的記載。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-51677號公報
[專利文獻2]日本專利特開2001-344039號公報
[專利文獻3]日本專利特開2012-208804號公報
本發明是在所述情況下完成的，其目的在於，在具備用以產生時脈的晶體振子及振盪電路的振盪裝置中，增大所使用的晶體振子的自由度。
本發明的振盪裝置具備：電壓控制振盪器；PLL電路，包含數位電路(digital circuit)，該數位電路包含參考(reference)信號產生部、及電路部，該電路部提取對應於如下兩種信號的相位差的信號，該兩種信號為與所述電壓控制振盪器的輸出信號對應的信號、及所述參考信號產生部的參考信號；晶體振子及振盪電路，用以產生時脈；數位控制電路，用以進行所述振盪電路的振盪參數的設定及所述PLL電路的參數的設定；以及時脈切換部，在電源接通時，將所述電壓控制振盪器的輸出信號作為時脈信號供給至所述數位控制電路，所述數位控制電路藉由該時脈信號而動作，在該數位控制電路設定所述振盪電路的振盪參數之後，將該振盪電路的輸出信號作為時脈信號供給至所述數位控制電路；且在電源接通時，初始電壓作為控制電壓被供給至所述電壓控制振盪器。
根據本發明的振盪裝置，具備時脈切換部，該時脈切換部在電源接通時，將被供給初始電壓作為控制電壓的電壓控制振盪器的輸出信號作為時脈信號供給至數位控制電路，在該數位控制電路動作而設定振盪電路的振盪參數之後，將該振盪電路的輸 出信號作為時脈信號供給至數位控制電路。因此，對於藉由所述振盪電路振盪的晶體振子，無需使用以在電源接通時對數位控制電路供給所述時脈信號的方式振盪的晶體振子。作為其結果，可增大所使用的晶體振子的自由度。
1‧‧‧OCXO
3‧‧‧數位信號處理部
10‧‧‧第一晶體振子
11‧‧‧第一振盪電路
12‧‧‧箱體
20‧‧‧第二晶體振子
21‧‧‧第二振盪電路
31‧‧‧頻率計數部
32‧‧‧溫度修正頻率計算部
33‧‧‧數位控制電路
34‧‧‧外部記憶體
35‧‧‧連接端子
36‧‧‧內部記憶體
37‧‧‧類比數位轉換器
38‧‧‧集成電路總線
39‧‧‧外部電腦
41‧‧‧PLL電路部
42‧‧‧LPF
43‧‧‧VCXO
44‧‧‧端子
45‧‧‧加熱器控制電路
46‧‧‧加熱器
47‧‧‧開關
100‧‧‧OCXO
401‧‧‧DDS電路部
402‧‧‧分頻器
403‧‧‧相位比較部
A‧‧‧時脈頻率範圍
B‧‧‧可變更範圍
C‧‧‧晶體振子
D‧‧‧晶體振子
Vc‧‧‧直流電壓信號
f1、f2、f1r、f2r‧‧‧振盪頻率
圖1是本發明的OCXO的框圖。
圖2是說明構成所述OCXO的晶體振子的振盪頻率與時脈頻率範圍的關係的說明圖。
圖3是表示所述OCXO中的信號的收發的說明圖。
圖4是表示所述OCXO中的信號的收發的說明圖。
圖5是表示所述OCXO中的信號的收發的說明圖。
圖6是表示所述OCXO中的信號的收發的說明圖。
圖7是表示所述OCXO中的信號的收發的說明圖。
圖8是表示所述OCXO中的信號的收發的說明圖。
圖9是以往的OCXO的框圖。
圖10是說明構成所述OCXO的晶體振子的振盪頻率與時脈頻率範圍的關係的說明圖。
對本發明的振盪裝置的實施方式即OCXO1進行說明。圖1表示OCXO1的框圖。在該框圖中，以細實線的箭頭表示進行 OCXO1中的各電路的暫存器(register)的設定及讀寫時的數位控制資料信號的流動。另外，以一點鏈線的箭頭表示高頻信號流動的方向，以兩點鏈線的箭頭表示類比信號(analog signal)流動的方向。進而，以虛線的箭頭表示系統時脈信號流動的方向。另外，以粗實線的箭頭表示在該振盪裝置1的電源接通時設定的作為初始參數之一的開關(switch)的切換信號的流動。此外，在背景技術的項目中說明的圖10的OCXO100，也與該圖1的OCXO1同樣地使用各箭頭來表示各信號的流動。但是，在OCXO100中，不進行相當於所述開關的切換信號的資料的發送，因此未顯示所述粗實線的箭頭。
該OCXO1具備第一晶體振子10、及第二晶體振子20，且各晶體振子10、晶體振子20包含AT切割而得的晶體片及激振電極。在該例中，第一晶體振子10及第二晶體振子20以相互置於相等的周圍溫度中的方式相互接近地收納在共用的箱體(case)12內。第一晶體振子10連接於設置在箱體12的外部的第一振盪電路11，第二晶體振子20同樣連接於設置在箱體12的外部的第二振盪電路21。
在連接於第一晶體振子10的第一振盪電路11、及連接於第二晶體振子20的第二振盪電路21的後級側，連接著頻率計數(frequency count)部31、溫度修正頻率計算部32、PLL電路部41、低通濾波器(low pass filter，LPF)42、及晶體電壓控制振盪器(VCXO)43。數位電路即PLL電路部41具備參考信號產生部 即直接數位合成器(Direct Digital Synthesizer，DDS)電路部401、分頻器(frequency divider)402及相位比較部403。基於從所述DDS電路部401輸出的鋸齒波(sawtooth wave)而產生參考信號，利用相位比較部對將VCXO43的輸出分頻而得的輸出信號與所述參考信號的相位進行比較，並將比較結果輸出至LPF42。藉由來自LPF42的輸出而控制VCXO43的輸出。即，PLL電路部41具備構成PLL(Phase Locked Loop)的相位比較部403、及分頻器402，且由該等相位比較部403及分頻器402、LPF42、VCXO43形成該PLL。
所述DDS電路部401將從第一振盪電路11輸出的頻率信號用作時脈，而被輸入用以輸出目標頻率的鋸齒波的控制電壓。然而，所述時脈的頻率具有溫度特性。因此，為了消除(cancel)該溫度特性，輸入至所述DDS電路部401的所述控制電壓被加上與來自下述溫度修正頻率計算部32的頻率修正值對應的信號來進行修正。因此，對DDS電路部401的輸出以變得穩定的方式進行溫度補償。然而，為了使包含該DDS電路部401的PLL電路部41動作，而必需較VCXO43的振盪輸出高的頻率的時脈。因此，如下所述，在OCXO1的電源接通時，將VCXO43設為LSI的時脈源，其後，將第一振盪電路11設為時脈源。
對應於來自第一振盪電路11的振盪輸出f1與來自第二振盪電路21的振盪輸出f2的頻率差△F的值，可對應於放置晶體振子10、晶體振子20的環境的溫度而稱為溫度檢測值。此外，為 了方便說明，f1、f2也分別表示第一振盪電路11及第二振盪電路21的振盪頻率。在該例中，頻率計數部31提取{(f2-f1)/f1}-{(f2r-f1r)/f1r}的值，該值相當於與溫度處於比例關係的溫度檢測值。f1r及f2r分別為基準溫度例如25℃時的第一振盪電路11的振盪頻率及第二振盪電路21的振盪頻率。
溫度修正頻率計算部32基於溫度的檢測結果與預先作成 的頻率修正值的關係而算出頻率修正值，將該頻率修正值與預先設定的頻率設定值相加而設定頻率設定信號。所述溫度檢測值與頻率修正值的關係、及所述頻率設定值儲存在數位控制電路33中。所述頻率修正值是用以在第一晶體振子10的溫度從目標溫度變動時補償其變動量、即所述時脈信號的溫度變動量的值。
如果例如設為(f2-f2r)/f2r=OSC2、(f1-f1r)/f1r= OSC1，則在生產晶體振子時藉由實測而取得(OSC2-OSC1)與溫度的關係，從該實測資料導出將頻率相對於溫度的變動量抵消的修正頻率曲線，利用最小平方法導出9次多項近似式係數。然後，將多項近似式係數預先儲存在數位控制電路33中，溫度修正頻率計算部32使用該等多項近似式係數進行修正值的運算處理。 作為結果，時脈的頻率相對於溫度變動而穩定，由此來自電壓控制振盪器(voltage controlled oscillator，VCO)43的輸出頻率穩定。即，所述OCXO1也構成為溫度補償晶體振盪器(Temperature Compensated Crystal Oscillator，TCXO)，譬如說構成為如下裝置，該裝置能以進行雙重溫度對應的高精度使輸出穩定。
圖中34是包含電子抹除式唯讀記憶體(Electrically Erasable Programmable Read-Only Memory，EEPROM)的外部記憶體，35是將外部記憶體34連接於數位信號處理部3(下述)的連接端子。在外部記憶體34中儲存著在溫度修正頻率計算部32中所使用的所述多項式近似係數及頻率設定值、第一振盪電路11及第二振盪電路21的振盪參數、用以在電源接通後不久切換下述開關47的啟動後切換參數等各種資料。
圖中36是內部記憶體，且包含一次性可編程唯讀記憶體(One Time Programmable Read Only memory，OTPROM)。在該內部記憶體36中儲存著構成數位信號處理部3的各部分的初始參數，該初始參數包含分別設定在所述的振盪電路11、振盪電路21的標準振盪參數。另外，內部記憶體36中包含啟動時切換參數，該啟動時切換參數在OCXO1的電源接通時，控制下述開關(開關電路)47的切換。
圖中37是類比數位轉換器(analog digital converter)，將供給至數位信號處理部3的類比的直流電壓信號Vc轉換為數位的直流電壓信號。圖中38、38具有經由內置集成電路(Inter-Integrated Circuit，I2C)總線(bus)而將數位控制電路33與包含在外部電腦(computer)39中的接口電路(interface circuit)連接的作用。圖中44是將數位控制電路33與外部電腦39連接的端子。OCXO1的使用者(user)可藉由外部電腦39變更所述數位控制電路33中所包含的暫存器的各資料。例如可變更預先設定的所述頻率設定 值，從而變更OCXO1的輸出頻率。
在OCXO1設置著加熱器(heater)控制電路45，該加熱器控制電路45用以基於溫度的檢測結果而以放置晶體振子10、晶體振子20的環境成為設定溫度的方式調整環境溫度。加熱器控制電路45根據從頻率計數部31輸出的溫度檢測值(數位值)、及從數位控制電路33輸出的預先設定的溫度設定值而對加熱器46供給電力。所述電力越高，則自加熱器46的發熱量變得越大，以儲存晶體振子10、晶體振子20的箱體12內的環境成為例如第一晶體振子10的零溫度係數(Zero-Temperature Coefficient，ZTC)點的方式進行溫度補償。所謂ZTC點是指將晶體振子的振盪頻率從基準溫度下的振盪頻率的變化量設定在縱軸，進而將溫度變化設定在橫軸時的曲線圖(graph)的反曲點。
接下來，對時脈切換部即開關47進行說明。開關47是以如下方式構成：可將第一振盪電路11的輸出、第二振盪電路21的輸出及VCXO43的輸出中的任一者切換供給至所述數位控制電路33的未圖示的時脈輸入端。如所述般，開關47的切換是在電源接通時藉由儲存在內部記憶體36中的啟動時切換參數而控制，其後，藉由從外部記憶體34儲存在數位控制電路33中的啟動後切換參數而控制。此處，以如下方式設定各切換參數，即藉由開關47而在電源接通時連接VCXO43與數位控制電路33，其後連接第一振盪電路11與數位控制電路33。
所述的振盪電路11、振盪電路21、頻率計數部31、溫度 修正頻率計算部32、PLL電路部41、加熱器控制電路45、數位控制電路33、類比數位轉換器37、內部記憶體36及開關47，包含在共用的集成電路即數位信號處理部3中。另外，數位信號處理部3、包圍晶體振子10、晶體振子20的箱體12、LPF42、VCXO43及加熱器46設置在恆溫槽內，該恆溫槽內的溫度藉由所述加熱器46控制。
所述VCXO43設置在所述LSI的外部。在OCXO1的電源接通時，在PLL電路部41中未藉由數位控制電路33設定分頻比N(N為整數)等適當的參數，另外，由於未對PLL電路部41供給時脈，因此PLL未鎖定。然而，即便如此般未進行PLL的鎖定，VCXO43也藉由被供給由所述電源接通所引起的初始電壓作為控制電壓而動作，從VCXO43獲得振盪輸出。
關於該OCXO1中的第一晶體振子10、第二晶體振子20，於在振盪電路11、振盪電路21設定著所述標準振盪參數時，例如如圖2所示，設為以脫離LSI(數位信號處理部3)的時脈頻率範圍A的頻率振盪。另外，關於第一晶體振子10，可藉由變更第一振盪電路11的振盪參數，而以所述時脈頻率範圍A內的頻率振盪。而且，VCXO43以可在所述電源接通時以所述時脈頻率範圍A內的頻率振盪的方式構成。
繼而，一面參照圖3~圖7、及流程圖即圖8一面進行說明，圖3~圖7表示OCXO1啟動後至OCXO1以指定的輸出振盪為止的在該OCXO1中的各部分進行信號的收發的情況。圖3表示 電源斷開(off)的狀態的OCXO1。此時，第一振盪電路11與數位控制電路33藉由開關47而連接。
當對OCXO1接通電源(步驟S1)時，進行所謂的電源接通重置(power on reset)，即重置(reset)數位控制電路33內的暫存器的資料(步驟S2)。與該重置並行地，基於儲存在內部記憶體36中的啟動時切換參數，而對連接第一振盪電路11與數位控制電路33的開關47以連接VCXO43與數位控制電路33的方式進行切換(圖4)。另外，儲存在內部記憶體36中的標準振盪參數分別設定在第一振盪電路11、第二振盪電路21，從第一振盪電路11及第二振盪電路21提取例如不穩定的振盪輸出。如所述般，所述標準振盪參數不適合晶體振子10、晶體振子20，因此該等的振盪輸出為與所需的振盪輸出f1、f2不同的輸出。
VCXO43藉由所述電源接通而振盪，該振盪輸出作為時脈被供給至數位控制電路33(圖5)，從而數位控制電路33開始動作(步驟S3)。已啟動的數位控制電路33讀出儲存在外部記憶體34中的各種參數，並將該各種參數儲存在數位控制電路33內的暫存器中。該參數中包含振盪電路11、振盪電路21的振盪參數。該振盪參數為多個，數位控制電路33切換振盪參數而設定在振盪電路11、振盪電路21，決定獲得所需的振盪輸出的適當的振盪參數，振盪電路11、振盪電路21分別以所決定的振盪參數動作。由此，振盪電路11、振盪電路21的振盪輸出成為例如穩定的諧波(overtone)，第一振盪電路11的振盪輸出頻率成為圖2中所說明 的時脈頻率範圍A內的頻率。
對除振盪電路11、振盪電路21以外的數位信號處理部3內的各部分，也輸出並設定從外部記憶體34讀出的參數(步驟S4、圖6)。該參數是所述的各基準溫度下的振盪頻率f1r、振盪頻率f2r、多項式近似係數、頻率設定值、及PLL電路部41的參數等。作為所述PLL電路部41的參數，包含分頻器402的分頻比N。進而，該參數中包含所述啟動後切換參數。當讀入啟動後切換參數時，數位控制電路33基於該切換參數而以連接第一振盪電路11與數位控制電路33的方式切換開關47(步驟S5、圖7)。
然後，第一振盪電路11的輸出f1作為時脈被供給至數位控制電路33，該數位控制電路33繼續動作。另外，藉由所述開關47的切換，第一振盪電路11的輸出f1也作為時脈被供給至PLL電路部41等其他數位信號處理部3的各電路。
該第一振盪電路11的輸出頻率f1高於來自VCXO43的輸出頻率，PLL電路部41藉由被供給該時脈而動作。而且，基於來自第一振盪電路11的輸出f1、來自第二振盪電路21的輸出f2，而在頻率計數部31算出溫度檢測值{(f2-f1)/f1}-{(f2r-f1r)/f1r}。加熱器控制電路45基於該溫度檢測值而控制向加熱器46的供給電力，以第一晶體振子10的周圍成為所述ZTC點的方式將恆溫槽內的溫度保持為固定。進而，基於所述溫度檢測值而控制向PLL電路部41輸出的修正運算值。
藉由如所述般被供給相對高的時脈，而在PLL電路部41 中基於VCXO43的輸出、及基於所述溫度檢測值而算出的頻率設定信號，而產生脈衝信號(pulse signal)。利用所述LPF42將該脈衝信號積分，基於該積分的信號而控制VCXO43的輸出。
另外，如上所述，藉由加熱器46控制恆溫槽內的溫度， 而使來自第一振盪電路11的輸出穩定，從而供給至PLL電路部41的所述時脈穩定。從被該PLL電路部41控制的VCXO43輸出穩定的頻率信號(步驟S6)。
所述OCXO1以如下方式構成，即，在電源接通時，可將能在LSI的時脈頻率範圍A內振盪的VCXO43經由開關47而連接於數位信號處理部3來作為系統時脈源，使數位信號處理部3啟動而變更第一振盪電路11及第二振盪電路21的振盪參數。而且，在藉由該數位信號處理部3變更振盪參數之後，切換所述開關47，將第一振盪電路11設為時脈源，將該第一振盪電路11的振盪輸出f1供給至數位信號處理部3，而控制該信號處理部3的動作。因此，無需在電源接通時，將藉由預先儲存在OCXO1中的基準振盪參數而振盪的晶體振子用作第一晶體振子10或第二晶體振子20，因此該晶體振子的選擇自由度的範圍變大。另外，晶體振子的選擇自由如此般變大將無需針對每個晶體振子而進行背景技術的項目中所說明的外接電路的設計。因此，有抑制OCXO1的製造工時的優點。
另外，所述OCXO1的LSI是在OCXO100的LSI的內部記憶體36中增加儲存開關47的切換參數的區域。然而，儲存切 換參數的區域例如為數個位元(bit)。即，與如下般的構成相比有電路構成及記憶體的容量為小規模即可的優點，該構成為在電源接通時將用以使第一振盪電路11動作的各種振盪參數儲存在LSI中，將該各種振盪參數切換並設定在OSC1中。
在所述例中，以將VCXO43設為時脈源，其後第一振盪電路11成為時脈源的方式切換開關47，但也能以如下方式設定外部記憶體34的切換參數，即以第二振盪電路21代替第一振盪電路11成為時脈源的方式切換開關47。
在所述例中，為了高精度地檢測第一晶體振子10的周圍溫度，而將第二晶體振子20及第二振盪電路21構成為溫度傳感器(sensor)，但也可代替設置該等第二晶體振子20及第二振盪電路21而設置熱敏電阻(thermistor)等作為溫度傳感器。另外，也可不藉由加熱器46進行恆溫槽的溫度控制，即，將本發明的振盪裝置構成為TCXO。
1‧‧‧OCXO
3‧‧‧數位信號處理部
10‧‧‧第一晶體振子
11‧‧‧第一振盪電路
12‧‧‧箱體
20‧‧‧第二晶體振子
21‧‧‧第二振盪電路
31‧‧‧頻率計數部
32‧‧‧溫度修正頻率計算部
33‧‧‧數位控制電路
34‧‧‧外部記憶體
35‧‧‧連接端子
36‧‧‧內部記憶體
37‧‧‧類比數位轉換器
38‧‧‧集成電路總線
39‧‧‧外部電腦
41‧‧‧PLL電路部
42‧‧‧LPF
43‧‧‧VCXO
44‧‧‧端子
45‧‧‧加熱器控制電路
46‧‧‧加熱器
47‧‧‧開關
401‧‧‧DDS電路部
402‧‧‧分頻器
403‧‧‧相位比較部
Vc‧‧‧直流電壓信號

Claims (8)

  1. 一種振盪裝置，其特徵在於，具備：電壓控制振盪器；鎖相環路電路，包含數位電路，該數位電路包含參考信號產生部、及電路部，該電路部提取對應於如下兩種信號的相位差的信號，該兩種信號為與所述電壓控制振盪器的輸出信號對應的信號、及所述參考信號產生部的參考信號；晶體振子及振盪電路，用以產生時脈；數位控制電路，用以進行所述振盪電路的振盪參數的設定及所述鎖相環路電路的參數的設定；以及時脈切換部，在電源接通時，將所述電壓控制振盪器的輸出信號作為時脈信號供給至所述數位控制電路，所述數位控制電路藉由該時脈信號而動作，在該數位控制電路設定所述振盪電路的振盪參數之後，將該振盪電路的輸出信號作為時脈信號供給至所述數位控制電路；且在電源接通時，初始電壓作為控制電壓被供給至所述電壓控制振盪器。
  2. 如申請專利範圍第1項所述的振盪裝置，其中所述時脈切換部具備：開關電路，用以將所述電壓控制振盪器的輸出信號與所述振盪電路的輸出信號切換並輸入至所述數位控制電路的時脈輸入 端；及記憶體，被寫入所述開關電路的切換對象即所述電壓控制振盪器的輸出側而作為初始值，且所述初始值在電源接通時被讀出，且所述開關電路的切換對象被設定。
  3. 如申請專利範圍第2項所述的振盪裝置，其中所述振盪裝置設置著儲存如下參數的記憶體，該參數用以在所述振盪電路的振盪參數被設定之後，以該振盪電路與所述數位控制電路被連接的方式切換利用所述開關電路的連接，且所述數位控制電路基於該參數而使所述開關電路動作。
  4. 如申請專利範圍第1項所述的振盪裝置，其中當將用以產生所述時脈的所述晶體振子及所述振盪電路設為第一晶體振子及第一振盪電路時，所述參考信號產生部的輸出基於該第一振盪電路的輸出、及使第二晶體振子振盪的第二振盪電路的輸出，而被溫度補償。
  5. 如申請專利範圍第4項所述的振盪裝置，其中所述第一振盪電路及所述第二振盪電路的輸出為諧波。
  6. 如申請專利範圍第4項所述的振盪裝置，其中所述振盪裝置設置著頻率計數部，該頻率計數部基於基準溫度下的所述第一振盪電路及所述第二振盪電路的輸出f1r、輸出f2r、及所述第一振盪電路及所述第二振盪電路的輸出f1、輸出f2，而對所述參考信號產生部輸出用以輸出參考信號的信號，且所述數位控制電路對所述頻率計數部設定f1r、f2r作為參數。
  7. 如申請專利範圍第1項所述的振盪裝置，其中所述鎖相環路電路的參數中包含用以將所述電壓控制振盪器的輸出分頻的分頻比，且所述電路部提取如下信號，該信號對應於該被分頻的信號與所述參考信號產生部的參考信號的相位差。
  8. 如申請專利範圍第1項所述的振盪裝置，其中設定著所述振盪參數的所述振盪電路的振盪頻率，高於所述電壓控制振盪器的振盪頻率。
TW103132002A 2013-09-18 2014-09-17 振盪裝置 TW201513560A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013193051A JP2015061171A (ja) 2013-09-18 2013-09-18 発振装置

Publications (1)

Publication Number Publication Date
TW201513560A true TW201513560A (zh) 2015-04-01

Family

ID=52667435

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103132002A TW201513560A (zh) 2013-09-18 2014-09-17 振盪裝置

Country Status (4)

Country Link
US (1) US9281822B2 (zh)
JP (1) JP2015061171A (zh)
CN (1) CN104467822A (zh)
TW (1) TW201513560A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6576693B2 (ja) * 2015-05-28 2019-09-18 日本電波工業株式会社 発振装置
KR102120926B1 (ko) * 2016-07-18 2020-06-09 삼성전자주식회사 무선 송수신기 및 그 동작 방법
WO2021165459A1 (de) 2020-02-20 2021-08-26 2Pi-Labs Gmbh Referenzoszillatoranordnung, radarsystem und synchronisationsverfahren

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604468A (en) * 1996-04-22 1997-02-18 Motorola, Inc. Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
US5933058A (en) * 1996-11-22 1999-08-03 Zoran Corporation Self-tuning clock recovery phase-locked loop circuit
WO1998038744A1 (fr) * 1997-02-27 1998-09-03 Seiko Epson Corporation Oscillateur et procede pour regler la frequence d'oscillation de cet oscillateur
JP2001344039A (ja) 2000-03-31 2001-12-14 Seiko Epson Corp 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム
JP5143602B2 (ja) * 2008-03-26 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 位相同期回路
TWI473418B (zh) * 2011-02-28 2015-02-11 Nihon Dempa Kogyo Co 振盪裝置
JP5774344B2 (ja) 2011-03-30 2015-09-09 ラピスセミコンダクタ株式会社 クロック信号生成回路
JP6092540B2 (ja) 2011-08-01 2017-03-08 日本電波工業株式会社 水晶発振器
US8729978B2 (en) * 2011-08-01 2014-05-20 Nihon Dempa Kogyo Co., Ltd. Quartz-crystal controlled oscillator
JP5780045B2 (ja) * 2011-08-08 2015-09-16 日本電波工業株式会社 発振装置

Also Published As

Publication number Publication date
CN104467822A (zh) 2015-03-25
JP2015061171A (ja) 2015-03-30
US9281822B2 (en) 2016-03-08
US20150077189A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
JP6177614B2 (ja) 発振装置
JP6092540B2 (ja) 水晶発振器
TWI485986B (zh) 時脈訊號合成之方法與裝置
JP6190664B2 (ja) 水晶発振器
JP5782724B2 (ja) 発振装置
JP6045961B2 (ja) 水晶発振器及び発振装置
US20080100391A1 (en) Resistor-capacitor oscillation circuit capable of adjusting oscillation frequency and method of the same
TWI577129B (zh) 振盪裝置
JP6587560B2 (ja) 恒温槽付水晶発振器
JP2013232836A (ja) 発振装置
JP6548411B2 (ja) 発振装置
TWI583127B (zh) 晶體振盪器以及振盪裝置
TW201513560A (zh) 振盪裝置
JP5426316B2 (ja) 周波数シンセサイザ
JP2013143601A (ja) 発振装置
JP4805706B2 (ja) 恒温型の水晶発振器
JP6163591B2 (ja) 発振装置
JP5213845B2 (ja) 温度補償水晶発振器
JP2015198291A (ja) 発振装置
JP2017055304A (ja) 発振装置
JP2008193255A (ja) 音叉型水晶発振器の製造方法及び音叉型水晶発振器