TW201443852A - 畫素電路 - Google Patents

畫素電路 Download PDF

Info

Publication number
TW201443852A
TW201443852A TW102116730A TW102116730A TW201443852A TW 201443852 A TW201443852 A TW 201443852A TW 102116730 A TW102116730 A TW 102116730A TW 102116730 A TW102116730 A TW 102116730A TW 201443852 A TW201443852 A TW 201443852A
Authority
TW
Taiwan
Prior art keywords
pulse signal
transistor
level state
period
exhibit
Prior art date
Application number
TW102116730A
Other languages
English (en)
Other versions
TWI462081B (zh
Inventor
Hua-Gang Chang
Yu-Shian Lin
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW102116730A priority Critical patent/TWI462081B/zh
Priority to CN201310337190.1A priority patent/CN103489398B/zh
Priority to US14/159,992 priority patent/US9384693B2/en
Publication of TW201443852A publication Critical patent/TW201443852A/zh
Application granted granted Critical
Publication of TWI462081B publication Critical patent/TWI462081B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種畫素電路係由五個電晶體、二個電容及一個有機發光二極體所組成。第一及第三電晶體之第一端皆電性耦接至第一電源電壓。第二電晶體之第一端電性耦接至第一電晶體之第二端與第四電晶體之第一端，第二電晶體之第二端電性耦接至第五電晶體之第二端與第一電容之第一端，且透過有機發光二極體電性耦接至第二電源電壓，第二電晶體之控制端電性耦接至第四電晶體之第二端與第二電容之第一端。第三電晶體之第二端電性耦接至第一及第二電容之第二端。

Description

畫素電路
本發明是有關於一種有機發光二極體的顯示技術領域，尤其是有關於一種有機發光二極體的畫素電路。
有機發光二極體(Organic Light Emitting Diode,OLED)顯示裝置中的每一個畫素電路一般係以二個電晶體搭配一個電容來控制有機發光二極體的亮度表現。但是現有畫素電路於電路設計上往往會造成面板顯示不均勻的問題，以圖1來說明之。
圖1即為傳統畫素電路的示意圖。如圖1所示，此種畫素電路100一般係由二個電晶體101與102、一個電容103以及有機發光二極體110所組成。每一電晶體皆具有第一端、第二端以及控制端。電晶體101之第一端係直接電性耦接至電源電壓OVDD。電晶體102之第一端因電性耦接關係而接收顯示資料DATA，電晶體102之第二端係電性耦接至電晶體101之控制端，電晶體102之控制端因電性耦接關係而接收掃描訊號SCAN。電容103之一端直接電性耦接至電晶體101之第一端與電源電壓OVDD，電容103之另一端直接電性耦接至電晶體102之第二端與電晶體101之控制端。有機發光二極體110之陽極電性耦接至電晶體101之第二端， 而有機發光二極體110之陰極則直接電性耦接至另一電源電壓OVSS。這樣的畫素電路架構係藉由電晶體101之控制端(即為接點G)與電晶體101之第二端(即為接點S)間的跨壓VGS控制流過電晶體101之電流大小，即流過有機發光二極體110之畫素電流IOLED=K*(VGS-|VTH|)2。在此例中，K為常數，VGS之大小係相關於電源電壓OVDD與顯示資料DATA之電壓大小，VTH為電晶體101之臨界電壓(Threshold Voltage)。
然而，由於這種有機發光二極體顯示裝置中的電源電壓OVDD係透過金屬線將每一個畫素電路互相電性耦接一起，當驅動有機發光二極體110發亮時，因金屬線上本身具有阻抗，所以會有電源電壓降(IR-drop)的存在，使得每一個畫素電路所接收的電源電壓OVDD產生差異而造成每一個畫素電路之畫素電流IOLED會有差異，使得流過每一個有機發光二極體110的電流不同而其所發出的亮度就會不同，進而造成面板顯示不均勻的問題。另外，由於製程的影響，每一個畫素電路中的電晶體101之臨界電壓VTH均不相同，導致有機發光二極體顯示裝置中的每一個畫素電路之畫素電流IOLED會有差異，使得流過每一個有機發光二極體110的電流不同而其所發出的亮度就會不同，亦會造成面板顯示不均勻的問題。
此外，有機發光二極體110隨著長時間的操作以及材料的衰變，使得有機發光二極體110的電阻值增加，進而使得有機發光二極體110的跨壓上升。由於在有機發光二極體110的跨壓上升的情況下，將迫使電晶體101之第二端(接點S)的電壓上升，進而使電晶體101之控制端與第二端間的跨壓VGS下降。因此在電晶體101之控制端與第二端間的跨 壓VGS下降的情況下，流過電晶體101的電流也會變小，使得畫素電路之畫素電流IOLED下降，進而造成有機發光二極體110所發出的亮度下降。如此一來，導致面板之整體顯示亮度下降。
本發明提供一種畫素電路，其可改善面板顯示不均勻的問題。
本發明提出一種畫素電路，其包括有第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第一電容、第二電容以及有機發光二極體。第一電晶體具有第一端、第二端與控制端，第一電晶體之第一端電性耦接至第一電源電壓。第二電晶體具有第一端、第二端與控制端，第二電晶體之第一端電性耦接至第一電晶體之第二端，第二電晶體之第二端透過有機發光二極體電性耦接至第二電源電壓。第一電容具有第一端與第二端，第一電容之第一端電性耦接至第二電晶體之第二端。第三電晶體具有第一端、第二端與控制端，第三電晶體之第一端電性耦接至第一電源電壓，第三電晶體之第二端電性耦接至第一電容之第二端。第二電容具有第一端與第二端，第二電容之第一端電性耦接至第二電晶體之控制端，而第二電容之第二端電性耦接至第一電容之第二端。第四電晶體具有第一端、第二端與控制端，第四電晶體之第一端電性耦接至第二電晶體之第一端，第四電晶體之第二端電性耦接至第二電晶體之控制端。第五電晶體具有第一端、第二端與控制端，第五電晶體之第二端電性耦接至第二電晶體之第二端。
本發明解決前述問題的方式，乃是以五個電晶體、二個電容及一個有機發光二極體來進行畫素電路結構的設計。藉著這種畫素電路結構的設計，可使流過有機發光二極體的畫素電流係相關於有機發光二極體之臨界電壓和顯示資料，而與電源電壓及電晶體之臨界電壓完全無關。因此，本發明實施例提出的畫素電路及採用此畫素電路之顯示裝置可有效地改善面板顯示不均勻的問題以及有機發光二極體之材料衰變的問題，以提供高質量的顯示畫面，進而達到本發明的目的。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
100、200、600‧‧‧畫素電路
101、102、201、202、204、206、207、601、602、604、606、607‧‧‧電晶體
103、203、205、603、605‧‧‧電容
110、210、610‧‧‧有機發光二極體
OVDD、OVSS‧‧‧電源電壓
EM‧‧‧致能脈衝訊號
SW‧‧‧開關脈衝訊號
COM‧‧‧共同脈衝訊號
DATA‧‧‧顯示資料
SCAN‧‧‧掃描脈衝訊號
IOLED‧‧‧畫素電流
G、S‧‧‧接點
R‧‧‧重置期間
T‧‧‧充電期間
W‧‧‧寫入期間
E‧‧‧發光期間
VSO‧‧‧有機發光二極體之臨界電壓
VOLED_R‧‧‧有機發光二極體於重置期間時的跨壓減去有機發光二極體之臨界電壓所得之電壓
VOLED_E‧‧‧有機發光二極體於發光期間時的跨壓減去有機發光二極體之臨界電壓所得之電壓
DH‧‧‧資料保存期間
900‧‧‧顯示裝置
910‧‧‧資料驅動電路
911‧‧‧資料線
920‧‧‧掃描驅動電路
921‧‧‧致能訊號線
922‧‧‧開關訊號線
923‧‧‧共同訊號線
924‧‧‧掃描訊號線
930‧‧‧電源電壓供應電路
931、932‧‧‧電源線
940‧‧‧顯示面板
941‧‧‧畫素電路
圖1為傳統畫素電路的示意圖。
圖2為依照本發明一實施例之畫素電路的示意圖。
圖3係繪示圖2所示畫素電路之各個訊號的時序圖。
圖4(A)係繪示圖2所示畫素電路於重置期間時的電路狀態圖。
圖4(B)係繪示有機發光二極體之電流-電壓特性曲線圖。
圖4(C)係繪示圖2所示畫素電路於充電期間時的電路狀態圖。
圖4(D)係繪示圖2所示畫素電路於寫入期間時的電路狀態圖。
圖4(E)係繪示圖2所示畫素電路於發光期間時的電路狀 態圖。
圖5係繪示圖2所示畫素電路之各個訊號的另一實施例。
圖6為依照本發明另一實施例之畫素電路的示意圖。
圖7係繪示圖6所示畫素電路之各個訊號的時序圖。
圖8係繪示圖6所示畫素電路之各個訊號的另一實施例。
圖9係繪示為依照本發明一實施例之一種顯示裝置的示意圖。
圖2為依照本發明一實施例之畫素電路的示意圖。請參照圖2，此畫素電路200係由電晶體201、電晶體202、電容203、電晶體204、電容205、電晶體206、電晶體207以及有機發光二極體210所組成。而上述五個電晶體皆具有第一端、第二端與控制端，而上述二個電容皆具有第一端與第二端。電晶體201之第一端電性耦接至電源電壓OVDD，電晶體201之控制端因電性耦接關係而接收致能脈衝訊號EM。電晶體202之第一端電性耦接至電晶體201之第二端，電晶體202之第二端透過有機發光二極體210電性耦接至電源電壓OVSS。電容203之第一端電性耦接至電晶體202之第二端。電晶體204之第一端電性耦接至電源電壓OVDD，即電晶體204之第一端電性耦接至電源電壓OVDD與電晶體201之第一端，電晶體204之第二端電性耦接至電容203之第二端，電晶體204之控制端因電性耦接關係而接收開關脈衝訊號SW。電容205之第一端電性耦接至電晶體202之控制端，而電容205之第二端電性耦接至電容203之第二端，即電容205之第二端電性耦接至電容203之第二端與電晶體204之第 二端。電晶體206之第一端電性耦接至電晶體202之第一端，即電晶體206之第一端電性耦接至電晶體202之第一端與電晶體201之第二端，電晶體206之第二端電性耦接至電晶體202之控制端，即電晶體206之第二端電性耦接至電容205之第一端與電晶體202控制端，電晶體206之控制端因電性耦接關係而接收共同脈衝訊號COM。電晶體207之第二端電性耦接至電晶體202之第二端，即電晶體207之第二端電性耦接至電晶體202之第二端、電容203之第一端與有機發光二極體210之陽極，電晶體207之第一端因電性耦接關係而接收顯示資料DATA，電晶體207之控制端因電性耦接關係而接收掃描脈衝訊號SCAN。有機發光二極體210之陽極係電性耦接至電晶體202之第二端，而有機發光二極體210之陰極則係電性耦接至電源電壓OVSS。在此例中，上述之電源電壓OVDD的大小係大於電源電壓OVSS的大小，且上述五個電晶體201、202、204、206與207皆為N型電晶體，並以N型薄膜電晶體來實現。此外，上述有機發光二極體210之陽極係電性耦接至電晶體202之第二端，而有機發光二極體210之陰極則係電性耦接至電源電壓OVSS。
圖3係繪示圖2所示畫素電路之各個訊號的時序圖。在圖3中，標示與圖2之標示相同者表示為相同的訊號。此外，在圖3中，係以R來表示為畫素電路200的重置期間，以T來表示為畫素電路200的充電期間，以W來表示為畫素電路200的寫入期間，以E來表示為畫素電路200的發光期間。從圖3更可得知，充電期間T係在重置期間R之後，寫入期間W係在充電期間T之後、而發光期間E則係在寫入期間W之後。然後，再另一個時序下，再重覆上述的次序，如： R、T、W及E。另外，在此例中，致能脈衝訊號EM、開關脈衝訊號SW、共同脈衝訊號COM、掃描脈衝訊號SCAN以及掃描脈衝訊號SCAN皆具有高準位狀態與低準位狀態。
請同時參照圖2與圖3。在重置期間R中，致能脈衝訊號EM、開關脈衝訊號SW與共同脈衝訊號COM皆呈現高準位狀態，而僅有掃描脈衝訊號SCAN則係呈現低準位狀態。由於致能脈衝訊號EM、開關脈衝訊號SW與共同脈衝訊號COM皆呈現高準位狀態，將使得電晶體201、電晶體204與電晶體206各自依據其控制端所接收的訊號而呈現導通狀態。而由於掃描脈衝訊號SCAN係呈現低準位狀態，則將使得電晶體207依據其控制端所接收的訊號而呈現關閉狀態。因此，畫素電路200可以進一步依照圖4(A)所示的電路狀態來進行重置動作。
圖4(A)係繪示圖2所示畫素電路於重置期間R時的電路狀態圖。以圖4(A)的例子來說，此時接點G的電壓大小與接點S的電壓大小可分別由下列式(1)與式(2)來表示：V G =OVDD......(1)
V S =V SO +V OLED_R ......(2)
其中，VG表示為接點G的電壓大小，VS表示為接點S的電壓大小。請一併參照圖4(B)，其為有機發光二極體210之電流-電壓特性曲線圖。在圖4(B)中，標示VSO表示為有機發光二極體210之臨界電壓，標示VOLED_R表示為有機發光二極體210於重置期間R時的跨壓減去有機發光二極體210之臨界電壓VSO所得之電壓，而標示VOLED_E則表示為有 機發光二極體210於發光期間E時的跨壓減去有機發光二極體210之臨界電壓VSO所得之電壓。而從式(1)可得知，此時電晶體202之控制端(即接點G)的電壓大小係相關於電源電壓OVDD。另外，從式(2)可得知，此時電晶體202之第二端(即接點S)的電壓大小則係相關於有機發光二極體210之臨界電壓VSO和有機發光二極體210於重置期間R時的跨壓減去有機發光二極體210之臨界電壓VSO所得之電壓VOLED_R。
請再同時參照圖2與圖3。在充電期間T中，致能脈衝訊號EM與掃描脈衝訊號SCAN皆呈現低準位狀態，而開關脈衝訊號SW與共同脈衝訊號COM則呈現高準位狀態。由於致能脈衝訊號EM與掃描脈衝訊號SCAN皆呈現低準位狀態，將使得電晶體201與電晶體207各自依據其控制端所接收的訊號而呈現關閉狀態。而由於開關脈衝訊號SW與共同脈衝訊號COM皆係呈現高準位狀態，則將使得電晶體204與電晶體206各自依據其控制端所接收的訊號而呈現導通狀態。因此，畫素電路200可以進一步依照圖4(C)所示的電路狀態來進行充電動作。
圖4(C)係繪示圖2所示畫素電路於充電期間T時的電路狀態圖。以圖4(C)的例子來說，此時接點G的電壓大小與接點S的電壓大小可分別由下列式(3)與式(4)來表示：V G =V SO +V TH ......(3)
V S =V SO ......(4)
其中，VSO表示為有機發光二極體210之臨界電壓，而VTH則表示為電晶體202之臨界電壓。也就是說，從 式(3)可得知，此時電晶體202之控制端(即接點G)的電壓大小係相關於有機發光二極體210之臨界電壓VSO和電晶體202之臨界電壓VTH。而從式(4)可得知，此時電晶體202之第二端(即接點S)的電壓大小則係相關於有機發光二極體210之臨界電壓VSO。進一步來說，從圖4(C)可看出，在充電期間T中，接點G會朝向接點S進行放電動作，使得接點S的電壓VS大小會持續降低，然後降到有機發光二極體210之臨界電壓VSO大小而使有機發光二極體210呈現關閉狀態。同樣地，電晶體202之控制端與第二端間的跨壓(即VGS電壓)亦會持續下降，然後降到電晶體202之臨界電壓VTH大小而使電晶體202亦呈現關閉狀態。
請再同時參照圖2與圖3。在寫入期間W中，致能脈衝訊號EM與共同脈衝訊號COM皆呈現低準位狀態，而開關脈衝訊號SW與掃描脈衝訊號SCAN則呈現高準位狀態。由於致能脈衝訊號EM與共同脈衝訊號COM皆呈現低準位狀態，將使得電晶體201與電晶體206各自依據其控制端所接收的訊號而呈現關閉狀態。而由於開關脈衝訊號SW與掃描脈衝訊號SCAN皆係呈現高準位狀態，則將使得電晶體204與電晶體207各自依據其控制端所接收的訊號而呈現導通狀態。因此，畫素電路200可以進一步依照圖4(D)所示的電路狀態來進行寫入動作。
圖4(D)係繪示圖2所示畫素電路於寫入期間W時的電路狀態圖。以圖4(D)的例子來說，此時接點G的電壓大小與接點S的電壓大小可分別由下列式(5)與式(6)來表示：V G =V SO +V TH ......(5)
V S =V DATA ......(6)
其中，VDATA表示為顯示資料之電壓。也就是說，從式(5)可得知，此時電晶體202之控制端(即接點G)的電壓大小係相關於有機發光二極體210之臨界電壓VSO和電晶體202之臨界電壓VTH。而從式(6)可得知，此時電晶體202之第二端(即接點S)的電壓大小則係相關於顯示資料之電壓VDATA大小。進一步來說，從圖4(D)可看出，在寫入期間W中，因為電晶體204的導通，使得電容203之第二端與電容205之第二端間的電壓維持於電源電壓OVDD大小，所以接點G的電壓依然維持於充電期間T時的有機發光二極體210之臨界電壓VSO大小加上電晶體202之臨界電壓VTH大小，而接點S的電壓會從有機發光二極體210於充電期間T時的臨界電壓VSO大小改變為顯示資料之電壓VDATA大小。
請再同時參照圖2與圖3。在發光期間E中，僅有致能脈衝訊號EM呈現高準位狀態，而開關脈衝訊號SW、共同脈衝訊號COM與掃描脈衝訊號SCAN皆呈現低準位狀態。由於致能脈衝訊號EM呈現高準位狀態，將使得電晶體201依據其控制端所接收的訊號而呈現導通狀態。而由於開關脈衝訊號SW、共同脈衝訊號COM與掃描脈衝訊號SCAN皆呈現低準位狀態，則將使得電晶體204、電晶體206與電晶體207各自依據其控制端所接收的訊號而呈現關閉狀態。因此，畫素電路200可以進一步依照圖4(E)所示的電路狀態來進行發光動作。
圖4(E)係繪示圖2所示畫素電路於發光期間E時的電路狀態圖。以圖4(E)的例子來說，此時接點G的電壓大 小與接點S的電壓大小可分別由下列式(7)與式(8)來表示：V G =V SO +V TH +△V S ......(7)
V S =V SO +V OLED_E ......(8)
其中，△V S =V SE -V SW =(V SO +V OLED_E )-V DATA ，△V S 即為接點S由寫入期間W進行至發光期間E的電壓變化量，也就是△V S =VSE-VSW，VSE表示為接點S於發光期間E時的電壓大小，也就是VSE=VSO+VOLED_E，VSW則表示為接點S於寫入期間W時的電壓大小，也就是VSW=VDATA。進一步來說，從圖4(E)可看出，在發光期間E中，因為電晶體204的關閉，使得二個電容203與205呈現串聯狀態，所以接點S的電壓會與接點G的電壓同步變化。如此，當接點S的電壓上升時，接點G的電壓亦會同步上升，而當接點S的電壓下降時，接點G的電壓亦會同步下降。此時，電晶體202之控制端與第二端間的跨壓(即VGS電壓)大小可整理為下列式(9)：V GS =V TH +V SO -V DATA ......(9)
而流過有機發光二極體210的電流大小可由下列式(10)來表示：I OLED =K*(V GS -|V TH |) 2 ......(10)
將上述式(9)代入式(10)中，便可得出下列式(11)： I OLED =K*(V TH +V SO -V DATA -|V TH |) 2 ......(11)
而將上述式(11)進一步整理，便可得下列式(12)：I OLED =K*(V SO -V DATA ) 2 ......(12)
藉由式(12)可知，在發光期間E中，流過有機發光二極體210的畫素電流IOLED係和有機發光二極體210之臨界電壓VSO及顯示資料之電壓VDATA有關，而和電源電壓OVDD及電晶體202之臨界電壓VTH無關。如此一來，有機發光二極體因電源電壓降(IR-drop)影響及製程對電晶體202之臨界電壓VTH影響而造成面板顯示不均勻的問題即可以得到有效改善。此外，由式(12)亦可知，畫素電流IOLED係和有機發光二極體210之臨界電壓VSO成正比關係。也就是說，當有機發光二極體210隨著長時間的操作以及材料的衰變時，畫素電流IOLED會隨著有機發光二極體210之臨界電壓VSO上升而增加。如此一來，畫素電路200因有機發光二極體210的材料衰變而出現亮度下降的現象，便可藉由畫素電流IOLED的增加而得到抑制。
此外，在一些實施例中，上述之畫素電路200還可依照圖5所示的訊號時序來進行發光動作。圖5為係繪示圖2所示畫素電路之各個訊號的另一實施例。圖5所示的實施例大致上與圖3所示的實施例相當，其不同之處在於圖3所示的實施例係應於有機發光二極體顯示裝置使其每一列畫 素電路能夠漸進式進行發光動作，而圖5所示的實施例則係應用於有機發光二極體顯示裝置使其每一列畫素電路能夠同步式進行發光動作。在圖5中，係以DH來表示為畫素電路200的資料保存期間。如圖5所示的其中一個資料保存期間DH會介於充電期間T與寫入期間W之間，而另一個資料保存期間DH則會介於寫入期間W與發光期間E之間。而在二個資料保存期間DH中，致能脈衝訊號EM、共同脈衝訊號COM與掃描脈衝訊號SCAN皆呈現低準位狀態，而僅有開關脈衝訊號SW呈現高準位狀態。然後，再另一個時序下，再重覆上述的次序，如：R、T、DH、W、DH及E。
更詳細來說，請同時參照圖5與圖2。在二個資料保存期間DH中，由於致能脈衝訊號EM、共同脈衝訊號COM與掃描脈衝訊號SCAN皆呈現低準位狀態，將使得電晶體201、電晶體206與電晶體207各自依據其控制端所接收的訊號而呈現關閉狀態。而由於開關脈衝訊號SW呈現高準位狀態，則將使得電晶體204依據其控制端所接收的訊號而呈現導通狀態。因此，藉由圖5所示的訊號時序，便能夠將顯示資料DATA保持於每一列畫素電路中，然後於發光期間E時即可使每一列畫素電路能夠同步式進行發光動作。
圖6為依照本發明另一實施例之畫素電路的示意圖。圖6所示的實施例大致上與圖2所示的實施例相當，其不同之處在於圖6所示的全部電晶體則係改以P型電晶體來實現。詳細來說，此畫素電路600中的電晶體601之第一端電性耦接至電源電壓OVSS，電晶體601之控制端因電性耦接關係而接收致能脈衝訊號EM。電晶體602之第一端電性耦接至電晶體601之第二端，電晶體602之第二端透過有機發光 二極體610電性耦接至電源電壓OVDD。電容603之第一端電性耦接至電晶體602之第二端。電晶體604之第一端電性耦接至電源電壓OVSS(即電晶體604第一端電性耦接至電源電壓OVSS與電晶體601之第一端)，電晶體604之第二端電性耦接至電容603之第二端，電晶體604之控制端因電性耦接關係而接收開關脈衝訊號SW。電容605之第一端電性耦接至電晶體602之控制端，而電容605之第二端電性耦接至電容603之第二端(即電容605之第二端電性耦接至電容603之第二端與電晶體604之第二端)。電晶體606之第一端電性耦接至電晶體602之第一端(即電晶體606之第一端電性耦接至電晶體601之第二端與電晶體602之第一端)，電晶體606之第二端電性耦接至電晶體602之控制端(即電晶體606之第二端電性耦接至電容605之第一端與電晶體602之控制端)，電晶體606之控制端因電性耦接關係而接收共同脈衝訊號COM。電晶體607之第二端電性耦接至電晶體602之第二端(即電晶體607之第二端電性耦接至電晶體602之第二端、電容603之第一端與有機發光二極體610之陰極)，電晶體607之第一端因電性耦接關係而接收顯示資料DATA，電晶體607之控制端因電性耦接關係而接收掃描脈衝訊號SCAN。在此例中，有機發光二極體610之陰極係電性耦接至電晶體602之第二端，而有機發光二極體610之陽極則係電性耦接至電源電壓OVDD。
圖7係繪示圖6所示畫素電路之各個訊號的時序圖。從圖7可知，在重置期間R中，致能脈衝訊號EM、開關脈衝訊號SW與共同脈衝訊號COM皆呈現低準位狀態，而僅有掃描脈衝訊號SCAN則呈現高準位狀態，在充電期間T中， 致能脈衝訊號EM與掃描脈衝訊號SCAN皆呈現高準位狀態，而開關脈衝訊號SW與共同脈衝訊號COM則呈現低準位狀態，在寫入期間W中，致能脈衝訊號EM與共同脈衝訊號COM皆呈現高準位狀態，而開關脈衝訊號SW與掃描脈衝訊號SCAN則呈現低準位狀態，在發光期間E中，僅有致能脈衝訊號EM呈現低準位狀態，而開關脈衝訊號SW、共同脈衝訊號COM與掃描脈衝訊號SCAN則呈現高準位狀態。因此，藉由如圖7所示之時序亦可使此畫素電路600中的流過有機發光二極體610的畫素電流IOLED僅和有機發光二極體610之臨界電壓VSO及顯示資料之電壓VDATA有關，而和電源電壓OVDD及電晶體602之臨界電壓VTH無關。如此一來，有機發光二極體610因電源電壓降(IR-drop)影響及製程對電晶體602之臨界電壓VTH影響而造成面板顯示不均勻的問題可以得到有效改善。此外，當有機發光二極體610隨著長時間的操作以及材料的衰變時，畫素電流IOLED會隨著有機發光二極體610之臨界電壓VSO上升而增加，使得畫素電路600因有機發光二極體610的材料衰變而出現亮度下降的現象，可由畫素電流IOLED的增加而得到抑制。而畫素電路600的具體作動過程可參照圖4(A)至圖4(E)的介紹，在此便不加以贅述。然後，再另一個時序下，再重覆上述的次序，如：R、T、W及E。
此外，在一些實施例中，上述之畫素電路600還可依照圖8所示的訊號時序來進行發光動作。圖8係繪示圖6所示畫素電路之各個訊號的另一實施例。圖8所示的實施例大致上與圖7所示的實施例相當，其不同之處在於圖7所示的實施例係應於有機發光二極體顯示裝置使其每一列畫素電 路能夠漸進式進行發光動作，而圖8所示的實施例則係應用於有機發光二極體顯示裝置使其每一列畫素電路能夠同步式進行發光動作。在圖8中，係以DH來表示為畫素電路600的資料保存期間。如圖8所示的其中一個資料保存期間DH會介於充電期間T與寫入期間W之間，而另一個資料保存期間DH則會介於寫入期間W與發光期間E之間。而在二個資料保存期間DH中，致能脈衝訊號EM、共同脈衝訊號COM與掃描脈衝訊號SCAN皆呈現高準位狀態，而僅開關脈衝訊號SW則呈現低準位狀態。然後，再另一個時序下，再重覆上述的次序，如：R、T、DH、W、DH及E。
更詳細來說，請同時參照圖8與圖6。在二個資料保存期間DH中，由於致能脈衝訊號EM、共同脈衝訊號COM與掃描脈衝訊號SCAN皆呈現高準位狀態，將使得電晶體601、電晶體606與電晶體607各自依據其控制端所接收的訊號而呈現關閉狀態。而由於開關脈衝訊號SW呈現低準位狀態，則將使得電晶體204依據其控制端所接收的訊號而呈現導通狀態。因此，藉由圖8所示的訊號時序，便能夠將顯示資料DATA保持於每一列畫素電路中，然後於發光期間E時即可使每一列畫素電路能夠同步式進行發光動作。
請參照圖9，其繪示為依照本發明一實施例之一種顯示裝置的示意圖。如圖9所示，此顯示裝置900係以有機發光二極體顯示裝置來實現，而此顯示裝置900包括有資料驅動電路910、掃描驅動電路920、電源電壓供應電路930以及顯示面板940。資料驅動電路910具有多條資料線(如標示911所示)。掃描驅動電路920具有多條致能訊號線(如標示921所示)、多條開關訊號線(如標示922所示)、多條共同訊號 線(如標示923所示)以及多條掃描訊號線(如標示924所示)。電源電壓供應電路930具有至少二條電源線(如標示931與932所示)。顯示面板940包括有多個畫素電路(如標示941所示)。
在此例中，每一個畫素電路941皆係以圖2所示之畫素電路200來當作範例，因此在每一個畫素電路941中，標示與圖2之標示相同者表示為相同之元件或訊號。事實上，在每一個畫素電路941中，電晶體201與電晶體204之第一端係透過上述電源線931電性耦接至電源電壓供應電路930而接收電源電壓OVDD，而電晶體201之控制端則係透過上述致能訊號線921而接收致能脈衝訊號EM。電晶體204之控制端係透過上述開關訊號線922而接收開關脈衝訊號SW。電晶體206之控制端係透過上述共同訊號線923而接收共同脈衝訊號COM。電晶體207之第一端係透過上述資料線911而接收顯示資料DATA，而電晶體207之控制端則係透過上述掃描訊號線924而接收掃描脈衝訊號SCAN。有機發光二極體210之陰極係透過上述電源線932電性耦接至電源電壓供應電路930而接收電源電壓OVSS。此外，在每一個畫素電路941中的各元件的連接關係已在前述詳細介紹，在此便不加以贅述。
在此實施例中，上述之掃描驅動電路920可依照圖3所示的訊號時序來驅動每一個畫素電路941。請同時參照圖9與圖3。事實上，掃描驅動電路920在重置期間R中驅動致能脈衝訊號EM、開關脈衝訊號SW與共同脈衝訊號COM皆呈現高準位狀態，而僅有驅動掃描脈衝訊號SCAN呈現低準位狀態，以進一步控制電晶體201、電晶體204與電晶體 206皆為導通，並控制電晶體207為關閉。掃描驅動電路920在充電期間T中驅動致能脈衝訊號EM與掃描脈衝訊號SCAN皆呈現低準位狀態，並驅動開關脈衝訊號SW與共同脈衝訊號COM皆呈現高準位狀態，以進一步控制電晶體201與電晶體207皆為關閉，並控制電晶體204與電晶體206皆為導通。掃描驅動電路920在寫入期間W中驅動致能脈衝訊號EM與共同脈衝訊號COM皆呈現低準位狀態，並驅動開關脈衝訊號SW與掃描脈衝訊號SCAN皆呈現高準位狀態，以進一步控制電晶體201與電晶體206皆為關閉，並控制電晶體204與電晶體207皆為導通。掃描驅動電路920在發光期間E中僅有驅動致能脈衝訊號EM呈現高準位狀態，並驅動開關脈衝訊號SW、共同脈衝訊號COM與掃描脈衝訊號SCAN皆呈現低準位狀態，以進一步控制電晶體201為導通，並控制電晶體204、電晶體206與電晶體207皆為關閉。然後，再另一個時序下，再重覆上述的次序，如：R、T、W及E。於其它實施例中，上述之掃描驅動電路920可依照圖5所示的訊號時序來驅動每一個畫素電路941。
值得一提的是，儘管在上述說明中，每一個畫素電路941中的電晶體皆係以N型電晶體來實現，然而每一個畫素電路941中的電晶體皆可改以P型電晶體來實現，而每一個電晶體更可進一步採用P型薄膜電晶體來實現，如圖6所示。此時上述之掃描驅動電路920可依照圖7或圖8所示的訊號時序來驅動每一個畫素電路941。此外，雖然電源電壓OVSS係藉由電源電壓供應電路930之電源線932所提供，但是在一些實施例中，為了減少此電源線932的使用，有機發光二極體210之陰極亦可直接電性耦接至接地電壓，只要此 接地電壓的大小係小於電源電壓OVDD的大小即可，本發明並不會依此為限。
綜上所述，本發明解決前述問題的方式，乃是以五個電晶體、二個電容及一個有機發光二極體來進行畫素電路結構的設計。藉著這種畫素電路結構的設計，可使流過有機發光二極體的畫素電流係相關於有機發光二極體之臨界電壓和顯示資料，而和電源電壓及電晶體之臨界電壓完全無關。因此，本發明實施例提出的畫素電路及採用此畫素電路之顯示裝置可有效地改善面板顯示不均勻的問題以及有機發光二極體之材料衰變的問題，以提供高質量的顯示畫面，進而達到本發明的目的。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧畫素電路
201、202、204、206、207‧‧‧電晶體
203、205‧‧‧電容
210‧‧‧有機發光二極體
OVDD、OVSS‧‧‧電源電壓
EM‧‧‧致能脈衝訊號
SW‧‧‧開關脈衝訊號
COM‧‧‧共同脈衝訊號
DATA‧‧‧顯示資料
SCAN‧‧‧掃描脈衝訊號
IOLED‧‧‧畫素電流

Claims (10)

  1. 一種畫素電路，包括：一有機發光二極體；一第一電晶體，具有一第一端、一第二端與一控制端，該第一電晶體之第一端電性耦接至一第一電源電壓；一第二電晶體，具有一第一端、一第二端與一控制端，該第二電晶體之第一端電性耦接至該第一電晶體之第二端，該第二電晶體之第二端透過該有機發光二極體電性耦接至一第二電源電壓；一第一電容，具有一第一端與一第二端，該第一電容之第一端電性耦接至該第二電晶體之第二端；一第三電晶體，具有一第一端、一第二端與一控制端，該第三電晶體之第一端電性耦接至該第一電源電壓，該第三電晶體之第二端電性耦接至該第一電容之第二端；一第二電容，具有一第一端與一第二端，該第二電容之第一端電性耦接至該第二電晶體之控制端，而該第二電容之第二端電性耦接至該第一電容之第二端；一第四電晶體，具有一第一端、一第二端與一控制端，該第四電晶體之第一端電性耦接至該第二電晶體之第一端，該第四電晶體之第二端電性耦接至該第二電晶體之控制端；以及一第五電晶體，具有一第一端、一第二端與一控制端，該第五電晶體之第二端電性耦接至該第二電晶體之第二端。
  2. 如申請專利範圍第1項所述之畫素電路，其中該第一電 晶體之控制端因電性耦接關係而接收一致能脈衝訊號，該第三電晶體之控制端因電性耦接關係而接收一開關脈衝訊號，該第四電晶體之控制端因電性耦接關係而接收一共同脈衝訊號，該第五電晶體之第一端因電性耦接關係而接收一顯示資料，而該第五電晶體之控制端因電性耦接關係而接收一掃描脈衝訊號。
  3. 如申請專利範圍第2項所述之畫素電路，其中在一重置期間中，該第一電晶體、該第三電晶體與該第四電晶體各自依據其控制端所接收的訊號而呈現導通，而該第五電晶體則依據其控制端所接收的訊號而呈現關閉，在一充電期間中，該第一電晶體與該第五電晶體各自依據其控制端所接收的訊號而呈現關閉，而該第三電晶體與該第四電晶體則各自依據其控制端所接收的訊號而呈現導通，在一寫入期間中，該第一電晶體與該第四電晶體各自依據其控制端所接收的訊號而呈現關閉，而該第三電晶體與該第五電晶體則各自依據其控制端所接收的訊號而呈現導通，在一發光期間中，該第一電晶體依據其控制端所接收的訊號而呈現導通，而該第三電晶體、該第四電晶體與該第五電晶體則各自依據其控制端所接收的訊號而呈現關閉。
  4. 如申請專利範圍第3項所述之畫素電路，其中該充電期間在該重置期間之後，該寫入期間在該充電期間之後，而該發光期間在該寫入期間之後。
  5. 如申請專利範圍第2項所述之畫素電路，其中該致能 脈衝訊號、該開關脈衝訊號、該共同脈衝訊號與該掃描脈衝訊號皆具有一高準位狀態與一低準位狀態，在一重置期間中，該致能脈衝訊號、該開關脈衝訊號與該共同脈衝訊號皆呈現該高準位狀態，而該掃描脈衝訊號則呈現該低準位狀態，在一充電期間中，該致能脈衝訊號與該掃描脈衝訊號皆呈現該低準位狀態，而該開關脈衝訊號與該共同脈衝訊號則呈現該高準位狀態，在一寫入期間中，該致能脈衝訊號與該共同脈衝訊號皆呈現該低準位狀態，而該開關脈衝訊號與該掃描脈衝訊號則呈現該高準位狀態，在一發光期間中，該致能脈衝訊號呈現該高準位狀態，而該開關脈衝訊號、該共同脈衝訊號與該掃描脈衝訊號則呈現該低準位狀態。
  6. 如申請專利範圍第5項所述之畫素電路，其中該充電期間在該重置期間之後，該寫入期間在該充電期間之後，而該發光期間在該寫入期間之後。
  7. 如申請專利範圍第2項所述之畫素電路，其中該致能脈衝訊號、該開關脈衝訊號、該共同脈衝訊號與該掃描脈衝訊號皆具有一高準位狀態與一低準位狀態，在一重置期間中，該致能脈衝訊號、該開關脈衝訊號與該共同脈衝訊號皆呈現該高準位狀態，而該掃描脈衝訊號則呈現該低準位狀態，在一充電期間中，該致能脈衝訊號與該掃描脈衝訊號皆呈現該低準位狀態，而該開關脈衝訊號與該共同脈衝訊號則呈現該高準位狀態，在一第一資料保存期間中，該致能脈衝訊號、該共同脈衝訊號與該掃描脈衝訊號皆呈現該低準位狀態，而該開關脈衝訊號則呈現該高準位狀態，在一寫入期間 中，該致能脈衝訊號與該共同脈衝訊號皆呈現該低準位狀態，而該開關脈衝訊號與該掃描脈衝訊號則呈現該高準位狀態，在一第二資料保存期間中，該致能脈衝訊號、該共同脈衝訊號與該掃描脈衝訊號皆呈現該低準位狀態，而該開關脈衝訊號則呈現該高準位狀態，在一發光期間中，該致能脈衝訊號呈現該高準位狀態，而該開關脈衝訊號、該共同脈衝訊號與該掃描脈衝訊號則呈現該低準位狀態。
  8. 如申請專利範圍第2項所述之畫素電路，其中該致能脈衝訊號、該開關脈衝訊號、該共同脈衝訊號與該掃描脈衝訊號皆具有一高準位狀態與一低準位狀態，在一重置期間中，該致能脈衝訊號、該開關脈衝訊號與該共同脈衝訊號皆呈現該低準位狀態，而該掃描脈衝訊號則呈現該高準位狀態，在一充電期間中，該致能脈衝訊號與該掃描脈衝訊號皆呈現該高準位狀態，而該開關脈衝訊號與該共同脈衝訊號則呈現該低準位狀態，在一寫入期間中，該致能脈衝訊號與該共同脈衝訊號皆呈現該高準位狀態，而該開關脈衝訊號與該掃描脈衝訊號則呈現該低準位狀態，在一發光期間中，該致能脈衝訊號呈現該低準位狀態，而該開關脈衝訊號、該共同脈衝訊號與該掃描脈衝訊號則呈現該高準位狀態。
  9. 如申請專利範圍第2項所述之畫素電路，其中該致能脈衝訊號、該開關脈衝訊號、該共同脈衝訊號與該掃描脈衝訊號皆具有一高準位狀態與一低準位狀態，在一重置期間中，該致能脈衝訊號、該開關脈衝訊號與該共同脈衝訊號皆呈現該低準位狀態，而該掃描脈衝訊號則呈現該高準位狀 態，在一充電期間中，該致能脈衝訊號與該掃描脈衝訊號皆呈現該高準位狀態，而該開關脈衝訊號與該共同脈衝訊號則呈現該低準位狀態，在一第一資料保存期間中，該致能脈衝訊號、該共同脈衝訊號與該掃描脈衝訊號皆呈現該高準位狀態，而該開關脈衝訊號則呈現該低準位狀態，在一寫入期間中，該致能脈衝訊號與該共同脈衝訊號皆呈現該高準位狀態，而該開關脈衝訊號與該掃描脈衝訊號則呈現該低準位狀態，在一第二資料保存期間中，該致能脈衝訊號、該共同脈衝訊號與該掃描脈衝訊號皆呈現該高準位狀態，而該開關脈衝訊號則呈現該低準位狀態，在一發光期間中，該致能脈衝訊號呈現該低準位狀態，而該開關脈衝訊號、該共同脈衝訊號與該掃描脈衝訊號則呈現該高準位狀態。
  10. 如申請專利範圍第9項所述之畫素電路，其中該充電期間在該重置期間之後，該第一資料保存期間在該充電期間之後，該寫入期間在該第一資料保存期間之後，該第二資料保存期間在該寫入期間之後，而該發光期間在該第二資料保存期間之後。
TW102116730A 2013-05-10 2013-05-10 畫素電路 TWI462081B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102116730A TWI462081B (zh) 2013-05-10 2013-05-10 畫素電路
CN201310337190.1A CN103489398B (zh) 2013-05-10 2013-08-05 像素电路
US14/159,992 US9384693B2 (en) 2013-05-10 2014-01-21 Pixel circuit and display apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102116730A TWI462081B (zh) 2013-05-10 2013-05-10 畫素電路

Publications (2)

Publication Number Publication Date
TW201443852A true TW201443852A (zh) 2014-11-16
TWI462081B TWI462081B (zh) 2014-11-21

Family

ID=49829583

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116730A TWI462081B (zh) 2013-05-10 2013-05-10 畫素電路

Country Status (3)

Country Link
US (1) US9384693B2 (zh)
CN (1) CN103489398B (zh)
TW (1) TWI462081B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI554997B (zh) * 2015-03-10 2016-10-21 友達光電股份有限公司 畫素結構

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104200779B (zh) * 2014-09-25 2016-09-07 上海天马有机发光显示技术有限公司 像素电路及其驱动方法、显示面板、显示装置
CN104409042B (zh) * 2014-12-04 2017-06-06 上海天马有机发光显示技术有限公司 像素电路及其驱动方法、显示面板、显示装置
TWI699577B (zh) * 2018-10-05 2020-07-21 友達光電股份有限公司 畫素結構
TWI694429B (zh) * 2019-01-31 2020-05-21 友達光電股份有限公司 畫素電路及其修復方法
CN111755466B (zh) * 2019-03-28 2023-06-16 群创光电股份有限公司 电子装置
CN113077753B (zh) * 2020-06-10 2022-09-13 友达光电股份有限公司 像素驱动电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490622B1 (ko) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
TWI228696B (en) 2003-03-21 2005-03-01 Ind Tech Res Inst Pixel circuit for active matrix OLED and driving method
KR100627267B1 (ko) * 2004-05-20 2006-09-25 삼성에스디아이 주식회사 발광 표시 장치
WO2006053424A1 (en) * 2004-11-16 2006-05-26 Ignis Innovation Inc. System and driving method for active matrix light emitting device display
KR100731741B1 (ko) 2005-04-29 2007-06-22 삼성에스디아이 주식회사 유기전계발광장치
TWI317925B (en) * 2005-08-19 2009-12-01 Toppoly Optoelectronics Corp An active matrix organic light emitting diodes pixel circuit
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR101295877B1 (ko) * 2007-01-26 2013-08-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그의 구동 방법
KR101030002B1 (ko) * 2009-10-08 2011-04-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR101056318B1 (ko) * 2009-12-31 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101065419B1 (ko) 2010-02-26 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR101199106B1 (ko) * 2010-03-17 2012-11-09 삼성디스플레이 주식회사 유기전계발광 표시장치
CN101859542B (zh) 2010-05-11 2012-05-23 友达光电股份有限公司 有机发光二极管显示装置及其有机发光二极管像素电路
CN101996579A (zh) * 2010-10-26 2011-03-30 华南理工大学 有源有机电致发光显示器的像素驱动电路及其驱动方法
TWI424412B (zh) * 2010-10-28 2014-01-21 Au Optronics Corp 有機發光二極體之像素驅動電路
CN102654973B (zh) * 2011-08-15 2014-11-19 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN102682704A (zh) * 2012-05-31 2012-09-19 广州新视界光电科技有限公司 有源有机电致发光显示器的像素驱动电路及其驱动方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI554997B (zh) * 2015-03-10 2016-10-21 友達光電股份有限公司 畫素結構

Also Published As

Publication number Publication date
US20140332775A1 (en) 2014-11-13
CN103489398B (zh) 2016-03-09
US9384693B2 (en) 2016-07-05
CN103489398A (zh) 2014-01-01
TWI462081B (zh) 2014-11-21

Similar Documents

Publication Publication Date Title
TWI462081B (zh) 畫素電路
TWI425472B (zh) 像素電路及其驅動方法
US10217409B2 (en) Pixel circuit and driving method therefor, and organic light-emitting display
CN111477166B (zh) 像素电路、像素驱动方法和显示装置
CN114758619A (zh) 一种像素电路及其驱动方法、显示面板及显示装置
TWI512707B (zh) 畫素電路及採用此畫素電路之顯示裝置
TWI421836B (zh) 顯示裝置及其顯示方法以及電流驅動元件的驅動電路
CN109243369A (zh) 显示面板、像素电路的驱动方法及显示装置
TWI417840B (zh) 畫素電路、主動式矩陣有機發光二極體顯示器及畫素電路之驅動方法
TWI441138B (zh) 發光二極體電路，驅動發光二極體電路之方法及發光二極體顯示器
TWI492206B (zh) 電激發光畫素電路
WO2017049849A1 (zh) 一种驱动电路及其驱动方法和显示装置
TW201545151A (zh) 有機發光二極體顯示器之像素驅動電路及其操作方法
CN104575380A (zh) 像素电路和有源矩阵有机发光显示器
US10490126B2 (en) Pixel compensation circuit
TW201314656A (zh) 畫素電路及其驅動方法
CN105206222A (zh) Oled像素补偿电路和oled像素驱动方法
TW201519196A (zh) 像素結構及其驅動方法
CN112530368B (zh) 像素电路、显示面板及显示装置
CN103295519B (zh) 显示器与驱动像素方法
CN113744683A (zh) 像素电路、驱动方法和显示装置
CN112599097A (zh) 像素驱动电路及显示面板
CN114120910A (zh) 像素补偿驱动电路及显示面板
CN103021328B (zh) 一种驱动发光器件发光的像素电路及显示装置
US20210241687A1 (en) Pixel compensation circuit, driving method, and display device