TW201423590A - 電腦系統及其操作方法 - Google Patents
電腦系統及其操作方法 Download PDFInfo
- Publication number
- TW201423590A TW201423590A TW101145890A TW101145890A TW201423590A TW 201423590 A TW201423590 A TW 201423590A TW 101145890 A TW101145890 A TW 101145890A TW 101145890 A TW101145890 A TW 101145890A TW 201423590 A TW201423590 A TW 201423590A
- Authority
- TW
- Taiwan
- Prior art keywords
- instruction
- control device
- command
- external
- logic control
- Prior art date
Links
Landscapes
- Storage Device Security (AREA)
Abstract
一種電腦系統及其操作方法在此揭露。電腦系統包括受控電路、基板管理控制器以及邏輯控制裝置。基板管理控制器用以接受並輸出一外部指令。邏輯控制裝置包括第一暫存區。邏輯控制裝置用以接收並判斷外部指令為一般指令或重要指令。當判斷外部指令為重要指令時,邏輯控制裝置將外部指令與第一暫存區之預設驗證碼進行核對,且於外部指令核對正確時,邏輯控制裝置根據外部指令之控制指令位址將外部指令之控制資料寫入第一暫存區中相應的位址。
Description
本發明是有關於一種電子系統及其操作方法,特別是有關於一種電腦系統及其操作方法。
隨著數位科技的發展,電腦系統已被廣泛地應用在人們的生活當中,如用以提供個人使用的桌上型電腦、筆記型電腦及用以提供網路服務的網路處理器、伺服器等。
在習知技術中,電腦系統可包括基板管理控制器(baseboard management controller,BMC)與整合型邏輯元件,如複雜可程式邏輯裝置(complex programmable logic device,CPLD)。整合型邏輯元件可用以接收電腦系統中各式電路的訊號,而基板管理控制器可藉由發送控制命令至整合型邏輯元件,以透過修改整合型邏輯元件的儲存的控制資料而控制電腦系統中的各式電路。
基板管理控制器的使用者介面可包括串列埠介面(serial port interface)及網路圖形使用者介面(Web graphic user interface,Web GUI)。在現行做法中,若使用者係透過網路圖形使用者介面控制基板管理控制器,則使用者需先登入身份密碼,故電腦系統可藉此驗證機制控管基板管理控制器的使用者。然而,若使用者係透過串列埠介面控制基板管理控制器,則使用者並不須經過驗證機制,如此一來,未經授權的使用者得以透過基板管理控制器發送控制命令至整合型邏輯元件,並藉以控制電腦系統中的各式
電路。更甚者,若未經授權的使用者修改整合型邏輯元件中的重要訊號的狀態(如風扇轉速或重開機請求),則可能導致電腦系統的損害或不穩定。
因此,一種驗證機制以避免未經授權的使用者控制整合型邏輯元件當被提出。
本發明的一態樣為一種電腦系統的操作方法。根據本發明一實施例,該電腦系統包括一基板管理控制器(baseboard management controller,BMC)、一低腳位(low pin count,LPC)模組、一邏輯控制裝置以及一受控電路。該邏輯控制裝置包括一第一暫存區以及一第二暫存區。該操作方法包括:該基板管理控制器接收並傳送一外部指令至該邏輯控制裝置;該邏輯控制裝置接收並斷該外部指令為一般指令或重要指令;當該邏輯控制裝置判斷該外部指令為重要指令時,將該外部指令與該第一暫存區之一預設驗證碼進行核對;以及,當該驗證碼核對正確時,該邏輯控制裝置根據該外部指令之一控制指令位址將該外部指令之一控制資料寫入該第一暫存區中相應的位址。
根據本發明一實施例,操作方法更包括:在該邏輯控制裝置將該控制資料寫入該第一暫存區中之後,該邏輯控制裝置輸出該控制資料至該受控電路。
根據本發明一實施例,當該外部指令為一般指令時,該外部指令包括該控制指令位址以及該控制資料。
根據本發明一實施例,當該外部指令為重要指令時,
該外部指令包括一驗證碼暫存區位址、一驗證碼、該控制指令位址以及該控制資料。根據本發明一實施例,操作方法更包括:當該邏輯控制裝置判斷該外部指令為一般指令時,該邏輯控制裝置根據該外部指令之該控制指令位址將該外部指令之該控制資料寫入該第一暫存區中相應的位址以輸出該控制資料至該受控電路。
根據本發明一實施例,邏輯控制裝置判斷該外部指令為一般指令或重要指令的步驟包括:該邏輯控制裝置根據該外部指令之該控制指令位址以判斷該該外部指令為一般指令或重要指令。
根據本發明一實施例,該操作方法更包括:該低腳位模組接收並傳送一內部指令至該邏輯控制裝置,其中該內部指令不同於該外部指令;該邏輯控制裝置判斷該內部指令為一般指令或重要指令;當該邏輯控制裝置判斷該內部指令為重要指令時,該邏輯控制裝置將該內部指令與該第二暫存區之一預設驗證碼進行核對;以及,當該內部指令之該驗證碼核對正確時,該邏輯控制裝置根據該內部指令之一控制指令位址將該內部指令之一控制資料寫入該第二暫存區中相應的位址。本發明的另一態樣為一種電腦系統,用以接收一外部指令。根據本發明一實施例,電腦系統包括一受控電路、一基板管理控制器以及一邏輯控制裝置。基板管理控制器用以接收並輸出一外部指令。邏輯控制裝置電性連接該基板管理控制器以及該受控電路,包括一第一暫存區。該邏輯控制裝置用以於接收該外部指令時,判斷該外部指令為一般指令或重要指令,當該邏輯控
制裝置判斷該外部指令為重要指令時,該邏輯控制裝置將該外部指令與該第一暫存區之一預設驗證碼進行核對,且當該驗證碼核對正確時,該邏輯控制裝置根據該外部指令之一控制指令位址將該外部指令之一控制資料寫入該第一暫存區中相應的位址。
根據本發明一實施例,在該邏輯控制裝置將該控制資料寫入該第一暫存區中之後,該邏輯控制裝置更用以輸出該控制資料至該受控電路。
根據本發明一實施例,當該外部指令為一般指令時,該外部指令包括該控制指令位址以及該控制資料。
根據本發明一實施例,當該外部指令為重要指令時,該外部指令包括一驗證碼暫存區位址、一驗證碼、該控制指令位址以及該控制資料。
根據本發明一實施例,其中當該邏輯控制裝置判斷該外部指令為一般指令時,該邏輯控制裝置更用以根據該外部指令之該控制指令位址將該外部指令之該控制資料寫入該第一暫存區中相應的位址以輸出該控制資料至該受控電路。
根據本發明一實施例,該邏輯控制裝置更用以根據該外部指令之該控制指令位址判斷該外部指令為一般指令或重要指令。
根據本發明一實施例,電腦系統更包括一低腳位模組。該低腳位模組電性連接該邏輯控制裝置,用以接收並輸出一內部指令至該邏輯控制裝置,其中該內部指令不同
於該外部指令。該邏輯控制裝置更用以接收並判斷該內部指令為一般指令或重要指令,當該邏輯控制裝置判斷該內部指令為重要指令時,該邏輯控制裝置將該內部指令與該第二暫存區之一預設驗證碼進行核對,當該內部指令核對正確時,該邏輯控制裝置根據該內部指令之一控制指令位址將該內部指令之一控制資料寫入該第二暫存區中相應的位址。
根據上述實施例,電腦系統可透過邏輯控制裝置將外部指令與預設驗證碼進行核對,而避免邏輯控制裝置上的重要資料被未經授權地修改。
以下將以圖式及詳細敘述清楚說明本揭示內容之精神,任何所屬技術領域中具有通常知識者在瞭解本揭示內容之較佳實施例後,當可由本揭示內容所教示之技術,加以改變及修飾,其並不脫離本揭示內容之精神與範圍。
關於本文中所使用之『電性連接』,可指二或多個元件相互直接作實體或電性接觸,或是相互間接作實體或電性接觸,而『連接』還可指二或多個元件元件相互操作或動作。
本發明的一態樣為一種電腦系統,其中電腦系統可為桌上型電腦、筆記型電腦、網路處理器以及伺服器等,為使敘述清楚,在以下的段落中將以伺服器為例進行說明。
第1圖為根據本發明一實施例所繪示的電腦系統100之方塊圖。電腦系統100包括一受控電路110、一邏輯控
制裝置120、一基板管理控制器(baseboard management controller,BMC)130以及一低腳位(low pin count,LPC)模組140。其中,邏輯控制裝置120可透過通用型的輸出輸出(general purpose input output,GPIO)接腳與受控電路110電性連接,透過延伸周邊元件互連(extend peripheral component interconnect,PCI-X)匯流排與基板管理控制器130電性連接,並透過低腳位(low pin count,LPC)匯流排與低腳位模組140電性連接。
在本實施例中,邏輯控制裝置120可包括第一暫存區122a與第二暫存區122b。基板管理控制器130可包括一使用者介面134。使用者介面134例如可包括串列埠介面(serial port interface)134a與網路圖形使用者介面(Web graphic user interface,Web GUI)134b。
當注意到,受控電路110可包括電腦系統100中的電路,例如南橋晶片(south bridge chip)、基本輸入輸出系統(basic input output system,BIOS)、中央處理器(central processing unit,CPU)、電源供應單元(power supply unit,PSU)、儲存裝置、風扇模組、電壓調節器(voltage regulator down,VRD)中及/或其它裝置/元件的部份或整體電路。邏輯控制裝置120可用但不限於可程式邏輯裝置(programmable logic device,PLD)、複雜可程式邏輯裝置(complex programmable logic device,CPLD)、或可程式邏輯閘陣列(field programmable gate array,FPGA)實現。
在本實施例中,第一暫存區122a與第二暫存區122b可用以分別儲存來自基板管理控制器130與來自低腳位模
組140的控制資料。基板管理控制器130與低腳位模組140可分別藉由發送外部指令與內部指令至邏輯控制裝置120,以分別修改儲存於第一暫存區122a與第二暫存區122b中的資料,從而改變邏輯控制裝置120的操作狀態(例如開機狀態),及/或輸出對應的控制訊號以控制受控電路110。在一實施例中,內部指令的功能與形態可不同於外部指令。在一實施例中,外部指令例如是來自使用者,內部指令例如是來自基本輸入輸出系統或南橋晶片。
第1b圖為根據本發明一實施例所繪示的暫存區位址及暫存區位址所對應的資料的示意圖。第一暫存區122a與第二暫存區122b可分別包括複數個位址,每一位址可指向至少1位元的儲存空間,此些儲存空間可用以儲存來自基板管理控制器130與來自低腳位模組140的控制資料以控制受控電路110。例如,第一暫存區122a中的第一位址0x00所指向的儲存空間可用以儲存是否發送風扇模組的致能訊號(enable signal)之控制資料,當第一暫存區122a中的第一位址0x00儲存來自於基板管理控制器130、相應於發送風扇模組的致能訊號之控制資料(例如為0001)時,邏輯控制裝置120可根據此控制資料發送致能訊號至風扇模組。當注意到,第一、第二暫存區122a、122b中每一位址所指向的儲存空間之用途(例如第一位址0x00用以儲存相應於是否發送風扇模組的致能訊號之控制資料、第二位址0x10用以儲存相應於是否發送風扇模組的重啟訊號等)可由管理者預先定義,且暫存區122中每一位址所指向的儲存空間的位元數亦可由管理者預先定義。
第1c圖為根據本發明一實施例所繪示的一般指令與重要指令示意圖。如圖所示,本實施例中,基板管理控制器130與低腳位模組140發送至邏輯控制裝置120的外部指令與內部指令皆可被區分為一般指令與重要指令。一般指令具有2個部分,包括一控制指令位址以及一控制資料,而重要指令具有4個部分,包括一控制指令位址、一控制資料、一驗證碼暫存區位址以及一驗證碼。其中管理者可定義一筆外部指令或內部指令為重要指令或一般指令,例如管理者可定義重開機請求以及重啟受控電路110的指令為重要指令,其餘為一般指令,換言之管理者可定義欲修改儲存於第一暫存區122a、第二暫存區122b中特定位址之控制資料的外部指令或內部指令為重要指令。
同時參照第1a-1c圖,在操作上,使用者可透過基板管理控制器130的使用者介面134輸入一外部指令。基板管理控制器130可接收並輸出此外部指令至邏輯控制裝置120。邏輯控制裝置120可接受此外部指令,並根據此外部指令之控制指令位址,判斷此外部指令為一般指令或重要指令。當邏輯控制裝置120判斷此外部指令為重要指令時,邏輯控制裝置120將此外部指令與第一暫存區122a之一預設驗證碼進行核對。當外部指令核對正確時,邏輯控制裝置可根據外部指令之控制指令位址將外部指令之控制資料寫入第一暫存區122a中相應的位址。在一實施例中,邏輯控制裝置120可輸出前述儲存於第一暫存區122a中的控制資料至受控電路110,以控制受控電路110。
類似地,基本輸入輸出系統與南橋晶片亦可輸入一系
統指令至低腳位模組140。低腳位模組140可接收並根據此一系統指令輸出內部指令至邏輯控制裝置120。邏輯控制裝置120可接受此內部指令,並根據此內部指令之控制指令位址,判斷此內部指令為一般指令或重要指令。當邏輯控制裝置120判斷此內部指令為重要指令時,邏輯控制裝置120可將此內部指令與第二暫存區122b之一預設驗證碼進行核對。當此內部指令核對正確時,邏輯控制裝置可根據內部指令之控制指令位址將內部指令之控制資料寫入第二暫存區122b中相應的位址。在一實施例中,邏輯控制裝置120可輸出前述儲存於第二暫存區122b中的控制資料至受控電路110,以控制受控電路110。
透過上述的設置,邏輯控制裝置120在接收到外部指令時可將外部指令與預設驗證碼進行核對,而避免邏輯控制裝置120上的重要資料被未經授權地修改導致系統損害與不穩定。另外,當注意到,在不影響本發明之精神下,在一些實施例中,電腦系統100可不包括低腳位模組140與第二暫存區122a,在另外一些實施例中,邏輯控制裝置120可不對低腳位模組140所輸出的內部指令進行驗證。
另一方面,在本發明一實施例中,當邏輯控制裝置120接收並判斷外部指令為一般指令時,邏輯控制裝置120可根據外部指令之控制指令位址將外部指令之控制資料寫入第一暫存區122a中相應的位址以控制受控電路110。此外,當邏輯控制裝置120接收並判斷內部指令為一般指令時,其操作與前述類似,故在此不贅述。
在本發明一實施例中,第一暫存區122a可包括驗證
碼暫存區124a,用以儲存外部指令之驗證碼。當邏輯控制裝置120接收並判斷外部指令為重要指令時,邏輯控制裝置120可根據此外部指令中的驗證碼暫存區位址以儲存此重要指令中的驗證碼於驗證碼暫存區124a中,而後將外部指令之驗證碼與第一暫存區122a之預設驗證碼進行核對。
舉例而言,當外部指令之驗證碼暫存區位址為0xFF,外部指令之驗證碼為0010時,邏輯控制裝置120可將驗證碼0010儲存於驗證碼暫存區124a中,其中驗證碼暫存區124a可為第一暫存區122a中位址0xFF所指向的儲存空間。而後,邏輯控制裝置120可核對外部指令之驗證碼與預設驗證碼(例如為預設的數值),當外部指令之驗證碼與預設驗證碼相同時核對正確,反之則代表核對錯誤。在一實施例中,預設驗證碼亦可為儲存於第一暫存區122a中的系統資料(例如:風扇模組的轉速)。在另一實施例中,預設驗證碼可由預設數值與儲存於第一暫存區122a中的系統資料參雜組成。
另一方面,在一實施例中,第二暫存區122b亦可包括驗證碼暫存區124b,相關操作與上述段落類似,故在此不再贅。
此外,在一實施例中,基板管理控制器130可更包括一儲存裝置134,用以儲存相應於第一暫存區122a的資料,使基板管理控制器130得以掌握第一暫存區122a中的資料狀況。
本發明另一態樣為一種電腦系統的操作方法。此操作方法可用於結構與前述第1a-1c圖中相同或類似的電腦系統。為方便說明,下述操作方法係以第1a-1c圖所示之實施例為例進行描述,但並不以第1a-1c圖之實施例為限。
當注意到,在以下操作方法中的步驟中,除非另行述明,否則並不具有特定順序。另外,以下步驟亦可能被同時執行,或者於執行時間上有所重疊。
第2圖為根據本發明一實施例中的操作方法200所繪示的流程圖。操作方法200包括以下步驟:基板管理控制器130傳送一外部指令至邏輯控制裝置120(步驟S0);邏輯控制裝置120接收此外部指令(步驟S1),並判斷此外部指令為一般指令或重要指令(步驟S2);當邏輯控制裝置120判斷外部指令為重要指令時,該邏輯控制裝置將外部指令與第一暫存區122a之一預設驗證碼進行核對(步驟S3);以及,當外部指令核對正確時,邏輯控制裝置120根據此外部指令之一控制資料將外部指令的一控制資料寫入第一暫存區122a中相應的位址(步驟S4)。
關於一般指令與重要指令的詳細內容可參照前一實施態樣,在此不贅述。
而透過上述步驟,可避免電腦系統100中的重要資料區段被不經意地修改導致電腦系統100的錯誤或不穩定。
根據本發明一實施例,在步驟S2中,邏輯控制裝置120可依據外部指令的控制指令位址判斷此外部指令為一般指令或重要指令。
另外,若邏輯控制裝置120判斷前述外部指令為一般
指令,則邏輯控制裝置120可根據此外部指令之控制指令位址將此外部指令之控制資料寫入第一暫存區122a中相應的位址(步驟S5)。
在一實施例中,在將外部指令之控制資料寫入第一暫存區122a後,邏輯控制裝置120可輸出前述儲存於第一暫存區122a中的控制資料至受控電路,以控制受控電路110。
在本發明一實施例中,步驟S3包括下述步驟:邏輯控制裝置120根據此外部指令之驗證碼暫存區位址將外部指令的驗證碼儲存於第一暫存區122a的驗證碼暫存區124a(子步驟S32)。例如,當外部指令中的驗證碼暫存區位址為0xFF,外部指令中的驗證碼為0010時,邏輯控制裝置120可將驗證碼0010儲存於第一暫存區122a的驗證碼暫存區124a中。而後,邏輯控制裝置120將外部指令之驗證碼與第一暫存區122a之預設驗證碼進行核對。(子步驟S34)。
舉例而言,邏輯控制裝置120可核對外部指令之驗證碼與預設驗證碼(例如為預設的數值),當外部指令之驗證碼與預設驗證碼相同時核對正確,反之則代表核對錯誤。在一實施例中,預設驗證碼亦可為儲存於第一暫存區122a中的系統資料(例如:風扇模組的轉速)。在另一實施例中,預設驗證碼可由預設數值與儲存於第一暫存區122a中的系統資料參雜組成。
在一實施例中,若外部指令之驗證碼核對錯誤,則邏輯控制裝置120可發出一警告訊號(步驟S6),以通知電腦系統100或系統管理者有驗證碼核對錯誤的外部指令,並
再次回到步驟S1以接收另一外部指令。
另外,根據一實施例,在子步驟S32中,邏輯控制裝置120可根據此外部指令之控制指令位址判斷其為何種指令,以進行智慧型的整合控制。舉例而言,邏輯控制裝置120在判斷此外部指令為何種指令後,可接著判斷執行此外部指令的條件是否達成,若皆已達成才可執行此外部指令,以避免邏輯控制裝置120發生錯誤。
再者,根據一實施例,低腳位模組140亦可接收並傳送一內部指令至邏輯控制裝置120。邏輯控制裝置120可接受此內部指令,並根據此內部指令之控制指令位址,判斷此內部指令為一般指令或重要指令。當邏輯控制裝置120判斷此內部指令為重要指令時,邏輯控制裝置120可將此內部指令與第二暫存區122b之預設驗證碼進行核對。當驗證碼核對正確時,邏輯控制裝置可根據內部指令之控制指令位址將內部指令之控制資料寫入第二暫存區122b中相應的位址。
在一實施例中,在將內部指令之控制資料寫入第二暫存區122b後,邏輯控制裝置120可輸出前述儲存於第二暫存區122a中的控制資料至受控電路110,以控制受控電路110。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧電腦系統
110‧‧‧受控電路
120‧‧‧邏輯控制裝置
122a‧‧‧第一暫存區
122b‧‧‧第二暫存區
124a‧‧‧驗證碼暫存區
124b‧‧‧驗證碼暫存區
130‧‧‧基板管理控制器
132‧‧‧儲存裝置
134‧‧‧使用者介面
134a‧‧‧串列埠介面
134b‧‧‧網路圖形使用者介面
140‧‧‧低腳位模組
200‧‧‧操作方法
S0-S6‧‧‧步驟
S32、S34‧‧‧子步驟
第1a圖為根據本發明一實施例所繪示的電腦系統的方塊圖;第1b圖為根據本發明一實施例所繪示的暫存區位址及暫存區位址所對應的資料的示意圖;第1c圖為根據本發明一實施例所繪示的一般指令與重要指令的示意圖;以及第2圖為根據本發明一實施例所繪示的操作方法流程圖。
100‧‧‧電腦系統
110‧‧‧受控電路
120‧‧‧邏輯控制裝置
122a‧‧‧第一暫存區
122b‧‧‧第二暫存區
130‧‧‧基板管理控制器
132‧‧‧儲存裝置
134‧‧‧使用者介面
134a‧‧‧串列埠介面
134b‧‧‧網路圖形使用者介面
140‧‧‧低腳位模組
Claims (10)
- 一種電腦系統的操作方法,其中該電腦系統包括一基板管理控制器(baseboard management controller,BMC)、一低腳位(low pin count,LPC)模組、一邏輯控制裝置以及一受控電路,該邏輯控制裝置包括一第一暫存區以及一第二暫存區,該電腦系統係接收一外部指令,該操作方法包括:該基板管理控制器接收並傳送該外部指令至該邏輯控制裝置;該邏輯控制裝置接收並判斷該外部指令為一一般指令或一重要指令;當該邏輯控制裝置判斷該外部指令為該重要指令時,該邏輯控制裝置將該外部指令與該第一暫存區之一預設驗證碼進行核對;以及當該外部指令核對正確時,該邏輯控制裝置根據該外部指令之一控制指令位址將該外部指令之一控制資料寫入該第一暫存區中相應的位址。
- 如請求項1所述的操作方法,更包括:在該邏輯控制裝置將該控制資料寫入該第一暫存區中後,該邏輯控制裝置輸出該控制資料至該受控電路。
- 如請求項1所述的操作方法,其中當該外部指令為該一般指令時,該外部指令包括該控制指令位址以及該控制資料,而當該外部指令為該重要指令時,該外部指令包 括一驗證碼暫存區位址、一驗證碼、該控制指令位址以及該控制資料。
- 如請求項1所述的操作方法,更包括:當該邏輯控制裝置判斷該外部指令為該一般指令時,該邏輯控制裝置根據該外部指令之該控制指令位址將該外部指令之該控制資料寫入該第一暫存區中相應的位址以輸出該控制資料至該受控電路,其中邏輯控制裝置判斷該外部指令為該一般指令或該重要指令的步驟係由該邏輯控制裝置根據該外部指令之該控制指令位址以判斷該外部指令為該一般指令或該重要指令。
- 如請求項1所述的操作方法,更包括:該低腳位模組接收並傳送一內部指令至該邏輯控制裝置,其中該內部指令不同於該外部指令;該邏輯控制裝置判斷該內部指令為該一般指令或該重要指令;當該邏輯控制裝置判斷該內部指令為該重要指令時,該邏輯控制裝置將該內部指令與該第二暫存區之一預設驗證碼進行核對;以及當該內部指令核對正確時,該邏輯控制裝置根據該內部指令之一控制指令位址將該內部指令之一控制資料寫入該第二暫存區中相應的位址。
- 一種電腦系統,用以接收一外部指令,該電腦系統 包括:一受控電路;一基板管理控制器,用以接收並輸出該外部指令;以及一邏輯控制裝置,電性連接該基板管理控制器以及該受控電路,包括一第一暫存區,其中該邏輯控制裝置用以於接收該外部指令時,判斷該外部指令為一一般指令或一重要指令,當該邏輯控制裝置判斷該外部指令為該重要指令時,該邏輯控制裝置將該外部指令與該第一暫存區之一預設驗證碼進行核對,且當該外部指令核對正確時,該邏輯控制裝置根據該外部指令之一控制指令位址將該外部指令之一控制資料寫入該第一暫存區中相應的位址。
- 如請求項6所述的電腦系統,其中在該邏輯控制裝置將該控制資料寫入該第一暫存區中之後,該邏輯控制裝置更用以輸出該控制資料至該受控電路。
- 如請求項6所述的電腦系統,其中當該外部指令為該一般指令時,該外部指令包括該控制指令位址以及該控制資料,而當該外部指令為該重要指令時,該外部指令包括一驗證碼暫存區位址、一驗證碼、該控制指令位址以及該控制資料。
- 如請求項6所述的電腦系統,其中該邏輯控制裝置更用以根據該外部指令之該控制指令位址判斷該外部指令 為該一般指令或該重要指令,而當判斷該外部指令為該一般指令時,該邏輯控制裝置更用以根據該外部指令之該控制指令位址將該外部指令之該控制資料寫入該第一暫存區中相應的位址以輸出該控制資料至該受控電路,。
- 如請求項6所述的電腦系統,更包括:一低腳位模組,電性連接該邏輯控制裝置,用以接受並輸出一內部指令至該邏輯控制裝置,其中該內部指令不同於該外部指令,且其中該邏輯控制裝置更用以接收並判斷該內部指令為一般指令或重要指令,當該邏輯控制裝置判斷該內部指令為重要指令時,該邏輯控制裝置將該內部指令與該第二暫存區之一預設驗證碼進行核對當該內部指令核對正確時,該邏輯控制裝置根據該內部指令之一控制指令位址將該內部指令之一控制資料寫入該第二暫存區中相應的位址。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101145890A TW201423590A (zh) | 2012-12-06 | 2012-12-06 | 電腦系統及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101145890A TW201423590A (zh) | 2012-12-06 | 2012-12-06 | 電腦系統及其操作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201423590A true TW201423590A (zh) | 2014-06-16 |
Family
ID=51394051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101145890A TW201423590A (zh) | 2012-12-06 | 2012-12-06 | 電腦系統及其操作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201423590A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI514280B (zh) * | 2014-07-16 | 2015-12-21 | Inventec Corp | 計算機系統 |
TWI757606B (zh) * | 2019-06-21 | 2022-03-11 | 神雲科技股份有限公司 | 伺服器裝置及其基板管理控制器與可程式邏輯單元之間的通訊協定方法 |
-
2012
- 2012-12-06 TW TW101145890A patent/TW201423590A/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI514280B (zh) * | 2014-07-16 | 2015-12-21 | Inventec Corp | 計算機系統 |
TWI757606B (zh) * | 2019-06-21 | 2022-03-11 | 神雲科技股份有限公司 | 伺服器裝置及其基板管理控制器與可程式邏輯單元之間的通訊協定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107025406B (zh) | 母板、计算机可读存储装置以及固件验证方法 | |
TWI659301B (zh) | 於一伺服器系統中動態調整最大風扇負載 | |
US11226919B1 (en) | Communication link recovery | |
CN107493685B (zh) | 经由端口控制器自身的外部端口对端口控制器进行再编程 | |
CN101221509B (zh) | 可信嵌入式***总线仲裁启动方法 | |
US10852352B2 (en) | System and method to secure FPGA card debug ports | |
US10846159B2 (en) | System and method for managing, resetting and diagnosing failures of a device management bus | |
JP2021009683A (ja) | ブートデバイスのリモート選択方法及びシステム | |
US9886408B2 (en) | Data access protection for computer systems | |
TWI734950B (zh) | 用於管理計算裝置之電腦實施方法、計算裝置及非暫態電腦可讀取儲存媒體 | |
US10599848B1 (en) | Use of security key to enable firmware features | |
US11157625B2 (en) | Verifying basic input/output system (BIOS) boot block code | |
US10922150B2 (en) | Deep hardware access and policy engine | |
US9250919B1 (en) | Multiple firmware image support in a single memory device | |
CN112868013B (zh) | 经由边带接口恢复场域可程序门阵列固件的***及方法 | |
US9946552B2 (en) | System and method for detecting redundant array of independent disks (RAID) controller state from baseboard management controller (BMC) | |
US10796002B1 (en) | Method and apparatus for establishing a root-of-trust path for a secure computer | |
US8495353B2 (en) | Method and circuit for resetting register | |
TW201423590A (zh) | 電腦系統及其操作方法 | |
US11720517B2 (en) | Information handling system bus out of band message access control | |
US11544129B2 (en) | Cross-component health monitoring and improved repair for self-healing platforms | |
US20170060672A1 (en) | Electronic component having redundant product data stored externally | |
TW202024980A (zh) | 可信電腦的硬體裝置及電腦的可信啟動方法 | |
CN103838996A (zh) | 计算机***及其操作方法 | |
TWI557577B (zh) | 用於防止地址衝突之系統及其方法 |