TW201423096A - 中介層測試裝置及其方法 - Google Patents
中介層測試裝置及其方法 Download PDFInfo
- Publication number
- TW201423096A TW201423096A TW101146219A TW101146219A TW201423096A TW 201423096 A TW201423096 A TW 201423096A TW 101146219 A TW101146219 A TW 101146219A TW 101146219 A TW101146219 A TW 101146219A TW 201423096 A TW201423096 A TW 201423096A
- Authority
- TW
- Taiwan
- Prior art keywords
- interposer
- thermal image
- area
- tested
- test
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/309—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of printed or hybrid circuits or circuit substrates
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Investigating Or Analyzing Materials Using Thermal Means (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
實施例揭露一種中介層測試裝置,其包括有熱源、熱影像取得裝置以及比對裝置。熱源用以對中介層上之待測區域加熱。熱影像取得裝置用以取得加熱後之中介層之熱影像。比對裝置用以將熱影像與標準熱影像進行比對,以輸出比對結果。
Description
本揭露係關於一種測試裝置,特別是一種中介層測試裝置。
自積體電路的發明創造以來,半導體技術不斷地發展,因此使得各種電子元件的體積得以縮減以及積體電路堆疊密度的得以增加。此整合密度之增進來自於微縮晶片最小尺寸的一再縮小化,其允許了更多元件整合至晶片。
積體電路堆疊密度實質上是朝二維方面去改進。雖然微影技術的進步使得二維積體電路有很大的進展,但是增加堆疊密度在二維結構仍然有許多物理限制,其中之一就是需要最小的尺寸來形成這些元件。當更多元件形成在晶片時,則需要更複雜的設計。
為解決上述之製程限制,因而發展出三維積體電路(three-dimensional integrated circuit,3D-IC),三維積體電路是一種可以增加積體電路密度的技術,藉由以垂直互連的方式提高封裝密度,除了滿足尺寸微縮的條件外,將不同功能或材質的薄型晶片緊密的連結,提供了異質整合的可行性。但現階段三維積體電路的成本高且良率不佳,因此量產商品遲遲沒有在市場出現。在這段期間內一種利用中介層為媒介的晶片封裝技術也被提出,其所封裝的產品統稱為2.5D晶片。晶片以覆晶方式黏附在中介層上表面,中介層內部的導線與連接點將不同的晶片連接起來,最後此2.5D晶片由中介層下表面的I/O接腳(由穿矽孔連接上表面導線與下表面的I/O接腳)與外部系統連接。若是中介層中任一導線
或連接點有缺陷,則晶片彼此就會因中介層而失去功能,造成產品失敗。
由於中介層如同傳統的印刷電路板一樣不具有任何主動元件,但其連接點的尺寸相當微小(約20微米或以下)且數量龐大,不可能如同電路板一樣用接觸量測的方式來確定所有導線與連接點的正常與否。若中介層未經量測就把晶片置於其上,就得承受中介層的良率不佳,所造成一定程度的風險與損失。一般而言,帶有主動元件的晶片,其設計及製造成本遠高於沒有主動元件的中介層。所以若將高價的晶片,貼在未經測試的中介層上,若中介層有缺陷無法運作,會造成產品報銷。
一般常見的測試手段有針測(needle probing)、薄膜探測(membrane probing)以及微機電探測(MEMS probing)。傳統針測的成本低,但是探針的接觸壓力大,造成中介層接觸量測後金屬凸塊表面形成永久性的刮痕(scrub mark)。薄膜針測與微機電針測的優點是與中介層接觸後形成的刮痕微小,能夠實施於完整的平面,但是墊片的間距大,因此不適合高密度互聯的中介層。
不論針測的方式成本高低或是造成的刮痕大小,中介層上的連接點數目都遠大目前的針測測試板所能提供的量測數目,因此目前的針測方法都不能測試中介層的所有連接點。
本揭露提出一種中介層測試裝置及其方法,可以在不接觸中介層的情況下測試中介層。
根據本揭露實施例所提供之一種中介層測試裝置,適於測試
一中介層,中介層測試裝置包括有一熱源、一熱影像取得裝置以及一比對裝置。其中熱源用以對中介層上之一待測區域加熱;熱影像取得裝置用以取得加熱後之中介層之一熱影像;比對裝置用以將熱影像與一標準熱影像進行比對,以輸出一比對結果。
根據本揭露實施例所提供之一種中介層測試方法,適於測試一中介層,包括以一熱源對中介層上之一待測區域加熱。取得加熱後之中介層之一熱影像。用以將熱影像與一標準熱影像進行比對,以輸出一比對結果。
基於上述的說明,在本揭露之中介層測試裝置及其方法,係利用熱源對中介層上之待測區域加熱,取得加熱後之熱影像並與標準熱影像進行比對,以導熱的結果來推論來判斷中介層的金屬是否被正確的製作而可以正確的導通電子信號,可以在不接觸中介層的情況下測試中介層的製造情形,以減少晶片因中介層有缺陷,造成產品失敗的問題,進而可提高晶片製作的成功率。
以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本揭露之精神與原理,並且提供本揭露之專利申請範圍更進一步之解釋。
以下在實施方式中詳細敘述本揭露之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本揭露之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本揭露相關之目的及優點。以下之實施例係進一步詳細說明本揭露之觀點,但非以任何觀點限制本
揭露之範疇。
請參考『第1圖』,係為本揭露所提供之中介層測試裝置100的示意圖,其適於測試一中介層101,中介層測試裝置100有一熱源102、一熱影像取得裝置103以及一比對裝置104。
如圖所示,熱源102用以對中介層101上之一待測區域105加熱。熱影像取得裝置103用以取得加熱後之中介層之一熱影像106。比對裝置104用以將熱影像106與一標準熱影像A進行比對,以輸出一比對結果S。
其中熱源102為雷射光或微波,或者聚焦光源,熱源102用以加熱待測區域105。當然熱源102也可選擇透過輻射方式傳導熱的裝置。若中介層101中具有複數條金屬線107彼此連接,則待測區域105係為金屬線107之區域,若中介層101中具有複數個垂直導線108,則待測區域105係為複數個垂直導線108之區域。金屬線107係形成於中介層中或表面,通常係指水平方向的導線,亦即平行於中介層的水平方向。垂直導線108則垂直於中介層的水平方向而形成於中介層中。在一實施例中,垂直導線108可為一穿孔矽(Through Silicon Vias;TSV)。熱源102對中介層101加熱至少10微秒。待測區域105係小於中介層101之面積。
中介層101是在基板上佈值金屬線107,以用來連接不同的晶片,可以視為一個縮小的電路板。而一般電路板的測試,需要判斷所有該連接的點是否有連接,不該連接的點是否有斷開,也就是所謂開路與斷路測試(open-short test)。由於中介層101常運用積體電路製程製作,所以面積及厚度都可能縮到可以與積體電路比
擬的程度。在這樣的尺度下,要測量每一根金屬線的電性及開路與斷路是很困難的。
本揭露所提供之中介層測試裝置係利用金屬的導熱性與導電性有正相關的維德曼-夫蘭茲定律(Wiedemann-Franz Law),以及金屬與基板的導熱性的差別,以導熱的結果來判斷中介層的金屬是否可以導通電子信號。
請繼續參考『第1圖』,中介層101如果處於熱平衡狀態時,中介層101及金屬線107都是同一個溫度。此時若以熱影像取得裝置103拍攝,中介層101及金屬線107所顯示的溫度是一致的。若加熱待測區域105的金屬線107之區域後,大部分能量會循著區域熱阻值最小處,也就是金屬線107流向低溫處。所以與待測區域105相連的金屬線107會跟著被加熱。在熱源102加熱一段時間後,金屬線107的溫度會上升。此時以熱影像取得裝置103擷取中介層101的熱影像,就可以看到待測區域105內發熱的金屬線107,如『第2圖』所示。
若是金屬線107在製造的過程中失敗,例如斷路或缺陷,因為金屬線107已經中斷變細使得溫度在短距離內急遽下降,則熱影像取得裝置103的影像就會不同,如『第3圖』中一斷路熱影像B所示。假如金屬線107因為微粒或雜質造成不該相連的信號線短路,則熱也會透過這個會導電的雜質傳遞到原本不該被加熱的金屬線107上,如『第4圖』中一短路熱影像C所示。
標準熱影像A可以用中介層101的布局圖及一些熱傳模擬工具,以取得中介層101某個點或區域被加熱後的熱影像圖,藉以
得知可以測試合格的中介層的標準影像。或者由實測結果取得的熱影像當做標準影像。標準影像係為中介層101中的金屬線正常的影像。根據上述實施例,若中介層中具有複數條金屬線彼此連接,則標準影像則為複數條金屬線正常彼此連接時的熱影像。若中介層中具有複數個垂直導線,則標準影像則為複數個垂直導線正常配置時的熱影像。測試時,若中介層101的熱影像不在標準影像之誤差範圍內則被認定為不合格。當完成一個點的測試後可以選擇另一個測試點重複這樣的加熱、照相、比較的過程,直到中介層101中所有待測的區域均被測試過。
請參考『第5圖』為本揭露另一實施例,係為中介層測試裝置100的示意圖。此中介層測試裝置100也可以用來測試中介層101的複數個穿矽孔(Through Silicon Vias;TSV)。穿矽孔在製造時的關鍵製程在於在深孔內填滿導電金屬的製程。為了追求更高的效能,穿矽孔的製程,會往更小的直徑及更大的直徑/深度比(aspect ratio)來開發。當直徑/深度比越高,需要檢測穿矽孔中導電材料的品質是否符合要求。如圖所示,在中介層101正面有穿矽孔108處以加熱源102加熱,在背面的穿矽孔108出口處以熱影像取得裝置103擷取熱影像。以類似第一個實施例的原理,以導熱特性類推該穿矽孔內導體的製造品質。在此實施例中,中介層的標準影像則為穿矽孔中的導電材料符合一預定品質時的熱影像。此外,待測區域係為複數個穿矽孔之區域。
請參考『第6圖』,係為本揭露所提供之一種中介層測試方法之流程圖。本揭露所提供之一種中介層測試方法,適於測試一中
介層101,包括以一熱源對該中介層101上之一待測區域105加熱(步驟S1)。接著,取得加熱後之中介層101之一熱影像106(步驟S1)。最後,用以將熱影像106與一標準熱影像A進行比對,以輸出一比對結果S(步驟S3)。
其中熱源102為雷射光或微波,或者聚焦光源,熱源102用以加熱待測區域105。當然熱源102也可選擇透過輻射方式傳導熱的裝置。若中介層101中具有複數條金屬線107彼此連接,則待測區域105係為金屬線107之區域,若中介層101中具有複數個垂直導線108,則待測區域105係為複數個垂直導線108之區域。同樣地,『第6圖』之中介層測試方法也可應用於具有穿矽孔的中介層。熱源102對中介層101加熱至少10微秒。待測區域105係小於中介層101之面積。
中介層101有多層導線與連接點,其上表面與下表面可以黏貼多個晶片,利用垂直導線108穿過中介層產生封裝接點。中介層晶圓的材質可以是矽(silicon)或玻璃(glass),可在其上佈植一或多層導線。在晶片未黏貼之前,中介層上僅有導線與連接點,近似傳統的印刷電路板,只是其面積及厚度比印刷電路板縮小許多。測試的主要目的是確認各導線與連接點是否有製造上的缺陷,例如開路(open)或短路(short)。但中介層101上的導線與連接點尺寸小且也不具任何主動元件,無法使用接觸或主動電路的量測方法,如果不經過測試就將晶片黏貼於其上,萬一中介層101是不良品,則會浪費黏貼於上的晶片,本揭露以一種以金屬導熱性特徵來等效測試其導電性的裝置及方法。
根據本揭露之中介層測試裝置及其方法,係利用熱源對中介層上之待測區域加熱,取得加熱後之熱影像並與標準熱影像進行比對,以導熱的結果來推論來判斷中介層的金屬導線是否被正確的製作而可以正確的導通電子信號,可以在不接觸中介層的情況下測試中介層的製造情形,以減少晶片因中介層有缺陷,造成產品失敗的問題,進而可提高晶片製作的成功率。
雖然本揭露以前述之實施例揭露如上,然其並非用以限定本揭露。在不脫離本揭露之精神和範圍內,所為之更動與潤飾,均屬本揭露之專利保護範圍。關於本揭露所界定之保護範圍請參考所附之申請專利範圍。
100‧‧‧中介層測試裝置
101‧‧‧中介層
102‧‧‧熱源
103‧‧‧熱影像取得裝置
104‧‧‧比對裝置
105‧‧‧待測區域
106‧‧‧熱影像
107‧‧‧金屬線
108‧‧‧垂直導線
第1圖,係為本揭露所提供之中介層測試裝置的示意圖。
第2圖,係為本揭露所提供之中介層測試裝置的熱影像圖。
第3圖,係為本揭露所提供之中介層測試裝置的熱影像圖。
第4圖,係為本揭露所提供之中介層測試裝置的熱影像圖。
第5圖,係為本揭露所提供之中介層測試裝置的示意圖。
第6圖,係為本揭露所提供之一種中介層測試方法之流程圖。
100‧‧‧中介層測試裝置
101‧‧‧中介層
102‧‧‧熱源
103‧‧‧熱影像取得裝置
104‧‧‧比對裝置
105‧‧‧待測區域
106‧‧‧熱影像
107‧‧‧金屬線
Claims (26)
- 一種中介層測試裝置,適於測試一中介層,該測試裝置包括:一熱源,用以對該中介層上之一待測區域加熱;一熱影像取得裝置,用以取得加熱後之該中介層之一熱影像;以及一比對裝置,用以將該熱影像與一標準熱影像進行比對,以輸出一比對結果。
- 如請求項1所述之中介層測試裝置,其中該中介層中具有複數條金屬線彼此連接。
- 如請求項2所述之中介層測試裝置,其中該待測區域係為該金屬線之區域。
- 如請求項2所述之中介層測試裝置,其中該標準影像係為該複數條金屬線彼此正常連接時之熱影像。
- 如請求項1所述之中介層測試裝置,其中該中介層中具有複數個垂直導線。
- 如請求項5所述之中介層測試裝置,其中該待測區域係為該複數個垂直導線之區域。
- 如請求項5所述之中介層測試裝置,其中該標準影像係為該複數個垂直導線正常配置時的熱影像。
- 如請求項1所述之中介層測試裝置,其中該中介層中具有複數個穿矽孔。
- 如請求項8所述之中介層測試裝置,其中該待測區域係為該複數個穿矽孔之區域。
- 如請求項8所述之中介層測試裝置,其中該標準影像係為該複數個穿矽孔中的導電材料符合一預定品質時的熱影像。
- 如請求項1所述之中介層測試裝置,其中該熱源為雷射、微波或聚焦光源。
- 如請求項1所述之中介層測試裝置,其中該熱源對該中介層加熱至少10微秒。
- 如請求項1所述之中介層測試裝置,其中該待測區域係小於該中介層之面積。
- 一種中介層測試方法,適於測試一中介層,包括有:以一熱源對該中介層上之一待測區域加熱;取得加熱後之該中介層之一熱影像;以及用以將該熱影像與一標準熱影像進行比對,以輸出一比對結果。
- 如請求項14所述之中介層測試方法,其中該中介層中具有複數條金屬線彼此連接。
- 如請求項15所述之中介層測試方法,其中該待測區域係為該金屬線之區域。
- 如請求項15所述之中介層測試方法,其中該標準影像係為該複數條金屬線彼此正常連接時之熱影像。
- 如請求項14所述之中介層測試方法,其中該中介層中具有複數個垂直導線。
- 如請求項18所述之中介層測試方法,其中該待測區域係為該複數個垂直導線之區域。
- 如請求項18所述之中介層測試方法,其中該標準影像係為該複數個垂直導線正常配置時的熱影像。
- 如請求項14所述之中介層測試方法,其中該中介層中具有複數個穿矽孔。
- 如請求項21所述之中介層測試方法,其中該待測區域係為該複數個穿矽孔之區域。
- 如請求項21所述之中介層測試方法,其中該標準影像係為該複數個穿矽孔中的導電材料符合一預定品質時的熱影像。
- 如請求項14所述之中介層測試方法,其中該熱源為雷射、微波或聚焦光源。
- 如請求項14所述之中介層測試方法,其中該熱源對該中中介層加熱至少10微秒。
- 如請求項14所述之中介層測試方法,其中該待測區域係小於該中介層之面積。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101146219A TW201423096A (zh) | 2012-12-07 | 2012-12-07 | 中介層測試裝置及其方法 |
CN201310008741.XA CN103869203A (zh) | 2012-12-07 | 2013-01-10 | 中介层测试装置及其方法 |
US13/852,083 US20140160269A1 (en) | 2012-12-07 | 2013-03-28 | Interposer testing device and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101146219A TW201423096A (zh) | 2012-12-07 | 2012-12-07 | 中介層測試裝置及其方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201423096A true TW201423096A (zh) | 2014-06-16 |
Family
ID=50880539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101146219A TW201423096A (zh) | 2012-12-07 | 2012-12-07 | 中介層測試裝置及其方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140160269A1 (zh) |
CN (1) | CN103869203A (zh) |
TW (1) | TW201423096A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106158688B (zh) * | 2016-05-20 | 2019-03-01 | 江苏师范大学 | 一种tsv封装缺陷检测装置及其检测方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6285200B1 (en) * | 1998-03-02 | 2001-09-04 | Agilent Technologies, Inc. | Apparatus and method for testing integrated circuit devices |
TW381182B (en) * | 1998-12-31 | 2000-02-01 | Test Research Inc | Testing method of In-circuit testing with image recognition system |
US6387715B1 (en) * | 1999-09-30 | 2002-05-14 | Advanced Micro Devices, Inc. | Integrated circuit defect detection via laser heat and IR thermography |
JP2003098212A (ja) * | 2001-09-20 | 2003-04-03 | Oht Inc | 検査装置並びに検査方法 |
CN100363736C (zh) * | 2003-11-25 | 2008-01-23 | 财团法人工业技术研究院 | 电气元件温升辨识分类方法 |
EP2024752A1 (en) * | 2006-06-02 | 2009-02-18 | Airbus Deutschland GmbH | Testing apparatus and method for detecting a contact deficiency of an electrically conductive connection |
US20100013060A1 (en) * | 2008-06-22 | 2010-01-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a conductive trench in a silicon wafer and silicon wafer comprising such trench |
US8273610B2 (en) * | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
TWI460422B (zh) * | 2010-10-22 | 2014-11-11 | Dcg Systems Inc | 從裝置一側作鎖相熱雷射激發並從另一側取得鎖相熱發散影像 |
TWI426263B (zh) * | 2010-12-15 | 2014-02-11 | Ind Tech Res Inst | 缺陷量測裝置和缺陷量測方法 |
US8664540B2 (en) * | 2011-05-27 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposer testing using dummy connections |
-
2012
- 2012-12-07 TW TW101146219A patent/TW201423096A/zh unknown
-
2013
- 2013-01-10 CN CN201310008741.XA patent/CN103869203A/zh active Pending
- 2013-03-28 US US13/852,083 patent/US20140160269A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20140160269A1 (en) | 2014-06-12 |
CN103869203A (zh) | 2014-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9329227B2 (en) | Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board | |
US20210231730A1 (en) | Circuit test structure and method of using | |
CN105548851B (zh) | 半导体器件及其制造方法及测试半导体器件的装置 | |
US20220359456A1 (en) | Semiconductor structure and methods for bonding tested wafers and testing pre-bonded wafers | |
US20120249176A1 (en) | Test structure and measurement method thereof | |
US9568543B2 (en) | Structure and method for testing stacked CMOS structure | |
US9222961B1 (en) | Vertical probe card and method for manufacturing the same | |
US20080246491A1 (en) | Scalable method for identifying cracks and fractures under wired or ball bonded bond pads | |
Trigg et al. | Design and fabrication of a reliability test chip for 3D-TSV | |
CN112731101A (zh) | 一种集成电路连通率测试***及其制作方法 | |
TWI640788B (zh) | 用於偵測積體電路組件中之底膠層內之損壞的方法及設備 | |
US9435846B2 (en) | Testing of thru-silicon vias | |
TW201423096A (zh) | 中介層測試裝置及其方法 | |
EP2385551A1 (en) | Silicon substrate wafer and test method | |
CN109752413A (zh) | 测试两基板之间多个焊球的结构及其方法 | |
US9455190B2 (en) | Semiconductor apparatus having TSV and testing method thereof | |
CN109585317A (zh) | 测试设备及测试方法 | |
US20160300788A1 (en) | Interposer and methods of forming and testing an interposer | |
JP2014066527A (ja) | 積層lsiの接続状態の検査方法 | |
Dev et al. | High-throughput TSV testing and characterization for 3D integration using thermal mapping | |
US11804413B1 (en) | Product design for test to enable electrical non-destructive test for measuring multi-chip interconnect defects | |
Li et al. | Cost and performance effective silicon interposer and vertical interconnect for 3D ASIC and memory integration | |
CN114441598B (zh) | 一种3d堆叠封装集成电路芯片及其失效定位方法和装置 | |
JP5967713B2 (ja) | 積層型lsiチップの絶縁膜の検査方法及び積層型lsiチップの製造方法 | |
CN102867796A (zh) | 3d集成电路结构以及检测芯片结构是否对齐的方法 |