TW201411488A - 在作業系統中藉由多個程序對現場可程式設計閘陣列的使用的管理 - Google Patents

在作業系統中藉由多個程序對現場可程式設計閘陣列的使用的管理 Download PDF

Info

Publication number
TW201411488A
TW201411488A TW102121782A TW102121782A TW201411488A TW 201411488 A TW201411488 A TW 201411488A TW 102121782 A TW102121782 A TW 102121782A TW 102121782 A TW102121782 A TW 102121782A TW 201411488 A TW201411488 A TW 201411488A
Authority
TW
Taiwan
Prior art keywords
program
gate array
field programmable
programmable gate
operating system
Prior art date
Application number
TW102121782A
Other languages
English (en)
Inventor
Edmund B Nightingale
Original Assignee
Microsoft Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Corp filed Critical Microsoft Corp
Publication of TW201411488A publication Critical patent/TW201411488A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7885—Runtime interface, e.g. data exchange, runtime control
    • G06F15/7889—Reconfigurable logic implemented as a co-processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44521—Dynamic linking or loading; Link editing at or after load time, e.g. Java class loading

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Stored Programmes (AREA)

Abstract

描述了對作業系統中多個程序對現場可程式設計閘陣列的使用的管理。現場可程式設計閘陣列能在通用計算系統中用作共享可程式設計協調處理器資源。FPGA能被程式設計來執行功能，該等功能進而能與一或多個程序相關聯。經由多個程序，FPGA能被共享，並且程序能在存取FPGA的時間間隙期間被分配到FPGA的至少一個部分。用硬體描述語言所寫的用於程式設計FPGA的程式被用作硬體庫。作業系統對以下進行管理：將FPGA資源配置到程序、根據要由程序使用FPGA來執行的功能來程式設計FPGA以及對該等程序對FPGA的使用進行排程。

Description

在作業系統中藉由多個程序對現場可程式設計閘陣列的 使用的管理
本案係關於對作業系統中多個程序對現場可程式設計閘陣列的使用的管理。
在大多數通用電腦內，作業系統是管理對電腦內資源的存取的主要軟體。主要資源是執行被設計成在電腦上執行的應用程式的中央處理單元(CPU)、主記憶體和儲存。在一些電腦體系結構中，可出現額外的處理單元(諸如處理器中的多個核)及/或額外的處理器(稱為協調處理器)。此種協調處理器的實例包括圖形處理單元(GPU)和數位訊號處理器(DSP)。作業系統亦管理多個程序對該等資源的存取。
現場可程式設計閘陣列(FPGA)是一種通常被用在專用計算設備中的邏輯裝置。FPGA通常被用於執行此閘陣列尤其適用於的特定的、專用的功能。FPGA通常位於周邊設備或其他專用硬體(諸如連接到諸如PCI匯流排的系統匯流排並經由該系統匯流排被存取的印刷電路板)中。一般而言，此 種裝置被程式設計一次並被使用多次。因為該等裝置是可程式設計的，相比於其他專用邏輯裝置，該等裝置具有能被在現場更新的優勢。
提供本發明內容以便以簡化形式介紹將在以下具體實施方式中進一步描述的一些概念。本發明內容並不意慾標識所要求保護標的的關鍵特徵或必要特徵，亦不意慾用於限制所要求保護標的的範圍。
一或多個現場可程式設計閘陣列(FPGA)能在通用計算系統中用作共享可程式設計協調處理器資源。FPGA能被程式設計來執行功能，該等功能進而能與一或多個程序相關聯。在多個程序的情況下，FPGA能被共享，並且程序能在存取FPGA的時間間隙期間被分配到FPGA的至少一個部分。用硬體描述語言所寫的用於程式設計FPGA的程式被用作硬體庫。作業系統對以下進行管理：將FPGA資源配置到程序、根據要由程序使用FPGA來執行的功能來程式設計該FPGA以及對該等程序對FPGA的使用進行排程。
在以下描述中，對附圖進行了參考，附圖構成了實施方式的一部分且在其中作為實例圖示本發明技術的具體示例實現。可以理解，可以使用其他實施例並且可以做出結構上的改變而不背離本發明的範圍。
100‧‧‧計算設備
102‧‧‧處理單元
104‧‧‧記憶體
106‧‧‧虛線
108‧‧‧可移除式儲存裝置
110‧‧‧不可移除式儲存裝置
112‧‧‧通訊連接
114‧‧‧輸入裝置
116‧‧‧輸出設備
120‧‧‧FPGA單元
200‧‧‧功能單元
202‧‧‧功能單元
204‧‧‧功能單元
206‧‧‧功能單元
300‧‧‧應用程式
302‧‧‧軟體庫
304‧‧‧FPGA硬體庫
306‧‧‧作業系統
308‧‧‧CPU
310‧‧‧FPGA資源
400‧‧‧功能單元
402‧‧‧功能單元
404‧‧‧功能單元
500‧‧‧資料結構
502‧‧‧功能單元
504‧‧‧程序
600‧‧‧步驟
602‧‧‧步驟
604‧‧‧步驟
606‧‧‧步驟
608‧‧‧步驟
610‧‧‧步驟
612‧‧‧步驟
614‧‧‧步驟
616‧‧‧步驟
700‧‧‧步驟
702‧‧‧步驟
704‧‧‧步驟
706‧‧‧步驟
708‧‧‧步驟
710‧‧‧步驟
圖1是對其作業系統能被實現的具有FPGA資源的示例計算系統的方塊圖。
圖2是FPGA功能單元的說明性實例的示意圖。
圖3是使用具有FPGA資源的電腦系統上的硬體和軟體庫的應用程式的示例體系結構的示意圖。
圖4是示出隨著時間的對FPGA資源使用的圖。
圖5是用於儲存將FPGA功能單元與程序相關聯的資料的資料結構的圖。
圖6是將FPGA功能單元與程序相關聯的示例實現的流程圖。
圖7是分析代碼以標識能由FPGA庫加速的代碼塊的示例實現的流程圖。
以下部分提供了對示例計算環境的簡要的、一般的描述，在該示例計算環境中能實現用於管理對FPGA資源的使用的作業系統。該系統可以用眾多通用或專用計算設備來實現。適合的公知計算設備的實例包括但不限於：個人電腦、伺服器電腦、掌上型或膝上型設備(例如，媒體播放機、筆記型電腦、蜂巢式電話、個人資料助理、語音記錄器)、多處理器系統、基於微處理器的系統、機上盒、可程式設計消費電子產品、網路PC、小型機、大型電腦、包括以上系統或設備的任一個的分散式運算環境等等。
圖1僅僅示出示例計算環境，並不意慾對適合的計算環境的使用範圍或功能提出任何限制。
參考圖1，示例計算環境包括計算設備100。在一個基本配置中，計算設備100包括至少一個處理單元102(諸如 通用電腦的典型中央處理單元(CPU))和記憶體104。
計算設備可包括多個處理單元及/或額外的協調處理單元，諸如圖形處理單元(GPU)。計算設備亦包括一或多個現場可程式設計閘陣列(FPGA)，該FPGA被表示為可用作共享(在執行在電腦上的程序間共享)的協調處理資源的FPGA單元120。FPGA可位於其自己的CPU插孔中或位於分開的被***到擴充槽(諸如快速周邊部件互連(PCI-E)槽)中的卡上。藉由提供此種FPGA單元，能在得到硬體加速的益處的情況下實現各種非常適合於閘陣列來實現的功能。
取決於處理單元和FPGA單元的配置，該單元或單元內的每個功能單元具有相關聯的輸入/輸出通道來用於與主作業系統程序進行通訊。例如，能提供專用於該功能單元並在其與使用該功能單元的程序之間共享的記憶體區域。一種請求佇列和回應佇列亦能被用於使得能夠實現在FPGA單元內實現的操作的非同步調用。此外，FPGA單元中的功能單元針對程序的狀態能被保存到用於該功能單元和該程序的記憶體區域並從該記憶體區域中還原。替換地，其他技術能被用於確保功能單元在被其程序使用前處於已知狀態。
取決於計算設備的配置和類型，記憶體104可以是揮發性的(諸如RAM)、非揮發性的(諸如ROM、快閃記憶體等)或是兩者的某種組合。處理單元、協調處理器和記憶體的該配置在圖1中用虛線106示出。
計算設備100亦可具有額外的資源和設備。例如，計算設備100亦可包含額外儲存(可移除及/或不可移除)，包括 但不限於磁碟、光碟或磁帶。在圖1中藉由可移除式儲存裝置108和不可移除式儲存裝置110示出此種額外儲存。電腦儲存媒體包括以用於儲存諸如電腦程式指令、資料檔案、資料結構、程式模組或其他資料等資訊的任何方法或技術實現的揮發性和非揮發性、可移除和不可移除媒體。記憶體104、可移除式儲存裝置108和不可移除式儲存裝置110全部都是電腦儲存媒體的實例。電腦儲存媒體包括但不限於，RAM、ROM、EEPROM、快閃記憶體或其他記憶體技術、CD-ROM、數位多功能光碟(DVD)或其他光儲存、磁帶盒、磁帶、磁碟儲存或其他磁儲存裝置，或者可用於儲存所需資訊並且可由計算設備100存取的任何其他媒體。任何此種電腦儲存媒體都可以是計算設備100的一部分。
計算設備100亦可包括通訊連接112，通訊連接112允許設備經由通訊媒體與其他設備進行通訊。通訊連接112的實現是取決於正由計算設備存取的通訊媒體的種類的，此是因為通訊連接112提供了對此種媒體的介面以允許經由該通訊媒體的資料的傳輸和/接收。通訊媒體通常承載諸如載波或其他傳輸機制等已調制資料訊號中的電腦程式指令、資料檔案、資料結構、程式模組或其他資料，並包括任何資訊傳遞媒體。術語「已調制資料訊號」指其一或多個特徵以此種方式設置或改變以便在訊號中對資訊進行編碼的訊號。作為實例而非限制，通訊媒體包括諸如有線網路或直接線連接之類的有線媒體，以及諸如聲學、RF、紅外及其他無線媒體之類的無線媒體。
計算設備100可具有各種輸入裝置114，如鍵盤、滑鼠、筆、相機、觸摸輸入裝置等。亦可包括諸如顯示器、揚聲器、印表機等輸出設備116。所有該等設備在本領域中是公知的並且不必在此詳細論述。
使用由計算設備處理的諸如程式模組等電腦可執行指令及/或電腦解釋的指令來實現在計算設備上執行的應用程式。一般而言，程式模組包括在由處理單元處理時指示處理單元執行特定任務或實現特定抽象資料類型的常式、程式、物件、元件、資料結構等等。在分散式運算環境中，此種任務能由藉由通訊網路連結的遠端處理設備來執行。在分散式運算環境中，程式模組可以位於包括記憶體儲存裝置在內的本端和遠端電腦儲存媒體中。
在計算設備上執行的作業系統管理程序對計算設備的各種資源的存取。通常，在電腦系統上執行應用程式導致一或多個程序被建立，其中每個程序隨著時間被分配到不同的資源。若資源在程序間共享，並且若程序不能併發地共享資源，則作業系統隨著時間排程對資源的存取。此種資源之一是圖1的FPGA單元120，FPGA單元120可包括一或多個個別的FPGA。
參考圖2，FPGA單元內的資源之一是一組或多組可程式設計門，在此稱為功能單元。每個功能單元藉由一組門及/或閘陣列中的其他資源來定義。一般而言，功能單元是不重疊的，亦即，不共享閘陣列中的可程式設計元件。例如，如圖2中示意地示出的，功能單元200、202、204和206是不重 疊的。大多數FPGA只有一個功能單元。然而，圖1中的FPGA單元120可具有一或多個FPGA。在多個FPGA的情況下，每個FPGA可被視為功能單元。參考圖3，每個功能單元是以下資源：該資源能被分配給一或多個程序、被作業系統使用實現一操作的硬體庫來程式設計並接著被分配給其的程序用於執行該操作。參考圖3，作為一個實例，應用程式300可使用傳統的軟體庫302以及FPGA硬體庫304來執行各種操作。若應用程式依賴硬體庫304，則作業系統306使用該硬體庫來程式設計FPGA資源310以允許應用程式300使用庫。FPGA可在應用程式開始執行之前被程式設計。若FPGA可被足夠快地重新程式設計，則庫可在作業系統的排程量子(quantum)內被載入到FPGA中。作業系統306亦執行來自應用程式300和CPU 308上的軟體庫302的軟體命令。當應用程式作出對由軟體庫執行的功能的調用時，作業系統執行來自CPU 308上的軟體庫的功能。當應用程式作出對由FPGA執行的功能的調用時，作業系統確保FPGA是使用硬體庫來程式設計的並使用FPGA來執行功能。
為了示出不同的功能單元能隨著時間如何被使用，現在參考圖4。在圖4中，在時間T1處，使用功能單元400和402。在時間T2，使用功能單元400和404。在時間T2，再次使用功能單元400和402。在時間T1，功能單元400能被分配給程序P1，而功能單元402能被分配給程序P2。在時間T2，程序P2可能是不活動的，而程序P1能使用功能單元400並且程序P3能使用功能單元404。在時間T3，另一程序(諸如程序P4)能開 始使用功能單元400；並且程序P2能再次活動來使用功能單元402。經由當前的FPGA實現，在同一時間由不同的程序對多個功能單元的使用暗示多個FPGA的使用。就FPGA能支援由不同的程序在同一時間使用的多個功能單元而言，該等功能單元能在同一FPGA上。實際上，作業系統在時間和空間方面在統計學上多工FPGA。
為了允許此種隨著時間由不同的程序對FPGA資源的使用，作業系統具有排程器，該排程器決定在每個排程量子(亦即，時間段)哪個程序能存取FPGA資源以及何時FPGA功能單元將用硬體庫來程式設計使得功能單元可用於由該程序使用。由此，用於FPGA單元的排程器的實現部分地取決於FPGA單元的性質以及FPGA單元包括的一或多個FPGA。要考慮的與FPGA有關的因素包括但不限於以下。例如，在一些情況下，若一個功能單元不能獨立於其他功能單元而被程式設計，則整個FPGA要被刷新來程式設計功能單元。另一考慮是功能單元能被程式設計的速度以及功能單元的程式設計是否阻止其他功能模組在程式設計階段期間被使用。要考慮的另一因素是程序是否能藉由共享功能單元來共享硬體庫。排程器亦考慮諸如以下的因素：併發程序的數量、應用程式效能保證、應用程式的優先順序、程序上下文切換花費、對記憶體和匯流排的存取以及在沒有功能單元在FPGA單元中可用的情況下軟體庫的可用性。
可以存在其他情況，其中FPGA單元向應用程式或作業系統提供通用設施，應用程式或作業系統因此被排程為應 用程式產生實體的長度。例如，自訂網路通訊協定或卸載可作為FPGA單元上的加速服務來提供。相反，一般在通用CPU中執行的系統調用或標準庫調用能使用FPGA單元來被加速。此外，作業系統能基於程序優先順序的偏好來多工CPU。在另一情況中，作業系統能使用應用程式的簡檔(統計地或動態地產生)來預測最適合於在FPGA單元上執行的功能並接著預先載入該功能，使得該功能可用於排程。藉由將簡檔用作嚮導，作業系統能確保空間和時間均在FPGA單元上可用來加速應用程式。最終，作業系統能使用來自應用程式的簡單提示來知道何時在FPGA單元上排程時間。例如，某些到作業系統內的調用(系統調用)可指示長的延遲(對盤或網路的調用)，此提供了FPGA單元能閒置某一時間量來供其他執行緒或程序使用的提示。因此，作業系統使用各種提示和偏好來建立對多工對FPGA單元的存取的排程。由於作業系統控制排程器，因此作業系統具有關於正在執行和即將到來的工作、可用的硬體庫以及在程式設計FPGA所花費的時間的詳細知識。因此，作業系統能使用該知識來決定在執行期間哪些程序利用FPGA。
現在已經描述了此種電腦體系結構的一般概覽，現在將描述示例實現。
參考圖5，為了維護FPGA單元的功能單元和程序之間的關係，作業系統儲存將每個功能單元關聯到程序或使用該功能單元的程序的資料結構500。多個程序能共享同一功能單元，但在不同的排程量子期間使用該功能單元。此資料結 構可採取各種形式，並可包括關於功能單元502和程序504的資訊以說明將功能單元與程序相關聯。應用程式能在編譯時間、安裝時間及/或執行時間與一或多個功能單元相關聯。可在安裝時間或執行時間處作出功能單元和執行應用程式的程序之間的關聯。關聯可以是靜態的或動態的。
現在將結合圖6來描述在執行時間處將功能單元與程序相關聯的實例。當應用程式被執行時，作業系統決定(600)該應用程式是否具有對特定的FPGA庫的依賴性。若不是，則該應用程式的代碼能在以下被分析(602並參見圖7)來決定FPGA庫是否可用於使用。若存在特定的依賴性，則FPGA庫被載入並分析604以定義FPGA單元的被使用的功能單元。該功能單元被關聯到606執行該應用程式的程序。隨後決定608該功能單元是否與其他程序共享。若不是，則FPGA庫能被排程來載入610到該功能單元中，之後應用程式能執行612。若存在與共享該功能單元的其他程序的衝突，則FPGA庫能被排隊614來載入到FPGA中。作業系統內的排程器接著被引動616來決定FPGA庫何時能被載入來程式設計功能單元以及隨後應用程式何時能被執行612。
如以上提到的，在用於執行應用程式的程序與功能單元關聯後，作業系統排程器排程使用硬體庫對功能單元的程式設計。
當程式設計FPGA時，排程器可考慮其他程序是否正在使用FPGA以及程式設計FPGA是否涉及暫停彼等其他程序(在彼等其他程序對FPGA的使用完成後)。作為一個實例， 排程器可等待直到程序變得休眠或沒有使用FPGA以啟動對FPGA的程式設計。若FPGA在被程式設計期間另一程序變得活動，則該另一程序能被暫停直到FPGA程式設計完成。
排程器亦可考慮要花費多長時間來程式設計FPGA以及程式設計FPGA是否將導致功能模組隨著時間針對不同的程序被不同地程式設計。作為一個實例，排程器可偵測到兩個程序在利用不同的硬體庫來使用同一功能單元。在此種情況下，排程器可回應於哪個程序之一使用軟體庫而非硬體庫來發訊號通知異常。排程器亦可考慮FPGA是否可在排程量子內被足夠快地重新程式設計以及FPGA被每個程序多頻繁地存取，來決定是否發訊號通知異常。此種偵測亦可在程序的載入期間而非在排程器內發生。
在一些情況下，如以上結合圖6的602提到的，應用程式不具有對FPGA庫的顯式依賴性。例如，應用程式可包括對API的調用來實現各種功能。然而，該API可在電腦系統上實現為軟體庫或FPGA庫或其他庫(例如，用於圖形處理單元(GPU)的代碼)等。應用程式的代碼可被掃瞄來標識對具有對FPGA庫的引用的API的引用。
針對如圖7中提到的示例實現，代碼被分析700來標識能使用FPGA庫來實現的代碼塊。若沒有代碼塊被標識702，則應用程式以傳統方式在不使用FPGA庫的情況下被執行704。若代碼塊被標識，則決定(706)功能單元是否可用於支援所標識的FPGA庫。若沒有足夠的FPGA資源可用，則應用程式可以以傳統方式在不使用FPGA庫的情況下被執行708 。否則，用所標識的FPGA庫來執行710應用程式，所標識的FPGA庫根據圖6的程序被載入和分析。
在用於執行應用程式的程序與功能單元關聯並且該功能單元用硬體庫被程式設計後，作業系統排程器排程不同的程序對FPGA單元的存取。
作為一個實例，若兩個或兩個以上應用程式共享同一硬體庫，則對實現該庫的FPGA功能單元的存取可在兩個程序之間隨著時間被覆用。可用與在作業系統中共享其他資源的程序類似的方式來實現對FPGA資源的共享。
作為一個實例，低優先順序的程序可被允許停止而高優先順序的程序最大化對FPGA的使用。儘管由不同的程序來使用不同的功能單元，但是若在一個時間只有一個程序能存取FPGA，則對FPGA的存取可以與由多個程序對其他資源存取類似的方式來被排程。若計算機具有太多的併發程序，則某些程序能使用軟體實現而非FPGA單元提供的功能。現在已經描述了此種系統的示例實現，應該明顯得出，各種資料結構能被用於在作業系統中將FPGA功能單元與程序相關聯。此外，取決於FPGA的各種實現，用於載入和重新程式設計FPGA的作業系統實現將根據使用的FPGA來變化。排程器實現亦取決於與在使用衝突的FPGA資源的程序之間進行切換相關聯的管理負擔，排程器實現是依賴於FPGA的。
在所附申請專利範圍的前言中的術語「製品」、「程序」、「機器」和「物質組成」意慾將申請專利範圍限制到被認為落入專利法§101中的該等術語的使用所定義的可被 專利保護的標的的範圍內。
上文中提到的此處描述的替換實施方式中的任一個或全部可以按形成額外混合實施方式所需的任何組合使用。應該理解，在所附申請專利範圍中定義的標的沒有必要限於上述的特定實現。上述特定實現僅作為例子被揭示。
600‧‧‧步驟
602‧‧‧步驟
604‧‧‧步驟
606‧‧‧步驟
608‧‧‧步驟
610‧‧‧步驟
612‧‧‧步驟
614‧‧‧步驟
616‧‧‧步驟

Claims (20)

  1. 一種電腦機器，包括：一中央處理單元以及連接到一匯流排的一記憶體；連接到該匯流排的一現場可程式設計閘陣列；其中該中央處理單元執行應用程式以及作業系統，該作業系統管理應用程式對該中央處理單元、該記憶體和該現場可程式設計閘陣列的使用。
  2. 如請求項1述及之電腦機器，其中該現場可程式設計閘陣列包括複數個功能單元。
  3. 如請求項2述及之電腦機器，其中每個功能單元是可單獨程式設計的。
  4. 如請求項2述及之電腦機器，其中該作業系統將一應用程式與該現場可程式設計閘陣列的一功能單元相關聯一段時間。
  5. 如請求項4述及之電腦機器，其中該作業系統在執行一應用程式之前，標識對用於程式設計該現場可程式設計閘陣列的硬體庫的依賴性，並將該硬體庫載入到該現場可程式設計閘陣列中以供該應用程式存取。
  6. 如請求項4述及之電腦機器，其中其中該作業系統在執行 一應用程式之前，標識該應用程式使用的庫，並且若該等庫之一具有一硬體實現，則將一硬體庫載入到該現場可程式設計閘陣列中以供該應用程式存取。
  7. 如請求項4述及之電腦機器，其中該作業系統隨著時間多工該應用程式對該現場可程式設計閘陣列的存取。
  8. 如請求項7述及之電腦機器，其中該作業系統暫停使用該現場可程式設計閘陣列的一程序以允許對該現場可程式設計閘陣列的程式設計。
  9. 如請求項7述及之電腦機器，其中若另一具有較高優先順序的程序正在使用該現場可程式設計閘陣列，則具有低優先順序的一程序在存取該現場可程式設計閘陣列時被暫停。
  10. 一種用於一電腦的一作業系統的排程程序，包含：將程序與一現場可程式設計閘陣列的功能單元相關；在一排程量子處決定是否一程序將為活動的及是否該程序使用該現場可程式設計閘陣列的一功能單元；在該排程量子期間提供該程序存取至該現場可程式設計閘陣列的該功能單元。
  11. 如請求項10述及之排程程序，其中該FPGA在該排程量子期間使用該程序使用的一硬體庫重新程式設計，該程序在該 排程量子期間為活動的。
  12. 一種電腦實施程序，用於在藉由應用程式的一電腦系統中管理一中央處理單元及包含一或多個功能單元的一現場可程式設計閘陣列單元的使用，包含以下步驟：將程序與該現場可程式設計閘陣列單元的功能單元相關；標識用於程式設計該現場可程式設計閘陣列單元的該等功能單元；以及保證在該程序使用一硬體庫之前該硬體庫程式設計一功能單元。
  13. 如請求項12述及之電腦實施程序，其中該現場可程式設計閘陣列單元包含複數個功能單元。
  14. 如請求項13述及之電腦實施程序，其中每一功能單元為分別可程式設計的。
  15. 如請求項13述及之電腦實施程序，其中在一時間期間該作業系統將一應用程式相關於該現場可程式設計閘陣列的一功能單元。
  16. 如請求項15述及之電腦實施程序，其中該作業系統在執行一應用程式之前，標識對用於程式設計該現場可程式設計 閘陣列的硬體庫的依賴性，及將該等硬體庫載入到該現場可程式設計閘陣列中以供該應用程式存取。
  17. 如請求項15述及之電腦實施程序，其中該作業系統在執行一應用程式之前標識該應用程式使用的庫，及若該等庫中的一者具有一硬體實施，則將一硬體庫載入該現場可程式設計閘陣列中以供該應用程式存取。
  18. 如請求項17述及之電腦實施程序，其中該作業系統使用程序優先順序決定何時程序可存取該現場可程式閘陣列單元的功能單元。
  19. 如請求項18述及之電腦實施程序，其中該作業系統使用程序的簡檔資訊決定是否載入一硬體庫。
  20. 如請求項17述及之電腦實施程序，其中該作業系統建立一時間及空間排程用於程序使用該現場可程式設計閘陣列單元的該等功能單元。
TW102121782A 2012-06-20 2013-06-19 在作業系統中藉由多個程序對現場可程式設計閘陣列的使用的管理 TW201411488A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/528,175 US20130346985A1 (en) 2012-06-20 2012-06-20 Managing use of a field programmable gate array by multiple processes in an operating system

Publications (1)

Publication Number Publication Date
TW201411488A true TW201411488A (zh) 2014-03-16

Family

ID=48699347

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121782A TW201411488A (zh) 2012-06-20 2013-06-19 在作業系統中藉由多個程序對現場可程式設計閘陣列的使用的管理

Country Status (4)

Country Link
US (1) US20130346985A1 (zh)
CN (1) CN103455376A (zh)
TW (1) TW201411488A (zh)
WO (1) WO2013192231A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9298438B2 (en) * 2012-06-20 2016-03-29 Microsoft Technology Licensing, Llc Profiling application code to identify code portions for FPGA implementation
US9424019B2 (en) 2012-06-20 2016-08-23 Microsoft Technology Licensing, Llc Updating hardware libraries for use by applications on a computer system with an FPGA coprocessor
US9230091B2 (en) 2012-06-20 2016-01-05 Microsoft Technology Licensing, Llc Managing use of a field programmable gate array with isolated components
US8898480B2 (en) 2012-06-20 2014-11-25 Microsoft Corporation Managing use of a field programmable gate array with reprogammable cryptographic operations
JP6429650B2 (ja) * 2015-01-29 2018-11-28 キヤノン株式会社 情報処理装置およびその制御方法、並びにプログラム
US9411528B1 (en) 2015-04-22 2016-08-09 Ryft Systems, Inc. Storage management systems and methods
US9542244B2 (en) 2015-04-22 2017-01-10 Ryft Systems, Inc. Systems and methods for performing primitive tasks using specialized processors
US9411613B1 (en) 2015-04-22 2016-08-09 Ryft Systems, Inc. Systems and methods for managing execution of specialized processors
CN104853077B (zh) * 2015-05-27 2017-11-07 周毅 一种广播级高速高清摄像机
US10970118B2 (en) * 2017-08-02 2021-04-06 Advanced Micro Devices, Inc. Shareable FPGA compute engine
CN107818071B (zh) * 2017-09-27 2021-05-04 武汉科技大学 一种基于fpga的硬件线程实现方法
CN109902061B (zh) * 2019-02-03 2023-06-02 旋智电子科技（上海）有限公司 数字逻辑电路及微处理器
US11086815B1 (en) * 2019-04-15 2021-08-10 Xilinx, Inc. Supporting access to accelerators on a programmable integrated circuit by multiple host processes
US11422812B2 (en) 2019-06-25 2022-08-23 Advanced Micro Devices, Inc. Method and apparatus for efficient programmable instructions in computer systems
CN110837488B (zh) * 2019-07-15 2022-10-11 华为技术有限公司 报文传输方法和装置
EP3961388A1 (de) 2020-08-26 2022-03-02 Siemens Aktiengesellschaft Computer-implementiertes verfahren und system zur dynamischen ausführung eines anwendungsprogramms durch eine plattform
CN113448762B (zh) * 2021-06-29 2022-12-27 东莞市小精灵教育软件有限公司 一种死机处理方法、***、智能设备及存储介质
US11829762B2 (en) * 2022-01-30 2023-11-28 Simplex Micro, Inc. Time-resource matrix for a microprocessor with time counter for statically dispatching instructions
US11954491B2 (en) * 2022-01-30 2024-04-09 Simplex Micro, Inc. Multi-threading microprocessor with a time counter for statically dispatching instructions
US11829187B2 (en) * 2022-01-30 2023-11-28 Simplex Micro, Inc. Microprocessor with time counter for statically dispatching instructions
US11829767B2 (en) * 2022-01-30 2023-11-28 Simplex Micro, Inc. Register scoreboard for a microprocessor with a time counter for statically dispatching instructions
US12001848B2 (en) 2022-01-30 2024-06-04 Simplex Micro, Inc. Microprocessor with time counter for statically dispatching instructions with phantom registers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7073158B2 (en) * 2002-05-17 2006-07-04 Pixel Velocity, Inc. Automated system for designing and developing field programmable gate arrays
GB0304628D0 (en) * 2003-02-28 2003-04-02 Imec Inter Uni Micro Electr Method for hardware-software multitasking on a reconfigurable computing platform
WO2004010320A2 (en) * 2002-07-23 2004-01-29 Gatechance Technologies, Inc. Pipelined reconfigurable dynamic instruciton set processor
US20080104601A1 (en) * 2006-10-26 2008-05-01 Nokia Corporation Scheduler for multiple software tasks to share reconfigurable hardware
KR100883655B1 (ko) * 2006-12-04 2009-02-18 삼성전자주식회사 재구성 가능한 프로세서를 갖는 문맥 교환 시스템 및 방법
CN201371945Y (zh) * 2008-12-29 2009-12-30 中国航天科技集团公司烽火机械厂 基于fpga的电动舵机控制器
CN101782893B (zh) * 2009-01-21 2014-12-24 上海芯豪微电子有限公司 可重构数据处理平台
CN101599963B (zh) * 2009-06-10 2012-07-04 电子科技大学 网络疑似威胁信息筛选器及筛选处理方法
US8368423B2 (en) * 2009-12-23 2013-02-05 L-3 Communications Integrated Systems, L.P. Heterogeneous computer architecture based on partial reconfiguration

Also Published As

Publication number Publication date
US20130346985A1 (en) 2013-12-26
CN103455376A (zh) 2013-12-18
WO2013192231A1 (en) 2013-12-27

Similar Documents

Publication Publication Date Title
TW201411488A (zh) 在作業系統中藉由多個程序對現場可程式設計閘陣列的使用的管理
US9298438B2 (en) Profiling application code to identify code portions for FPGA implementation
JP6199477B2 (ja) ゲストオペレーティングシステムおよび仮想プロセッサとともにハイパーバイザを使用するシステムおよび方法
TWI584141B (zh) 更新硬體庫以供具有ｆｐｇａ共處理器的電腦系統上的應用程式使用
US20180349204A1 (en) Method and apparatus for implementing virtual gpu and system
CN113835895B (zh) 用于具有不同能力的核心的线程和/或虚拟机调度
JP6240745B2 (ja) 複数のハイパーバイザを実行するシステムおよび方法
KR102024283B1 (ko) 다중스레드 컴퓨팅
KR20140113310A (ko) 멀티코어 시스템에서의 우선순위 관계에 의한 태스크 스케쥴링
US20170109214A1 (en) Accelerating Task Subgraphs By Remapping Synchronization
US11360884B2 (en) Reserved memory in memory management system
WO2024119988A1 (zh) 多cpu环境下的进程调度方法、装置、电子设备和介质
EP3401784A1 (en) Multicore processing system
US11301304B2 (en) Method and apparatus for managing kernel services in multi-core system
US8806180B2 (en) Task execution and context switching in a scheduler
CN115016948B (zh) 一种资源访问方法、装置、电子设备及可读存储介质
JP2005293070A (ja) タスク実行システム
CN113946410A (zh) 任务调度方法和装置、电子设备以及计算机可读存储介质