TW201411369A - 配置遠端ｍ－ｐｈｙ - Google Patents

配置遠端ｍ－ｐｈｙ Download PDF

Info

Publication number
TW201411369A
TW201411369A TW102115272A TW102115272A TW201411369A TW 201411369 A TW201411369 A TW 201411369A TW 102115272 A TW102115272 A TW 102115272A TW 102115272 A TW102115272 A TW 102115272A TW 201411369 A TW201411369 A TW 201411369A
Authority
TW
Taiwan
Prior art keywords
rrap
command
ssic
phy
interface
Prior art date
Application number
TW102115272A
Other languages
English (en)
Other versions
TWI515577B (zh
Inventor
Karthi R Vadivelu
Sridharan Ranganathan
Anoop Mukker
Setheesh Chellappan
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201411369A publication Critical patent/TW201411369A/zh
Application granted granted Critical
Publication of TWI515577B publication Critical patent/TWI515577B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/426—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using an embedded synchronisation, e.g. Firewire bus, Fibre Channel bus, SSA bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)

Abstract

本文提供一種用於裝置中的單元之間的低功率、高帶寬通訊的介面。該介面包含USB 3.0系統介面及超高速晶片間互連(SSIC)協定配接器，配置成促進該USB 3.0系統介面及M-PHY介面之間的通訊，其中將該SSIC配置成以低速爆發模式經由區域M-PHY將遠端暫存器存取協定(RRAP)命令發佈至遠端M-PHY。

Description

配置遠端M-PHY
本發明相關於晶片間通訊在使用超高速晶片間互連(SSIC)規格之裝置中的使用。
行動計算及通訊平台，諸如，智慧型手機及平板電腦，常由應用處理器系統單晶片(SoC)及其他硬體裝置組成，諸如，胞狀數據機、無線網路(WiFi)裝置、及NAND儲存裝置。此等硬體組件之間的通訊需要介面定義、實作介面的硬體組件，諸如，控制器、及控制通訊的關聯軟體堆疊。必要硬體及軟體組件及確保該實作係功率及效能最佳化之後續調諧的發展係需要資源及可影響解決方案之上市時間的資源密集活動。目前晶片間通訊係藉由在平台內側以與裝置通訊的高速晶片間介面管理。然而，此介面受限在480Mbps且不提供帶寬可調整性。如本文所使用的，晶片間係指裝置內側的通訊，其可能在晶片或內電路板之間。
通用串列匯流排(USB)係用於許多計算及消費性應 用的普及周邊互連選擇。許多系統提供全面的軟體驅動程式集以支援常見的USB周邊。另外，有包括USB矽供應商、積體電路設計公司、及降低USB主機及周邊的產品製造商之實作成本的驗證及測試供應商的既存USB生態系統。USB 3.0規格加入對5Gbps之傳輸速度的支援，以解決對更高帶寬的需求。然而，USB 3.0規格的使用需要從區域主機將遠端裝置程式化。
100‧‧‧計算系統
102‧‧‧系統單晶片(SoC)
104‧‧‧顯示裝置
106‧‧‧觸控螢幕感測器
108‧‧‧動作感測器
110‧‧‧基帶數據機
112‧‧‧高速儲存系統
114‧‧‧高解析視訊介面
116、140‧‧‧埠
118‧‧‧處理器
120‧‧‧SoC結構
122‧‧‧儲存系統
124、152‧‧‧I2S介面
126‧‧‧PCM介面
128‧‧‧MIPI DSI
130‧‧‧高速點對點串聯匯流排
132‧‧‧I2C介面
134‧‧‧I2C匯流排
136‧‧‧USB 3.0裝置控制器
138‧‧‧高功率驅動器
142‧‧‧超高速晶片間互連(SSIC)主機控制器
144‧‧‧第一M-PHY
146、158‧‧‧超高速串聯介面
148、160、168、172‧‧‧M-PHY
150、162‧‧‧SSIC裝置控制器
154‧‧‧RF及天線前端
156‧‧‧第二M-PHY
164‧‧‧SRAM
166‧‧‧DRAM
170‧‧‧串聯介面
174‧‧‧SSIC裝置控制器
176‧‧‧高解析多媒體介面(HDMI)
200‧‧‧SSIC(超高速晶片間互連)實作
202‧‧‧控制堆疊
204‧‧‧USB軟體堆疊
206‧‧‧USB 3.0超高速媒體存取控制(MAC)
208‧‧‧SSIC協定配接器
210‧‧‧MIPI M-PHY
212‧‧‧遠端M-PHY
214‧‧‧SSIC鏈路
216‧‧‧鏈接層
218‧‧‧鏈路訓練與狀態狀態機(LTSSM)
220‧‧‧交握線
222‧‧‧PIPE3介面
224‧‧‧參考M-PHY模組介面(RMMI)
226‧‧‧PA LINK SM(實體配接器鏈接狀態機)
228‧‧‧PWM/RRAP(脈衝寬度調變/遠端暫存器存取協定)控制器
230、814‧‧‧控制暫存器
232、816‧‧‧狀態暫存器
234、810‧‧‧暫存器庫
236‧‧‧側頻帶(SB)匯流排
238‧‧‧M-PHY調諧暫存器
240‧‧‧區域設定檔暫存器
242‧‧‧遠端設定檔暫存器
244‧‧‧遠端供應商暫存器
300‧‧‧方法
402、502、504、602‧‧‧虛線
702‧‧‧線
800‧‧‧非暫時機器可讀媒體
802‧‧‧邏輯
804‧‧‧控制鏈路
806‧‧‧LTSSM控制器
808‧‧‧M-PHY控制器
812‧‧‧RRAP程式
圖1係可能依據實施例使用之計算系統的方塊圖；圖2係依據實施例之SSIC(超高速晶片間互連)實作的方塊圖；圖3係使用RRAP用於程式化M-PHY之方法的流程圖；圖4係在全自動模式中使用RRAP控制用於程式化遠端暫存器之方法的流程圖；圖5係在程式化I/O模式中使用RRAP控制用於程式化遠端暫存器之方法的流程圖；圖6係在批次模式配置中使用RRAP控制用於程式化遠端暫存器之方法的流程圖；圖7係在全自動化模式中使用RRAP控制用於程式化遠端暫存器之方法的流程圖；且圖8係依據實施例之保持用於實作SSIC通訊之資料及程式的非暫時機器可讀媒體800。
在本揭示發明及圖式各處使用相同數字，以參考相似組件及特性。在100系列中的數字係指原本在圖1中發現的特性；在200系列中的數字係指原本在圖2中發現的特性；且依此類推。
目前USB 3.0規格書提供與外部裝置的高速介接，例如，高達約5GB或更高。然而，因為超高速實體層(PHY)的高電力消耗，標準USB 3.0超高速介面不能針對始終連接的裝置使用在行動平台內側。例如，當將超高速PHY設計成驅動長度約為三公尺的纜線時，電力需求遠高於裝置內之晶片間通訊所需的電力。另外，用於與外部裝置介接的驅動器不調諧通訊頻率，以避免與其他裝置的EMI問題，諸如，用於無線廣域網路(WWAN)通訊之搭配使用行動供應商使用的內部無線電數據機。為解決此需求，本文描述的實施例將超高速晶片間互連(SSIC)介面實作為USB 3.0的最佳化晶片間版本。
SSIC介面將支援超高速協定的穩健軟體與低功率行動產業處理器介面(MIPI)實體層(M-PHY)組合以用最小資源投資提供可使用在行動平台中的介面。與常固定在5Gbps的標準超高速不同，SSIC提供低至以1.25Gbps開始的可調帶寬，以降低介面的電力消耗。SSIC將MIPI M-PHY規格使用為鏈路的實體層，以符合嵌入式晶片間介面的需求。MIPI M-PHY規格描述具有高帶寬能力的一系列 實體層技術，其特別針對行動應用發展以得到與非常良好的功率效率組合的低插腳數。
然而，M-PHY規格係基於會發展新操作及存取軟體以取代目前軟體介面的假設而發展。於本文實施例中描述的SSIC協定配接器的功能如同在容許重使用目前技術的同時，在該等連接單元彼此之間轉譯回應，並提供高速通訊之在標準USB 3.0超高速媒體存取控制器(MAC)及M-PHY單元間的中間單元。
作為鏈路配置處理的一部分，SSIC介面容許SSIC協定配接器或主機控制器配置鏈路遠端側上的裝置狀態。具體地說SSIC規格界定可使用脈衝寬度調變(PWM)在低速爆發通訊模式中傳送至M-PHY的遠端暫存器存取協定(RRAP)讀寫命令，以致能實施裝置配置。可能配置之狀態的範例包括，但未受限於，用於該裝置及運行時韌體的區域M-PHY設定、遠端M-PHY設定、遠端熔絲配置、及啟動載入器碼。可能依據目標平台用途或SKU變更遠端熔絲配置以致能或除能遠端裝置中的特定特性。啟動碼需要針對不具有用於儲存該碼的專用快閃記憶體儲存器之高度積體行動平台中的裝置配置。
部分裝置不支援狀態保持，並在每次重設鏈路時需要主機重配置該狀態。結果，用於實作RRAP配置機制之主機控制器的有效機制對該系統的效能及功率可係有利的。本文描述的實施例提供用於實作遠端暫存器存取配置協定之該主機的功率最佳化機制。
在以下描述及申請專利範圍中，該等術語「耦合」及「連接」可能隨著彼等之衍生物使用。應理解未將此等術語視為係彼此的同義詞。在特定實施例中，可能寧可將「連接」用於指示二或多個元件彼此直接實體接觸或電性接觸。「耦合」可能意謂著二或多個元件直接實體接觸或電性接觸。然而，「耦合」也可能意謂著二或多個元件不彼此直接接觸，但仍彼此合作或互動。
部分實施例可能以硬體、韌體、及軟體之一者或組合實作。也可能將部分實施例實作為儲存在機器可讀媒體上的指令，其可能藉由計算平台讀取及執行，以實施本文描述的操作。機器可讀媒體可能包括以機器，例如，電腦可讀形式儲存或傳輸資訊的任何機制。例如，機器可讀媒體可能包括唯讀記憶體(ROM)；隨機存取記憶體(RAM)；磁碟儲存媒體；光學儲存媒體；快閃記憶體裝置、或電、光、聲、或其他形式的傳播訊號，例如，載波、紅外線訊號、數位訊號、或傳輸及/或接收訊號的介面等。
實施例係實作或範例。在本說明書中提及的「實施例」、「一實施例」、「部分實施例」、「各種實施例」或「其他實施例」意指將相關於該等實施例描述的特殊性質、結構、或特徵包括在本發明的至少部分實施例中，但不必在所有實施例中。「實施例」、「一實施例」、或「部分實施例」的各種形式不必然全部指向相同實施例。
不係本文描述及說明的所有組件、特性、結構、特徵 等均必需包括在特定實施例中。若本說明書陳述組件、特性、結構、或特徵「可能」、「或許」、「可」或「可以」被包括，例如，並不需要包括該特定組件、特性、結構、或特徵。若本說明書或申請專利範圍指稱「一」元件，並不意謂著該元件僅有一個。本說明書或申請專利範圍參考至「額外」元件，並不排除有多於一個的額外元件。
待注意雖然部分實施例已參考特定實作描述，根據部分實施例的其他實作係可能的。此外，描繪於圖式中及/或於本文描述的電路元件或其他特性的配置及/或次序不必以所描繪及描述的特定方式配置。根據部分實施例的許多其他配置也係可能的。
在顯示於圖式中的各系統中，部分情形中的各元件可能具有相同參考數字或不同參考數字，以建議所代表的元件可係不同及/或相似的。然而，元件可能具有足夠彈性以具有不同實作，並與本文所示或所述的部分或全部系統運作。顯示於圖式中的各種元件可能係相同或不同的。何者稱為第一元件及何者稱為第二元件係隨意的。
圖1係可能依據實施例使用之計算系統100的方塊圖。計算系統100可能包括智慧型手機、平板電腦、膝上型電腦、桌上型電腦、及伺服器節點等。在描繪於圖1的範例實施例中，計算裝置100包括建於該裝置中之可用於實作智慧型手機或平板電腦功能的許多單元或晶片。
例如，計算裝置100可包括用於實作計算裝置100之 基本操作的系統單晶片(SoC)102。可能包括顯示裝置104以將來自SoC 102的輸出提供給使用者。可使用觸控螢幕感測器106及動作感測器108以將使用者輸入提供給計算裝置100。可使用基帶數據機110以將計算裝置100連接至無線廣域網路(WWAN)，諸如，行動電話網路。計算裝置100也可能包括可用於儲存，例如，必需以高帶寬傳輸的大量資料，例如，視訊或聲頻檔案，的高速儲存系統112。如本文所使用的，視訊檔案包括視訊及聲頻資料二者，並可能包括高解析度視訊影像，諸如，1920x1080非交錯解析度的影像(在1080p規格下)。可能包括高解析視訊介面114以經由連接至埠116的纜線將視訊檔案傳輸至外部裝置。可理解不係所有單元均存在於所有實施例中。另外，可能包括任何數量的其他單元，以加入其他功能，諸如，播放聲頻檔案的聲頻系統，及用於連接至無線區域網路(WLAN)的無線網路配接器(WIFI)等。
SoC 102可能更包括處理器118及許多藉由SoC結構120或匯流排耦接至處理器118的許多其他系統。例如，處理器118可能經由SoC結構120耦接至儲存系統122。儲存系統122可能包括動態ram(DRAM)、靜態ram(SRAM)、唯讀記憶體(ROM)、及與處理器118關聯之暫存器的任何組合。可能使用儲存系統122以保持操作資料及當由處理器118執行時，提供SoC 102，且因此提供計算裝置100之基本功能的程式。例如，程式可能包括 透過基帶數據機110用於將語音電話置於WWAN的電話功能，例如，經由使用脈衝碼調變(PCM)編碼語音訊號的I2S介面124。可使用PCM介面126以與基帶數據機110交換PCM訊號。
SoC 102使用顯示器驅動器，例如，耦接至SoC結構120的MIPI DSI 128(行動產業處理器介面-顯示器串聯介面)，驅動裝置顯示器104。經由包括高速時鐘通道及一或多條資料通道的高速點對點串聯匯流排130將MIPI DSI 128耦接至裝置顯示器104。I2C介面132可包括在SoC結構120中，以驅動I2C匯流排134，可使用其將觸控螢幕感測器106及動作感測器108耦接至SoC 102。
SoC 102可能包括USB 3.0介面，以提供與外部USB 3.0匯流排上的裝置的高速介面，例如，高達5GB/s。USB 3.0介面可能包括耦接至SoC結構120的USB 3.0裝置控制器136，及配置成經由該裝置上的埠140驅動USB纜線的高功率驅動器138。
在本文描述的實施例中，SoC 102可能包括耦接至SoC結構120的超高速晶片間互連(SSIC)主機控制器142。將SSIC主機控制器142配置成容許位於計算裝置100內的SoC 102及高速裝置之間的通訊。例如，此等裝置可能包括基帶數據機110、高速儲存系統112、及高解析視訊介面114等。
SSIC主機控制器142可能鏈接至多個M-PHY，用於介接特定裝置。例如，第一M-PHY 144可將超高速串聯 介面146驅動至位於基帶數據機110內的M-PHY 148。將基帶數據機110內的M-PHY 148耦接至SSIC裝置控制器150，其耦接至基帶數據機110的結構或匯流排。基帶數據機110的結構也可能包含可耦接至PCM介面126以接收來自SoC 102的PCM訊號的I2S介面152。可使用在基帶數據機110之結構內的RF及天線前端154，以針對語音及資料通訊二者將計算裝置100耦接至WWAN。高速資料通訊，諸如，***(4G)行動服務可能發生在基本帶寬，從經由SoC 102之與SSIC介面的高速通訊獲益。
耦接至SoC 102中的SSIC主機控制器142的第二M-PHY 156可將超高速串聯介面158驅動至位於高速儲存系統112內的M-PHY 160。將M-PHY 160耦接至SSIC裝置控制器162，其耦接至高速儲存系統112的結構或匯流排。高速儲存系統112的結構也可能包括記憶體或儲存裝置的任何組合，諸如，SRAM 164或DRAM 166。如所描述的，可能使用高速儲存系統112以保持針對適當播放需要高帶寬的大型檔案，諸如，高解析視訊檔案。因此，高速儲存系統112可能從至SoC 102的SSIC介面獲益。另外，至高速儲存系統112的串聯介面158可能從多條通道形成，其中各通道包括成對的傳輸及接收線。各通道可能，例如，藉由在裝置及主機的單一組M-PHY支援，且因此，多通道方案可能包括將多個MPHY分組以增加帶寬。
耦接至SoC 102中的主機控制器142的另一M-PHY 168可將串聯介面170驅動至位於高解析視訊介面114內的M-PHY 172。將M-PHY 172耦接至SSIC裝置控制器174，其耦接至高解析視訊介面114的結構或匯流排。高解析視訊介面114的結構可包括，例如，經由連接至埠116的纜線用於驅動電視的高解析多媒體介面(HDMI)176或其他裝置。至於高速儲存系統112，視訊檔案的帶寬需求可能從SSIC獲益。另外，也可能使用組合多個M-PHY的多通道方案以增加至高解析視訊介面114的通訊帶寬。
上述各SSIC控制器可能使用相似結構，容許硬體及軟體模組的重使用。另外，在本文描述的實施例中，將遠端暫存器存取協定(RRAP)實作在，例如，目前高速MAC及M-PHY之間的中間介面中，或橋接在彼等之間。此容許有效地從耦接至SSIC主機控制器142的M-PHY 144、156、或168將遠端裝置中之彼等個別的M-PHY程式化，諸如，M-PHY 148、160、或172。如本文描述的，該橋接稱為SSIC協定配接器，並更參考圖2討論。
圖2係依據實施例之SSIC(超高速晶片間互連)實作200的方塊圖。也參考圖1，可使用SSIC實作200以在SoC 102及其他裝置，諸如，基帶數據機110、高速儲存器112、或高解析視訊114，之間提供SSIC通訊鏈路。在主機或裝置任一者的實作中，SSIC實作200包括控制堆疊202，其包括USB軟體堆疊204及USB 3.0超高速媒體存取控制(MAC)206。如本文描述的，將稱為SSIC協 定配接器208的橋接層包括在SSIC實作200中，以在控制器堆疊202及MIPI M-PHY 210之間提供介面。作為範例，USB軟體堆疊204、USB 3.0超高速MAC 206、及SSIC協定配接器208可形成參考圖1描述的SSIC主機控制器142。遠端M-PHY 212可存在於裝置中，並透過SSIC鏈路214耦接至區域M-PHY 210。在本文描述的實施例中，遠端M-PHY 212中的暫存器可透過SSIC鏈路214程式化，以建立通訊。
USB 3.0超高速MAC 206能如由SSIC規格所界定地以不同鏈接速度操作，例如，藉由高速機構及速率。USB軟體堆疊204未針對SSIC實作200從標準USB 3.0超高速改變。在USB 3.0超高速MAC 206中，協定層214在SSIC實作200中也沒有改變。USB 3.0超高速MAC 206中的鏈接層216可能針對SSIC實作200有部分改變，彼等界定在SSIC規格中。例如，可能將鏈路訓練與狀態狀態機(LTSSM)218重配置成具有雙向通訊，諸如，停留在與SSIC協定配接器208同步的交握線220。為追蹤鏈路狀態並控制通訊，USB 3.0超高速MAC 206從LTSSM 218通訊狀態資訊並經由PIPE3介面222與SSIC協定配接器208通訊資料封包。
SSIC協定配接器208實作USB 3.0超高速MAC 206的PIPE3介面222及M-PHY 210的參考M-PHY模組介面(RMMI)224之間的特定通訊。SSIC協定配接器208實作好比將USB 3.0超高速MAC 206及USB軟體堆疊204 連接至USB 3.0超高速鏈路，例如，藉由追蹤LTSSM 218並在鏈路上提供預期回應，容許彼等操作的機制。
為實施此等功能，SSIC協定配接器208經由RMMI 224將來自PIPE3介面222的USB 3.0封包通訊至M-PHY 210，並映射SSIC的超高速功率狀態。可將單一PIPE3介面222介接至多個RMMI 224，以提供多通道通訊，如圖1所示。例如，多個M-PHY 144、156、及168可能為單一SSIC主機控制器142使用。另外，SSIC協定配接器208如在SSIC規格中所描述地管理傳輸混碼器及接收解碼器。
PA LINK SM(實體配接器鏈接狀態機)226代表SSIC協定配接器208的主狀態機，並可能係梯形邏輯單元、及處理器等。PA LINK SM 226匯集MIPI M-TX及M-RX資料及功率狀態，以產生PIPE3介面222的資料及功率狀態。PA LINK SM 226也管理用於各種操作及速度模式的高階控制。例如，PA LINK SM 226可能直接控制遠端M-PHY 212中之暫存器的RRAP程式化，或可能藉由稱為PWM/RRAP(脈衝寬度調變/遠端暫存器存取協定)控制器228的分離單元觸發該程式化。在部分實施例中，PWM/RAP控制器228可能位於應用處理器SoC中，例如，圖1中的SoC 102，並鏈接至SoC結構120。在其他實作中，PWM/RAP控制器228可能位於USB超高速MAC 206中。
如在PIPE3介面222之規格中所界定的，支援接收器 偵測及LFPS接收(低頻週期訊號)。將暖重設、鏈路連接、及鏈路切斷全部實作在PA LINK SM 226中。追蹤USB 3.0超高速LTSSM狀態以將PIPE3功率及資料狀態轉換為RMMI功率及資料狀態，好比將USB 3.0超高速MAC連接至普通USB 3.0超高速鏈路，容許其運作。
PWM/RRAP控制器228實作脈衝寬度調變(PWM)低速(LS)爆發通訊及遠端暫存器存取協定(RRAP)支援。在部分實作中，可能將PWM/RRAP控制器228實作成PA鏈路S/M 226內的功能。可能使用RRAP以程式化區域M-PHY 210或遠端M-PHY 212中的暫存器。在RXDETECT.LS-MODE期間，當鏈路針對自動設定檔程式化配置時，PWM/RRAP 226接收來自PA鏈路S/M 226的存取命令。當針對非自動模式配置時，涉及軟體且此區塊接收來自軟體或韌體的存取命令。本文描述的RRAP程式化處理並未受限於實作在SSIC協定配接器208中，而可能實作在USB超高速MAC 206中，或甚至在主機自身中。
為實作RRAP功能，可能將許多暫存器及緩衝器放置在SSIC協定配接器208中。此等暫存器形成RRAP主機控制器程式化介面(RRAP HCPI)。例如，控制暫存器230為PWM/RRAP控制器228所使用，以設定獨立傳輸並提供針對寫入傳輸的資料。可能使用狀態暫存器232以儲存從讀取傳回的資料，以及在每次讀寫操作之後，將處理狀態傳回至PWM/RRAP控制器228。使用狀態暫存器 232以回報寫入或讀取區域及遠端處理的狀態。該資料欄位包含讀取操作的結果或儲存可能在寫入操作中使用的資訊。該狀態欄位包含操作的狀態。
可使用暫存器庫234以儲存可批次執行的一組RRAP處理。使用暫存器庫234以將寫入操作設定至，例如，遠端M-PHY 212，其可在每次線路重設之後，自動地由主機控制器執行。例如，暫存器庫234儲存待發佈之處理(命令)的數量及次序。也儲存用於寫入的配置資料及用於讀取的完成資料。SSIC協定配接器208或USB超高速MAC 206可能實作RRAP儲存-恢復邏輯，以將暫存器庫234的內容儲存至系統記憶體，例如，圖1的儲存器122，並從該系統記憶體恢復暫存器庫234。因此，可能將許多記憶體位址保留在大至足以儲存暫存器庫之內容的系統記憶體中。
區域M-PHY 210係SSIC鏈路214的實體層，並遵守MIPI M-PHY規格。區域M-PHY 210以不同高速(HS)機構及速率實作高帶寬串聯實體層。如本文描述的，也針對將遠端M-PHY 212中的設定檔暫存器程式化在機構1(低速)支援位元或PWM方案。區域M-PHY 210經由RMMI介面224與SSIC協定配接器208介接。
在多數實作中，存在側頻帶(SB)匯流排236以將區域M-PHY 210中的暫存器程式化，雖然此等暫存器也可使用RRAP從SSIC協定配接器208程式化。藉由埠將側頻帶匯流排236耦接至SoC的結構，容許直接存取M- PHY暫存器。可能被程式化之在區域M-PHY 210中的暫存器包括調整參數，諸如，SSIC鏈路214的轉換率，亦即，通訊線上的轉移速率，及其他電參數，的M-PHY調諧暫存器238。區域設定檔暫存器240的庫保持通用通訊參數，諸如，目前通訊速度等。
遠端M-PHY212可位於耦接裝置中。遠端M-PHY 212具有可用於以與區域M-PHY 210中的暫存器類似的方式控制鏈路的暫存器。例如，遠端設定檔暫存器242的庫可保持通訊參數。遠端供應商暫存器244的庫可保持用於遠端M-PHY 212的操作資訊。在實施例中，遠端設定檔暫存器242及遠端供應商暫存器244可使用RRAP藉由SSIC協定配接器208透過SSIC鏈路214程式化。可在遠端M-PHY 212中程式化的暫存器並未受限於所討論的該等暫存器，而可包括其他暫存器，諸如，M-PHY調諧暫存器。
建立通訊
SSIC協定配接器208，例如，藉由在MAC及M-PHY之間映射預期狀態及轉移，在USB超高速MAC 206及區域M-PHY 210之間建立及維持通訊，如表1所示。因此，區域M-PHY 210的功能在交握線外側通常不可為USB超高速MAC 206所見，且USB超高速MAC 206實施如同其連接至標準高速USB 3.0 PHY(實體層)。對在作業系統層級或更高層級的軟體，鏈路通常顯現為標準 USB 3.0。
用於建立通訊的處理在狀態1開始，其中USB超高速MAC 206中的鏈路訓練及狀態狀態機(LTSSM 218)係在超高速除能狀態中(SS.DISABLED)。在此時，也將區域M-PHY 210的電源關閉(無電力/除能)。當該鏈路未供電時或若已判斷提示區域重設，該鏈路在此狀態中。當LTSSM 218，例如，藉由解除認定區域重設，轉移至更活躍的狀態時，USB超高速MAC 206如狀態2所示地從SS.DISABLED轉移至RX.DETECT。然後SSIC協定配接器208可將區域M-PHY 210從除能轉移至HIBERN8。
SSIC協定配接器208未對由USB超高速MAC 206之LTSSM 218發佈的RX.DETECT命令(狀態3)採取行動，而傳回「未偵測到裝置」回應以保留針對鏈路保持的MAC。在此同時，SSIC協定配接器208使用區域M-PHY 210偵測機制以決定是否有任何其他裝置耦接至該鏈路。具體地說，M-PHY發射器(Tx)傳送稱為DIFF N(或DIF N)的零訊號，以觸發耦接裝置的啟動(Tactivate)，同時M-PHY接收器找尋DIFF N以觸發接收(Tactivation)。
一旦區域M-PHY 210，例如，藉由遠端M-PHY 212偵測到啟動，鏈路系統可能進入狀態4。此在MPHY Tx已完成傳送用於Tactivate的DIFF-N且MPHY Rx已接收對應的DIFF-N訊號時發生。在實施例中，一旦區域M-PHY 210已偵測到至遠端M-PHY 212的SSIC鏈路214， SSIC協定配接器208可，例如，使用關於圖3-7描述的RRAP處理，將區域M-PHY 210及遠端M-PHY 212中的暫存器程式化。
在暫存器程式化之後，然後SSIC協定配接器208使區域MPHY 210進入高速(HS)狀態，其中其準備好傳送訓練符號。訓練符號係由接收器使用以建立與發射器之高速鏈路的一組資料型樣。在訓練結束後，SSIC協定配接器208將裝置耦接至鏈路的訊號傳送至USB超高速MAC 206，將狀態從RX.DETECT改變成POLLING。將M-PHY的狀態從HIBERN8改變成STALL，以等待來自MAC的資料封包。
此時，通訊在該等裝置之間建立，並傳輸高速資料封包。 對於該系統，普通的USB 3.0高速通訊鏈路已建立在主機及裝置之間。SSIC協定配接器208在USB超高速MAC 206及區域M-PHY 210之間傳遞待經由SSIC鏈路214傳送至遠端M-PHY 212的資料。然後USB軟體堆疊204中的系統軟體可決定裝置種類，並，例如，從系統記憶體或從裝置自身載入合適驅動程式。通訊經由SSIC協定配接器以HS BURST模式發生。
若資料暫停係可取的，例如，有無資料傳送的週期，SSIC協定配接器208可將區域M-PHY 210驅動至STALL模式中，如狀態5所示。STALL係在M-PHY通訊期間節省電力的機會狀態，且對更高層級係不可見的。例如，在區域M-PHY 210的STALL期間，USB超高速MAC 206藉由保持在POLLING模式中持續找尋資料傳輸。SSIC鏈路214的任一終端可進入STALL模式，例如，SSIC協定配接器208驅動M-PHY Tx以將DIFF N驅動至該鏈路以使Tx在STALL模式中，或從遠端M-PHY 212接收使M-PHY Rx進入STALL的DIFF N。
一旦資料可用於傳送或接收，如藉由在M-PHY 210及212之間交換的一系列訊號所指示的，在狀態6中，SSIC協定配接器208將區域M-PHY 210的狀態從STALL變更回至HS-BURST，且發訊USB超高速MAC 206該狀態可從POLLING改變至U0(正常通訊)。在此實作中，再次地當區域M-PHY 210或USB超高速MAC 206接收由SSIC協定配接器208提供的預期訊號時，各者均不知道 彼此。此狀態進行至狀態7，其中USB超高速MAC 206假設當資料在SSIC鏈路214上可用時，正常通訊發生(U0)且M-PHY 210及212在HS BURST及STALL之間來回移動。在通訊期間可藉由具有MPHY-TX***填充符號或邏輯閑置(LI)符號的SSIC協定配接器208在資料傳輸中產生較短暫停，因此MPHY-Rx同時將此等符號移除。此等狀態中的轉移對USB超高速MAC 206係透明的。
在POLLING狀態期間，可能僅使用資料傳送以訓練M-PHY 210及212之間的鏈路並配置該等裝置。相反地，U0狀態係實際通訊狀態。在U0期間，實際資料通訊發生，包括裝置配置、驅動程式的載入、及實質資料的交換。
若資料量應下降，諸如，若通訊暫時在裝置及主機之間結束，SSIC協定配接器208可能接收指示USB超高速MAC 206從U0切換至U3(通訊暫停)狀態的訊號，如狀態8所示。當系統軟體沒有更多資料經由USB超高速MAC 206傳送時，U0至U3轉移發生。然後SSIC協定配接器208可將區域M-PHY 210從HS-BURST切換至STALL，然後切換至HIBERN8。如狀態9所示，只要沒有更多資料在裝置之間傳送，USB超高速MAC206可保持在U3中，且區域M-PHY 210在HIBERN8中。
一旦需要恢復通訊，如狀態10所示，USB超高速MAC 206可切換該狀態準備從U3至U0的指示，且SSIC 協定配接器208可重建通訊，例如，若有需要，藉由使用PWM通訊及RRAP重程式化遠端M-PHY 212暫存器。在此情形中，USB超高速MAC 206傳送用於再訓練鏈路的封包，其基本上為SSIC協定配接器208所忽略。SSIC協定配接器208使用區域M-PHY 210以再訓練SSIC鏈路214，然後將區域M-PHY 210從HIBERN8切換至STALL，並最終切換至HS-BURST。此時，SSIC協定配接器208可通知USB超高速MAC 206通訊已建立，且狀態可從U3改變至U0。一旦通訊建立，封包串流可在裝置之間通訊，如關於圖3所描述的。
圖3係使用RRAP用於程式化M-PHY之方法300的流程圖。也參考圖2，例如，位於SSIC協定配接器208中的軟體可使用暫存器存取控制機制以使用RMMI 224配置存取存取區域M-PHY 210中的暫存器。軟體可能使用PMMI 224上的PWM G1週期將遠端M-PHY 212中的暫存器存取至區域M-PHY 210。可使用RRAP程式化技術以存取區域M-PHY 210中的暫存器，但此技術比使用SB匯流排236存取暫存器更慢且更笨重。僅當該鏈路在PWM爆發狀態中時，SSIC協定配接器208經由控制暫存器230接收命令。因此，當通訊針對透過SSIC鏈路214之通訊進入使用脈衝寬度調變(PWM)的低速爆發(LS-BURST)模式時，方法300在區塊302開始。
控制暫存器230保持用於設定及控制處理的位元。在本文中稱為RRAP控制器之在主機中的軟體使用位址或屬 性ID、資料位元組、讀/寫、及，例如，遠端或區域目標將暫存器庫230或狀態暫存器的資料部程式化。RRAP控制器可設定控制位元以決定資料流並觸發程式化處理。例如，然後將控制暫存器230中的命令有效(cmd_valid)位元或旗標設定成指示，例如，有效命令存在於狀態暫存器232中。在區塊304，檢查命令位元以查看有效命令是否存在。若為真，流程前進至區塊306。在區塊306，執行來自狀態暫存器232的RRAP命令。在命令執行之後，在區塊308，清除命令有效位元，且流程返回至區塊304以檢查來自RRAP控制器的另一有效命令。
若命令有效位元在區塊304不為真，處理流程前進至區塊310以決定命令相是否完成。命令相完成(cmd_phase_done)旗標指示沒有更多命令。若此旗標不為真，流程返回至區塊304以繼續找尋來自RRAP控制器的有效命令，例如，藉由檢查控制暫存器230中的cmd_valid旗標。
若cmd_phase_done旗標為真(1)，處理流程前進至區塊312以藉由檢查HS_Config旗標決定是否已產生針對高速配置的請求。若HS_Config旗標為真(1)，在區塊314實施配置命令的RRAP寫入，且處理流程前進至區塊316。若HS_Config旗標不為真(0)，處理流程跳至區塊314以在區塊316恢復處理。
在區塊316，檢查由用於暫存器庫有效旗標之一者的一值指示的旗標以決定暫存器庫234是否包含有效RRAP 命令資料。若暫存器庫包含有效資料，在區塊318，執行暫存器庫234中的RRAP命令區塊。在區塊320，一旦無效項目到達暫存器庫234中或到達暫存器庫234的終端，SSIC協定配接器208將此解譯為PWM爆發相的結束並執行爆發關閉RRAP命令。在執行爆發關閉RRAP命令之後，在區塊322，SSIC協定配接器208脫離PWM爆發鏈接狀態。更具體地說，若將暫存器庫有效設定為「0」，SSIC協定配接器208將此視為PWM爆發的結束並立即發佈爆發關閉命令及脫離PWM爆發鏈接狀態。
當每次進入PWM爆發狀態中時(例如，在線路重設後)，上述序列可能由SSIC協定配接器208執行。在後續迭代中，SSIC協定配接器208將典型地查看設定為偽(0)的cmd_valid旗標及設定為真(1)的cmd_phase_done旗標。此將導致SSIC協定配接器208自動實施由HS_Config旗標請求的任何週期，執行暫存器庫234的內容(若暫存器庫有效為真)，並自動實施爆發關閉。
界定於上文中方法300可能以許多不同序列執行，以實作特定功能。此等序列的控制係藉由在開始執行之前設定控制暫存器230中的旗標而決定。例如，SSIC協定配接器208可用全自動模式、程式化I/O模式、及批次配置模式等運行。
圖4係在全自動模式中使用RRAP控制用於程式化遠端暫存器之方法300的流程圖。編號相似的項目將相關於 圖3討論。當沒有遠端配置需要由RRAP控制器實施時，使用全自動模式。該模式容許脫離自動RRAP模式脫離而無需在外部RRAP控制器上運行的系統韌體涉入。該流程在最初訓練期間係可能的，並可用於在線路重設或切斷後實作重訓練。為運行全自動模式，將cmd_valid旗標設定為偽(0)、將cmd_phase_done旗標設定為真(1)、將HS_Config旗標設定為真(1)、並將暫存器庫有效旗標設定為偽(0)。由於將旗標設定為上文提及的該等值，處理流程跟隨圖4中如虛線402所示的路徑。
圖5係在程式化I/O模式中使用RRAP控制用於程式化遠端暫存器之方法300的流程圖。編號相似的項目將相關於圖3討論。在正常操作期間重設鏈路的情形中，RRAP控制器上的軟體或韌體需要參與重配置鏈路的處理。
通過方法300的流程如圖5中的虛線502所示地開始。該模式需要RRAP控制器使用「控制」暫存器啟始各遠端存取(讀或寫)週期，並在啟始次一存取之前等待「狀態」暫存器中之各週期的狀態。此流程藉由在啟始程式化處理之前，將cmd_valid旗標設定為真(1)、將cmd_phase_done旗標設定為偽(0)、將HS_Config旗標設定為偽(0)、並將register_bank_valid旗標設定為真(1)而實施。
然後方法300通過區塊306及308迭代至所有RRAP命令均已，例如，藉由控制鏈路的韌體或軟體實施。在所 有RRAP命令均已執行之後，將cmd_phase_done旗標設定成真(1)，容許處理流程追隨虛線504前進至區塊312。當高速配置已經由該等命令實施或將經由來自暫存器庫的命令實施時，跳過區塊316。然後流程前進通過區塊318、320、及322以結束程式化並將鏈路上線。此流程僅在鏈路的最初訓練期間係可能的，因為其需要韌體或軟體循序地實施個別命令。
圖6係在批次模式配置中使用RRAP控制用於程式化遠端暫存器之方法300的流程圖。編號相似的項目將相關於圖3討論。在此模式中，RRAP控制器設定在SSIC協定配接器的暫存器庫中所需之所有遠端存取寫入，然後觸發遠端存取處理的開始。將該等命令保留在暫存器庫中，直到控制器重設或系統軟體或韌體修改彼等。然後RRAP控制器將cmd_valid旗標設定成偽(0)、將cmd_phase_done旗標設定成真(1)、將HS_Config旗標設定成偽(0)、並將暫存器庫有效旗標設定成真(1)。然後觸發該程式化程序。然後該處理流程跟隨如圖6之虛線602所示的路徑。
在此模式中，每次跟隨鏈路重設而配置或重配置鏈路時，SSIC協定配接器自動執行暫存器庫中的所有命令。因此，若鏈路在最初系統啟動之後重設，RRAP控制器不需要涉及後續的鏈路配置處理。另外，儲存系統記憶體中之暫存器庫的內容之SSIC協定儲存/恢復邏輯容許整體主機控制器在閑置狀態中關閉電源而不損失暫存器庫的內 容。在多數「持續開機、持續連線」平台中，例如，在SSIC協定配接器中的暫存器記憶體典型地保持狀態。因此，鏈路配置可能在任何時間對控制器恢復供電之後實施，而不需要RRAP控制器涉入。可能使用自動程序的變化以將高速控制器程式化而無需RRAP控制器的介入。
圖7係在全自動化模式中使用RRAP控制用於程式化遠端暫存器之方法300的流程圖。例如，若沒有設定檔暫存器(無論係區域或遠端的)且沒有遠端暫存器需要更新，可將主機控制器配置成自動實施HS及爆發關閉RRAP命令的配置程式化。在此情形中，RRAP控制器將cmd_valid旗標設定成偽(0)、將cmd_phase_done旗標設定成真(1)、將HS_Config旗標設定成真(1)、並將暫存器庫有效旗標設定成偽(0)。一旦設定該等旗標，可能啟動程式化。處理流程跟隨圖7中的線702。
SSIC協定配接器檢視cmd_valid為偽，然後檢驗cmd_phase_done旗標。cmd_phase_done旗標為真，觸發其也係真之HS_Config的檢驗。結果，在區塊314，SSIC協定配接器發佈高速配置命令。因為暫存器庫有效係偽，SSIC協定配接器將此視為PWM爆發通訊的結束，且在區塊320，發佈RRAP命令以設定Burst_Closure。在此之後係脫離PWM爆發通訊模式。
圖8係依據實施例之保持用於實作SSIC通訊之資料及程式的非暫時機器可讀媒體800。非暫時機器可讀媒體800可能係在SSIC協定配接器308上的RAM或ROM保 持程式，或硬接邏輯模組。非暫時機器可讀媒體800可能由邏輯802所存取，例如，如關於圖3所討論的PA鏈路SM 322。非暫時機器可讀媒體800可能提供模組，諸如，硬接電路或程式，當彼等透過控制鏈路804由邏輯802執行時，實施SSIC協定配接器的控制功能。可包括LTSSM控制器806以提供在正常USB 3.0通訊通信期期間為MAC所預期的命令。可提供M-PHY控制器808以提供在通訊通信期期間為M-PHY所預期的控制訊號。如上文描述的，可能包括暫存器庫810以保持一系列RRAP命令。可能包括RRAP程式812以實作相關於圖3-7描述的方法300。可使用控制暫存器814以保持引導RRAP程式812之執行的旗標。可使用狀態暫存器816以回報處理結果，諸如，RRAP讀取及寫入。
可包括其他未顯示的功能以在SSIC通訊中實作通訊。例如，可能包括去偏差器以使多通道資料去偏差。可能包括混碼器/解碼器以混碼及解碼封包串流以平衡互連線上的能量。在部分實施例中，可能包括彈性緩衝器以置換已連接M-PHY單元中的彈性緩衝器。可包括帶化器/解帶化器以將帶化輸出資料推送至用於傳輸的多通道上，並推送來自多通道的已接收資料並將該資料連接成單一資料串流。
範例1
本文揭示一種實作裝置中之單元間的超高速晶片間互 連通訊(SSIC)的方法。該方法包括決定有效遠端暫存器存取協定(RRAP)命令是否存在。該方法也包括決定命令相是否完成、決定是否下達高速配置命令、及決定暫存器庫是否包含有效RRAP命令。另外，該方法包括發佈命令以關閉主機及裝置之間的低速爆發通訊。
該方法可能包括執行該有效RRAP命令、決定是否存在另一有效指令；及迭代至沒有其他有效命令存在為止。該方法可能包括發佈命令以配置高速鏈路。
該方法可能包括執行來自該暫存器庫的RRAP命令、指向該暫存器庫中的該次一位置、決定該次一位置是否具有有效RRAP命令；及迭代至沒有有效RRAP命令存在於該次一位置中或該次一位置超出該暫存器庫的終端為止。該方法可能包括脫離該等低速爆發通訊。
該方法可能包括決定沒有有效RRAP命令存在、決定該命令相已完成、執行高速配置命令、及決定該暫存器庫無效。該方法可能包括執行手動RRAP命令，包括執行來自RRAP控制器的RRAP命令、決定另一RRAP命令是否已從該RRAP控制器發佈、及迭代至沒有來自該RRAP控制器的其他可用命令為止。該方法也可包括決定該命令相已完成，及執行來自該暫存器庫的RRAP命令序列，包括執行來自該暫存器庫的RRAP命令、指向該暫存器庫中的該次一位置、決定該次一位置是否具有有效RRAP命令、及迭代至沒有有效RRAP命令存在於該次一位置中或該次一位置超出該暫存器庫的終端為止。
範例2
一種用於裝置中的單元之間的低功率、高帶寬通訊的介面，包括通用串列匯流排(USB)3.0系統介面及超高速晶片間互連(SSIC)協定配接器，配置成促進該USB 3.0系統介面及M-PHY介面之間的通訊。該SSIC配置成以低速爆發模式經由區域M-PHY將遠端暫存器存取協定(RRAP)命令發佈至遠端M-PHY。
可能將該SSIC協定配接器配置成將一系列的RRAP命令儲存在暫存器庫中及在鏈路啟始時，自律地執行命令的該系列RRAP命令庫。另外，可能將該SSIC協定配接器配置成發佈高速配置命令。該SSIC協定配接器可能包括控制暫存器，其中該控制暫存器包含旗標，該等旗標包括指示有效RRAP命令存在的旗標、指示應發佈高速配置命令的旗標、及指示暫存器庫包含有效RRAP命令的旗標。該SSIC協定配接器可能配置成在所有命令完成之後啟始高速通訊。該SSIC協定配接器可能包括配置成啟始SSIC鏈路的協定配接器鏈路狀態機。該介面可能包括USB超高速媒體存取控制器(MAC)及M-PHY。
範例3
本文揭示至少一種非暫時機器可讀媒體，包括儲存於其中的指令，回應於該等指令在計算裝置上的執行，導致該計算裝置將RRAP命令從暫存器庫傳送至M-PHY、將 處理狀態回報在狀態暫存器中、及藉由調查控制暫存器決定實施的行動。
待理解上述範例中的具體內容可能使用在一或多個實施例的任何位置。例如，上述計算裝置的所有選擇性特性也可能相關於本文描述的方法或電腦可讀媒體任一者實作。另外，雖然可能已於本文使用流程圖及/或狀態圖以描述實施例，本發明並未受限於該等圖式或本文的對應描述。例如，流程不必行經或恰以本文說明及描述的相同次序行經每個說明區塊或狀態。
本發明並未受限於本文列示的特定細節。實際上，受益於此揭示發明之熟悉本技術的人士將理解可能在本發明的範圍內產生來自以上描述及圖式的許多其他變化。因此，以下之包括其之任何修正的申請專利範圍界定本發明之範圍。
100‧‧‧計算系統
102‧‧‧系統單晶片(SoC)
104‧‧‧顯示裝置
106‧‧‧觸控螢幕感測器
108‧‧‧動作感測器
110‧‧‧基帶數據機
112‧‧‧高速儲存系統
114‧‧‧高解析視訊介面
116、140‧‧‧埠
118‧‧‧處理器
120‧‧‧SoC結構
122‧‧‧儲存系統
124、152‧‧‧I2S介面
126‧‧‧PCM介面
128‧‧‧MIPI DSI
130‧‧‧高速點對點串聯匯流排
132‧‧‧I2C介面
134‧‧‧I2C匯流排
136‧‧‧USB 3.0裝置控制器
138‧‧‧高功率驅動器
142‧‧‧超高速晶片間互連(SSIC)主機控制器
144‧‧‧第一M-PHY
146、158‧‧‧超高速串聯介面
148、160、168、172‧‧‧M-PHY
150、162‧‧‧SSIC裝置控制器
154‧‧‧RF及天線前端
156‧‧‧第二M-PHY
164‧‧‧SRAM
166‧‧‧DRAM
170‧‧‧串聯介面
174‧‧‧SSIC裝置控制器
176‧‧‧高解析多媒體介面(HDMI)

Claims (15)

  1. 一種實作裝置中之單元間的超高速晶片間互連(SSIC)通訊的方法，包含決定有效遠端暫存器存取協定(RRAP)命令是否存在；決定命令相是否完成；決定是否下達高速配置命令；決定暫存器庫是否包含有效RRAP命令；且發佈命令以關閉介於主機及裝置之間的低速爆發通訊。
  2. 如申請專利範圍第1項之方法，包含：執行該有效RRAP命令；決定是否存在另一有效命令；且迭代至沒有其他有效命令存在為止。
  3. 如申請專利範圍第1項的方法，包含發佈命令以配置高速鏈路。
  4. 如申請專利範圍第1項之方法，包含：執行來自該暫存器庫的RRAP命令；指向該暫存器庫中的該次一位置；決定該次一位置是否具有有效RRAP命令；且迭代至沒有有效RRAP命令存在於該次一位置中或該次一位置超出該暫存器庫的終端為止。
  5. 如申請專利範圍第1項的方法，包含脫離該等低速爆發通訊。
  6. 如申請專利範圍第1項之方法，包含：決定沒有有效RRAP命令存在；決定該命令相已完成；執行該高速配置命令；且決定該暫存器庫無效。
  7. 如申請專利範圍第1項之方法，包含：執行手動RRAP命令，包含：執行來自RRAP控制器的RRAP命令；決定另一RRAP命令是否已從該RRAP控制器發佈；且迭代至沒有來自該RRAP控制器的其他可用命令為止；決定該命令相已完成；且執行來自該暫存器庫的RRAP命令序列，包含：執行來自該暫存器庫的RRAP命令；指向該暫存器庫中的該次一位置；決定該次一位置是否具有有效RRAP命令；且迭代至沒有有效RRAP命令存在於該次一位置中或該次一位置超出該暫存器庫的終端為止。
  8. 一種用於裝置中的單元之間的低功率、高帶寬通訊的介面，包含：通用串列匯流排(USB)3.0系統介面；及超高速晶片間互連(SSIC)協定配接器，配置成促進該USB 3.0系統介面及M-PHY介面之間的通訊，其中將 該SSIC配置成以低速爆發模式經由區域M-PHY將遠端暫存器存取協定(RRAP)命令發佈至遠端M-PHY。
  9. 如申請專利範圍第8項的介面，其中將該SSIC協定配接器配置成：將一系列的RRAP命令儲存在暫存器庫中；且在鏈路啟始時，自律地執行命令的該系列RRAP命令庫。
  10. 如申請專利範圍第8項的介面，其中將該SSIC協定配接器配置成發佈高速配置命令。
  11. 如申請專利範圍第8項的介面，其中該SSIC協定配接器包含控制暫存器，其中該控制暫存器包含旗標，該等旗標包含：指示有效RRAP命令存在的旗標；指示應發佈高速配置命令的旗標；及指示暫存器庫包含有效RRAP命令的旗標。
  12. 如申請專利範圍第8項的介面，其中將該SSIC協定配接器配置成在所有命令完成之後啟始高速通訊。
  13. 如申請專利範圍第8項的介面，其中該SSIC協定配接器包含配置成啟始SSIC鏈路的協定配接器鏈路狀態機。
  14. 如申請專利範圍第8項的介面，包含USB超高速媒體存取控制器(MAC)及M-PHY。
  15. 至少一種非暫時機器可讀媒體，包含儲存於其中的指令，回應於該等指令在計算裝置上的執行，導致該計 算裝置：將RRAP命令從暫存器庫傳送至M-PHY；將處理狀態回報在狀態暫存器中；且藉由調查控制暫存器決定實施的行動。
TW102115272A 2012-05-02 2013-04-29 用於裝置中的單元之間通訊的方法及介面 TWI515577B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/036176 WO2013165416A1 (en) 2012-05-02 2012-05-02 Configuring a remote m-phy

Publications (2)

Publication Number Publication Date
TW201411369A true TW201411369A (zh) 2014-03-16
TWI515577B TWI515577B (zh) 2016-01-01

Family

ID=49513529

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102115272A TWI515577B (zh) 2012-05-02 2013-04-29 用於裝置中的單元之間通訊的方法及介面

Country Status (4)

Country Link
US (2) US9092367B2 (zh)
EP (1) EP2845111A4 (zh)
TW (1) TWI515577B (zh)
WO (1) WO2013165416A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8972640B2 (en) * 2012-06-27 2015-03-03 Intel Corporation Controlling a physical link of a first protocol using an extended capability structure of a second protocol
MY169964A (en) 2012-06-29 2019-06-19 Intel Corp An architected protocol for changing link operating mode
US20140089573A1 (en) * 2012-09-24 2014-03-27 Palsamy Sakthikumar Method for accessing memory devices prior to bus training
US9081908B2 (en) * 2012-11-15 2015-07-14 Qualcomm Incorporated Operating M-PHY based communications over serial advanced technology attachment (SATA)-based interface, and related cables, connectors, systems and methods
CN110083221A (zh) * 2014-06-09 2019-08-02 威盛电子股份有限公司 电子装置及音频播放方法
US9652020B2 (en) * 2014-06-18 2017-05-16 Qualcomm Incorporated Systems and methods for providing power savings and interference mitigation on physical transmission media
CN106294252B (zh) * 2015-06-05 2019-07-09 瑞昱半导体股份有限公司 超高速芯片互连装置及其连接控制方法
CN106371965B (zh) * 2015-07-22 2019-07-09 深圳市中兴微电子技术有限公司 一种超速片间串行总线的监控***及方法
US9940295B2 (en) * 2015-08-14 2018-04-10 Keyssa, Inc. Extremely high frequency systems and methods of operating the same to establish USB data transport protocols
US20170176534A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Self-characterizing high-speed communication interfaces
US10901936B2 (en) 2016-07-21 2021-01-26 International Business Machines Corporation Staged power on/off sequence at the I/O phy level in an interchip interface
US10599444B2 (en) * 2018-01-09 2020-03-24 Microsoft Technology Licensing, Llc Extensible input stack for processing input device data
CN113641601A (zh) * 2020-04-27 2021-11-12 三星电子株式会社 存储设备的链路启动方法、存储设备、主机及其实现***
CN113485957B (zh) * 2021-06-25 2023-05-30 厦门码灵半导体技术有限公司 适用于工业级应用场景的用于物理层的多协议***控制装置和多协议***控制方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187654B1 (en) * 2001-11-13 2007-03-06 Nortel Networks Limited Rate-controlled optical burst switching
US8166221B2 (en) 2004-03-17 2012-04-24 Super Talent Electronics, Inc. Low-power USB superspeed device with 8-bit payload and 9-bit frame NRZI encoding for replacing 8/10-bit encoding
US20080010420A1 (en) * 2006-07-06 2008-01-10 Rom-Shen Kao Method for Accessing Control Registers via a Memory Device
TW200845686A (en) * 2007-05-04 2008-11-16 Realtek Semiconductor Corp Network device and transmission method thereof
US20100070659A1 (en) * 2008-09-17 2010-03-18 Kenneth Ma Method and system for operating and/or charging a battery powered usb device based on a usb port type
EP2433197B1 (en) * 2009-05-20 2014-08-13 Chronologic Pty Ltd Precision synchronisation architecture for superspeed universal serial bus devices
US8352644B2 (en) 2009-11-23 2013-01-08 Qualcomm Incorporated Apparatus and methods for USB connection in a multi-processor device
US8510494B2 (en) 2009-12-24 2013-08-13 St-Ericsson Sa USB 3.0 support in mobile platform with USB 2.0 interface
US8719475B2 (en) 2010-07-13 2014-05-06 Broadcom Corporation Method and system for utilizing low power superspeed inter-chip (LP-SSIC) communications

Also Published As

Publication number Publication date
US9092367B2 (en) 2015-07-28
WO2013165416A1 (en) 2013-11-07
US20150212969A1 (en) 2015-07-30
EP2845111A1 (en) 2015-03-11
EP2845111A4 (en) 2015-12-23
US9904650B2 (en) 2018-02-27
TWI515577B (zh) 2016-01-01
US20130297833A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
TWI515577B (zh) 用於裝置中的單元之間通訊的方法及介面
CN106970886B (zh) 使用第二协议的扩展功能结构来控制第一协议的物理链路
KR101565357B1 (ko) 타임아웃을 처리하기 위한 시스템, 방법 및 장치
US9753529B2 (en) Systems, apparatuses, and methods for synchronizing port entry into a low power status
TWI637272B (zh) 超高速晶片間通訊
US10339093B2 (en) USB interface using repeaters with guest protocol support
JP6243469B2 (ja) 低電力物理ユニットのロード／ストア通信プロトコルへの提供
TWI590056B (zh) 用於將一互連協定之列舉及／或組態機制用於不同的互連協定之方法、裝置、設備及系統
US9575552B2 (en) Device, method and system for operation of a low power PHY with a PCIe protocol stack
EP2387749A2 (en) System, apparatus, and method for fast startup of usb devices
KR20160074389A (ko) 근접 전송 구성
WO2023082622A1 (zh) 一种主从设备兼容的通信模块设计方法及装置
US20190354505A1 (en) Fast termination of multilane single data rate transactions
CN116954192A (zh) 总线控制器的功能测试方法、***、装置及可读存储介质
US9043500B2 (en) System and method for generating a virtual PCI-type configuration space for a device
CN111258936A (zh) 一种dma数据传输***及数据传输方法
CN109165099B (zh) 一种电子设备、内存拷贝方法及装置
WO2023087901A1 (zh) 上电操作执行方法、装置、芯片、电子设备和计算机程序产品