TW201340407A - 發光二極體之封裝結構與其製法 - Google Patents

發光二極體之封裝結構與其製法 Download PDF

Info

Publication number
TW201340407A
TW201340407A TW101110295A TW101110295A TW201340407A TW 201340407 A TW201340407 A TW 201340407A TW 101110295 A TW101110295 A TW 101110295A TW 101110295 A TW101110295 A TW 101110295A TW 201340407 A TW201340407 A TW 201340407A
Authority
TW
Taiwan
Prior art keywords
light
emitting diode
substrate
package structure
layer
Prior art date
Application number
TW101110295A
Other languages
English (en)
Inventor
Horng-Jou Wang
Original Assignee
Delta Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics Inc filed Critical Delta Electronics Inc
Priority to TW101110295A priority Critical patent/TW201340407A/zh
Priority to US13/626,483 priority patent/US20130248906A1/en
Publication of TW201340407A publication Critical patent/TW201340407A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091Scattering means in or on the semiconductor body or semiconductor body package
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本發明提供一種發光二極體之封裝結構與其製法。發光二極體之封裝結構包括: 基板;發光二極體晶粒形成於基板之上;第一疏水性阻擋層形成於基板之上且包圍發光二極體晶粒;以及第一覆蓋層形成於基板之上且覆蓋發光二極體晶粒,其中第一疏水性阻擋層作為第一覆蓋層之邊界且第一覆蓋層之切面與基板之間的夾角為約60-90度。

Description

發光二極體之封裝結構與其製法
本發明係有關於發光二極體之封裝結構,且特別是有關於一種具有疏水性阻擋層之發光二極體封裝結構。
發光二極體(light emitting diode, LED)由於體積小、使用壽命長、耗電量低與亮度高等優點,以取代傳統的燈泡,成為目前最重要的發光元件。
請參見第1圖,此圖為習知以模造成型(molding)的方式形成之發光二極體封裝結構10,發光二極體封裝結構10包括基板12,發光二極體晶粒14形成於基板12之上,導線16電性連接發光二極體晶粒14與形成於基板12上的導線支架(圖中未顯示),以及封裝膠18覆蓋於發光二極體晶粒14之上。
習知進行模造成型步驟時,需要於模具中加上一層離形層(release film)以幫助脫模,然而,離形層之材料特殊,且模具設備成本高。此外,由於相鄰兩發光二極體晶粒14之間的封裝膠18具有一定的厚度,因此進行基板單顆晶粒分離步驟時,僅能使用切割設備(dicing),而無法使用較為簡易的劈裂機(breaker)進行分離步驟。
美國專利公告號US 7,732,233提出一種發光二極體封裝結構,其依據矽質載板本身的特性與矽質載板上之導引線、光電元件、凹杯結構(depression)及覆晶凸塊等元件的配置,提高封裝結構之可靠度。此專利需要先形成凹杯結構,接著將發光二極體晶粒設置於凹杯結構中,於發光二極體晶粒上再形成一平坦層,最後才形成封裝膠,然而,此結構之複雜度高且製法步驟繁瑣。
因此,業界亟需提出一種發光二極體封裝結構,此封裝結構不但製法簡單且可利用簡單的劈裂機(breaker)進行單顆晶粒分離步驟。
本發明提供一種 發光二極體之封裝結構,包括:一基板;一發光二極體晶粒,形成於該基板之上;一第一疏水性阻擋層,形成於該基板之上且包圍該發光二極體晶粒;以及一第一覆蓋層,形成於該基板之上且覆蓋該發光二極體晶粒,其中該第一疏水性阻擋層作為該第一覆蓋層之邊界且該第一覆蓋層之切面與該基板之間的夾角為約60-90度。
本發明另提供一種發光二極體之封裝結構之製法,包括以下步驟:提供一基板;形成一第一疏水性阻擋層於該基板之上;形成一發光二極體晶粒於該基板之上,其中該發光二極體晶粒設置於該第一疏水性阻擋層所圍繞的區域內;以及形成一第一覆蓋層於該基板上且覆蓋該發光二極體晶粒,其中該第一疏水性阻擋層作為該第一覆蓋層之邊界且該第一覆蓋層之切面與該基板之間的夾角為約60-90度。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
第2A圖顯示本發明之發光二極體之封裝結構100,發光二極體封裝結構100包括基板102,發光二極體晶粒104、第一疏水性阻擋層106、第一覆蓋層108,其中發光二極體晶粒104形成於基板102之上,第一疏水性阻擋層106形成於基板102之上且包圍發光二極體晶粒104,第一覆蓋層108形成於基板102之上且覆蓋發光二極體晶粒104。
此外,發光二極體之封裝結構100尚包括複數個導通孔(through hole)112形成於基板102之中;複數個第一導電墊(conductive pad)114形成於該些導通孔112之上、複數個第二導電墊116形成於該些導通孔112之下;複數條導線120形成於發光二極體晶粒104之上,其中發光二極體晶粒104藉由該些導線120、該些第一導電墊114、該些導通孔112電性連接至該些第二導電墊116。
須注意的是,藉由導通孔112之設置,可幫助第一導電墊114與第二導電墊116之間的電性連接,縮短電性傳輸距離。
上述之基板102包括氧化鋁(Al2O3)、氮化鋁(AlN)、矽(Si)基板、碳化矽(SiC)、銅金屬或其合金、鋁金屬或其合金、金屬核心印刷電路板(metal core printed circuit board, MCPCB)、覆銅陶瓷基板(direct bond copper, DBC)、FR4或FR5等材質。
上述之第一疏水性阻擋層106之材料包括氟系材料或矽氧烷系材料,例如鐵弗龍(Teflon)或四乙氧基矽烷(tetraethoxy-silane)之奈米晶體及結構,且上述之第一疏水性阻擋層106之材料可以是透明或不透明材料。
上述之第一覆蓋層108之材料包括矽膠(silicone)、環氧樹脂(epoxy)、玻璃或上述之組合。
請參見第2B圖,此圖顯示第2A圖之俯視圖,其中第一疏水性阻擋層106之圖案為圓形,其包圍發光二極體晶粒104,其厚度為約10-500μm。
須注意的是,第一疏水性阻擋層106作為第一覆蓋層108之邊界,以避免第一覆蓋層108之材料溢流,且藉由第一疏水性阻擋層106之疏水表面的物理性質,可使第一覆蓋層108具有凸起的結構,凸起的結構可提升發光二極體晶粒104之出光效率,其中第一覆蓋層108之切面ff’與基板102之間的夾角θ1為約60-90度。
請參見第3A-3C圖,該些圖顯示第一疏水性阻擋層106之各種實施例之俯視圖。
於第3A圖中,第一疏水性阻擋層106之圖案為矩形。於第3B圖中,第一疏水性阻擋層106之圖案為橢圓形。於第3C圖中,第一疏水性阻擋層106之圖案為三角形。此外,除上述之圖案外,只要是第一疏水性阻擋層106包圍發光二極體晶粒104,其他規則或不規則之圖案亦在本發明所保護之範圍內。
請參見第4圖,此圖顯示第一覆蓋層106之其他實施例。第4圖與第2B圖類似,其差異在於第1圖中,第一覆蓋層106為連續區塊,於第4圖中,第一覆蓋層106為不連續區塊。
請參見第5圖,此圖顯示本發明之發光二極體之封裝結構之第二實施例。第5圖中的元件與第2A圖相同者,使用相同的符號表示,在此不再贅述。
於第5圖中,第一覆蓋層108中尚包括摻雜物110,摻雜物110包括光擴散粒子或光波長轉換粒子,摻雜物110之作用在於增加發光二極體晶粒104的光色均勻性(spatial light color uniformity)以及產生不同於發光二極體晶粒104的光。
光擴散粒子包括二氧化矽(SiO2)、氧化鋁(Al2O3)、氧化鈦(TiO2)、氟化鈣(CaF2)、碳酸鈣(CaCO3)、硫酸鋇(BaSO4)或上述之組合。
光波長轉換粒子包括釔鋁石榴石(YAG)螢光粉、矽酸鹽(silicate)螢光粉、鋱鋁石榴石(TAG)螢光粉、氧化物螢光粉、氮化物螢光粉、鋁氧化物螢光粉或上述之組合。
請參見第6圖,此圖顯示本發明之發光二極體之封裝結構之第三實施例。於第6圖中,發光二極體晶粒104的表面上包括摻雜物層110a,摻雜物層110a包括光擴散粒子層或光波長轉換粒子層,摻雜物層110a之作用在於增加發光二極體晶粒104的光色均勻性以及產生不同於發光二極體晶粒104的光。
請參見第7圖,此圖顯示本發明之發光二極體之封裝結構之第四實施例。第7圖中的元件與第2A圖相同者,使用相同的符號表示,在此不再贅述。
第7圖與第2A圖之差異在於,第7圖中新增了第二疏水性阻擋層206與第二覆蓋層208,其中第二疏水性阻擋層206形成於基板102之上且圍繞第一疏水性阻擋層106,第二覆蓋層208形成於基板102與第一覆蓋層108之上,其中第二疏水性阻擋層206作為第二覆蓋層208之邊界且第二覆蓋層208之切面f1f1’與基板102之間的夾角θ2為約60-90度。
此外,於其他實施例中,第二覆蓋層208中尚包括摻雜物(第7圖中未繪製),摻雜物包括光擴散粒子或光波長轉換粒子,摻雜物之作用在於增加發光二極體晶粒104的光色均勻性以及產生不同於發光二極體晶粒104的光。
請參見第8圖,此圖顯示本發明之發光二極體之封裝結構中具有複數個發光二極體晶粒。於第8圖中顯示3個發光二極體晶粒104,然而,發光二極體晶粒104之數目並不以此為限,本領域人士可依實際應用之需求,調整發光二極體晶粒104之數目。
須注意的是,本發明藉由第一疏水性阻擋層106作為第一覆蓋層108之邊界,因此,相鄰的兩個發光二極體封裝結構之間不會有第一覆蓋層108之材料溢流的問題。
此外,習知技術中(請參見第1圖),由於模造成型製程所形成之封裝結構,會使單顆晶粒分離的方式受限。而本發明藉由第一疏水性阻擋層106之設置,可使進行單顆晶粒分離步驟時,除了使用雷射切割或刀片切割方式,亦可使用劈裂機(沿著切口150)分離單顆晶粒。
此外,請再次參見第2A圖,本發明亦提供一種發光二極體之封裝結構之製法,包括以下步驟,首先提供基板102。接著,形成第一疏水性阻擋層106於基板102之上。形成該第一疏水性阻擋層之方法包括點膠製程(Dispensing process)、網印製程(screening process)、貼合製程(laminate adhesive process)、黃光微影製程(lithography process)、噴塗製程(printing process)或沉積製程(deposition process)。
之後,形成發光二極體晶粒104於基板102之上,其中發光二極體晶粒104設置於第一疏水性阻擋層106所圍繞的區域內。
接著,形成第一覆蓋層108於基板102上且覆蓋發光二極體晶粒104,其中第一疏水性阻擋層106作為第一覆蓋層108之邊界且第一覆蓋層108之切面ff’與基板102之間的夾角為約60-90度。形成第一覆蓋層108之方法包括點膠製程、網印製程、模具成型製程(molding)或貼合製程。
須注意的是,習知若要使封膠層具有凸起結構,需要使用模具成型製程(molding),而本發明藉由第一疏水性阻擋層106之疏水特性,可使用較為簡易的點膠製程,即可形成具有凸起結構的第一覆蓋層108。
除上述製法外,若要形成如第5圖所示之結構,亦可形成摻雜物110於第一覆蓋層108中,摻雜物110包括光擴散粒子或光波長轉換粒子。
再者,若要形成如第6圖所示之結構,於形成該第一覆蓋層108之前,尚包括形成摻雜物層110a於發光二極體晶粒104之表面上,摻雜物層110a包括光學擴散層或光波長轉換層。
此外,若要形成如第7圖所示之結構,包括以下步驟,形成第二疏水性阻擋層206於基板102之上且圍繞第一疏水性阻擋層106;以及形成第二覆蓋層208於基板102與第一覆蓋層108之上,其中第二覆蓋層208以第二疏水性阻擋層206作為邊界且第二覆蓋層208之切面f1f1’與基板102之間的夾角θ2為約60-90度。
綜上所述,本發明所提供之發光二極體之封裝結構與其製法,具有下述優點:
(1) 第一疏水性阻擋層106作為第一覆蓋層108之邊界,以避免第一覆蓋層108之材料溢流;
(2) 第一疏水性阻擋層106之疏水表面的物理性質,可使第一覆蓋層108具有凸起的結構,凸起的結構可提升發光二極體晶粒104之出光效率;
(3) 藉由第一疏水性阻擋層106之設置,可使進行單顆晶粒分離步驟時,除了使用雷射切割或刀片切割方式,亦可使用劈裂機分離單顆晶粒。
雖然本發明已以數個較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作任意之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10...發光二極體封裝結構
12...基板
14...發光二極體晶粒
16...導線
18...封裝膠
100...發光二極體之封裝結構
102...基板
104...發光二極體晶粒
106...第一疏水性阻擋層
108...第一覆蓋層
110...摻雜物
110a...摻雜物層
112...導通孔
114...第一導電墊
116...第二導電墊
120...導線
150...切口
206...第二疏水性阻擋層
208...第二覆蓋層
θ1...第一覆蓋層之切面與基板之間的夾角
θ2...第二覆蓋層之切面與基板之間的夾角
第1圖為一剖面圖,用以說明習知之發光二極體之封裝結構。
第2A圖為一剖面圖,用以說明本發明之發光二極體之封裝結構。
第2B圖為一俯視圖,用以說明本發明之發光二極體之封裝結構。
第3A-3C圖為一系列俯視圖,用以說明本發明之第一疏水性阻擋層之各種實施例。
第4圖為一俯視圖,用以說明本發明之第一覆蓋層之結構。
第5圖為一剖面圖,用以說明本發明之發光二極體之封裝結構之第二實施例。
第6圖為一剖面圖,用以說明本發明之發光二極體之封裝結構之第三實施例。
第7圖為一剖面圖,用以說明本發明之發光二極體之封裝結構之第四實施例。
第8圖為一剖面圖,用以說明本發明之發光二極體之封裝結構具有複數個發光二極體晶粒。
100...發光二極體之封裝結構
102...基板
104...發光二極體晶粒
106...第一疏水性阻擋層
108...第一覆蓋層
112...導通孔
114...第一導電墊
116...第二導電墊
120...導線
θ1...第一覆蓋層之切面與基板之間的夾角

Claims (20)

  1. 一種發光二極體之封裝結構,包括:
    一基板;
    一發光二極體晶粒,形成於該基板之上;
    一第一疏水性阻擋層,形成於該基板之上且包圍該發光二極體晶粒;以及
    一第一覆蓋層,形成於該基板之上且覆蓋該發光二極體晶粒,其中該第一疏水性阻擋層作為該第一覆蓋層之邊界且該第一覆蓋層之切面與該基板之間的夾角為約60-90度。
  2. 如申請專利範圍第1項所述之發光二極體之封裝結構,其中該基板包括氧化鋁(Al2O3)、氮化鋁(AlN)、矽(Si)基板、碳化矽(SiC)、銅金屬或其合金、鋁金屬或其合金、金屬核心印刷電路板(metal core printed circuit board, MCPCB) 、覆銅陶瓷基板(direct bond copper, DBC)、FR4或FR5。
  3. 如申請專利範圍第1項所述之發光二極體之封裝結構,其中該第一疏水性阻擋層之材料包括氟系材料或矽氧烷系材料。
  4. 如申請專利範圍第1項所述之發光二極體之封裝結構,其中該第一疏水性阻擋層包括透明或不透明材料。
  5. 如申請專利範圍第1項所述之發光二極體之封裝結構,其中該第一疏水性阻擋層之圖案包括圓形、矩形、橢圓形、菱形、三角形或不規則形狀。
  6. 如申請專利範圍第1項所述之發光二極體之封裝結構,其中該第一疏水性阻擋層之厚度為約10-500 mm。
  7. 如申請專利範圍第1項所述之發光二極體之封裝結構,其中該第一覆蓋層之材料包括矽膠(silicone)、環氧樹脂(epoxy)、玻璃或上述之組合。
  8. 如申請專利範圍第1項所述之發光二極體之封裝結構,其中該第一覆蓋層包括連續或不連續區塊。
  9. 如申請專利範圍第1項所述之發光二極體之封裝結構,其中該第一覆蓋層中尚包括一光擴散粒子或一光波長轉換粒子。
  10. 如申請專利範圍第9項所述之發光二極體之封裝結構,其中該光擴散粒子包括二氧化矽(SiO2)、氧化鋁(Al2O3)、氧化鈦(TiO2)、氟化鈣(CaF2)、碳酸鈣(CaCO3)、硫酸鋇(BaSO4)或上述之組合。
  11. 如申請專利範圍第9項所述之發光二極體之封裝結構,其中該光波長轉換粒子包括釔鋁石榴石(YAG)螢光粉、矽酸鹽(silicate)螢光粉、鋱鋁石榴石(TAG)螢光粉、氧化物螢光粉、氮化物螢光粉、鋁氧化物螢光粉或上述之組合。
  12. 如申請專利範圍第1項所述之發光二極體之封裝結構,其中該發光二極體晶粒之表面上尚包括一光學擴散層或一光波長轉換層。
  13. 如申請專利範圍第1項所述之發光二極體之封裝結構,尚包括:
    一第二疏水性阻擋層,形成於該基板之上且圍繞該第一疏水性阻擋層;以及
    一第二覆蓋層,形成於該基板與該第一覆蓋層之上,其中該第二疏水性阻擋層作為該第二覆蓋層之邊界且該第二覆蓋層之切面與該基板之間的夾角為約60-90度。
  14. 如申請專利範圍第1項所述之發光二極體之封裝結構,尚包括:
    複數個導通孔(through hole)形成於該基板之中;
    複數個第一導電墊(conductive pad)形成於該些導通孔之上、複數個第二導電墊形成於該些導通孔之下;
    複數條導線形成於該發光二極體晶粒之上,其中該發光二極體晶粒藉由該些導線、該些第一導電墊、該些導通孔電性連接至該些第二導電墊。
  15. 一種發光二極體之封裝結構之製法,包括以下步驟:
    提供一基板;
    形成一第一疏水性阻擋層於該基板之上;
    形成一發光二極體晶粒於該基板之上,其中該發光二極體晶粒設置於該第一疏水性阻擋層所圍繞的區域內;以及
    形成一第一覆蓋層於該基板上且覆蓋該發光二極體晶粒,其中該第一疏水性阻擋層作為該第一覆蓋層之邊界且該第一覆蓋層之切面與該基板之間的夾角為約60-90度。
  16. 如申請專利範圍第15項所述之發光二極體之封裝結構之製法,其中形成該第一疏水性阻擋層之方法包括點膠製程(Dispensing process)、網印製程(screening process)、貼合製程(laminate adhesive process)、黃光微影製程(lithography process)、噴塗製程(printing process)或沉積製程(deposition process)。
  17. 如申請專利範圍第15項所述之發光二極體之封裝結構之製法,其中形成該第一覆蓋層之方法包括點膠製程、網印製程、模具成型製程(molding)或貼合製程(laminate adhesive process)。
  18. 如申請專利範圍第15項所述之發光二極體之封裝結構之製法,尚包括:
    形成一光擴散粒子或一光波長轉換粒子於該第一覆蓋層中。
  19. 如申請專利範圍第15項所述之發光二極體之封裝結構之製法,於形成該第一覆蓋層之前,尚包括以下步驟:
    形成一光學擴散層或一光波長轉換層於該發光二極體晶粒之表面上。
  20. 如申請專利範圍第15項所述之發光二極體之封裝結構之製法,尚包括以下步驟:
    形成一第二疏水性阻擋層於該基板之上且圍繞該第一疏水性阻擋層;以及
    形成一第二覆蓋層於該基板與該第一覆蓋層之上,其中該第二覆蓋層以該第二疏水性阻擋層作為邊界且該第二覆蓋層之切面與該基板之間的夾角為約60-90度。
TW101110295A 2012-03-26 2012-03-26 發光二極體之封裝結構與其製法 TW201340407A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101110295A TW201340407A (zh) 2012-03-26 2012-03-26 發光二極體之封裝結構與其製法
US13/626,483 US20130248906A1 (en) 2012-03-26 2012-09-25 Light emitting diode package structure and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101110295A TW201340407A (zh) 2012-03-26 2012-03-26 發光二極體之封裝結構與其製法

Publications (1)

Publication Number Publication Date
TW201340407A true TW201340407A (zh) 2013-10-01

Family

ID=49210950

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101110295A TW201340407A (zh) 2012-03-26 2012-03-26 發光二極體之封裝結構與其製法

Country Status (2)

Country Link
US (1) US20130248906A1 (zh)
TW (1) TW201340407A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612694B (zh) * 2014-11-18 2018-01-21 錼創科技股份有限公司 發光元件的製作方法
WO2023205989A1 (zh) * 2022-04-25 2023-11-02 联嘉光电股份有限公司 长条状发光二极管及其应用装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990492A (zh) 2015-02-12 2016-10-05 展晶科技(深圳)有限公司 发光二极管封装体及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612694B (zh) * 2014-11-18 2018-01-21 錼創科技股份有限公司 發光元件的製作方法
WO2023205989A1 (zh) * 2022-04-25 2023-11-02 联嘉光电股份有限公司 长条状发光二极管及其应用装置

Also Published As

Publication number Publication date
US20130248906A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
JP6599295B2 (ja) 斜角反射体を備えた発光素子およびその製造方法
JP6733646B2 (ja) 発光装置とその製造方法
JP5736203B2 (ja) 発光装置
TWI390772B (zh) 半導體裝置及其製造方法
JP6386110B2 (ja) 非対称放射パターンを有する発光素子およびその製造方法
TWI476946B (zh) 發光二極體裝置及其製造方法
JP6387954B2 (ja) 波長変換部材を用いた発光装置の製造方法
US8946749B2 (en) Semiconductor light emitting device
US9420642B2 (en) Light emitting apparatus and lighting apparatus
TWI542047B (zh) 發光二極體封裝結構之製法
TWI648880B (zh) 形成發光裝置之方法
JP5496889B2 (ja) 発光素子パッケージ及びその製造方法
JP2018019023A (ja) 発光装置及びその製造方法
TW201635599A (zh) 發光裝置
TW201810719A (zh) 發光裝置以及其製造方法
TW201340409A (zh) 發光二極體、封裝件與製造方法
JP5334123B2 (ja) 半導体発光装置、半導体発光装置アセンブリ、および半導体発光装置の製造方法
KR102091534B1 (ko) 칩 스케일 패키지 발광 디바이스 및 그 제조 방법
EP3543776B1 (en) Chip-scale linear light-emitting device
JP6582827B2 (ja) 基板及び発光装置、並びに発光装置の製造方法
TW202021164A (zh) 具有高近場對比度的發光裝置
TW201340407A (zh) 發光二極體之封裝結構與其製法
TW201351720A (zh) 發光裝置及其製造方法
JP2012009696A (ja) 発光装置およびそれを用いたled照明器具
TW201532316A (zh) 封裝結構及其製法