TW201331738A - 參考電壓產生電路、參考電壓產生方法、電壓調節電路及電壓調節方法 - Google Patents
參考電壓產生電路、參考電壓產生方法、電壓調節電路及電壓調節方法 Download PDFInfo
- Publication number
- TW201331738A TW201331738A TW101103038A TW101103038A TW201331738A TW 201331738 A TW201331738 A TW 201331738A TW 101103038 A TW101103038 A TW 101103038A TW 101103038 A TW101103038 A TW 101103038A TW 201331738 A TW201331738 A TW 201331738A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- circuit
- transistor
- specific
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F5/00—Systems for regulating electric variables by detecting deviations in the electric input to the system and thereby controlling a device within the system to obtain a regulated output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
Abstract
參考電壓產生電路,包含電流供應電路以及核心電路。該電流供應電路係用以提供複數個電流。該核心電路係耦接於該電流供應電路,用以接收該複數個電流,並依據所接收之該複數個電流來產生參考電壓。該核心電路包含第一電晶體、第二電晶體以及第三電晶體,其中該第一電晶體與該第三電晶體係依據所接收的該複數個電流中之第一電流以分別產生第一閘極源極電壓差及第三閘極源極電壓差、該第二電晶體係依據所接收的該複數個電流中之第二電流以產生第二閘極源極電壓差,以及該參考電壓係依據該第一、第二及第三閘極源極電壓差來產生。
Description
本發明係關於產生參考電壓的機制,尤指一種具有低溫度係數、低線性調節率及/或寬頻高電源拒斥比的參考電壓產生電路、參考電壓產生方法、電壓調節電路及電壓調節方法。
在設計參考電壓產生電路(voltage reference generation circuit)時,為了使所設計之參考電壓電路具有較低的溫度係數(temperature coefficient),通常會利用雙載子電晶體(bipolar junction transistor,BJT)、二極體(diode)、空乏型金氧半場效電晶體(depletion-mode metal-oxide-semiconductor field effect transistor,depletion-mode MOSFET)來補償溫度對電路的影響,舉例來說,傳統能帶隙參考電壓(bandgap voltage reference)電路係使用雙載子電晶體來做溫度補償,然而,由於以雙極互補式金氧半製程(bipolar complementary metal-oxide-semiconductor process,BiCMOS process)來實作出雙載子電晶體的價格較為昂貴,一般會使用標準互補式金氧半製程(standard CMOS process)的寄生效應(parasitic effect)來實作出雙載子電晶體,不過,所實作出的寄生雙載子電晶體之基極(base)必須接地且所佔的面積很大,使得以上述製程產生的參考電壓電路在應用上會受到許多限制。
請參閱第1圖,第1圖係為傳統參考電壓產生電路的局部電路示意圖。參考電壓產生電路100包含一電流供應電路(current supply circuit)110以及一核心電路(core circuit)120。電流供應電路110包含複數個金氧半場效電晶體M1~M5以及一電阻R1,用以提供電流至核心電路120。核心電路120包含複數個金氧半場效電晶體M6、M7與複數個電阻R2、R3,用以利用金氧半場效電晶體M6及金氧半場效電晶體M7對於溫度之相關性,搭配電阻R2及電阻R3來產生一參考電壓V_R。然而,參考電壓產生電路100至少需使用三個電流路徑(亦即,電流I1~I3所分別流過的路徑),以及參考電壓產生電路100之電源拒斥比(power supply rejection ratio,PSRR)會受到電阻R2及電阻R3的影響而偏低,因此,參考電壓產生電路100不僅耗費較多的能量,參考電壓V_REF受到供應電壓源VDD的擾動變化也會十分明顯。
此外,為了要提高參考電壓產生電路的電源拒斥比,通常會在參考電壓產生電路之核心電路連接一預調節電路(pre-regulator circuit)。請參閱第2圖,第2圖係為另一傳統參考電壓產生電路的局部電路示意圖。參考電壓產生電路200包含複數個金氧半場效電晶體M1~M18、複數個雙載子電晶體Q1~Q5以及複數個電阻R1~R2,其中參考電壓產生電路200係利用該預調節電路來產生一調節電壓V_REG,以抑制一供應電壓源VDD對一參考電壓V_REF之干擾。熟習技藝者應可藉由分析第2圖所示之電路而得知,參考電壓產生電路200所需之電晶體元件數量偏多,以及參考電壓產生電路200會同時產生正回授(positive feedback)與負回授(negative feedback)效應,因此,電路必須要經由適當地設計來使正回授效應小於負回授效應,此外,當參考電壓產生電路200運作於較高的操作頻率(operation frequency)時,其電源拒斥比會大幅下降,導致參考電壓產生電路200在寬頻帶(wide band)的應用會受到限制。
請參閱第3圖,第3圖係為另一傳統參考電壓產生電路的局部電路示意圖。參考電壓產生電路300包含複數個金氧半場效電晶體M1~M12、電阻R1、以及複數個電容器(capacitor)C1及C2。雖然參考電壓產生電路300經由第3圖所示之電路架構而提升其電源拒斥比且減少電晶體元件的使用,但參考電壓產生電路300卻存在著對溫度改變較為敏感的問題。此外,第1圖至第3圖所示之參考電壓產生電路100~300之中的一部份電晶體元件,均會產生基底效應(body effect),因而造成所對應的臨界電壓(threshold voltage)有所改變。
因此,如何同時實現具有低溫度係數、寬頻高電源拒斥比、低製程成本以及低基底效應的參考電壓產生電路,係為有待解決之議題。
有鑑於此,本發明的目的之一在於提供一種利用較少的電流供應路徑、電晶體閘極源極電壓差之組合,以及具共源極組態之回授電路來實作出的參考電壓產生電路及其參考電壓產生方法,以及相關的電壓調節電路及其電壓調節方法,來解決上述之問題。
依據本發明之一實施例,其揭示一種參考電壓產生電路。該參考電壓產生電路包含一電流供應電路以及一核心電路。該電流供應電路係用以提供複數個電流。該核心電路係耦接於該電流供應電路,用以接收該複數個電流,並依據所接收之該複數個電流來產生一參考電壓。該核心電路包含一第一電晶體、一第二電晶體以及一第三電晶體,其中該第一電晶體與該第三電晶體係依據所接收的該複數個電流中之一第一電流以分別產生一第一閘極源極電壓差及一第三閘極源極電壓差、該第二電晶體係依據所接收的該複數個電流中之一第二電流以產生一第二閘極源極電壓差,以及該參考電壓係依據該第一閘極源極電壓差、該第二閘極源極電壓差及該第三閘極源極電壓差來產生。
依據本發明之一實施例,其揭示一種電壓調節電路。該電壓調節電路包含一第一回授電路以及一第二回授電路。該第一回授電路係具有共源極組態,用以接收一第一特定電壓來產生一第二特定電壓,其中該第一特定電壓係依據一未調節電壓所產生。該第二回授電路係具有共源極組態,用以至少接收該第二特定電壓來產生一調節電壓。
依據本發明之一實施例,其另揭示一種參考電壓產生電路。該參考電壓產生電路包含一電壓調節電路、一電流供應電路以及一核心電路。該電壓調節電路包含一第一回授電路及一第二回授電路。該第一回授電路係具有共源極組態,用以接收一第一特定電壓來產生一第二特定電壓,其中該第一特定電壓係依據一未調節電壓所產生。該第二回授電路係具有共源極組態,用以至少接收該第二特定電壓來產生一調節電壓。該電流供應電路係耦接於該電壓調節電路,用以接收該調節電壓來提供複數個電流。該核心電路係耦接於該電壓調節電路與該電流供應電路,用以接收該複數個電流來產生該第一特定電壓以及一參考電壓。
依據本發明之一實施例,其揭示一種參考電壓產生方法。該參考電壓產生方法包含下列步驟:提供複數個電流;使用一第一電晶體與一第三電晶體來依據該複數個電流中之一第一電流以分別產生一第一閘極源極電壓差及一第三閘極源極電壓差;使用一第二電晶體來依據該複數個電流中之一第二電流以產生一第二閘極源極電壓差;以及依據該第一閘極源極電壓差、該第二閘極源極電壓差及該第一閘極源極電壓差來產生一參考電壓。
依據本發明之一實施例,其揭示一種電壓調節方法。該電壓調節方法包含下列步驟:使用具有共源極組態之一第一回授電路,來接收一第一特定電壓並據以產生一第二特定電壓,其中該第一特定電壓係依據一未調節電壓所產生;以及使用具有共源極組態之一第二回授電路,來接收該第二特定電壓並據以產生一調節電壓。
依據本發明之一實施例,其另揭示一種參考電壓產生方法。該參考電壓產生方法包含下列步驟:使用具有共源極組態之一第一回授電路,來接收一第一特定電壓並據以產生一第二特定電壓,其中該第一特定電壓係依據一未調節電壓所產生;使用具有共源極組態之一第二回授電路,來接收該第二特定電壓並據以產生一調節電壓;接收該調節電壓以提供複數個電流;以及接收該複數個電流,並據以產生該第一特定電壓以及一參考電壓。
本發明之參考電壓產生電路係同時具有低溫度係數、寬頻高電源拒斥比、低製程成本、低基底效應及/或低線性調節率,進而提供在寬頻帶應用中仍具備良好抑制電源雜訊能力的電路解決方案。
首先,依據本發明之一實施例,其揭示一種未連接具有調節電壓功能之電路即可提升電源拒斥比之電路架構。請參閱第4圖,第4圖係為本發明廣義的參考電壓產生電路之一實施例的功能方塊示意圖。參考電壓產生電路400包含一電流供應電路410以及一核心電路420,其中核心電路420包含(但本發明並不侷限於此)一第一電晶體M1、一第二電晶體M2以及一第三電晶體M3。如第4圖所示,電流供應電路410係用以提供具有一第一電流I1及一第二電流I2之複數個電流,以及核心電路420係耦接於電流供應電路410,用以接收包含第一電流I1及第二電流I2之該複數個電流,並依據所接收之該複數個電流來產生一參考電壓V_REF,更具體地說,第一電晶體M1與第三電晶體M3會依據所接收的第一電流I1以分別產生一第一閘極源極電壓差(gate-to-source voltage)VGS1及一第三閘極源極電壓差VGS3,第二電晶體M2會依據所接收的第二電流I2以產生一第二閘極源極電壓差VGS2,以及參考電壓V_REF會依據第一閘極源極電壓差VGS1、第二閘極源極電壓差VGS3及第三閘極源極電壓差VGS3來產生,舉例來說,參考電壓V_REF可表示為上述之閘極電壓差的函數(function),亦即,V_REF=f(VGS1,VGS2,VGS3)。由於閘極源極電壓差可經由製程及電流供應電路410所供應之電流來調整,以及採用適當數目的電晶體來取代電阻性(resistive)元件可降低電源受到雜訊(noise)的干擾,因此,所產生之參考電壓V_REF便可具有低壓降電壓差以及較低的雜訊干擾之特性。
請參閱第5圖,第5圖係為第4圖所示之參考電壓產生電路400之一實作範例的電路圖。參考電壓產生電路500包含(但並不侷限於)一電流供應電路510以及一核心電路520。於此實作範例中,核心電路520包含一第一電晶體MN1、一第一電晶體MN2及一第一電晶體MP3。第一電晶體MN1具有一第一閘極(gate)、一第一汲極(drain)以及一第一源極(source);第二電晶體MN2具有一第二汲極、一第二閘極以及一第二源極,其中該第二汲極接收自電源供應電路510產生的一第二電流Iy,以及該第二源極係耦接於該第一閘極;以及第三電晶體MP3具有一第三閘極、一第三汲極以及一第三源極,其中該第三源極接收自電源供應電路510產生的一第一電流Ix,該第三源極係耦接於該第二閘極,以及該第三閘極與該第三汲極係耦接於該第一汲極,此外,由於該第一源極係耦接於一接地端(ground),因此,該第三閘極所產生之一參考電壓V_REF與第一電晶體MN1之第一閘極源極電壓差VGS1、第二電晶體MN2之第二閘極源極電壓差VGS2及第三電晶體MP3之第三閘極源極電壓差VGS3的關係式為V_REF=VGS1+VGS2+VGS3。請注意,於此實作範例中,第一電晶體MN1及第二電晶體MN2為N型摻雜(n-type doping),而第三電晶體MP3之摻雜類型(doping type)係為P型摻雜(p-type doping)(亦即,不同於第一電晶體MN1及第二電晶體MN2之摻雜類型),因此,第三閘極源極電壓差VGS3係為負值(亦即,VGS3=-|VGS3|),而第一閘極源極電壓差VGS1與第二閘極源極電壓差VGS2均為正值,故上述之參考電壓關係式亦可表示為V_REF=|VGS1|+|VGS2|-|VGS3|。
此外,電源供應電路510包含一第四電晶體MS1及一第五電晶體MS2所組成的一電流鏡(current mirror)電路,其接收一供應電壓VDD以僅提供第一電流Ix及第二電流Iy予核心電路520,使核心電路520僅依據第一電流Ix及第二電流Iy來決定參考電壓V_REF。值得注意的是,以上僅供說明之需,並非用來做為本發明之限制。於一設計變化中,電源供應電路510亦可由其他電路架構來加以實作,舉例來說,採用一摺疊疊接式電路(folded circuit)來提供所需之電流。另外,第一電晶體MN1、第二電晶體MN2及第三電晶體MP3之摻雜類型,亦可依據不同的電路設計來加以調整。於另一設計變化中,除了上述複數個閘極源極電壓差VGS1~VGS3的一特定組合|VGS1|+|VGS2|-|VGS3|之外,參考電壓V_REF亦可經由適當地電路設計,來依據上述複數個閘極源極電壓差VGS1~VGS3的其他組合(例如,V_REF=|VGS1|-|VGS2|-|VGS3|)而決定之。此外,第一電晶體MN1之該第一源極亦可耦接於非接地電壓,進而調整參考電壓V_REF之輸出準位。
值得注意的是,核心電路520係利用適當地堆疊上述之電晶體以降低參考電壓V_REF對溫度的敏感性。舉例來說,N型摻雜類型之電晶體的臨界電壓(threshold voltage)V thn 及P型摻雜類型之電晶體的臨界電壓V thp 對溫度的函數可分別表示為:
V thn (T)=V thn (T 0)-β vthn (T-T 0),以及
|V thp (T)|=|V thp (T 0)|-β vthp (T-T 0),
其中β vthn 及β vthp 係分別為臨界電壓V thn 及臨界電壓V thp 之溫度係數(temperature coefficient),以及T及T0分別為目前溫度及參考溫度(reference temperature)。另外,N型摻雜類型電晶體的電子遷移率(electron mobility)μ n 及P型摻雜類型電晶體的電洞遷移率(hole mobility)μ p 對溫度的函數可分別表示為:
μ n (T)=,以及
其中βμ n 及βμ p 係分別為電子遷移率μ n 及電洞遷移率μ p 之溫度係數。因此,於第5圖所示之實作範例中,藉由
可得
,其中β vthn1 、β vthn2 及β vthp3 係分別為電晶體MN1~MP3之臨界電壓溫度係數,(W/L)MN1、(W/L)MN2及(W/L)MP3係分別為電晶體MN1~MP3之寬長比(aspect ratio),電流ID之量值等於第一電流Ix與第二電流Iy之量值,以及Cox係為氧化層(oxide)電容。由上述關係式可知,經由適當地調整製程參數(process parameter)及供應電流之後,即可得到具有低溫度係數之參考電壓V_REF。
此外,核心電路520利用適當地堆疊複數個電晶體,亦可得到較佳的電源拒斥比。舉例來說,如第5圖所示,核心電路520另可包含一電阻性元件(例如,一電阻R),耦接於第一電晶體MN1的該第一源極與該第一閘極之間。以下係由一端點N1來分析參考電壓產生電路500之電源拒斥比。由第5圖可知,第二電晶體MN2及第三電晶體MP3係皆為共閘極(common gate)放大,進而增加操作頻寬,此外,雖然第一電晶體MN1具有米勒效應(Miller effect),不過可以藉由第三電晶體MP3連接為二極體(diode)模式來降低米勒效應,因此,參考電壓產生電路500的電源拒斥比,係藉由將複數個電晶體堆疊來提升其電源拒斥比的大小及其操作頻寬。舉例來說,以小訊號模型(small signal model)來分析參考電壓產生電路500,可得其電源拒斥比PSRR500:
,其中所推導出的電源拒斥比PSRR500係以分貝(dB)為單位,g R_MS1及g R_MN1分別為電晶體MP1及電晶體MN1之輸出電導(conductance),g B為電阻RB的倒數,以及g MN1、g MN2及g MP3係分別為電晶體MN1、電晶體MN2及電晶體MP3之轉導(transconductance)。由於熟習技藝者應可藉由小訊號模型及克希荷夫定律(Kirchhoff's law)來得到以上結果,故推導過程在此便不再贅述以求簡潔。
如上文所述,除了針對參考電壓產生電路之核心電路進行電路改良設計,亦可藉由將核心電路耦接至電壓調節電路來提升參考電壓產生電路之電源拒斥比。請一併參閱第6A圖與第6B圖,第6A圖係為本發明廣義的參考電壓產生電路之另一實施例的功能方塊示意圖,以及第6B圖係為第6A圖所示之電壓調節電路的一實作範例的示意圖。參考電壓產生電路600包含第4圖所示之電流供應電路410及核心電路420,以及一電壓調節電路630,其中電壓調節電路630係耦接於電流供應電路410及核心電路420,並包含具有共源極組態(common source configuration)的一第一回授電路640(feedback circuit)以及具有共源極組態的一第二回授電路650。第一回授電路640係用以接收來自於核心電路420之一第一特定電壓V_S1來產生一第二特定電壓V_S2,其中第一特定電壓V_S1係依據電源供應電路410所接收之一未調節電壓所產生。第二回授電路650係用以接收第二特定電壓V_S2來產生一調節電壓V_REG,進而使核心電路420依據調節電壓V_REG來產生參考電壓V_REF,其中調節電壓V_REG在未被調節之前,係為電源供應電路410所接收之未調節電壓。
另外,於此實作範例中,第一回授電路640包含一電晶體MP61以及一負載單元(load unit)L1,以及第二回授電路650包含一電晶體MN61以及一負載單元L2。由第6B圖可知,可將電晶體MP61之源極耦接至參考電壓產生電路600中最高準位之偏壓,及/或將電晶體MN61之源極耦接至參考電壓產生電路600中最低準位之偏壓,亦即,電晶體MP61之源極及/或電晶體MN61之源極係分別與電晶體MP61之基極(body)及/或電晶體MN61之基極等電位,因此,電壓調節電路630之中的電晶體均可無需考量基底效應的影響。值得注意的是,由於第一回授電路640及第二回授電路650均具有共源極組態以及均為負回授電路,因此,可有效抑制供應電壓源對調節電壓V_REG之干擾。
請參閱第7圖,第7圖係為第6A圖所示之電壓調節電路的另一實作範例的示意圖。電壓調節電路730係基於第6B圖所示之電壓調節電路630之電路架構,其中電壓調節電路730與電壓調節電路630主要的差別在於:電壓調節電路730除了包含分別基於第6B圖所示之第一回授電路640及第二回授電路650之電路架構的一第一回授電路740及一第二回授電路750之外,另包含一第三回授電路760與複數個電晶體MP74、MN74。於此實作範例中,第一回授電路740包含一電晶體MP71以及一電晶體MN71;第二回授電路750包含一電晶體MP72以及一電晶體MN72;以及第三回授電路760包含一電晶體MP73以及一電晶體MN73。值得注意的是,對於電晶體MP71來說,電晶體MN71係為由電晶體MN71、電晶體MP73以及電晶體MN73所組成之一電流鏡的負載(亦即,第6B圖所示之負載單元L1);相似地,對於電晶體MN72來說,電晶體MP72係為由電晶體MP72、電晶體MP74以及電晶體MN74所組成之另一電流鏡的負載(亦即,第6B圖所示之負載單元L2)。如上所述,第一回授電路740係用以接收一第一特定電壓V_S1來產生一第二特定電壓V_S2,以及第二回授電路750係用以接收第二特定電壓V_S2來產生一調節電壓V_REG,此外,第三回授電路760係用以接收一第三特定電壓V_S3,來產生一第四特定電壓V_S4,以及第一回授電路740另接收第四特定電壓V_S4,並依據第四特定電壓V_S4來產生第二特定電壓V_S2,換言之,第一回授電路740係依據第一特定電壓V_S1與第四特定電壓V_S4中至少其一來產生第二特定電壓V_S2。由第7圖可知,電壓調節電路730所包含的三個回授電路740~760係均為具有共源極組態之負回授電路,因此,供應電壓VDD對調節電壓V_REG的干擾便可有效抑制。
請參閱第8圖,第8圖係為本發明參考電壓產生電路之另一實施例的示意圖。於此實施例中,參考電壓產生電路800係包含第5圖所示之電源供應電路510及核心電路520、第7圖所示之電壓調節電路730以及一啟動電路(startup circuit)870。電流供應電路510係耦接於電壓調節電路730,用以接收經由電壓調節電路730調節後的調節電壓V_REG來提供複數個電流(例如,第一電流Ix及第二電流Iy)。核心電路520係耦接於電壓調節電路730與電流供應電路510,用以接收該複數個電流(例如,第一電流Ix及第二電流Iy)來產生一第一特定電壓V_S1以及一參考電壓V_REF。啟動電路870係耦接於耦接於電流供應電路510、核心電路520及電壓調節電路730,並包含複數個電晶體MN81、MN82、MN83、MN84、MP81、MP82、MP83、MP84及MP85,用以維持參考電壓產生電路800之正常運作。此外,於此實施例中,電壓調節電路730另可包含耦接於電晶體MN72之閘極與汲極之間的一電容器C1,以及耦接於調節電壓V_REG與接地端之間的一電容器C2,其中電容器C1係用以提升參考電壓產生電路800之電源拒斥比。關於參考電壓產生電路800採用電壓調節電路730之負回授機制來抑制供應電壓源VDD之電源漣波(ripple)對參考電壓V_REF的影響,請參閱以下說明。
當供應電壓源VDD因電源漣波之小訊號而上升時,調節電壓V_REG亦隨之上升(亦即,此時係為未調節電壓),接著,電晶體MS2為了維持固定的供應電流,會將電晶體MS2之閘極電壓升高。在一第一回授路徑中,一第一特定電壓V_S1會因為電晶體MS1作用而下降,並經由具有共源極組態之第一回授電路740放大以提升一第二特定電壓V_S2(亦即,電晶體MN72之閘極電壓),接著,第二特定電壓V_S2係經由具有共源極組態之第二回授電路750放大以降低調節電壓V_REG,進而抑制供應電壓源VDD之電源漣波對參考電壓V_REF的影響。在一第二回授路徑中,一第三特定電壓V_S3(亦即,電晶體MS2之閘極電壓)會經由具有共源極組態之第三回授電路760放大以降低一第四特定電壓V_S4(亦即,電晶體MP73之汲極電壓),接著,第四特定電壓V_S4會經由第一回授電路740放大以提升第二特定電壓V_S2,第二特定電壓V_S2再次經由第二回授電路750放大以降低調節電壓V_REG,進而抑制供應電壓源VDD之電源漣波對調節電壓V_REG的影響。
此外,以小訊號模型及克希荷夫定律來分析參考電壓調節電路730,可得其電源拒斥比PSRR730:
,其中所推導出的電源拒斥比PSRR730係以分貝(dB)為單位,因此,可求得參考電壓產生電路800之電源拒斥比PSRR800(係為PSRR500與PSRR730之和):
,其中所推導出的電源拒斥比PSRR800係以分貝為單位,g R_MS1、g R_MN2及g R_MN71分別為電晶體MP1、MN2及MN71之輸出電導,g B為電阻RB的倒數,g MN1、g MN2、g MP3、g MP71及g MN72係分別為電晶體MN1、MN2、MP3、MP71及MN72之轉導,以及g ds_MS1、g ds_MN1及g ds_MP72分別為電晶體MS1、MN1及MP72之汲極-源極電導(drain-to-source conductance)。
請參閱第9圖,第9圖係為利用以上推導之公式來模擬第8圖所示之參考電壓產生電路800在不同供應電壓源VDD下電源拒斥比PSRR800對頻率的關係圖。如第9圖所示,電源拒斥比PSRR800於低操作頻率時可達120dB以上,以及於1MHz操作頻率(供應電壓源VDD較低時)時仍可達90dB左右。請參閱第10圖,第10圖係為利用以上推導之公式來模擬第8圖所示之參考電壓產生電路800在不同供應電壓源VDD下參考電壓V_REF對溫度的關係圖。由第10圖可知,參考電壓V_REF(單位為mV(毫伏))具有相當低的溫度係數,以及於不同供應電壓源VDD下仍然保有此優點。請參閱第11圖,第11圖係為在不同供應電壓源VDD下施加一電壓脈衝(pulse)(+0.5伏特~-0.5伏特)以測試第8圖所示之參考電壓產生電路800之線性調節率(line regulation)所得到的參考電壓V_REF(單位為mV)對時間(單位為μs(微秒))的關係圖。如第11圖所示,參考電壓產生電路800(操作於1 MHz)之線性調節率係為:
,換言之,參考電壓產生電路800具有良好的線性調節能力。
綜合上述,本發明所揭示之參考電壓產生電路,係利用將複數個電晶體經由適當地堆疊排列來產生具有低溫度係數的參考電壓,其中亦採用共閘極組態之電晶體來增加操作頻寬。此外,本發明所揭示之參考電壓產生電路亦運用一種包含兩個以上共源極組態回授電路的電壓調節電路來提升參考電壓產生電路之電源拒斥比,其中該電壓調節電路另可包含其他共源極組態回授電路,以及該電壓調節電路所具有之回授電路均可為負回授電路,因此,參考電壓產生電路之電源拒斥比得以大幅提升,並且可應用於寬頻帶之操作應用,舉例來說,可應用於射頻(radio frequency,RF)系統之穩壓電路。再者,本發明所揭示之參考電壓產生電路亦可應用於低壓降線性穩壓器(low dropout linear regulator,LDO)。簡言之,本發明之參考電壓產生電路係同時具有低溫度係數、寬頻高電源拒斥比、低製程成本、低基底效應及/或低線性調節率,進而提供在寬頻帶應用中仍具備良好抑制電源雜訊能力的電路解決方案。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100、200、300、400、500、600、800...參考電壓產生電路
110、410、510...電源供應電路
120、310、420、520...核心電路
630、730...電壓調節電路
640、650、740、750、760...回授電路
870...啟動電路
M1~M18、MS1、MS2、MN1~MN3、MP3、MN61、MP61、MN71、MP71、MN72、MP72、MN73、MP73、MN74、MP74、MN81~MN84、MP81~MP85、Q1~Q5...電晶體
R、R1、R2...電阻
C1、C2...電容器
L1、L2...負載單元
第1圖為傳統參考電壓產生電路的局部電路示意圖。
第2圖為另一傳統參考電壓產生電路的局部電路示意圖。
第3圖為另一傳統參考電壓產生電路的局部電路示意圖。
第4圖為本發明廣義的參考電壓產生電路之一實施例的功能方塊示意圖。
第5圖為第4圖所示之參考電壓產生電路之一實作範例的電路圖。
第6A圖為本發明廣義的參考電壓產生電路之另一實施例的功能方塊示意圖。
第6B圖為第6A圖所示之電壓調節電路的一實作範例的示意圖。
第7圖為第6A圖所示之電壓調節電路的另一實作範例的示意圖。
第8圖為本發明參考電壓產生電路之另一實施例的示意圖。
第9圖為第8圖所示之參考電壓產生電路在不同供應電壓源下電源拒斥比對頻率的模擬結果。
第10圖為第8圖所示之參考電壓產生電路在不同供應電壓源下參考電壓對溫度的模擬結果。
第11圖為第8圖所示之參考電壓產生電路之參考電壓對時間的關係圖。
510...電源供應電路
520...核心電路
730...電壓調節電路
740、750、760...回授電路
800...參考電壓產生電路
870...啟動電路
MS1、MS2、MN1~MN3、MP3、MN71、MP71、MN72、MP72、MN73、MP73、MN74、MP74、MN81~MN84、MP81~MP85...電晶體
R...電阻
C1...電容器
Claims (19)
- 一種參考電壓產生電路,包含:一電流供應電路,用以提供複數個電流;以及一核心電路,耦接於該電流供應電路,用以接收該複數個電流,並依據所接收之該複數個電流來產生一參考電壓,該核心電路包含一第一電晶體、一第二電晶體以及一第三電晶體,其中該第一電晶體與該第三電晶體係依據所接收的該複數個電流中之一第一電流以分別產生一第一閘極源極電壓差及一第三閘極源極電壓差、該第二電晶體係依據所接收的該複數個電流中之一第二電流以產生一第二閘極源極電壓差,以及該參考電壓係依據該第一閘極源極電壓差、該第二閘極源極電壓差及該第三閘極源極電壓差來產生。
- 如申請專利範圍第1項所述之參考電壓產生電路,其中該第一電晶體具有一第一閘極、一第一汲極以及一第一源極;該第二電晶體具有一第二汲極、一第二閘極以及一第二源極,其中該第二汲極接收該第二電流,以及該第二源極係耦接於該第一閘極;以及該第三電晶體具有一第三閘極、一第三汲極以及一第三源極,其中該第三源極接收該第一電流,該第三源極係耦接於該第二閘極,以及該第三閘極與該第三汲極係耦接於該第一汲極。
- 如申請專利範圍第2項所述之參考電壓產生電路,其中該第三電晶體之摻雜類型係不同於該第一電晶體及該第二電晶體之摻雜類型。
- 如申請專利範圍第2項所述之參考電壓產生電路,其中該核心電路另包含:一電阻性元件,耦接於該第一源極與該第一閘極之間。
- 如申請專利範圍第1項所述之參考電壓產生電路,其中該電流供應電路係為一電流鏡電路,其僅提供該第一電流與該第二電流予該核心電路。
- 如申請專利範圍第1項所述之參考電壓產生電路,其中該核心電路僅依據該第一電流與該第二電流來決定該參考電壓。
- 如申請專利範圍第1項所述之參考電壓產生電路,其中該參考電壓係由該第一閘極源極電壓差、該第二閘極源極電壓差及該第一閘極源極電壓差之一特定組合所決定,以及該特定組合係為:|VGS1|+|VGS2|-|VGS3|;其中VGS1係為該第一閘極源極電壓差、VGS2係為該第二閘極源極電壓差以及VGS3係為該第三閘極源極電壓差。
- 一種電壓調節電路,包含:一第一回授電路,具有共源極組態,用以接收一第一特定電壓來產生一第二特定電壓,其中該第一特定電壓係依據一未調節電壓所產生;以及一第二回授電路,具有共源極組態,用以至少接收該第二特定電壓來產生一調節電壓。
- 如申請專利範圍第8項所述之電壓調節電路,其中該第一回授電路及該第二回授電路皆為負回授電路。
- 如申請專利範圍第8項所述之電壓調節電路,另包含:一第三回授電路,用以接收一第三特定電壓來產生一第四特定電壓,其中該第一回授電路另接收該第四特定電壓,並依據該第一、第四特定電壓中至少其一來產生該第二特定電壓。
- 如申請專利範圍第10項所述之電壓調節電路,其中該第一回授電路、該第二回授電路與該第三回授電路均為負回授電路。
- 如申請專利範圍第10項所述之電壓調節電路,其中該第三回授電路具有共源極組態。
- 如申請專利範圍第8項所述之電壓調節電路,其中該第一回授電路及/或該第二回授電路包含至少一電晶體,以及該電晶體之源極係與該電晶體之基極等電位。
- 一種參考電壓產生電路,包含:一電壓調節電路,包含:一第一回授電路,具有共源極組態,用以接收一第一特定電壓來產生一第二特定電壓,其中該第一特定電壓係依據一未調節電壓所產生;以及一第二回授電路,具有共源極組態,用以至少接收該第二特定電壓來產生一調節電壓;一電流供應電路,耦接於該電壓調節電路,用以接收該調節電壓來提供複數個電流;以及一核心電路,耦接於該電壓調節電路與該電流供應電路,用以接收該複數個電流來產生該第一特定電壓以及一參考電壓。
- 一種參考電壓產生方法,包含:提供複數個電流;使用一第一電晶體與一第三電晶體來依據該複數個電流中之一第一電流以分別產生一第一閘極源極電壓差及一第三閘極源極電壓差;使用一第二電晶體來依據該複數個電流中之一第二電流以產生一第二閘極源極電壓差;以及依據該第一閘極源極電壓差、該第二閘極源極電壓差及該第一閘極源極電壓差來產生一參考電壓。
- 如申請專利範圍第15項所述之參考電壓產生方法,其中該參考電壓係由該第一閘極源極電壓差、該第二閘極源極電壓差及該第一閘極源極電壓差之一特定組合所決定,以及該特定組合係為:|VGS1|+|VGS2|-|VGS3|;其中VGS1係為該第一閘極源極電壓差、VGS2係為該第二閘極源極電壓差以及VGS3係為該第三閘極源極電壓差。
- 一種電壓調節方法,包含:使用具有共源極組態之一第一回授電路,來接收一第一特定電壓並據以產生一第二特定電壓,其中該第一特定電壓係依據一未調節電壓所產生;以及使用具有共源極組態之一第二回授電路,來接收該第二特定電壓並據以產生一調節電壓。
- 如申請專利範圍第17項所述之電壓調節方法,另包含:使用一第三回授電路,來接收一第三特定電壓並據以產生一第四特定電壓;其中接收該第二特定電壓並據以產生該調節電壓的步驟另包含:接收該第四特定電壓,其中該第二特定電壓係依據該第一、第四特定電壓中至少其一來產生。
- 一種參考電壓產生方法,包含:使用具有共源極組態之一第一回授電路,來接收一第一特定電壓並據以產生一第二特定電壓,其中該第一特定電壓係依據一未調節電壓所產生;使用具有共源極組態之一第二回授電路,來接收該第二特定電壓並據以產生一調節電壓;接收該調節電壓以提供複數個電流;以及接收該複數個電流,並據以產生該第一特定電壓以及一參考電壓。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101103038A TWI459173B (zh) | 2012-01-31 | 2012-01-31 | 參考電壓產生電路及參考電壓產生方法 |
CN201310024202.5A CN103163929B (zh) | 2012-01-31 | 2013-01-22 | 参考电压产生电路及产生方法、电压调节电路及调节方法 |
US13/753,490 US9218016B2 (en) | 2012-01-31 | 2013-01-29 | Voltage reference generation circuit using gate-to-source voltage difference and related method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101103038A TWI459173B (zh) | 2012-01-31 | 2012-01-31 | 參考電壓產生電路及參考電壓產生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201331738A true TW201331738A (zh) | 2013-08-01 |
TWI459173B TWI459173B (zh) | 2014-11-01 |
Family
ID=48587100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101103038A TWI459173B (zh) | 2012-01-31 | 2012-01-31 | 參考電壓產生電路及參考電壓產生方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9218016B2 (zh) |
CN (1) | CN103163929B (zh) |
TW (1) | TWI459173B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10241535B2 (en) | 2014-02-18 | 2019-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference having boxing region and method of using |
TWI656426B (zh) * | 2015-02-26 | 2019-04-11 | 日商艾普凌科有限公司 | Reference voltage circuit and electronic machine |
CN109992035A (zh) * | 2018-01-03 | 2019-07-09 | 立积电子股份有限公司 | 参考电压产生器 |
TWI741890B (zh) * | 2020-12-01 | 2021-10-01 | 國立陽明交通大學 | 電壓參考電路與低功率消耗感測器 |
US11269368B2 (en) | 2014-02-18 | 2022-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference and method of using |
TWI831857B (zh) * | 2018-11-01 | 2024-02-11 | 新加坡商西拉娜亞洲私人有限公司 | 用於調節交換式電源供應器之偏電壓的設備 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI492015B (zh) * | 2013-08-05 | 2015-07-11 | Advanced Semiconductor Eng | 能帶隙參考電壓產生電路與使用其的電子系統 |
WO2015103768A1 (en) * | 2014-01-10 | 2015-07-16 | Silicon Image, Inc. | Linear regulator with improved power supply ripple rejection |
US10120405B2 (en) * | 2014-04-04 | 2018-11-06 | National Instruments Corporation | Single-junction voltage reference |
CN107918438A (zh) * | 2016-10-08 | 2018-04-17 | 深圳指瑞威科技有限公司 | 全差分可编程的基准电压产生电路 |
CN106774594B (zh) * | 2017-02-16 | 2018-02-16 | 珠海格力电器股份有限公司 | 低温漂基准电压电路 |
CN108829169A (zh) * | 2018-06-29 | 2018-11-16 | 成都锐成芯微科技股份有限公司 | 一种高电源抑制比的带隙基准源 |
US11537153B2 (en) | 2019-07-01 | 2022-12-27 | Stmicroelectronics S.R.L. | Low power voltage reference circuits |
JP7323473B2 (ja) * | 2020-01-31 | 2023-08-08 | ローム株式会社 | 基準電流源回路 |
CN111142607B (zh) * | 2020-03-16 | 2021-09-03 | 成都纳能微电子有限公司 | 高电源抑制比电压转换电流电路 |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5254880A (en) * | 1988-05-25 | 1993-10-19 | Hitachi, Ltd. | Large scale integrated circuit having low internal operating voltage |
US4994688A (en) * | 1988-05-25 | 1991-02-19 | Hitachi Ltd. | Semiconductor device having a reference voltage generating circuit |
US5373226A (en) * | 1991-11-15 | 1994-12-13 | Nec Corporation | Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor |
GB2264573B (en) * | 1992-02-05 | 1996-08-21 | Nec Corp | Reference voltage generating circuit |
EP0561469A3 (en) * | 1992-03-18 | 1993-10-06 | National Semiconductor Corporation | Enhancement-depletion mode cascode current mirror |
JPH05289760A (ja) * | 1992-04-06 | 1993-11-05 | Mitsubishi Electric Corp | 基準電圧発生回路 |
JP3688413B2 (ja) * | 1995-12-21 | 2005-08-31 | 株式会社東芝 | 出力回路 |
KR100234701B1 (ko) * | 1996-12-05 | 1999-12-15 | 김영환 | 외부전압에 둔감한 백바이어스전압 레벨 감지기 |
US6144249A (en) * | 1998-01-15 | 2000-11-07 | Chrontel, Inc. | Clock-referenced switching bias current generator |
US6177788B1 (en) * | 1999-12-22 | 2001-01-23 | Intel Corporation | Nonlinear body effect compensated MOSFET voltage reference |
US6518833B2 (en) * | 1999-12-22 | 2003-02-11 | Intel Corporation | Low voltage PVT insensitive MOSFET based voltage reference circuit |
US6344769B1 (en) * | 2000-10-13 | 2002-02-05 | Oki Semiconductor | Precision differential switched current source |
US6466081B1 (en) * | 2000-11-08 | 2002-10-15 | Applied Micro Circuits Corporation | Temperature stable CMOS device |
JP3678692B2 (ja) * | 2001-10-26 | 2005-08-03 | 沖電気工業株式会社 | バンドギャップ基準電圧回路 |
TW588232B (en) * | 2002-01-25 | 2004-05-21 | Richtek Technology Corp | Resistor mirror circuit |
US6831504B1 (en) * | 2003-03-27 | 2004-12-14 | National Semiconductor Corporation | Constant temperature coefficient self-regulating CMOS current source |
US6891357B2 (en) * | 2003-04-17 | 2005-05-10 | International Business Machines Corporation | Reference current generation system and method |
DE10328605A1 (de) * | 2003-06-25 | 2005-01-20 | Infineon Technologies Ag | Stromquelle zur Erzeugung eines konstanten Referenzstromes |
US7042205B2 (en) * | 2003-06-27 | 2006-05-09 | Macronix International Co., Ltd. | Reference voltage generator with supply voltage and temperature immunity |
US7098735B2 (en) * | 2003-09-03 | 2006-08-29 | Broadcom Corporation | Reference buffer with dynamic current control |
JP2005128939A (ja) * | 2003-10-27 | 2005-05-19 | Fujitsu Ltd | 半導体集積回路 |
US7276890B1 (en) * | 2005-07-26 | 2007-10-02 | National Semiconductor Corporation | Precision bandgap circuit using high temperature coefficient diffusion resistor in a CMOS process |
TW200717215A (en) * | 2005-10-25 | 2007-05-01 | Realtek Semiconductor Corp | Voltage buffer circuit |
JP4936315B2 (ja) * | 2005-11-08 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | スイッチング電源装置と半導体集積回路装置 |
TWI309758B (en) * | 2006-04-13 | 2009-05-11 | Novatek Microelectronics Corp | A current source apparatus for reducing interference with noise |
CN100570527C (zh) * | 2006-06-16 | 2009-12-16 | 义隆电子股份有限公司 | 参考电压产生电路 |
TWI330308B (en) * | 2006-12-13 | 2010-09-11 | System General Corp | Low dropout (ldo) regulator and regulating method thereof |
TWI393106B (zh) * | 2008-04-23 | 2013-04-11 | Au Optronics Corp | 具電壓補償機制之類比緩衝器 |
US7956597B2 (en) * | 2008-06-24 | 2011-06-07 | Mediatek Inc. | Reference buffer circuits for providing reference voltages |
EP2161837B1 (fr) * | 2008-09-05 | 2011-11-09 | EM Microelectronic-Marin SA | Oscillateur de relaxation basse puissance |
JP5242367B2 (ja) * | 2008-12-24 | 2013-07-24 | セイコーインスツル株式会社 | 基準電圧回路 |
CN101571728B (zh) * | 2009-06-09 | 2011-04-20 | 中国人民解放军国防科学技术大学 | 一种非带隙的高精度基准电压源 |
US8350418B2 (en) * | 2009-10-02 | 2013-01-08 | Skyworks Solutions, Inc. | Circuit and method for generating a reference voltage |
US8456939B2 (en) * | 2009-12-11 | 2013-06-04 | Arm Limited | Voltage regulation circuitry |
JP5607963B2 (ja) * | 2010-03-19 | 2014-10-15 | スパンション エルエルシー | 基準電圧回路および半導体集積回路 |
JP5130316B2 (ja) * | 2010-04-23 | 2013-01-30 | 株式会社沖データ | 基準電圧発生回路とこれを用いた駆動装置、プリントヘッド及び画像形成装置 |
TW201413415A (zh) * | 2012-09-28 | 2014-04-01 | Novatek Microelectronics Corp | 參考電壓產生器 |
-
2012
- 2012-01-31 TW TW101103038A patent/TWI459173B/zh active
-
2013
- 2013-01-22 CN CN201310024202.5A patent/CN103163929B/zh active Active
- 2013-01-29 US US13/753,490 patent/US9218016B2/en active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10241535B2 (en) | 2014-02-18 | 2019-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference having boxing region and method of using |
US11068007B2 (en) | 2014-02-18 | 2021-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference and method of using |
US11269368B2 (en) | 2014-02-18 | 2022-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference and method of using |
TWI656426B (zh) * | 2015-02-26 | 2019-04-11 | 日商艾普凌科有限公司 | Reference voltage circuit and electronic machine |
CN109992035A (zh) * | 2018-01-03 | 2019-07-09 | 立积电子股份有限公司 | 参考电压产生器 |
US10437274B2 (en) | 2018-01-03 | 2019-10-08 | Richwave Technology Corp. | Reference voltage generator |
CN109992035B (zh) * | 2018-01-03 | 2020-07-14 | 立积电子股份有限公司 | 参考电压产生器 |
TWI831857B (zh) * | 2018-11-01 | 2024-02-11 | 新加坡商西拉娜亞洲私人有限公司 | 用於調節交換式電源供應器之偏電壓的設備 |
TWI741890B (zh) * | 2020-12-01 | 2021-10-01 | 國立陽明交通大學 | 電壓參考電路與低功率消耗感測器 |
Also Published As
Publication number | Publication date |
---|---|
US20130193935A1 (en) | 2013-08-01 |
CN103163929B (zh) | 2015-04-01 |
US9218016B2 (en) | 2015-12-22 |
TWI459173B (zh) | 2014-11-01 |
CN103163929A (zh) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI459173B (zh) | 參考電壓產生電路及參考電壓產生方法 | |
CN108235744B (zh) | 低压差线性稳压电路 | |
Zhang et al. | A nano-watt MOS-only voltage reference with high-slope PTAT voltage generators | |
US6005378A (en) | Compact low dropout voltage regulator using enhancement and depletion mode MOS transistors | |
TWI476557B (zh) | 低壓降電壓調節器及其方法 | |
CN108153360B (zh) | 一种带隙基准电压源 | |
EP3584667B1 (en) | Low temperature drift reference voltage circuit | |
KR20160038665A (ko) | 밴드갭 회로 및 관련 방법 | |
KR20100080958A (ko) | 기준 바이어스 발생 회로 | |
Nagulapalli et al. | A microwatt low voltage bandgap reference for bio-medical applications | |
CN111176358B (zh) | 一种低功耗低压差线性稳压器 | |
US11086348B2 (en) | Bandgap reference circuit | |
JP2015061294A (ja) | カスコード増幅器 | |
Koo | A design of low-area low drop-out regulator using body bias technique | |
Colombo et al. | A CMOS 25.3 ppm/C bandgap voltage reference using self-cascode composite transistor | |
KR20150039696A (ko) | 전압 레귤레이터 | |
US10236844B2 (en) | Active inductor and amplifier circuit | |
KR101892069B1 (ko) | 밴드갭 전압 기준 회로 | |
Abd Rashid et al. | A wide temperature range bandgap reference circuit with MOS transistor curvature compensation | |
CN113031694B (zh) | 一种低功耗的低压差线性稳压器及其控制电路 | |
Park et al. | A design of low-dropout regulator with adaptive threshold voltage technique | |
Park et al. | Design techniques for external capacitor-less LDOs with high PSR over wide frequency range | |
Colombo et al. | Voltage reference design using 1 V power supply in 0.13 µm CMOS technology | |
US11099593B2 (en) | Base current cancellation circuit and method therefor | |
US11609591B2 (en) | Reference circuit with temperature compensation |