TW201324169A - 訊號採集系統及方法 - Google Patents

Abstract

一種訊號採集系統，包括一訊號發送模組、一電腦及一資料獲取卡，所述訊號發送模組包括一訊號源及一與所述訊號源相連之延時晶片，所述資料獲取卡包括一與所述延時晶片相連之延時控制模組，所述延時控制模組與所述電腦相連以接收所述電腦輸出之延時指令並根據延時指令控制所述延時晶片，所述延時晶片將所述訊號源之輸出訊號即時輸出至所述資料獲取卡並對所述訊號源之輸出訊號進行延時處理後再次輸出至所述資料獲取卡，所述資料獲取卡將其採集之訊號輸出至所述電腦分析處理。本發明還揭示了一種基於上述訊號採集系統之訊號採集方法。

Description

訊號採集系統及方法

本發明涉及一種訊號採集系統及方法，尤指一種高速訊號採集系統及方法。

於量子通信或者其他高速通信系統中，通常有多路高速訊號同時傳輸，從而提高資料傳輸量及傳輸速度。然而，採集該等高速訊號時，通常因為該等高速訊號之傳輸速率過快而丟失某些資料，導致資料採集之正確率不高。

鑒於以上內容，有必要提供一種資料採集正確率較高之訊號採集系統及方法。

一種訊號採集系統，包括一訊號發送模組、一電腦及一連接於所述訊號發送模組及所述電腦之間之資料獲取卡，所述訊號發送模組包括至少一訊號源及一與所述訊號源相連之延時晶片，所述延時晶片包括一用於接收所述訊號源之輸出訊號之輸入端、一與所述資料獲取卡相連之第一輸出端及一與所述資料獲取卡相連之第二輸出端，所述延時晶片之第一輸出端將所述訊號源之輸出訊號即時輸出至所述資料獲取卡，所述資料獲取卡包括一與所述延時晶片相連之延時控制模組，所述延時控制模組與所述電腦相連以接收所述電腦輸出之延時指令並根據延時指令控制所述延時晶片之輸出訊號延時時間，所述延時晶片根據延時指令對所述訊號源之輸出訊號進行延時處理，並將經過延時處理後之訊號藉由所述第二輸出端輸出至所述資料獲取卡，所述資料獲取卡將其採集之訊號輸出至所述電腦分析處理。

一種訊號採集方法，包括以下步驟：提供一具有資料介面模組、讀寫控制模組及延時控制模組之資料獲取卡；輸出至少一路高速訊號至一與所述資料獲取卡相連之延時晶片；一電腦輸出延時指令及資料獲取指令至所述資料獲取卡之資料介面模組；所述資料獲取卡之延時控制模組輸出延時控制訊號至所述延時晶片；所述延時晶片將所述高速訊號即時輸出至所述資料獲取卡；所述延時晶片將所述高速訊號進行延時處理後再次輸出至所述資料獲取卡；所述資料獲取卡採集所述延時晶片輸出之高速訊號；所述資料獲取卡將其採集到之高速訊號輸出至所述電腦；及所述電腦存儲並分析接收到之高速訊號。

相較於習知技術，上述訊號採集系統及方法利用延時晶片對所述訊號源輸出之訊號進行延時處理，且輸出一路即時訊號及一路經過延時處理後之訊號至所述資料獲取卡，從而可從訊號源採集到雙份資料，以提高資料獲取之正確率。

請參閱圖1，於本發明一較佳實施方式中，一訊號採集系統包括一訊號發送模組10、一資料獲取卡20及一電腦30。所述資料獲取卡20連接於所述訊號發送模組10及所述電腦30之間，所述電腦30可發出資料獲取指令至所述資料獲取卡20，所述資料獲取卡20接受到資料獲取指令後開始採集所述訊號發送模組10輸出之訊號，並將採集到之訊號發送至所述電腦30，所述電腦30可存儲並分析接收到之訊號。

請參閱圖2，所述訊號發送模組10包括一第一訊號源11、一第二訊號源12、一第三訊號源13、一第四訊號源14、一第一延時晶片110、一第二延時晶片120、一第三延時晶片130及一第四延時晶片140。於一實施方式中，所述訊號發送模組10包括一個或多個訊號源，該等訊號源均輸出高速訊號至所述資料獲取卡20。

所述第一延時晶片110包括一與所述第一訊號源11相連之輸入端及兩個與所述資料獲取卡20相連之輸出端，所述第一延時晶片110之輸入端接收所述第一訊號源11輸出之訊號，所述第一延時晶片110將接收到之訊號藉由一輸出端即時輸出至所述資料獲取卡20,並對接收到之訊號進行延時處理後藉由另一輸出端輸出至所述資料獲取卡20。所述第二延時晶片120包括一與所述第二訊號源12相連之輸入端及兩個與所述資料獲取卡20相連之輸出端，所述第二延時晶片120之輸入端接收所述第二訊號源12輸出之訊號，所述第二延時晶片120將接收到之訊號藉由一輸出端即時輸出至所述資料獲取卡20,並對接收到之訊號進行延時處理後藉由另一輸出端輸出至所述資料獲取卡20。所述第三延時晶片130包括一與所述第三訊號源13相連之輸入端及兩個與所述資料獲取卡20相連之輸出端，所述第三延時晶片130之輸入端接收所述第三訊號源13輸出之訊號，所述第三延時晶片130將接收到之訊號藉由一輸出端即時輸出至所述資料獲取卡20,並對接收到之訊號進行延時處理後藉由另一輸出端輸出至所述資料獲取卡20。所述第四延時晶片140包括一與所述第四訊號源14相連之輸入端及兩個與所述資料獲取卡20相連之輸出端，所述第四延時晶片140之輸入端接收所述第四訊號源14輸出之訊號，所述第四延時晶片140將接收到之訊號藉由一輸出端即時輸出至所述資料獲取卡20,並對接收到之訊號進行延時處理後藉由另一輸出端輸出至所述資料獲取卡20。

所述第一延時晶片110還包括一與所述資料獲取卡20相連之延時指令接收端，用於接收所述資料獲取卡20發出之延時控制訊號。所述第二延時晶片120之延時指令接收端與所述第一延時晶片110相連，所述第三延時晶片130之延時指令接收端與所述第二延時晶片120相連，所述第四延時晶片140之延時指令接收端與所述第三延時晶片130相連，所述第一延時晶片110可將接收到之延時控制訊號依次傳送至所述第二延時晶片120、第三延時晶片130及第四延時晶片140。因而所述第一延時晶片110、第二延時晶片120、第三延時晶片130及第四延時晶片140均可按照所述資料獲取卡20輸出之延時控制訊號對其接收到之訊號進行延時處理。

於一實施方式中，所述資料獲取卡20包括一資料介面模組21、一讀寫控制模組22、一延時控制模組23、一非同步資料獲取模組24、一同步資料獲取模組25、一時鐘模組26及一存儲模組27。

所述資料介面模組21與所述電腦30相連，用於接收所述電腦30輸出之延時指令、資料獲取指令及讀寫指令。所述讀寫控制模組22連接於所述資料介面模組21及所述延時控制模組23之間，可從所述資料介面模組21讀取所述電腦30輸出之延時指令及資料獲取指令並將延時指令傳送至所述延時控制模組23。所述讀寫控制模組22還與所述非同步資料獲取模組24及所述存儲模組27相連，可將所述電腦30輸出之資料獲取指令傳送至所述非同步資料獲取模組24使所述非同步資料獲取模組24開始採集所述訊號發送模組10輸出之訊號；所述讀寫控制模組22還可根所述電腦30輸出之讀寫指令讀取所述存儲模組27存儲之資訊。所述延時控制模組23與所述第一延時晶片110之延時指令接收端相連，可根據所述電腦30輸出之延時指令輸出延時訊號至所述第一延時晶片110、第二延時晶片120、第三延時晶片130及第四延時晶片140。於一較佳實施方式中，所述資料介面模組為一UART（Universal Asynchronous Receiver/Transmitter，通用非同步接收/發送器）介面模組。

所述非同步資料獲取模組24之輸入端與所述第一延時晶片110、一第二延時晶片120、第三延時晶片130及第四延時晶片140之輸出端相連，用於非同步接收所述訊號發送模組10輸出之訊號，由於非同步傳輸資料對時序之要求低，不要求資料發送方與資料接收方之時鐘一致，因而所述非同步資料獲取模組24可接收任意頻率之訊號，且非同步傳輸可減少各路訊號之間之串擾。所述同步資料獲取模組25之輸入端與所述非同步資料獲取模組24之輸出端相連，用於同步接收所述非同步資料獲取模組24採集到之資料，同步傳輸資料要求資料發送方與接收方之時鐘一致，各路訊號之傳輸是同步可提高資料傳輸之速度。所述時鐘模組26與所述非同步資料獲取模組24及所述同步資料獲取模組25相連，用於提供相同頻率之時鐘訊號給所述非同步資料獲取模組24及所述同步資料獲取模組25。所述同步資料獲取模組25之輸出端與所述存儲模組27相連，可將採集到之訊號輸出至所述存儲模組27存儲。所述讀寫控制模組22讀取所述存儲模組27存儲之訊號之後，可將讀取之訊號藉由所述資料介面模組21輸出至所述電腦30。所述電腦30於接收到訊號後，可將訊號進行還原處理，並分析該等訊號攜帶之資訊。

於一較佳實施方式中，所述資料獲取卡20為一CPLD（Complex Programmable Logic Device，複雜可編程邏輯器件）或一FPGA（Field－Programmable Gate Array，現場可編程閘陣列）器件。

請參閱圖3，於一實施方式中，一種基於上述訊號採集系統之訊號採集方法，包括以下步驟。

S01：所述電腦30發出延時指令及資料獲取指令至所述資料獲取卡20之資料介面模組21。

S02：所述資料獲取卡20之讀寫控制模組22從所述資料介面模組21讀取所述電腦30發出之延時指令及資料獲取指令。

S03：所述讀寫控制模組22將其讀取之延時指令輸出至所述延時控制模組23,並將其讀取之資料獲取指令輸出至所述非同步資料獲取模組24。

S04：所述延時控制模組23將其接收之延時指令轉換為延時控制訊號輸出至所述第一延時晶片110，所述第一延時晶片110將接收到之延時控制訊號依次傳送至所述第二延時晶片120、第三延時晶片130及第四延時晶片140。

S05：所述第一延時晶片110、第二延時晶片120、第三延時晶片130及第四延時晶片140分別接收所述第一訊號源11、第二訊號源12、第三訊號源13及第四訊號源14輸出之訊號，並將所述第一訊號源11、第二訊號源12、第三訊號源13及第四訊號源14之輸出訊號即時輸出至所述非同步資料獲取模組24。

S06：所述第一延時晶片110、第二延時晶片120、第三延時晶片130及第四延時晶片140根據所述延時控制訊號對所述第一訊號源11、第二訊號源12、第三訊號源13及第四訊號源14之輸出訊號進行延時處理後輸出至所述非同步資料獲取模組24。

S07：所述非同步資料獲取模組24非同步採集所述第一延時晶片110、第二延時晶片120、第三延時晶片130及第四延時晶片140輸出之即時訊號及經過延時處理後之訊號。

S08：所述同步資料獲取模組25同步採集所述非同步資料獲取模組24採集到之訊號。

S09：所述同步資料獲取模組25將採集到之訊號輸出至所述存儲模組27。

S10：所述存儲模組27將接收到之訊號存儲至對應之位址，例如：當採集到之四路即時訊號（或四路經過延時後之訊號）之電平分別為高、低、低、高（即1001）時，該資訊之存儲位址為9；當採集到之四路即時訊號（或四路經過延時後之訊號）之電平分別為低、低、低、高（即0001）時，該資訊之存儲位址為1。

S11：所述資料獲取卡20之讀寫控制模組22根據所述電腦30輸出之資料獲取指令讀取所述存儲模組27存儲之訊號並將讀取之訊號藉由所述資料介面模組21輸出至所述電腦30。

S12：所述電腦30存儲並分析處理接收到之訊號。

於本發明較佳實施方式中，所述訊號發送模組10之各訊號源均輸出高速訊號，為避免訊號傳輸速度過快而導致資料丟失，既使每一訊號源輸出之訊號即時輸出至所述資料獲取卡20，又對每一訊號源輸出之訊號進行延遲處理後再次輸出至所述資料獲取卡20，如此雙份採集資料，可減少資料丟失之幾率。

綜上所述，本發明確已符合發明專利要求，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，舉凡熟悉本發明技藝之人士，爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下之申請專利範圍內。

10．．．訊號發送模組

11．．．第一訊號源

12．．．第二訊號源

13．．．第三訊號源

14．．．第四訊號源

110．．．第一延時晶片

120．．．第二延時晶片

130．．．第三延時晶片

140．．．第四延時晶片

20．．．資料獲取卡

21．．．資料介面模組

22．．．讀寫控制模組

23．．．延時控制模組

24．．．非同步資料獲取模組

25．．．同步資料獲取模組

26．．．時鐘模組

27．．．存儲模組

30．．．電腦

圖1是本發明訊號採集系統一較佳實施方式之組成模組圖。

圖2是圖1中訊號採集系統之具體組成圖。

圖3是本發明訊號採集方法一較佳實施方式之流程圖。

10．．．訊號發送模組

11．．．第一訊號源

12．．．第二訊號源

13．．．第三訊號源

14．．．第四訊號源

110．．．第一延時晶片

120．．．第二延時晶片

130．．．第三延時晶片

140．．．第四延時晶片

20．．．資料獲取卡

21．．．資料介面模組

22．．．讀寫控制模組

23．．．延時控制模組

24．．．非同步資料獲取模組

25．．．同步資料獲取模組

26．．．時鐘模組

27．．．存儲模組

30．．．電腦

Claims (10)

1. 一種訊號採集系統，包括一訊號發送模組、一電腦及一連接於所述訊號發送模組及所述電腦之間之資料獲取卡，所述訊號發送模組包括至少一訊號源及一與所述訊號源相連之延時晶片，所述延時晶片包括一用於接收所述訊號源之輸出訊號之輸入端、一與所述資料獲取卡相連之第一輸出端及一與所述資料獲取卡相連之第二輸出端，所述延時晶片之第一輸出端將所述訊號源之輸出訊號即時輸出至所述資料獲取卡，所述資料獲取卡包括一與所述延時晶片相連之延時控制模組，所述延時控制模組與所述電腦相連以接收所述電腦輸出之延時指令並根據延時指令控制所述延時晶片之輸出訊號延時時間，所述延時晶片根據延時指令對所述訊號源之輸出訊號進行延時處理，並將經過延時處理後之訊號藉由所述第二輸出端輸出至所述資料獲取卡，所述資料獲取卡將其採集之訊號輸出至所述電腦分析處理。
2. 如申請專利範圍第1項所述之訊號採集系統，其中所述資料獲取卡還包括一資料介面模組，所述資料介面模組與所述電腦相連以接收所述電腦發出之指令並將所述資料獲取卡採集到之訊號輸出至所述電腦。
3. 如申請專利範圍第2項所述之訊號採集系統，其中所述資料獲取卡還包括一連接於所述資料介面模組及所述延時控制模組之間之讀寫控制模組，所述資料介面模組將所述電腦輸出之延時指令輸出至所述讀寫控制模組，所述讀寫控制模組將其接收之延時指令輸出至所述延時控制模組。
4. 如申請專利範圍第3項所述之訊號採集系統，其中所述資料獲取卡還包括一與所述延時晶片相連之非同步資料獲取模組及一與所述非同步資料獲取模組相連之同步資料獲取模組，所述非同步資料獲取模組非同步採集所述延時晶片輸出之訊號，所述同步資料獲取模組同步採集所述非同步資料獲取模組採集到之訊號。
5. 如申請專利範圍第4項所述之訊號採集系統，其中所述資料獲取卡還包括一與所述同步資料獲取模組相連之存儲模組，所述存儲模組將所述同步資料獲取模組採集到之訊號存儲至相應之位址。
6. 如申請專利範圍第5項所述之訊號採集系統，其中所述讀寫控制模組與所述非同步資料獲取模組相連從而將所述電腦輸出之資料獲取指令輸出至所述非同步資料獲取模組，所述讀寫控制模組還與所述存儲模組相連從而讀取所述存儲模組存儲之訊號。
7. 如申請專利範圍第2項所述之訊號採集系統，其中所述資料介面模組為一通用非同步接收/發送介面模組。
8. 一種訊號採集方法，包括以下步驟：
   提供一具有資料介面模組、讀寫控制模組及延時控制模組之資料獲取卡；
   輸出至少一路高速訊號至一與所述資料獲取卡相連之延時晶片；
   一電腦輸出延時指令及資料獲取指令至所述資料獲取卡之資料介面模組；
   所述資料獲取卡之延時控制模組輸出延時控制訊號至所述延時晶片；
   所述延時晶片將所述高速訊號即時輸出至所述資料獲取卡；
   所述延時晶片將所述高速訊號進行延時處理後再次輸出至所述資料獲取卡；
   所述資料獲取卡採集所述延時晶片輸出之高速訊號；
   所述資料獲取卡將其採集到之高速訊號輸出至所述電腦；及
   所述電腦存儲並分析接收到之高速訊號。
9. 如申請專利範圍第8項所述之訊號採集方法，其中所述資料獲取卡採集所述延時晶片輸出之高速訊號之步驟包括利用一非同步資料獲取模組非同步採集所述延時晶片輸出之高速訊號及利用一同步資料獲取模組同步採集所述非同步資料獲取模組採集到之高速訊號之子步驟。
10. 如申請專利範圍第8項所述之訊號採集方法，其中所述訊號採集方法還包括利用所述資料獲取卡之讀寫控制模組從所述資料介面模組讀取所述延時指令及資料獲取指令及所述資料獲取卡之讀寫控制模組將所述延時指令輸出至所述延時控制模組之步驟。