TW201316504A - 用於連接一發光元件之電性絕緣接合 - Google Patents

用於連接一發光元件之電性絕緣接合 Download PDF

Info

Publication number
TW201316504A
TW201316504A TW101136742A TW101136742A TW201316504A TW 201316504 A TW201316504 A TW 201316504A TW 101136742 A TW101136742 A TW 101136742A TW 101136742 A TW101136742 A TW 101136742A TW 201316504 A TW201316504 A TW 201316504A
Authority
TW
Taiwan
Prior art keywords
wafer
light emitting
layer
adhesive sheet
conductive
Prior art date
Application number
TW101136742A
Other languages
English (en)
Inventor
Samber Marc De
Grunsven Eric Van
Original Assignee
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Electronics Nv filed Critical Koninkl Philips Electronics Nv
Publication of TW201316504A publication Critical patent/TW201316504A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本發明之實施例包含一晶圓及一黏片。該晶圓包含複數個發光元件，各發光元件包括佈置於一n型區與一p型區之間之一發光區。一第一導電墊係電性連接至該n型區。一第二導電墊係電性連接至該p型區。一電性絕緣接合層係佈置於該晶圓與該黏片之間。與該等第一及第二導電墊對準之開口係形成於該電性絕緣接合層中。

Description

用於連接一發光元件之電性絕緣接合
本發明係關於一種用於將一半導體發光元件附接至一黏片之電性絕緣接合。半導體發光元件可經由一晶圓級處理而附接至一黏片。
半導體發光元件(其包含發光二極體(LED)、諧振腔發光二極體(RCLED)、垂直腔雷射二極體(諸如一表面發射雷射(VCSEL))及邊緣發射雷射)係當前可用之最有效率光源。在製造能够在整個可見光譜內操作之高亮度發光元件時，當前所關注之材料系統包含III至V族半導體，尤其是鎵、鋁、銦及氮之二元、三元及四元合金(亦被稱為III族氮化物材料)。通常，通過有機金屬化學氣相沈積(MOCVD)、分子束磊晶(MBE)或其他磊晶技術，藉由使具有不同組合物及摻雜劑濃度之一堆疊之半導體層磊晶地生長於一藍寶石、矽碳化物、III族氮化物或其他適合基板上而製造III族氮化物發光元件。該堆疊通常包含形成於基板上之例如摻雜有Si之一或多個n型層、形成於該或該等n型層上之一作用區中之一或多個發光層及形成於該作用區上之例如摻雜有Mg之一或多個p型層。電性接點係形成於該等n型及p型區上。
LED通常安裝於一載體上且經封裝以保護LED免受環境損害及機械損傷。習知地，LED晶片係一次一個地安裝於載體上。即，各LED係個別地安裝至(例如)一印刷電路板 或一反射器杯上。此外，以習知方式使引缐接合連接至各LED晶片。此等操作既昂貴又耗時且需要大量人力及/或專用設備。
US 2008/0142817描述一種用於封裝LED之「晶片級」方法。「晶片級」意指將一LED晶圓接合至一晶圓級上之一載體基板。圖11中展示藉由US 2008/0142817之方法而形成之一元件。其上形成複數個二極體160之一基板係晶圓接合至其上形成複數個接合墊240之一載體基板200。各二極體上之一金屬堆疊260接合至載體基板200上之一接合墊240。可在將晶圓接合至載體基板200之後移除生長基板。 複數個介層孔22A及22B可形成於載體基板中，接著，用與基板200之背側上之接合墊28A、28B(即，與二極體160相對)電性連接之金屬或其他導電材料來電鍍或填充介層孔22A及22B。一鈍化層320可形成於與二極體160相鄰之基板200之上表面上且經圖案化以顯露二極體160之一表面上之一電極之至少一部分及介層孔22B(接著，用金屬互連件330覆蓋介層孔22B，如下所述)之至少一部分。介層孔22A與22B彼此電性隔離(同樣地，接合墊28A與28B彼此隔離)。可使用習知技術(諸如蒸鍍)來形成一金屬互連件330以將導電介層孔22B與二極體160之暴露電極連接。接著，完成元件可經分離以提供個別封裝元件。
本發明之一目的係提供一種用於將半導體發光元件之一晶圓附接至一黏片(諸如矽晶圓)之廉價晶圓級處理。
本發明之實施例包含一晶圓及一黏片。該晶圓包含複數個發光元件，各發光元件包括佈置於一n型區與一p型區之間之一發光區。一第一導電墊係電性連接至該n型區。一第二導電墊係電性連接至該p型區。一電性絕緣接合層係佈置於該晶圓與該黏片之間。與該等第一及第二導電墊對準之開口係形成於該電性絕緣接合層中。
根據本發明之實施例之一方法包含在一晶圓及一黏片之一者上形成一電性絕緣接合層。該晶圓包含複數個發光元件，各發光元件包括佈置於一n型區與一p型區之間之一發光區。一第一導電墊係電性連接至該n型區。一第二導電墊係電性連接至該p型區。該方法進一步包含經由該電性絕緣接合層而將該晶圓附接至該黏片。在將該晶圓附接至該黏片之後，形成該電性絕緣接合層中之至少一開口以暴露該第一導電墊及該第二導電墊之至少一者。一導電材料係形成於該開口中。
在以上參考圖11而描述之方法中，二極體之晶圓係藉由亦建立二極體與載體基板之間之電性連接之金屬接合而附接至載體基板。
在本發明之實施例中，半導體發光元件之一晶圓係藉由一電性絕緣材料(諸如一介電接合)而附接至一黏片。該黏片可例如為一經部分處理之矽晶圓。在該接合材料中形成開口以暴露該等發光元件上之電性墊，接著在該等開口中佈置導電材料。與一金屬接合不同，可在接近室溫時形成 該介電接合，此可減小由半導體發光元件之該晶圓與該黏片之間之熱膨脹係數差引起之該接合之內部應力。
圖1繪示半導體發光元件之一晶圓之一部分。圖1中繪示三個發光元件11A、11B及11C。半導體發光元件之一完全晶圓通常將包含諸多更多發光元件。雖然在以下實例中發出藍光或UV光之III族氮化物LED位於半導體發光元件下方，但可使用除LED以外之半導體發光元件，諸如由其他材料系統(諸如其他III至V族材料、III族磷化物、III族砷化物、II至VI族材料、ZnO或矽基材料)製成之雷射二極體及半導體發光元件。
在一生長基板10上生長一半導體結構12以形成圖1中所繪示之結構。生長基板10可為任何適合基板，諸如(例如)藍寶石、SiC、Si、GaN或複合基板。半導體結構12包含夾於n型區與p型區之間之一發光或作用區。一n型區可首先被生長且可包含具有不同組合物及摻雜劑濃度之多個層，其等例如包含：製備層，諸如緩衝層或成核層；及/或經設計以促進生長基板之移除之層，其等可為n型或未經有意摻雜；及n型或甚至p型元件層，其等針對發光區所要之特定光學、材料或電性質而設計以有效率地發出光。在n型區上生長一發光或作用區。適合發光區之實例包含：一單一較厚或較薄發光層；或一多量子井發光區，其包含由障壁層分離之多個較薄或較厚發光層。接著，可在發光區上生長一p型區。與n型區一樣，該p型區可包含具有不同組合物、厚度及摻雜劑濃度之多個層，其等包含未經有意 摻雜之層，或n型層。元件中之全部半導體材料之總厚度在一些實施例中小於10微米且在一些實施例中小於6微米。
一金屬p接點係形成於p型區上。若光之大部分係透過與p接點相對之一表面而自半導體結構向外導引(諸如在一覆晶元件中)，則該p接點可具反射性。可藉由圖案化半導體結構(通過標準光微影操作)且蝕刻半導體結構以移除p型區之整個厚度之一部分及發光區之整個厚度之一部分而形成一覆晶元件以形成一臺面，該臺面顯露其上形成一金屬n接點之n型區之一表面。可以任何適合方式形成該臺面及p接點與n接點。該臺面及p接點與n接點之形成已為熟習技術者所熟知且不再於圖1中加以繪示。在元件11之間之區13中，半導體結構12被向下蝕刻至一絕緣層，該絕緣層可為作為半導體結構12或基板10之部分之一半導體絕緣層。
可藉由絕緣層與金屬之一堆疊(如此項技術中所知)而重新分佈p接點及n接點以形成大的電性墊14A及14B。電性墊14A及14B之一者係電性連接至半導體結構12之p型區且電性墊14A及14B之另一者係電性連接至半導體結構12之n型區。電性墊可為任何適合導電材料，其例如包含銅、金及合金。在一些實施例中，形成p接點及n接點、重新分佈該等接點之堆疊及電性墊14A與14B以在生長基板10之隨後移除期間支撐半導體結構12以例如防止或減少半導體結構12中之裂化。如圖1中所繪示，一間隙16使電性墊14A與14B彼此電性隔離。可用一絕緣材料(諸如一介電質、空氣 或任何其他適合氣體)填充間隙16。
圖2係可與圖1之結構附接之一黏片18之一部分之一橫截面圖。圖3係黏片18之一部分之一平面圖。在一些實施例中，黏片18係矽晶圓。可形成穿過矽20之整個厚度之介層孔22。介層孔22經定尺寸及配置以與圖1之結構上之電性墊14A及14B對應。介層孔22可具有實質上垂直之側壁(如圖所繪示)或成角度側壁。可藉由用一塗層24塗覆矽20而使矽黏片18不具電性，塗層24可例如為藉由任何適合處理(其包含電漿增強型化學氣相沈積或熱氧化)而形成之矽之氧化物。
在圖4中，元件11之晶圓係藉由一接合層26而附接至黏片18。接合層26可為一電性絕緣材料諸如一介電質、苯並環丁烯(BCB)、聚矽氧或適合於將元件11之晶圓附接至黏片18之任何材料。黏片18可接觸元件11之晶圓或可藉由接合層26而與元件11之晶圓隔開，如圖4中所繪示。在一些實施例中，接合材料係佈置於元件11之晶圓、黏片18或晶圓與黏片18兩者上，接著，元件11之晶圓與黏片18經對準以被壓製在一起，且接合層26被固化。可根據依序或同時處理步驟而執行對準、壓製在一起及固化。可在高溫處執行該等步驟之部分或全部。例如，藉由目視調準而使黏片18中之開口22與元件11上之電性墊14A及14B大致對準。如圖4中所繪示，接合層26可完全覆蓋電性墊14A及14B。相應地，接合層26僅形成一機械連接，其不是藉由將元件之晶圓附接至黏片而建立之元件11之晶圓與黏片18之間之 電性連接。接合層26亦可經形成使得其填充元件11之晶圓之表面上之任何間隙或凹口以例如防止污染物到達元件11或在生長基板10之層移除期間支撐元件11。
在圖5中，可例如藉由蝕除矽晶圓20之厚度之一部分而視情況薄化黏片18。例如，一6英寸直徑矽晶圓之一典型厚度為650微米。黏片18之矽層20可在一些實施例中被薄化至例如200微米或更薄、在一些實施例中被薄化至150微米或更薄及在一些實施例中被薄化至100微米或更薄。黏片18可經薄化以減小填充有金屬之開口22之厚度，如以下參考圖7所述。在一些實施例中，黏片18經薄化使得黏片18之厚度不足以機械地支撐元件11。在此等實施例中，在圖5及圖6所繪示之處理階段中，由生長基板10支撐元件11。
亦在圖5中，於電性絕緣接合層26中形成開口28以暴露電性墊14A及14B。通過任何適合技術(其例如包含電漿蝕刻)，可藉由習知遮蔽、圖案化及蝕刻而形成開口28。在一些實施例中，黏片晶圓20及其預成型開口22足以用作為一硬遮罩以充當界定開口28之圖案化之防護層。使用一各向異性蝕刻化學反應(諸如反應性離子蝕刻或感應耦合電漿蝕刻)來形成開口22，使得填充金屬之進一步處理係可行的。
為清晰起見，圖6、圖7、圖8、圖9及圖10中僅繪示一單一元件11。應瞭解，此等圖中所繪示之結構可形成於元件11之一晶圓上。相應地，可在元件11之整個晶圓中多次重 複此等圖中所繪示之結構。
在圖6中，一導電晶種層30係形成於結構之底面(沿圖6中所繪示之定向)上。晶種層30亦形成於開口22之側壁及矽層20之暴露表面上。晶種層30可例如為一單一金屬、一合金或一金屬堆疊。適合材料之實例包含Cu、Au、Ti及TiW。在一實例中，晶種層30包含一TiW障壁/黏著層及一Cu層。適合厚度之實例包含50奈米至100奈米TiW及0.5微米至1微米Cu。可藉由任何適合處理(其例如包含濺鍍、蒸鍍或一沈積處理(諸如CVD))而形成晶種層30。晶種層30與電性墊14A及14B直接電性接觸。晶種層30形成圖7中所繪示之介層孔填充處理之基礎層。
亦在圖6中，一頂層32係形成於晶種層30之部分上，晶種層30位於矽層20之底面(沿所繪示之定向)上。頂層32可例如為一電性絕緣材料，諸如一介電質、一有機層、聚醯亞胺、BCB或環氧樹脂。可藉由任何適合處理(其例如包含滾塗)而形成頂層32。頂層防止形成於圖7之介層孔中之導電材料形成於矽層20上。
在圖7中，一導電材料34係形成於黏片18之開口22中。導電材料34可為一金屬，諸如藉由任何適合處理(其包含電鍍)而形成之Cu。在電鍍期間，金屬僅黏著至導電表面，諸如晶種層30之暴露表面。由於頂層32係電性絕緣的，所以無金屬黏著至頂層32；相應地，無金屬電鍍至矽層20上。導電材料34可完全填充開口22(如圖7中所繪示)，或導電材料34可等形地塗覆與電性墊14A及14B接觸且位 於開口22之側壁上之晶種層30，使得開口22僅部分被填充。在圖7所繪示之組態中，導電金屬34係直接佈置於接合材料26中所形成之開口下方以暴露電性墊14A及14B。在一些實施例中，可藉由以下步驟而形成呈一替代組態之導電材料34：在結構之底面上形成一等形頂層32；接著，圖案化頂層32以在需要導電材料34之區中暴露晶種層30。
在圖8中，藉由任何適合處理(諸如蝕刻)而移除矽層20之底面上之晶種層30及頂層32之部分。一層絕緣材料36(諸如阻焊劑、可光成像之阻焊劑(PI)或BCB)係施加至結構之底面，接著經圖案化以形成與導電材料34對準之開口。絕緣材料層36使半導體矽層20電性隔離，界定墊38之位置且可產生墊38與矽層20之間之應力釋放。適合於此絕緣材料36之厚度之實例為針對BCB之5微米及針對更習知之薄板層壓阻焊劑材料之高達50微米至100微米。接著，墊38係形成於絕緣材料36之開口中。墊38可例如為一導電材料，諸如適合於附接至其他基板(諸如印刷電路板)之一惰性、可焊或焊料層。
在圖9中，視情況移除(如圖9中所繪示)或薄化生長基板10。在其他實施例中，生長基板10可仍為最終元件之部分。藉由適合於特定生長基板材料之任何處理(諸如用於一藍寶石基板之雷射剝離、蝕刻或一機械技術(諸如研磨))而移除或薄化生長基板10。在移除生長基板之後，暴露半導體結構12之頂面及元件之間之區13中之接合層26。可視情況粗糙化或圖案化半導體結構12之頂面以例如改良光提 取。一或多個可選額外層40(諸如波長轉換層、濾光層、二向色層、透鏡或其他光學器件)可形成於生長基板(若存在)或半導體結構12(若生長基板已被移除)上。可選額外層可與結構接觸(如圖9中所繪示)或與結構之頂面隔開。
接著，可視情況測試已完成結構上之個別元件。接著，可藉由任何適合技術而將結構切割成個別元件11或元件11之群組。
圖10繪示本發明之一替代實施例，其中整合電性功能係形成於黏片18之矽晶圓20中。例如，矽晶圓可經處理以形成積體電路42及介層孔22。積體電路42可例如為一靜電保護二極體，諸如一齊納二極體。可在一些實施例中包含其他電路，諸如(例如)用於選擇待驅動之一單一元件或一陣列之元件之部分之開關，或驅動器。在矽晶圓中形成此一元件係已為熟習技術者所熟知。如圖10中所繪示，積體電路可形成於電性墊14A與14B之間所佈置之矽晶圓20之區中。由於晶圓20已在圖5中被薄化，所以電路42可形成於矽層20之頂部部分中。
可在接合之前形成黏片18上之電性接點44至電路42之直接接觸。電性接點44可形成於矽晶圓20中之介層孔22上。接著，晶種層30係沈積於介層孔22中，如圖6中所述。晶種層30與電性接點44電性接觸。可形成與電路42電性接觸之額外介層孔22。在圖10所繪示之實例中，電路42係串聯連接於電性墊14A與14B之間。電路42之第一側係透過導電材料34B及34A而連接至電性墊14A。電路42之第二側係 透過導電材料34C及34D而連接至電性墊14B。
雖然已詳細描述本發明，但熟習技術者應瞭解，就本發明而言，可在不背離本文中所述之本發明之精神之情況下對本發明作出修改。因此，非意欲本發明之範疇受限於所繪示及所述之特定實施例。
10‧‧‧生長基板
11‧‧‧元件
11A‧‧‧發光元件
11B‧‧‧發光元件
11C‧‧‧發光元件
12‧‧‧半導體結構
13‧‧‧區
14A‧‧‧電性墊
14B‧‧‧電性墊
16‧‧‧間隙
18‧‧‧黏片
20‧‧‧矽晶圓/矽層/黏片晶圓
22‧‧‧介層孔/開口
22A‧‧‧介層孔
22B‧‧‧介層孔
24‧‧‧塗層
26‧‧‧接合層/接合材料
28‧‧‧開口
28A‧‧‧接合墊
28B‧‧‧接合墊
30‧‧‧晶種層
32‧‧‧頂層
34‧‧‧導電材料/導電金屬
34A‧‧‧導電材料
34B‧‧‧導電材料
34C‧‧‧導電材料
34D‧‧‧導電材料
36‧‧‧絕緣材料
38‧‧‧墊
40‧‧‧額外層
42‧‧‧積體電路
44‧‧‧電性接點
160‧‧‧二極體
200‧‧‧載體基板
240‧‧‧接合墊
260‧‧‧金屬堆疊
320‧‧‧鈍化層
330‧‧‧金屬互連件
圖1繪示包含三個半導體發光元件之一晶圓之一部分。
圖2繪示黏片之一部分。
圖3繪示圖2中所繪示之黏片之一部分之一俯視圖。
圖4繪示附接至圖2中所繪示之結構之圖1之結構。
圖5繪示在形成接合材料中之開口且薄化黏片之後之圖4之結構。
圖6繪示在形成一晶種層及一頂層之後之圖5中所展示之元件之一者。
圖7繪示在將一金屬層佈置於開口中之後之圖6之結構。
圖8繪示在移除頂層及晶種層且形成墊之後之圖7之結構。
圖9繪示在移除生長基板且形成半導體發光元件上之可選額外層之後之圖8之結構。
圖10繪示附接至包含積體電路之一黏片之一半導體發光元件。
圖11繪示附接至一黏片之一先前技術半導體發光元件。
10‧‧‧生長基板
11‧‧‧元件
12‧‧‧半導體結構
14A‧‧‧電性墊
14B‧‧‧電性墊
18‧‧‧黏片
20‧‧‧矽晶圓/矽層/黏片晶圓
22‧‧‧介層孔/開口
24‧‧‧塗層
26‧‧‧接合層/接合材料

Claims (15)

  1. 一種結構，其包括：一晶圓，其包括：複數個發光元件，各發光元件包括佈置於一n型區與一p型區之間之一發光區；及電性連接至各發光元件之該n型區之一第一導電墊及電性連接至各發光元件之該p型區之一第二導電墊；一黏片；及一電性絕緣接合層，其佈置於該晶圓與該黏片之間，其中與該等第一及第二導電墊對準之開口係形成於該電性絕緣接合層中。
  2. 如請求項1之結構，其中該電性絕緣接合層使該晶圓與該黏片隔開。
  3. 如請求項1之結構，其進一步包括佈置於該等開口中之金屬。
  4. 如請求項1之結構，其中該黏片包括一矽晶圓。
  5. 如請求項1之結構，其中該第一導電墊及該第二導電墊係形成於該晶圓之相同側上。
  6. 如請求項1之結構，其中該複數個發光元件係III族氮化物發光二極體且該晶圓包括用於該等III族氮化物發光二極體之一生長基板。
  7. 如請求項1之結構，其進一步包括佈置於該黏片內之一電路元件，其中該電路元件係電性連接至該複數個發光 元件之至少一者。
  8. 一種方法，其包括：在一晶圓及一黏片之一者上形成一電性絕緣接合層，該晶圓包括：複數個發光元件，各發光元件包括佈置於一n型區與一p型區之間之一發光區；及電性連接至各發光元件之該n型區之一第一導電墊及電性連接至各發光元件之該p型區之一第二導電墊；用該電性絕緣接合層來將該晶圓附接至該黏片；在將該晶圓附接至該黏片之後，於該電性絕緣接合層中形成至少一開口以暴露該第一導電墊及該第二導電墊之至少一者；及在該開口中形成一導電材料。
  9. 如請求項8之方法，其中該黏片包括：一矽晶圓；及複數個介層孔，其等延伸穿過該矽晶圓之整個厚度，其中該等介層孔與該等第一及第二導電墊對準。
  10. 如請求項8之方法，其中該電性絕緣接合層係一介電質及BCB之一者。
  11. 如請求項8之方法，其中在附接之後，該電性絕緣接合層使該晶圓與該黏片隔開。
  12. 如請求項8之方法，其進一步包括在至少一開口中形成一導電晶種層。
  13. 如請求項12之方法，其進一步包括形成一電性絕緣頂層以使該導電晶種層之一部分隔離。
  14. 如請求項12之方法，其中形成一導電材料包括將一金屬電鍍於該導電晶種層上。
  15. 如請求項8之方法，其進一步包括切割該晶圓及該黏片。
TW101136742A 2011-10-07 2012-10-04 用於連接一發光元件之電性絕緣接合 TW201316504A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161544417P 2011-10-07 2011-10-07

Publications (1)

Publication Number Publication Date
TW201316504A true TW201316504A (zh) 2013-04-16

Family

ID=47116144

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101136742A TW201316504A (zh) 2011-10-07 2012-10-04 用於連接一發光元件之電性絕緣接合

Country Status (2)

Country Link
TW (1) TW201316504A (zh)
WO (1) WO2013050898A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105637636A (zh) * 2013-10-18 2016-06-01 欧司朗光电半导体有限公司 用于制造光电子半导体器件的方法和光电子半导体器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101578266B1 (ko) * 2013-03-12 2015-12-16 박진성 웨이퍼 레벨 칩 스케일 발광다이오드 패키지
US9640729B2 (en) * 2013-07-03 2017-05-02 Koninklijke Philips N.V. LED with stress-buffer layer under metallization layer
CN112542481A (zh) * 2020-12-28 2021-03-23 无锡新仕嘉半导体科技有限公司 一种集成多晶硅二极管的led结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661029B1 (en) * 2000-03-31 2003-12-09 General Electric Company Color tunable organic electroluminescent light source
US7902062B2 (en) * 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
US9368428B2 (en) * 2004-06-30 2016-06-14 Cree, Inc. Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management
TWI422044B (zh) 2005-06-30 2014-01-01 Cree Inc 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
CN100446288C (zh) * 2006-08-01 2008-12-24 金芃 通孔垂直结构的半导体芯片及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105637636A (zh) * 2013-10-18 2016-06-01 欧司朗光电半导体有限公司 用于制造光电子半导体器件的方法和光电子半导体器件
CN105637636B (zh) * 2013-10-18 2018-10-12 欧司朗光电半导体有限公司 用于制造光电子半导体器件的方法和光电子半导体器件

Also Published As

Publication number Publication date
WO2013050898A1 (en) 2013-04-11

Similar Documents

Publication Publication Date Title
JP7134198B2 (ja) 発光デバイスを支持基板に取り付ける方法
JP2019114804A (ja) 支持基板に接合された発光デバイス
TWI612696B (zh) 發光二極體（ｌｅｄ）結構及形成覆晶ｌｅｄ結構之方法
US20180323353A1 (en) Sealed semiconductor light emitting device
JP6100794B2 (ja) 厚い金属層を有する半導体発光デバイス
TW201316504A (zh) 用於連接一發光元件之電性絕緣接合
US8314443B2 (en) Semiconductor light emitting device with a contact formed on a textured surface
TW201304206A (zh) 將發光裝置附著至支撐基板的方法
TW201332149A (zh) 於半導體發光裝置上形成厚金屬層