TW201301442A - 導電接觸物之製造方法 - Google Patents

導電接觸物之製造方法 Download PDF

Info

Publication number
TW201301442A
TW201301442A TW100121383A TW100121383A TW201301442A TW 201301442 A TW201301442 A TW 201301442A TW 100121383 A TW100121383 A TW 100121383A TW 100121383 A TW100121383 A TW 100121383A TW 201301442 A TW201301442 A TW 201301442A
Authority
TW
Taiwan
Prior art keywords
conductive
region
dielectric layer
layer
opening
Prior art date
Application number
TW100121383A
Other languages
English (en)
Other versions
TWI490980B (zh
Inventor
Jar-Ming Ho
Yi-Nan Chen
Hsien-Wen Liu
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201301442A publication Critical patent/TW201301442A/zh
Application granted granted Critical
Publication of TWI490980B publication Critical patent/TWI490980B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Abstract

一種導電接觸物之製造方法，包括：提供一半導體基板，其具有位於一第一區內之一閘結構與一對第一導電區，及位於一第二區之一對第二導電區與一隔離元件及位於其上之一第一介電層及一第二介電層；形成一第三介電層及一第四介電層於該第一區內之該半導體基板之上；形成具有一第一開口之一圖案化罩幕層於該第二區內之該第二介電層之上；施行一蝕刻製程，蝕刻該第一區內之該第三介電層與該第四介電層及該第二區內為該圖案化罩幕層之該第一開口所露出之該第三介電層與該第四介電層；形成一第一導電半導體層於該對第一導電區之上及一第二導電半導體層於該隔離結構之該頂面之上及部份之該對第二導電區之該頂面之上；形成一第五介電層於該半導體基板之上；形成一第三開口於該第二區內之該第五介電層內；以及形成一導電層於該第三開口內。

Description

導電接觸物之製造方法
本發明係關於一種半導體結構之製造方法，且特別是關於具有較低接觸電阻值(reduced contact resistance)之一種導電接觸物之製造方法。
近年來，隨著半導體裝置尺寸微縮的演進，元件集積度已更為增加。如此，半導體裝置內導電接觸物的尺寸亦更為縮減了。
因此，形成位於半導體基板內之導電區與位於層間絕緣層上之導線層之間的該層間絕緣層內的導電接觸物的製造方法係為當今半導體製作之眾多重要技術之一。而隨著積體電路裝置內元件集積度的增加，形成於此層間絕緣層內之導電接觸物之接觸電阻值亦隨著導電接觸物的尺寸縮減而增加。
因此，便需要發展出具有較低接觸電阻值之一種導電接觸物之製造方法，以用於尺寸更為縮減之半導體裝置。
依據一實施例，本發明提供了一種導電接觸物之製造方法，包括：提供一半導體基板，其上定義有一第一區與一第二區，於該第一區內之該半導體基板之上形成有一閘結構及之內形成有一對第一導電區，以及於該第二區內之該半導體基板之內形成有一對第二導電區與一隔離元件及之上形成有一第一介電層及一第二介電層，其中該對第一導電區係形成於該閘結構之對稱側的該半導體基板內，而該隔離元件隔離了該對第二導電區；順應且依序形成一第三介電層及一第四介電層於該第一區內之該半導體基板之上；形成具有一第一開口之一圖案化罩幕層於該第二區內之該第二介電層之上，其中該第一開口大體位於該隔離元件之上；施行一蝕刻製程，回蝕刻該第一區內之該第三介電層與該第四介電層，以及蝕刻該第二區內為該圖案化罩幕層之該第一開口所露出之該第三介電層與該第四介電層，進而於該第一區內之該閘結構的對稱側壁上形成一複合間隔物及於該第二區內之該第一介電層與該第二介電層內形成一第二開口，其中形成於該第一介電層與該第二介電層內之該第二開口露出了該隔離元件之一頂面及部份露出該對第二導電區之一頂面；移除該圖案化罩幕層；施行一磊晶程序，形成一第一導電半導體層於該對第一導電區之上及一第二導電半導體層於該隔離結構之該頂面之上及為該第二開口所部份露出之該對第二導電區之該頂面之上；坦覆地形成一第五介電層於該第一與該第二區內之該半導體基板之上；形成一第三開口於於該第二區內之該第五介電層內，露出該第二導電半導體層之一頂面；以及形成一導電層於該第三開口內，覆蓋該第二導電半導體層且填滿該第三開口。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下：
第1-6圖為一系列示意圖，顯示了依據本發明之一實施例之一種導電接觸物之製造方法，其中第1-5圖顯示了一系列示意剖面圖，而第6圖則顯示了一示意上視圖。在此，本實施例之方法係屬本案發明人所知悉之一方法而在此作為一比較例，以論述本案發明人所發現問題而非用以限制本發明。
請參照第1圖，首先提供一半導體基板100，例如一P型矽基板。如第1圖所示，於半導體基板100上定義有兩不同區域A與B，藉以設置不同元件(未顯示)。於一實施例中，區域A可做為用於設置一記憶裝置(未顯示)之記憶胞之一陣列區(array region)之用，而區域B可做為用於設置一記憶裝置(未顯示)之週邊電路之一週邊區(periphery region)之用。於區域A內半導體基板100之內則形成有數個導電區104及一隔離元件102，而於區域A內半導體基板100之上則依序形成兩介電層106與108。位於區域B內之半導體基板100之上與之內則形成有一閘結構G及兩導電區116，此些導電區116係鄰近閘結構G的對稱側。於一實施例中，區域A內的隔離元件102為一淺溝槽隔離(STI)元件，但並不以其為限。此隔離元件102隔離了此些導電區104。於一實施例中，此些導電區104例如為N型摻雜區，其皆做為如動態隨機存取記憶裝置(DRAM device)之記憶裝置內記憶胞之電晶體之一源極區或一汲極區。介電層106可包括氧化矽且具有約為1000-2000埃之厚度，而介電層108可包括氮化矽且具有約為100-500埃之厚度。閘結構G可包括依序形成於半導體基板100上之一閘介電層110、一閘電極112及一罩幕層114，而形成於區域B之半導體基板100內的此些導電區116則例如為N型摻雜區，以做為源極/汲極區之用。於一實施例中，閘介電層110可包括氧化矽或高介電常數介電材料(high-k dielectrics)，閘電極112可包括經摻雜多晶矽(doped polysilicon)、金屬或其組合，而罩幕層114可包括氮化矽。
請參照第2圖，於半導體基板100上依序形成具有厚度約為50-200埃之一介電層118以及厚度約為100-300埃之另一介電層120，此些介電層118與120順應地覆蓋區域B內之閘結構G以及區域A內之介電層108之頂面。於一實施例中，介電層118可包括氮化矽，而介電層120可包括氧化矽。接著，施行如乾蝕刻之一蝕刻程序122，以回蝕刻介電層120與118，進而於區域B內閘結構G的對稱側壁之上形成一複合間隔物124，並完全移除區域A內之介電層120與118，如第3圖所示。
請參照第3圖，每一複合間隔物124包括經圖案化之介電層118a與120a，且部份覆蓋了鄰近閘結構G之導電區116。接著，施行一磊晶程序126，於區域B內之導電區116之上形成一導電半導體層128。於磊晶程序126中，區域A內半導體基板100的頂面係為介電層106與108所覆蓋，因此並不會於區域A內的半導體基板100之上形成導電半導體層128。磊晶程序126例如為化學氣相沈積方法，其可於850℃下施行，並採用SiH2Cl2、HCl及H2等反應氣體。於磊晶程序126中，所形成之導電半導體材料可包括矽且臨場地摻雜有如砷(As)、磷(P)或其他元素之導電摻質。形成於鄰近閘結構G之導電區126的露出表面上之導電半導體層128可做為***型源極/汲極區(raised source/drain regions)之用，以改善包括此閘結構G的電晶體之元件表現。
請參照第4圖，接著施行一沈積程序130，例如一旋轉塗佈程序，以坦覆地形成一介電層132於區域A與B內之半導體基板100之上。介電層132覆蓋了閘結構G、複合間隔物124及導電半導體層128。介電層132可為如聚矽氮烷(polysilazane)之旋轉塗佈介電材料，以使得於介電層132形成之後具有一平坦頂面。
請參照第5圖，接著施行一蝕刻程序134，以於區域A內之形成穿透了介電層132、108與106之一開口136。此開口136露出了隔離元件102的一頂面及鄰近隔離元件102之導電區104的部份頂面。在此，開口136係做為一接觸開口之用，其具有如1:1-5:1之深寬比(H:W)。接著，沈積如金屬或經摻雜多晶矽之導電材料於介電層132之上並使之完全填入開口136內，接著藉由如化學機械研磨程序之一平坦化程序(未顯示)以移除而高於介電層132頂面的導電材料部份，進而於開口136內留下一導電接觸物138，其實體且電性地連結導電區104與後續形於介電層132上之如導線之一導電元件(未顯示)。第6圖顯示了如第5圖所示結構之一上視示意圖，而第5圖所示結構則顯示了沿第6圖內線段5-5之一剖面示意情形。
然而，如第5-6圖所示結構中，由於開口136的一寬度或一直徑W的尺寸會隨著包括如第5-6圖所示結構之半導體裝置之而更為縮減，因此開口136的深寬比會更為增加，進而使得開口136內的導電接觸物138的導電材料的填入越顯困難。因此，所形成之導電接觸物138內恐具有孔洞(voids)或裂縫(seams)，進而造成了導電區104與後續形成之導電元件(未顯示)間的斷路(open circuit)情形。此外，由於導電接觸物138僅部份覆蓋了其頂面之一部，故導電區104與導電接觸物138之間存在有一極小的異質接面(hetero-junction)。因此，導電接觸物138之接觸電阻值會隨著導電區104與導電接觸物138之間異質接面的表面區域的縮減而增加。
因此，便需要一種較佳之導電接觸物之製造方法，以解決上述問題。第7-12圖為一系列示意圖，顯示了依據本發明之另一實施例之導電接觸物之製造方法，其中第7-11圖顯示了一系列示意剖面圖，而第12圖則顯示了一示意上視圖。
請參照第7圖，首先提供一半導體基板200，例如一P型矽基板。如第2圖所示，於半導體基板200上定義有兩不同區域A與B，藉以設置不同元件(未顯示)。於一實施例中，區域A可做為用於設置一記憶裝置(未顯示)之記憶胞之一陣列區(array region)之用，而區域B可做為用於設置一記憶裝置(未顯示)之週邊電路之一週邊區(periphery region)之用。於區域A內半導體基板200之內則形成有數個導電區204及一隔離元件202，而於區域A內半導體基板100之上則依序形成有兩介電層206與208。位於區域B內之半導體基板100之上與之內則形成有一閘結構G及兩導電區216，此些導電區216係鄰近閘結構G的對稱側。於一實施例中，區域A內的隔離元件202為一淺溝槽隔離(STI)元件，但並不以其為限。此隔離元件202隔離了此些導電區204。於一實施例中，此些導電區204例如為N型摻雜區，其皆做為如動態隨機存取記憶裝置(DRAM device)之記憶裝置內記憶胞之電晶體之一源極區或一汲極區。介電層206可包括氧化矽且具有約為1000-2000埃之厚度，而介電層208可包括氮化矽且具有約為100-500埃之厚度。此閘結構G包括依序形成於半導體基板200上之一閘介電層210、一閘電極212及一罩幕層214，而形成於區域B之半導體基板200內的此些導電區216則例如為N型摻雜區，以做為源極區或汲極區之用。於一實施例中，閘介電層210可包括氧化矽或高介電常數介電材料(high-k dielectrics)，閘電極212可包括經摻雜多晶矽(doped polysilicon)、金屬或其組合，而罩幕層214可包括氮化矽。接著，僅於區域B內半導體基板200之上依序形成具有厚度約為50-200埃之一介電層218以及厚度約為100-300埃之另一介電層220，以順應地覆蓋區域B內之閘結構G。於一實施例中，介電層218可包括氮化矽，而介電層220可包括氧化矽。接著，於區域A內半導體基板200之上形成具有一開口224形成於其內之一圖案化罩幕層222，而此開口224係大體位於隔離元件202之上並露出了隔離元件202上之介電層208與206之一部。
請參照第8圖，施行如乾蝕刻之一蝕刻程序226，以回蝕刻區域B內之介電層220與218以及蝕刻穿透區域A內之介電層208與206，進而於區域B內閘結構G的對稱側壁之上形成一複合間隔物228，及於區域A內之介電層220與218內形成一開口230。此開口230露出了隔離元件202的一頂面及鄰近隔離元件202之導電區204的部份頂面。如第8圖所示，每一複合間隔物228包括經圖案化之介電層218a與220a，且其部份覆蓋了鄰近閘結構G之導電區216。
請參照第9圖，首先移除區域A內之圖案化罩幕層222，接著施行一磊晶程序232，以形成一導電半導體層234於區域B內導電區216之上以及形成一導電半導體層236於區域A內隔離元件202及導電區204的部分頂面之上。磊晶程序232例如為化學氣相沈積方法，其可於850℃下施行，並採用SiH2Cl2、HCl及H2等反應氣體。於磊晶程序232中，所形成之導電半導體層234與236半導體材料可包括矽，且臨場地摻雜有如砷(As)、磷(P)或其他元素之導電摻質。形成於鄰近於閘結構G之導電區216的露出表面上之導電半導體層234具有約100-400埃之厚度且可做為***型源極/汲極區(raised source/drain regions)之用，以改善包括此閘結構的電晶體之元件表現。而形成於隔離元件202及鄰近隔離元件202之導電區204的部份頂面上之導電半導體層236則具有約100-400埃之厚度且可做為一導電接觸物之一部，以降低導電接觸物之接觸電阻值。
請參照第10圖，接著施行一沈積程序238，例如一旋轉塗佈程序，以坦覆地形成一介電層240於區域A與B內之半導體基板100之上。介電層240覆蓋了閘結構G、複合間隔物228、介電層208及導電半導體層234與236。介電層240可為如聚矽氮烷(polysilazane)之旋轉塗佈介電材料，以使得於形成介電層240之後具有一平坦頂面。
請參照第11圖，接著施行一蝕刻程序242，以於區域A內之形成穿透了介電層240之一開口244。此開口244露出了導電半導體層236的一頂面。在此，開口244係做為一接觸開口之用，其具有如1:1-4:1之深寬比(H:W)，此處開口244之深寬比相較於如第5圖所示開口136的深寬為較低的。接著，沈積如金屬或經摻雜多晶矽之導電材料於介電層240之上並使之完全填入開口244內，接著藉由如化學機械研磨程序之一平坦化程序(未顯示)以移除而高於介電層240頂面的導電材料部份，進而於開口244內留下一導電層246。導電層246與導電半導體層236的結合係作為一導電接觸物，其實體且電性地連結導電區204以及後續形於介電層240上之如導線之一導電元件(未顯示)。第12圖顯示了如第11圖所示結構之一上視示意圖，而第11圖所示結構則顯示了沿第12圖內線段11-11之一剖面示意情形。
在此，於如第11-12圖所示結構中，由於區域B內形成導電半導體層234時亦同時形成了導電半導體層236，因此可減低開口244的深寬比並確保導電層246的導電材料可完全填入開口244內。如此有利於開口244的一寬度或一直徑W的尺寸隨著包括如第11-12圖所示結構之具有開口244之半導體裝置的縮減而減少。因此，導電接觸物內並不會形成有孔洞或裂縫，而導電區204與後續形成之導電元件(未顯示)之間也不存在有斷路(open circuit)問題。此外，由於導電半導體層236與導電區204之間具有一同質接面，而導電層246與導電半導體層236之間具有一異質接面，且此異質接面遠大於如第5圖所示之導電接觸物138與導電區104間之異質接面，因此隨著具有此導電接觸物之半導體裝置的縮減，包括此導電層246及導電半導體層236之導電接觸物的接觸電阻值可更為降低。此外，由於導電接觸物之導電半導體層236可與區域B內之導電半導體層234形成時同時形成，因此可精確地控制形成於區域A內導電區204及形成於區域B內之導電區216的熱預算(thermal budget)。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200．．．半導體基板
102、202．．．隔離元件
104、204．．．導電區
106、108、206、208．．．介電層
110、210．．．閘介電層
112、212．．．閘電極
114、214．．．罩幕層
116、216．．．導電區
118、120、218、220．．．介電層
118a、120a、218a、220a．．．經圖案化之介電層
122．．．蝕刻程序
124．．．複合間隔物
126．．．磊晶程序
128．．．導電半導體層
130．．．沈積程序
132．．．介電層
134．．．蝕刻程序
136．．．開口
138．．．導電接觸物
218、220．．．介電層
222．．．圖案化罩幕層
224．．．開口
226．．．蝕刻程序
228．．．複合間隔物
230．．．開口
232．．．磊晶程序
234、236．．．導電半導體層
238．．．沈積程序
240．．．介電層
242．．．蝕刻程序
244．．．開口
246．．．導電層
G．．．閘結構
A、B．．．區域
W．．．寬度/直徑
H．．．深度
第1-6圖為一系列示意圖，顯示了依據本發明之一實施例之一種導電接觸物之製造方法；以及
第7-12圖為一系列剖面圖，顯示了依據本發明之另一實施例之一種導電接觸物之製造方法。
200．．．半導體基板
202．．．隔離元件
204．．．導電區
206、208．．．介電層
210．．．閘介電層
212．．．閘電極
214．．．罩幕層
216．．．導電區
218a、220a．．．經圖案化之介電層
228．．．複合間隔物
232．．．磊晶程序
234、236．．．導電半導體層
G．．．閘結構
A、B．．．區域

Claims (10)

  1. 一種導電接觸物之製造方法，包括：提供一半導體基板，其上定義有一第一區與一第二區，於該第一區內之該半導體基板之上形成有一閘結構及之內形成有一對第一導電區，以及於該第二區內之該半導體基板之內形成有一對第二導電區與一隔離元件及之上形成有一第一介電層及一第二介電層，其中該對第一導電區係形成於該閘結構之對稱側的該半導體基板內，而該隔離元件隔離了該對第二導電區；順應且依序形成一第三介電層及一第四介電層於該第一區內之該半導體基板之上；形成具有一第一開口之一圖案化罩幕層於該第二區內之該第二介電層之上，其中該第一開口大體位於該隔離元件之上；施行一蝕刻製程，回蝕刻該第一區內之該第三介電層與該第四介電層，以及蝕刻該第二區內為該圖案化罩幕層之該第一開口所露出之該第三介電層與該第四介電層，進而於該第一區內之該閘結構的對稱側壁上形成一複合間隔物及於該第二區內之該第一介電層與該第二介電層內形成一第二開口，其中形成於該第一介電層與該第二介電層內之該第二開口露出了該隔離元件之一頂面及部份露出該對第二導電區之一頂面；移除該圖案化罩幕層；施行一磊晶程序，形成一第一導電半導體層於該對第一導電區之上及一第二導電半導體層於該隔離結構之該頂面之上及為該第二開口所部份露出之該對第二導電區之該頂面之上；坦覆地形成一第五介電層於該第一區與該第二區內之該半導體基板之上；形成一第三開口於於該第二區內之該第五介電層內，露出該第二導電半導體層之一頂面；以及形成一導電層於該第三開口內，覆蓋該第二導電半導體層且填滿該第三開口。
  2. 如申請專利範圍第1項所述之導電接觸物之製造方法，其中該隔離元件為一淺溝槽隔離元件。
  3. 如申請專利範圍第1項所述之導電接觸物之製造方法，其中該半導體基板為一P型基板，而該對第一導電區與該對第二導電區為N型區。
  4. 如申請專利範圍第1項所述之導電接觸物之製造方法，其中該第三開口具有約4:1-1:1之深寬比。
  5. 如申請專利範圍第1項所述之導電接觸物之製造方法，其中該磊晶製程係於約850℃之溫度下施行，並採用SiH2Cl2、HCl與H2之反應氣體。
  6. 如申請專利範圍第5項所述之導電接觸物之製造方法，其中該第一導電半導體層與該第二導電半導體層係於該磊晶程序中臨場地摻雜導電摻質。
  7. 如申請專利範圍第1項所述之導電接觸物之製造方法，其中該第一導電半導體層與該第二導電半導體層包括摻雜有砷或磷之矽材料。
  8. 如申請專利範圍第1項所述之導電接觸物之製造方法，其中該導電層包括金屬或經摻雜之多晶矽。
  9. 如申請專利範圍第1項所述之導電接觸物之製造方法，其中該對第二導電區皆做為一電晶體之一源極區或一汲極區。
  10. 如申請專利範圍第1項所述之導電接觸物之製造方法，其中該磊晶程序係藉由一化學氣相沈積方法所施行。
TW100121383A 2011-06-16 2011-06-20 導電接觸物之製造方法 TWI490980B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/162,537 US8288279B1 (en) 2011-06-16 2011-06-16 Method for forming conductive contact

Publications (2)

Publication Number Publication Date
TW201301442A true TW201301442A (zh) 2013-01-01
TWI490980B TWI490980B (zh) 2015-07-01

Family

ID=46981705

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121383A TWI490980B (zh) 2011-06-16 2011-06-20 導電接觸物之製造方法

Country Status (3)

Country Link
US (1) US8288279B1 (zh)
CN (1) CN102832113B (zh)
TW (1) TWI490980B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10456736B2 (en) 2015-10-19 2019-10-29 Paloza Llc Method and apparatus for purification and treatment of air
US10354924B2 (en) 2017-08-30 2019-07-16 Macronix International Co., Ltd. Semiconductor memory device and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1277307C (zh) * 2003-06-06 2006-09-27 南亚科技股份有限公司 具有垂直型晶体管与沟槽电容器的存储器装置的制造方法
US6916700B1 (en) * 2004-01-15 2005-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Mixed-mode process
US7078810B2 (en) * 2004-12-01 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
TWI265629B (en) * 2005-07-28 2006-11-01 Taiwan Semiconductor Mfg Resistance-reduced semiconductor device and fabrication thereof
US20070066060A1 (en) * 2005-09-19 2007-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and fabrication methods thereof
US8129242B2 (en) * 2006-05-12 2012-03-06 Macronix International Co., Ltd. Method of manufacturing a memory device
TW200952176A (en) * 2008-06-06 2009-12-16 Nuvoton Technology Corp Semiconductor devices and methods for fabricating the same

Also Published As

Publication number Publication date
CN102832113B (zh) 2015-01-21
US8288279B1 (en) 2012-10-16
CN102832113A (zh) 2012-12-19
TWI490980B (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
US8174064B2 (en) Semiconductor device and method for forming the same
TWI548086B (zh) 溝渠式橫向擴散金屬氧化半導體元件及其製造方法
US9870951B2 (en) Method of fabricating semiconductor structure with self-aligned spacers
US10770464B2 (en) Semiconductor device including bit line structure of dynamic random access memory (DRAM) and method for fabricating the same
TW202020945A (zh) 半導體結構之製備方法
TWI539533B (zh) 半導體裝置及其製造方法
CN107808882B (zh) 半导体集成电路结构及其制作方法
JP2011086679A (ja) 半導体装置および半導体装置の製造方法
US7649218B2 (en) Lateral MOS transistor and method for manufacturing thereof
CN107492572B (zh) 半导体晶体管元件及其制作方法
TWI490980B (zh) 導電接觸物之製造方法
KR20110135768A (ko) 반도체 소자의 제조방법
JP2013045953A (ja) 半導体装置およびその製造方法
JP2011228578A (ja) 半導体装置およびその製造方法
TWI489528B (zh) 記憶體的製造方法
TWI471976B (zh) 半導體製程
US20150091021A1 (en) Method of Manufacturing Semiconductor Device and the Semiconductor Device
US10290728B2 (en) Semiconductor device and manufacturing method thereof
US20110086510A1 (en) Semiconductor device and method of manufacture thereof
TWI479600B (zh) 半導體裝置之製造方法
KR102167618B1 (ko) 배선 형성 방법
TWI351736B (en) Methods for forming a semiconductor device
US20230378297A1 (en) Source/Drains In Semiconductor Devices and Methods of Forming Thereof
TWI536574B (zh) 半導體裝置及其製造方法
TWI636504B (zh) 半導體元件與隔離結構及其製作方法