TW201222762A - Fabrication method of semiconductor device, through substrate via process and structure thereof - Google Patents

Description

201222762 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導體裝置之製法、基材穿孔製 程及其結構。 【先前技術】 矽穿孔（Through Silicon Via, TSV)製程為近年來發 展的重點。半導體裝置的基材以矽穿孔技術蝕刻出一垂直 孔洞，並在垂直孔洞内填入絕緣層以及導電材料，以形成 一導電柱。半導體裝置的焊球可直接設置在導電柱上，以 提供電性連接之介面。之後，再進行基材切割、晶粒封裝 等製程，以形成一半導體裝置。然而，基材在形成矽穿孔 之後，基材上的絕緣層的厚度受限於傳統化學氣相沈積的 製程限制，通常小於2.5微米，若絕緣層的厚度增加將會 影響矽穿孔内的絕緣層過厚，而影響後續電鍍製程的良 率。此外，位於矽穿孔結構内的導電層的電性特性也容易 受到絕緣層的介電常數、厚度以及尺寸的影響，造成漏電 流或電容效應等現象。 【發明内容】 本發明係有關於一種半導體裝置之製法、基材穿孔製 程及其結構，藉以增加製程的良率及定位的準確度。 根據本發明之一方面，提出一種基材穿孔結構，包括 一半導體基材、一金屬層、一第一絕緣層以及一第二絕緣 層。半導體基材具有一貫穿的通孔。金屬層配置於半導體 基材上，且顯露於通孔的底部。第一絕緣層形成於半導體 4 112076 201222762 基材之背面，第一絕緣層具有一與通孔相連通之開口。第 二絕緣層形成於第一絕緣層上，且部分第二絕緣層延伸至 開口以及通孔中，以形成一溝槽絕緣層。溝槽絕緣層的底 部經回蝕而於通孔的轉角處形成一底腳。底腳之高度小於 第一絕緣層以及第二絕緣層之高度和。 根據本發明之另一方面，提出一種基材穿孔製程，包 括下列步驟：於一半導體基材之背面上形成一金屬層；形 成一第一絕緣層於半導體基材之一背面，並圖案化第一絕 緣層，以形成一開口，開口的底部顯露出半導體基材之背 面；經由該開口，非等向蝕刻顯露於該開口之半導體基材， 以形成貫穿該半導體基材並顯露該金屬層之通孔；形成一 第二絕緣層於第一絕緣層上，且部分第二絕緣層延伸至開 口以及通孔中，以形成一溝槽絕緣層，溝槽絕緣層的底部 覆蓋金屬層；以及回蝕通孔底部的溝槽絕緣層，以顯露出 部分金屬層。 根據本發明之另一方面，提出一種半導體裝置之製 法，包括下列步驟：於一半導體基材之背面上設置至少一 主動元件及形成一金屬層，並電性連接該主動元件及該金 屬層；將一蓋板接合至半導體基材，主動元件及金屬層係 位於蓋板與半導體基材所接合的區域中；形成一第一絕緣 層於半導體基材之一背面，並圖案化第一絕緣層，以形成 一開口，開口的底部顯露出半導體基材；經由該開口，非 等向蝕刻顯露於該開口中之半導體基材，以形成貫穿該半 導體基材並顯露出該金屬層之通孔；形成一第二絕緣層於 5 112076 201222762 第一絕緣層上，且部分第二絕緣層延伸至開口以及通孔 中’以形成一覆蓋金屬層之溝槽絕緣層；以及回蝕通孔底 部的溝槽絕緣層，以顯露出部分金屬層。 為了對本發明之上述及其他方面有更佳的瞭解，下文 特舉較佳實施例，並配合所附圖式，作詳細說明如下： 【實施方式】 在本發明之晶片封裝體的實施例中，其可應用於各種 包含主動元件或被動元件（active or passive elements)、數位 電路或類比電路(digital or analog circuits)等積體電路的電 子元件（electronic components)，例如是有關於光電元件 (opto electronic devices)、微機電系統（Micro Electro Mechanical System; MEMS)、微流體系統（micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的 物理感測器（Physical Sensor)。特別是可選擇使用晶圓級封 裝（wafer scale package; WSP)製程對影像感測元件、發光二 極體（light-emitting diodes; LEDs)、太陽能電池（solar cells)、射頻元件(RF circuits)、加速計（accelerators)、陀螺 儀（gyroscopes)、微制動器（micro actuators)、表面聲波元件 (surface acoustic wave devices)、壓力感測器（process sensors)或喷墨頭（ink printer heads)等半導體晶片進行封 裝。 其中上述晶圓級封裝製程主要係指在晶圓階段完成封 裝步驟後，再予以切割成獨立的封裝體，然而，在一特定 實施例中，例如將已分離之半導體晶片重新分布在一承載 6 112076 201222762 晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。 另外，上述晶圓級封裝製程亦適用於藉堆疊（stack)方式安 排具有積體電路之多片晶圓，以形成多層積體電路 (multi-layer integrated circuit devices)之晶片封裝體。 須知，本說明書所附圖式所繪示之結構、比例、大小 等，均僅用以配合說明書所揭示之内容，以供熟悉此技藝 之人士之瞭解與閱讀，並非用以限定本發明可實施之限定 條件，故不具技術上之貫質意義，任何結構之修飾、比例 關係之改變或大小之調整，在不影響本發明所能產生之功 效及所能達成之目的下，均應仍落在本發明所揭示之技術 内容得能涵蓋之範圍内。同時，本說明書中所引用之如 “上”、“下”、“底部，’、“背面，，及“一，，等之用語，亦僅為便 於敘述之明瞭，而非用以限定本發明可實施之範圍，其相 對關係之改變或輕，在無實質變更技術 為本發明可實施之範疇。 '^ 例之=第1圖及第2圖，其中第1圖緣示依照-實施 某材:孔勢1、°構的不意圖’第2崎示依照—實施例之 基材牙孔製程的流㈣。基材穿孔結構⑽ 基材110、一金屬展咕 彷干守瓶 金屬層120、一第一絕緣層13〇 緣層140。半導體美姑 及弟一絕 _美材ηη 背面112以及-貫穿半 導體基材110的通孔。第一 阳，而開^與_114二^層130具有一開口 5 pa 、第一絕緣層140延伸 至開132以及通孔114中，以报士、 奸絕緣# _场成一溝槽絕緣層142。 私緣層142的底部於通孔114的轉角處經回㈣形成 112076 7 201222762 有一底腳（footing portion ) 144。底腳144之高度H3小於 第一絕緣層130以及第二絕緣層140之高度和（H1+H2)。 基材穿孔製程包括步驟S110〜S160。以下係配合第2 圖之基材穿孔製程來說明第1圖之基材穿孔結構100的製 作方法。 請參考第1及2圖，在步驟S110中，提供一半導體 基材110。半導體基材11〇例如為矽、砷化鎵等半導體材 料並佈設有適當的電路，可做為積體電路晶片、發光二極 體晶片、或太陽能電池晶片之基材。半導體基材110 (或 原生氧化層ll〇a)的下方例如形成有一金屬層12〇。金屬 層120例如以金屬化製程（metallization process)形成， 其材質可為銅、鋁或鎢。 接著’在步驟S120中，形成第一絕緣層13〇於半導 體基材110之背面112。第一絕緣層13〇例如以化學氣相 沈積法或物理氣相沈積法形成於半導體基材11〇的背面 112第絕緣層130可為氧化石夕（別化⑽〇xide)、氮化石夕 (Silicon nitride)、氮氧化矽（SiHc〇n〇xynitride)或其他 合適的絕緣材料。此外，第一絕緣層13〇可經由塗佈光阻、 曝光及顯影等濕式圖案化製程或以乾式蝕刻製程，形成一 預定尺寸的開口 132。當未進行蝕刻之前，開口 132的底 部顯露出半導體基材11〇之背面n2。 接著’請參考步驟S130，以電漿蝕孔（Plasma recessing)方式形成一貫穿半導體基材n〇的通孔114。在 一實施例中，半導體基材u〇之通孔114係以第一絕緣層 8 112076 201222762 130的開口 132所顯露之區域為電漿蝕孔的區域，且高速 的電漿粒子可集中打在開口 132所在的位置，以提高蚀刻 的精準度。此外，當電漿粒子以非等向蝕刻開口 132下方 的一部份半導體基材110時，漸漸地會形成一貫穿半導體 基材110之通孔114。因此，通孔114可縱向地貫穿半導 體基材110,且通孔114的底部對應顯露出金屬層120。在 一實施例中，通孔114的底部尺寸例如大於通孔114的開 孔處尺寸，以形成一上窄下寬的孔形結構。 接著，請參考步驟S140,形成一第二絕緣層140於第 一絕緣層130上。第二絕緣層140例如以化學氣相沈積法 或物理氣相沈積法形成於第一絕緣層130上，且部分第二 絕緣層140延伸至開口 132以及通孔114中，以形成一溝 槽絕緣層142。溝槽絕緣層142未進行步驟S150之前，其 底部係覆蓋於金屬層120的上方（請參考第1圖所示之參 考底線L1 )。第二絕緣層140可為氧化石夕（Silicon oxide )、 氮化石夕（Silicon nitride)、氮氧化石夕（Silicon oxynitride) 或其他合適的絕緣材料。在一實施例中，第一絕緣層130 與第二絕緣層140的材料可相同或不相同。此外，第一絕 緣層130的厚度H1與第二絕緣層140的厚度H2可相同或 不相同。例如，先形成厚度較薄（例如Ι/zm)的第一絕緣 層130 ’之後再形成厚度較厚（例如2 的第二絕緣 « 140或先形成厚度較厚（例如的第一絕緣層 13〇,再形成厚度較薄（例如⑽）的第二絕緣層14〇, '使、邑緣層130與第二絕緣層140之高度和（H1+H2) 9 112076 201222762 達到預定的高度，以避免絕緣層的厚度受限於製程的能力 無法提升所造成的不良效應。 接著，請參考步驟S150，回蝕通孔114底部的溝槽絕 緣層142，以顯露出部分金屬層120。在一實施例中，溝槽 絕緣層142可藉由乾蝕刻（例如電漿）或濕蝕刻（例如氫 氟酸）製程進行回蝕，以去除通孔114底部的溝槽絕緣層 142。由於溝槽絕緣層142的厚度並未因進行絕緣層增厚製 程（即步驟S120及步驟S140)而過厚，仍維持在触刻製 程所能承受的範圍内’因此不會殘留未清除的絕、緣材料或 溶劑在金屬層120上，藉以提高金屬層120的表面潔淨度。 接著，請參考第2及3圖，其中第3圖繪示依照一實 施例之基材穿孔結構的示意圖。在步驟S160中，第二絕 緣層140上更可形成一導電層150。導電層15〇延伸至開 口 132以及通孔114中，並與金屬層120電性連接。導電 層 150 例如以濺鐘（sputtering)、蒸鍵（evaporating)、電 鍵（electroplating)或無電電鑛（electroless plating)的方 式全面性地形成於第二絕緣層140上，並延伸至開口 132 及通孔114中，以形成一導電通孔結構。導電層150的材 質可為銅、鋁或鎳等導電材料。在一實施例中，導電層150 更可藉由微影（photolithgraphy )及#刻製程而形成圖案 化的線路，並經由重佈線（redistributing )及植球（planting ) 等製程完成訊號傳輸導線及與其對應連接之接點。 接著，第4A至4F圖繪示依照一實施例之半導體裝置 之製法的流程圖。首先，請參考第4A圖，半導體基材110 10 112076 201222762 的上方例如形成有一主動元件122以及一金屬層120。主 動元件122例如是影像感測元件、電晶體或發光二極體 等。影像感測元件例如以互補金屬氧化半導體 (Complementary metal-oxide semiconductor, CMOS )或電 荷耦合元件（Charge-coupled device，CCD )等。金屬層 120 的材質可為銅、鋁或鎢，且金屬層120與主動元件122電 性連接。 在一實施例中，金屬層120可由多層金屬層121、123 組合而成，且每一層之間以金屬插塞（圖未繪示）電性連 接。最底層的金屬層121可以直接形成在半導體基材11〇 上，而最頂層的金屬層123可以堆疊於最底層的金屬層121 上方，且電性連接主動元件122。 接著，在第4A圖中，將一蓋板124接合至半導體基 材110。蓋板124例如以一支撐部126與半導體基材11〇 接合，而主動元件122及金屬層120位於蓋板124與半導 體基材110所接合的區域中。在一實施例中，支撐部126 例如是環氧樹酯、UV膠等固化材料，其可經由光/熱固化 而形成一間隙G於蓋板124與半導體基材110之間。金屬 層120例如被支撐部126的底部所覆蓋，而主動元件122 位於間隙G中。在一實施例中，蓋板124的材質可以是坡 璃、石英、塑膠或其他的透明基板，且具有可透光性，以 使主動元件122能以光波形式接收外部訊號或發出訊號。 在一實施例中，當完成接合步驟之後，更可薄化半導 體基材110，例如以機械研磨（Mechanical Grinding)法對 112076 11 201222762 半導體基材110之背面112進行研磨，以使半導體基材110 的厚度變薄。 接著，請參考第4B圖，形成一第一絕緣層130於半 導體基材110之背面112，如步驟S120所述。第一絕緣層 130經由圖案化後形成一開口 132,開口 132的底部顯露出 半導體基材110。在一實施例中，可先藉由形成一圖案化 光阻層134於第一絕緣層130上，並以圖案化光阻為蝕刻 罩幕，對第一絕緣層130進行圖案化製程，以形成預定尺 寸的開口 132。在另一實施例中，請參考第4B’圖，形成該 圖案化光阻層134之前，可先形成金屬材於該第一絕緣層 130上，並一同圖案化該第一絕緣層130與該金屬材，使 該金屬材作為屏蔽層131。 接著，請參考第4C圖，以電漿蝕孔方式形成一貫穿 半導體基材110的通孔114，如步驟S130所示。在一實施 例中，半導體基材110之通孔114係以第一絕緣層130的 開口 132所顯露之區域為電漿蝕孔的區域，且高速的電漿 粒子可集中打在開口 132所在的位置，以提高蝕刻的精準 度。因此，半導體基材110經由電漿粒子非等向蝕刻之後， 可形成一縱向地貫穿半導體基材110之通孔114，且通孔 114的底部對應顯露出金屬層120。 接著，請參考第4D圖，移除圖案化光阻層134，並形 成一第二絕緣層140於第一絕緣層130上，如步驟S140 所述。部分第二絕緣層140延伸至開口 132以及通孔114 中，以形成一溝槽絕緣層142，溝槽絕緣層142的底部覆 12 112076 201222762 蓋金屬層120。在一實施例中，第一絕緣層130與第二絕 緣層140的材料可相同或不相同。此外，第一絕緣層130 的厚度與第二絕緣層140的厚度可相同或不相同。例如， • 先形成厚度較薄（例如1 /z m )的第一絕緣層13 0，之後再 形成厚度較厚（例如2.5# m)的第二絕緣層140，或先形 成厚度較厚（例如2.5 Am)的第一絕緣層130，再形成厚 度較薄（例如lym)的第二絕緣層140，以使第一絕緣層 130與第二絕緣層140之高度和（H1+H2)達到預定的高 度，以避免絕緣層的總厚度受限於製程的能力無法提升。 接著，請參考第4E圖，回蝕通孔114底部的溝槽絕 緣層142，以顯露出部分金屬層120，如步驟S150所述。 在一實施例中，溝槽絕緣層142可藉由乾蝕刻（例如電漿） 或濕#刻（例如氫氣酸）製程進行回#，以去除通孔114 底部的溝槽絕緣層142。由於溝槽絕緣層142的厚度並未 因進行絕緣層增厚製程（即步驟S120及步驟S140)而過 厚，仍維持在#刻製程所能承受的範圍内，因此不會殘留 未清除的絕緣材料或溶劑在金屬層120上，藉以提高金屬 層120的表面潔淨度。 接著，請參考第4F圖，第二絕緣層140上更可形成 一導電層，如步驟S160所述。導電層150延伸至開口 132 以及通孔114中，並與金屬層120電性連接。導電層150 例如以濺鍍、蒸鍍、電鍍或無電電鍍的方式全面性地形成 於第二絕緣層140上，並延伸至開口 132及通孔114中。 導電層150的材質可為銅、鋁或鎳等導電材料。在一實施 13 112076 201222762 例中，導電層150更可藉由微影及蝕刻製程而形成圖案化 的線路，並經由重佈線及植球等製程完成訊號傳輸導線及 與其對應連接之接點。此外，在一實施例中，當完成上述 各個步驟之後’更可沿著切割線L2切割蓋板124、支樓部 126、半導體基材11〇等構件，以形成多數個相互分離的半 導體裝置。 又’請參考第4F，及5圖’係接續第4B，圖之製程，該 屏蔽層131係形成於該第一絕緣層130與該第二絕緣層 140之間。 由此可知’本發明上述實施例所揭露之半導體裝置之 製法、基材穿孔製程及其結構，具有至少下列特點： (1 )利用第一絕緣層的開口來提高定位的準破度，以 形成預定尺寸的通孔。 (2)第—絕緣層以及第二絕緣層可使半導體基材的背 面的絕緣厚度增加，以避免造成漏電流或電容效應。因此， 當訊號:在導電層上傳輸時，可避免因電容效應所產生訊號 延遲、上升/下降反應時間變長等問題。 (3 )溝槽絕緣層的厚度不會因進行絕緣層增厚製程而 過厚’仍維持在蝕刻製程所能承受的範圍内。因此，金屬 層的表面不易殘留絕緣層或溶劑，以增加後續電鍍製程的 良率。 (4 )利用於該第一絕緣層與該第二絕緣層之間形成屏 蔽層’以防止電磁干擾（Electromagnetic Disturbance, EMI)。 14 112076 201222762 綜上所述，雖然本發明已以上述實施例揭露如上，然 其並非用以限定本發明。本發明所屬技術領域中具有通常 知識者，在不脫離本發明之精神和範圍内，當可作各種之 更動與潤飾。因此，本發明之保護範圍當視後附之申請專 利範圍所界定者為準。 【圖式簡單說明】 第1圖繪示依照一實施例之基材穿孔結構的示意圖。 第2圖繪示依照一實施例之基材穿孔製程的流程圖。 第3圖繪示依照一實施例之基材穿孔結構的示意圖。 第4A至4F圖繪示依照一實施例之半導體裝置之製法 的流程圖，其中，第4B’圖為第4B圖之另一實施方式；第 4F’圖為第4F圖之另一實施方式。 第5圖繪示依照一實施例之基材穿孔結構的示意圖。 【主要元件符號說明】 100 基材穿孔結構 110 半導體基材 110a 原生氧化層 112 背面 114 通孔 120 金屬層 121 ' 123 金屬層 122 主動元件 124 蓋板 126 支撐部 15 112076 201222762 130 第一絕緣層 131 屏蔽層 132 開口 134 圖案化光阻層 140 第二絕緣層 142 溝槽絕緣層 144 底腳 150 導電層 G 間隙 HI、H2 厚度 H1+H2 尚度和 H3 尚度 LI 參考底線 L2 切割線 S10〜S160 歩驟

Claims (1)

1. 201222762 七 、申請專利範圍： 1. 一種基材穿孔結構，包括： 一半導體基材，係具有一昔而 + 材背面的通孔；、有^以及貝穿該半導體基 金屬層，配置於該半導體基材上，且顯露於該 一第-絕緣層’係形成於該半導體基材之背面，咳 第一絕緣層具有與該通孔相連通之開口；以及 μ -第二絕緣層，係形成於該第—絕緣層上，且部分 該第二絕緣層延伸至該開口之壁面上以及該通孔= 面上’以形成-溝槽絕緣層，該溝槽絕緣層經回姑而於 该通孔與該金屬層卿成_肖處形成底腳，且該底腳 之高度小於該第-絕緣層以及該第二絕 ^ 2. 如申請專利範圍帛i項所述之基材穿孔結構，更Υ括一 導電層，係形成於該第二絕緣層上，且該導電層延伸至 該開口以及該通孔中，並與該金屬層電性連接。 3. 如申請專利範圍第1項所述之基材穿孔結構，其中，該 第一絕緣層的厚度小於該第二絕緣層的厚度。 4. 如申請專利範圍第1項所述之基材穿孔結構，其中，該 第一絕緣層的厚度大於該第二絕緣層的厚度。 5·如申請專利範圍第1項所述之基材穿孔結構，更包括一 屏蔽層，形成於該第一絕緣層與該第二絕緣層之間。 6· 一種基材穿孔製程，包括： 於一半導體基材之背面上形成一金屬層； 形成一第一絕緣層於s亥半導體基材之背面，並圖案 112076 1 201222762 化該第一絕緣層，以形成開口，該開口顯露出該半導體 基材之背面； 經由該開口’非等向蝕刻顯露於該開口之半導體基 材’以形成貫穿該半導體基材的通孔，俾令該金屬層顯 露於該通孔； 形成一第二絕緣層於該第一絕緣層上，且部分該第 二絕緣層延伸至該開口之壁面以及該通孔之壁面上，以 形成一覆蓋該金屬層之溝槽絕緣層；以及 回蝕該通孔中之溝槽絕緣層，以顯露出部分該金屬 層0 7·如申請專利範圍第6項所述之基材穿孔製程，其中，該 溝槽絕緣層的底部係經回姓而於該通孔與該金屬層所 形成的轉角處形成底腳，並令該底腳之高度小於該第一 絕緣層以及該第二絕緣層之高度和。 8·如申請專利範圍第6項所述之基材穿孔製程，更包括形 成一導電層於該第二絕緣層上，且該導電層延伸至該開 口以及該通孔中，以與該金屬層電性連接。 9_ '申請專利範圍第6項所述之基材穿孔製程，其中，該 非等向敍刻係電漿钱孔。 10·如申請專利範圍第6項所述之基材穿孔製程，其中，方 圖案化該第-絕緣層之前，更包括形成一屏蔽層於幻 絕緣層上’以使該屏蔽層係與該第―絕緣層併同圖赛 ，俾在遠第二絕緣層形成後，令該屏蔽層失置於該 一絕緣層與該第二絕緣層之間。 、以' 112076 2 201222762 一種半導體裝置之製法，包括： 於-半導體基材之背面上設置至少—主動元件及 形成一金屬層，並電性連接該主動元件及該金屬層； 將-蓋板接合至該半導體基材，以令該主動元件及 金屬層為該蓋板所覆蓋； 形成H緣層於該半導體基材之背面，並圖案 化該第-絕緣層，以形成顯露出該半導體基材之開口； 座由該開口 ’非等向敍刻顯露於該開口中之半導體 基材，以形成貫穿該半導體基材並顯露出該金屬層之通 iL ； 形成-第二絕緣層於該第—絕緣層上，且部分該第 二絕緣層延伸至該開口之壁面以及該通孔之壁面上以 形成一覆蓋該金屬層之溝槽絕緣層；以及 回姓該通孔中的溝槽絕緣層，以顯露出部分該金屬 層。 如申請專㈣㈣u項所述之半導體裝置之製法，其 中’該溝槽絕緣層係經回細於該通孔與該金屬層所形 成的轉角處形成底腳，並令該底狀高度小於該第一絕 緣層以及該第二絕緣層之高度和。 13. 如申請專職圍第U項所述之半導體裝置之製法，更 包括形成-導電層於該第二絕緣層上，錢導電層延伸 至該開口以及該通孔中’以與該金屬層電性連接。 14. 如申料職㈣u項所狀半㈣裝置之製法，於 圖案化該第一絕緣層之前’更包括形成一圖案化光阻層 112076 3 201222762 於第一絕緣層上。 15·如申請專利範圍第η項所述之半導體裝置之製法，其 中’該非等向蝕刻係電漿蝕孔。 6·如申凊專利範圍第11項所述之半導體裝置之製法，其 中，5亥主動元件係影像感測元件、電晶體或發光二極體。 .如申凊專利範圍第11項所述之半導體裝置之製法，其 中，該蓋板係以一支撐部與該半導體基材接合，以形成 一間隙於該蓋板與該半導體基材之間，該主動元件位於 該間隙中。 18·如申請專利範圍第u項所述之半導體裝置之製法，於 圖案化該第一絕緣層之前，更包括形成一屏蔽層於該第 一絕緣層上，以使該屏蔽層係與該第一絕緣層併同圖案 化俾在s亥第一絕緣層形成後，令該屏蔽層炎置於該第 一絕緣層與該第二絕緣層之間。 112076 4