TW201118877A - Flash memory device, data storage system, and operation method of a data storage system - Google Patents

Description

201118877 六、發明說明： 【發明所屬之技術領域】 本發明係有關於快閃記憶體，特別是有關於快閃記憶 體之資料儲存方法及裝置。 【先前技術】 快閃記憶體包括多個區塊(block)，每一區塊包括多個 頁(page)，用以儲存資料。快閃記憶體係以頁為單位進行資 料寫入，而以區塊為單位進行資料抹除。亦即，當快閃記 憶體接收資料時，可以個別地將資料寫入快閃記憶體之各 頁中。當快閃記憶體之多個頁被寫入資料後，必須先經資 料抹除，該等頁才能再度被寫入資料。然而，當快閃記憶 體欲抹除資料時，必須將包含多個頁的整個區塊中所儲存 的資料一併祙除。因此，唯有欲拋棄一區塊的所有頁中所 儲存資料時，快閃記憶體才會對該區塊進行資料祙除。 基於上述原因，快閃記憶體之控制器對快閃記憶體進 行資料抹的頻率較低。為了節省快閃記憶體的記憶空間， 快閃記憶體之控制器必須在將資料寫入快閃記憶體時盡量 地將資料填滿快閃記憶體的一頁。當控制器將資料寫入快 閃記憶體之一特定頁時，若資料量不足填滿該特定頁，則 控制器通常會先以一緩衝器儲存資料。等到緩衝器中儲存 的資料已達到一頁的資料量時，控制器才會將緩衝器中儲 存的資料寫入該特定頁。控制器係依據一主機的指示將資 料寫入快閃記憶體。由於主機向控制器傳送的寫入資料並 不一定剛好為一頁的資料量的倍數，因此控制器必須時常 進行資料緩衝的動作，從而增加控制器的工作負擔，並造 SMI-09-031/9031-A42199-TW/Final 4 201118877 成寫入動作的延遲。 第1圖為將資料寫入一快 流程圖。首先，主機向快閃記憶;方法的 憶裝置之一快閃記憶體(步驟1〇2 ;:寫: 裝置自主機接收資料(步驟104)。接著， ^己隐 控制器是否資料的長度為快閃記憶 (步驟讓）。若資料的長度為快閃記憶里，倍數 數，控制器可直接將資料寫二 頁貝料$的倍 110、 , 貝卄冩入快閃圮憶體的多個百r牛聰 。若資料的長度不為快閃記憶體之一頁資料量的 器以-緩衝器儲存未滿-頁資料量之最: ，8)’並將資料中除了最後資料以外的其他 快閃記憶體的多個頁（步驟11〇)。接著，^ =寫入 機接收後續資料至緩衝!！中（ 、1㈣裝置自主 資料p ini 驟）’直到緩衝器儲存之 4已達頁貝枓里為止(步驟114 緩衝器中所儲存之資料寫入快閃.記^ ^益可再將 如第！圓中的步驟1()8〜二驟116)。 會剛好傳送資料量為一頁資 ㈣機一般並不 裝置，因此每告4：嫵社-L 倍數的資料至快閃記憶 快閃記憶裝置^制c記憶裝置進行資料寫入時， ，權最後部份進行儲存，直到資料滿一頁 再二人進行快閃記憶體之寫入。相較於主 …才可 剛好為快閃記憶體之-頁資料量的㈣二、、貝料長度 裝置之咖_行=的=::記憶 控制器的工作負擔，並造成寫人動作的延遲。、^ -種資料儲存系統之運作方法’可以減輕控制器:工= SMI-09-031/9031 -A42199-TW/Final 5 'f r- χ 201118877 擔，加速寫入動作的完成，以提升快閃記憶裝置之效能。 【發明内容】 有鑑於此，本發明之目的在於提供一種快閃記憶裝 置，以解決習知技術存在之問題。於一實施例中，該快閃 記憶裝置耦接至一主機，包括一快閃記憶體以及一控制 器。該快閃記憶體包括多個寫入單元以供儲存資料，其中 每一該等寫入單元之資料容量為一寫入單元大小。當該快 閃記憶裝置自該主機接收到一讀取容量(read capacity)命令 時1該控制器決定一邏輯區塊大小為該快閃記憶體之該寫 入單元大小之一特定倍數，並依據該邏輯區塊大小向該主 機發送該讀取容量命令之回應資料，其中該特定倍數為大 於或等於一的正整數。其中當該主機收到該讀取容量命令 之回應實料後，該主機由該回應資料取得該邏輯區塊大 小，並僅向該快閃記憶裝置傳送長度為該邏輯區塊大小之 倍數的寫入資料。 本發明提供一種資料儲存系統。於一實施例中，該資 料儲存系統包括一快閃記憶裝置以及一主機。該快閃記憶 裝置具有一快閃記憶體以供儲存資料。該快閃記憶體包括 多個寫入單元以供儲存資料，每一該等寫入單元之資料容 量為該寫入單元大小。當該快閃記憶裝置自該主機接收到 一讀取容量(read capacity)命令時，該快閃記憶裝置決定一 邏輯區-塊大小為該快閃記憶體之一寫入單元大小之一特定 倍數，並依據該邏輯區塊大小向該主機發送該讀取容量命 令之回應資料，其中該特定倍數為大於或等於一的正整 數。該主機向該快閃記憶裝置發送該讀取容量命令，當該 SMI-09-031/9031-A42199-TW/Final 6 201118877 主機自該快閃記憶裝置收到該讀取容量命令之回應資料 後，該主機由該回應資料取得該邏輯區塊大小，並僅向該 快閃記憶裝置傳送長度為該邏輯區塊大小之倍數的寫入資 料。 本發明更提供一種資料儲存系統之運作方法。於一實 施例中，該資料儲存系統包括一主機及一快閃記憶裝置， 該快閃記憶裝置具有一快閃記憶體包括多個寫入單元以供 儲存資料，每一該等寫入單元之資料容量為一寫入單元大 小。首先，由該主機向該快閃記憶裝置發送一讀取容量(read capacity)命令。接著，當該快閃記憶裝置自該主機接收到 一讀取容量命令時，該快閃記憶裝置決定一邏輯區塊大小 為該快閃記憶體之該寫入單元大小之一#定倍數，其中該 特定倍數為大於或等於一的正整數。接著，該快閃記憶裝 置依據該邏輯區塊大小向該主機發送該讀取容量命令之回 應資料。接著，該主機由該回應資料取得該邏輯1塊大小。 最後，該主機僅向該快閃記憶裝置傳送長度為該邏輯區塊 大小之倍數的寫入資料。 為了讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉數較佳實施例，並配合所附圖示，作 詳細說明如下： 【實施方式】 第2圖為依據本發明之資料儲存系統.200的區塊圖。 實料儲存系統200包括主機202及快閃記憶裝置204。快 SMI-09-031/903 l-A42199-TW/Final 7 201118877 閃記憶裝置204為主機202館存進行資料儲存。於一實施 例中，快閃記憶裝置204包括控制器212以及快閃記憶體 2H。快閃記憶體214包括多個寫入單元供儲存資料，其中 每一寫入單元之資料容量為1人單元大小。於-實施例 中，快閃記憶體214以寫入單元為單位進行資料寫入，且 該等寫人單位-但被寫人資料後於未㈣料抹除前無法被 再度寫入負料。例如’寫入單元可為快閃記億體214之頁 (page)。控制器.212則依據主機2〇2所發出的命令為主機 202存取快閃記憶體214所儲存之資料。 於一實施例中’快閃記憶裝置2〇4與主機202間溝通 的介面為一通用序列匯流排(universal Serial Bus，USB)介 面’且控制器212及主機202皆支持小型計.算機系統介面 (Small computer system interface，SCSI)通信協議。小型計 算機糸統介面通#協§義中包含一讀取容量(read capacity)命 令，該讀取容量命令之命令代碼為〇χ25。當快閃記憶裝置 204剛耦接至主機202時’主機2〇2會向快閃記憶裝置204 發送讀取容量命令’向快閃記憶裝置2〇4詢問其可儲存的 資料容量。第3Α圖顯示讀取容量命令的格式。 當快閃記憶裝置204之控制器212自主機接收到讀取 容量命令時，控制器.212會先偵測快閃記憶體214之資料 容量，再依據快閃記憶體214之資料容量向主機202發送 讀取容量命令之一回應資料。第3Β圖顯示讀取容量命令之 回應資料的格式。讀取容量命令之回應資料包括兩段,4位 元組之資料，分別為邏輯區塊數目及邏輯區塊大小。邏輯 區塊大小表示快閃記憶體214用以計算其容量大小的單 SMI-09-031/9031-Α42199-TW/Final 8 201118877 ί ’係以—數值表示每個邏輯區塊包含多少個位元組。一 貫施例中，扭在，丨哭人 一 工制°° 212會以4個區段（sector)的大小之2048 ^、對主機202進行回應。另-實施例中，控制器212 曰Γ 8個區段―,大小之4096位元組對主機2犯進行 回應。邏魅齡目之數值表讀閃記憶體 214總共包含 輯區塊。當主機加自快閃記憶裝置綱收到讀 广:里命令之回應資料後，便可依據邏輯區塊數目及邏輯

=小相乘所得之積了解快問記憶裝置的資料容量為多 少個位元組。 门夕 由於當快閃記憶|置綱自主機通收到讀取容量命 i “區:==「2。4向主機202發送的回應資料包含 塊數目及邏輯區塊大小，因此快閃記憶震置2〇4可 =回應資料的邏輯區塊大小之值向主機2Q2要求僅能 快輯區塊大小之倍數的資料。若主機202依據 ‘丨-裝置204之要求僅向快閃記憶裝置:2G4發送資 長度為邏輯區塊大小之倍數的寫入資料妒 綱之控制請可直接將自主機2〇2所接收 快閃記憶體214的多個寫人ϋ ^ ^ 〃”” 姑l 〕夕個冩入早疋’而不需如第1圖的習知 技術般反覆進行步驟刚〜116的#料緩衝。因此控制器 212的工作負擔可被顯著減輕，而快閃記憶裝置撕的資 料寫入動作可被加速，從而增進快閃記憶裝置2〇4的效能、。 第4圖為依據本發明之主機2〇2與快閃記憶妒置2⑽ 間傳送讀取容量命令與回應㈣之方法侧^程圖。首 先，快閃記憶裝置204耦接至主機2〇2(步驟4〇2卜接著 主機2〇2向快閃記憶裝置綱發送一讀取容量命令(步驟 SMI-09-031/9031-Α42199-TW/Final 9 『5 201118877 4〇4)。接著，快閃記憶裝置2G4之控制器 θ 快閃記憶體214之總資料容量及寫入單元 欢一並取侍 於;寫入單元大小之值為快 2= 位元組。接著’控―決定- 邏輯£塊大小之值為寫人單元大小之_特“數，

特定倍數為大於或等於一的正整數（步驟4的>。 I 接著’控制器212將快閃記憶體214之 以邏輯區塊大小以得到-邏輯區塊數目（步驟41〇)。接著^ 控制器212依據步驟彻及姻所決定的邏輯區塊數目及 邏輯區塊大小值向主機202發送讀取容量命令之回應資料 (步驟412)。亦即，控制器212藉讀取容量命令之^資料 要求主機202僅能向快閃記憶裝置綱傳送資料長度為邏 輯區塊大小之倍數的寫入#料。#主機2G2向快閃記憶裝 置204所傳送的寫入資料之長度皆為邏輯區塊大小之倍數 時’由於邏輯區塊大小為寫入單元大小之倍數，线2〇2 向快閃記憶裝置綱所傳送的寫人資料之長度亦為寫入單 疋大小之倍數’因此快閃記憶裝置遍的控制器212不需 如習知技術錢行料的資料緩衝動作即可直接將寫入資 料儲存入快問記憶體2丨4的多個寫入單元。 於-實施例中，快閃，記憶體214的寫入單元為快閃記 憶體2U之頁（page)。控制器212可能因快閃記憶體214 的種類而決定不同的邏輯區塊大小值。例如，當快閃記憶 體214為一單層單元(Sillgle level cell，SLC)快閃記憶體 時’控制器m決定邏輯區塊大小為快閃記憶體214之一 頁的資料容量。當快閃記憶體2】4為一多層單元(m— SMI-09-031/9031-A42199-TW/Final 201118877 cell，MLC)快閃記憶體時’由於多層單元快閃記憶體的一記 憶單元可儲存兩位元’控制器212決定邏輯區塊大小為快 閃a己憶體214之兩頁的資料容量’以便一次將快閃記恨體 214之一 5己檍單元寫入兩位元資料。當快閃記憶體214為 一三層單元(triple ievei ceii，TLC)快閃記憶體時，由於三層 單元快閃記憶體的一記憶單元可儲存三位元，控制器212 決疋邏輯區塊大小為快閃記憶體214之三頁的資料容量， 以便一次將快閃記憶體214之一記憶單元寫入三位元資

料。 第5圖為依據本發明之主機202將資料寫入快閃記憶 裝置204之方法500的流程圖。首先.，主機2〇2自快閃= 憶裝置204接收讀取命令之回應資料，以取得快閃記憶體 之邏輯區塊大小（步驟502)。接著，，若主機2〇2欲傳送g料 至快閃記憶裝置204以供寫入快閃記憶體214時(步驟 5〇4)，主機搬檢查是否資料之長度為邏輯區塊大小的倍 數（步驟506)。若資料長度為邏輯區塊大小的倍數（步^ 506)，則主機逝可直接向快閃記憶裝置綱傳送 驟5H))。若資料長度不為邏輯區塊大小的倍數(步驟5〇= 則主機加_將㈣補足至邏輯區塊以、的倍數為)牛 驟508) ’再向快閃記憶裝置204傳送資料（步驟51〇)。少 於一實施例中，當資料之長度不為邏輯區塊大小之倍 數時(步驟506)，主機202於該資料之尾端補零，以: 之長度為邏輯區塊大小之倍數（步驟5〇8)。目此，主 向快閃記憶裝置204所傳送的資料的長度永遠為邏輯區塊 大小之倍數。接著’快閃記憶裝置2G4自主機2G2接收資 SMI-09-031/9031-A42199-TW/Final 11 201118877 料（步驟511)，而快閃記憶體214之控制器212將資料直接 寫入快閃記憶體214的多個寫入單元(步驟512)。亦即，由 於資料之長度為寫入單元大小的倍數，控制器212可直接 將資料分割為資料量為寫入單元大小的多個寫入單元資 料，並將該等寫入單元資料分別寫入快閃記憶體214的多 個寫入單元。因此，快閃記憶裝置204的控制器212不需 如習知技術般進行額外的資料緩衝動作即可直接將寫入資 料儲存入快閃記憶體214的多個寫入單元，從而加速資料 寫入動作，並增進快閃記憶裝置204的效能。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此項技術者，在不脫離本發明之精 神和範圍内，當可作些許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。 ί圖式簡單說明】 第1圖為將資料寫入一快閃記憶體之習知方法的流程 圖； 第2圖為依據本發明之資料儲存糸統的區塊圖； 第3Α圖顯示讀取容量命令的格式； 第3Β圖顯示讀取容量命令之回應資料的格式； 第4圖為依據本發明之主機與快閃記憶裝置間傳送讀 取容量命令與回應資料之方法的流程圖； 第5圖為依據本發明之主機將資料寫入快閃記憶裝置 之方法的流程圖。 :【主要元件符號說明】 200〜資料儲存系統； SMI-09-031/9031-Α42199-TW/Final 12 201118877 202〜主機； 204〜快閃記憶裝置； 212〜控制器； .214〜快閃記憶體。 ί ：%τ SMI-09-031/9031-A42199-TW/Final 13

Claims (1)

1. 201118877 七、申請專利範圍： 1. 一種快閃記憶裝置，耦接至一主機，包括： 一快閃記憶體，包括多個寫入單元以供儲存資料，其 中每一該等寫入單元之資料容量為一寫入單元大小；以及 一控制器，當該快閃記憶裝置自該主機接收到一讀取 容量(read capacity)命令時，決定一邏輯區塊大小為該快閃 記憶體之該寫入單元大小之一特定倍數，並依據該邏輯區 塊大小向該主機發送該讀取容量命令之回應資料，其中該 特定倍數為大於或等於一的正整數； 其中當該主機收到該讀取容量命令之回應資料後，該 主機由該回應資料取得該邏輯區塊大小，並僅向該快閃記 憶裝置傳送長度為該邏輯區塊大小之倍數的寫入資料。 2. 如申請專利範圍第1項所述之快閃記憶裝置，其中 當該快閃記憶裝置自該主機接收到該寫入資料，該控制器 將該寫入資料分割為資料量為該寫入單元大小的多個寫入 單元資料，並將該等寫入單元資料寫入該快閃記憶體的該 等寫入單元。 .3.如申請專利範圍第1項所述之快閃記憶裝置，其中 該快閃記憶體以該寫入單元為單位進行資料寫入，且該等 寫入單位一但被寫入資料後於未經資料抹除前無法被再度 寫入資料。 4·如申請專利範圍第1項所述之快閃記憶裝置，其中 當該快閃記憶裝置自該主機接收到該讀取容量命令時，該 控制器取得該快閃記憶體之總資料容量，將該總資料容量 除以該邏輯區塊大小.以得到一邏輯區塊數目，並依據該邏 SMI-09-031/9031-A42199-TW/Final 14 201118877 輯區塊大小以及該邏輯區塊數目向該主機發送該讀取容量 命令之回應資料。 5. 如申請專利範圍第1項所述之快閃記憶裝置，其中 該主機於傳送該寫入資料前檢查是否該寫入資料之長度為 該邏輯區塊大小之倍數，當該寫入實料之長度不為該邏輯 區塊大小之倍數時，該主機於該寫入資料之尾端補零，以 使該寫入資料之長度為該邏輯區塊大小之倍數。 6. 如申請專利範圍第1項所述之快閃記憶裝置，其中 該等寫入單元為該快閃記憶體之頁（page)。 7. 如申請專利範圍第1項所述之快閃記憶裝置，其中 當該快閃記憶體為一單層單元(single level cell，SLC)快閃 記憶體時，該控制器決定該邏輯區塊大小為該快閃記憶體 之一頁的資料容量；當該快閃記憶體為一多層單元(multi level cell，MLC)快閃記憶體.時，該控制器決定該邏輯區塊 大小為該快閃記憶體之兩頁的資料容量；當該快閃記憶體 為一三層單元(triple level c.ell, TLC)快閃記憶體時，該控制 器決定該邏輯區塊大小為該快閃記憶體之三頁的資料容 量。 8. —種資料儲存系統，包括： 一快閃記憶裝置，具有一快閃記憶體以供儲存資料， 當該快閃記憶裝置自一主機接收到一讀取容量（read capacity)命令時，決定一邏輯區塊大小為該快閃記憶體之 一寫入單元大小之一特定倍數，並依據該邏輯區塊大小向 該主機發送該讀取容量命令之回應資料，其中該特定倍數 為大於或等於一的正整數，且該快閃記憶體包括多個寫入 SMI-09-031/9031-A42199-TW/Final 15 201118877 單元以供儲存資料，每一該等寫入單元之資料容量為該寫 入單元大小；以及 該主機，向該快閃記憶裝置發送該讀取容量命令，當 該主機自該快閃記憶裝置收到該讀取容量命令之回應資料 後由該回應資料取得該邏輯區塊大小，以及僅向該快閃記 憶裝置傳送長度為該邏輯區塊大小之倍數的寫入資料。 9. 如申請專利範圍第8項所述之資料儲存系統，其中 當該快閃記憶裝置自該主機接收到該讀取容量命令時，該 快閃記憶裝置取得該快閃記憶體之總資料容量，將該總資 料容量除以該邏輯區塊大小.以得到一邏輯區塊數目，並依 據該邏輯區塊大小以及該邏輯區塊數目向該主機發送該讀 取容量命令之回應資料。 、 10. 如申請專利範圍第8項所述之資料儲存系統，其 中該主機於傳.送該寫入實料前檢查是否該寫入資料之長度 為該邏輯區塊大小之倍數，當該寫入資料之長度不為該邏 輯區塊大小之倍數時，該主機於該寫入資料之尾端補零， 以使該寫入資料之長度為該邏輯區塊大小之倍數。 11. 如申請專利範圍第8項所述之資料儲存系統，其 中該快閃記憶體以該寫入單元為單位進行資料寫入，且該 等寫入單位一但被寫入資料後於未經資料.抹除前無法被再 度寫入資料。 12. 如申請專利範圍第8項所述之資料儲存系統，其 中當該快閃記憶裝置自該主機接收到該寫入實料時，該快 閃記憶裝置將該寫入資料分割為資料量為該寫入單元大小 的多個寫入單元資料，並將該等寫入單元資料寫入該快閃 SMI-09-031/9031-A42199-TW/Final 16 201118877 記憶體的該等寫入單元。 13. 如申請專利範圍第8項所述之資料儲存系統，其 中該等寫入專元為該快閃記憶體之頁（page)。 14. 如申請專利範圍第8項所述之資料儲存系統，其 中當該快閃記憶體為一單層單元(single level cell, SLC)快 閃記憶體時，該快閃記憶裝置決定該邏輯區塊大小為該快 閃記憶體之一頁的資料容量；當該快閃記憶體為一多層單 元(multi level cell，MLC)快閃記憶體時，該快閃記憶裝置決 定該邏輯區塊大小為該快閃記憶體之兩頁的資料容量；當 該快閃記憶體為一三層單元（triple level cell, TLC)快閃記 憶體時，該快問記憶裝置決定該邏輯區塊大小為該快閃記 憶體之三頁的資料容量。 15. —種資料儲存系統之運作方法，其中該資料儲存 系統包括一主機及一快閃記憶裝置，該快閃記憶裝置具有 一快閃記憶體包括多個寫入單元以供儲存資料，每一該等 寫入單元之資料容量為一寫入單元大小，該方法包括下列 步驟： 由該主機向該快閃記憶裝置發送一讀取容量（read capacity)命令； 當該快閃記憶裝置自該主機接收到一讀取容量命令 時，該快閃記憶裝置決定一邏輯區塊大小為該快閃記憶體 之該寫入單元大小之一特定倍數，其中該特定倍數為大於 或等於一的正整數； 該快閃記憶裝置依據該邏輯區塊大小向該主機發送該 讀取容量命令之回應資料； SMI-09-03 l/9031-A42199-TW/Final 17 201118877 該主機由該回應資料取得該邏輯區塊大小；以及 該主機僅向該快間記憶裝置傳送長度為該邏輯區塊大 小之倍數的寫入資料。 16. 如申請專利範圍第15項所述之資料儲存系統之運 作方法，其中該快閃記憶體以該寫入單元為單位進行資料 寫入，且該等寫入單位一但被寫入資料後於未經資料袜除 前無法被再度寫入資料。 17. 如申請專利範圍第15項所述之資料儲存系統之運 作方法，其中該讀取容量命令之回應資料之發送步驟更包 括： 該快閃記憶裝置取得該快閃記憶體之總資料容量； 該快閃記憶裝置將該總資料容量除以該邏輯區塊大小 .以得到一邏輯區塊數目；以及 該快閃記憶裝置依據該邏輯區塊大小以及該邏輯區塊 數目向該主機發送該讀取容量命令之回應資料。 18. 如申請專利範圍第1.5項所述之資料儲存系統之運 作方法，其中該寫入資料之傳送步驟包括： 該主機於傳送該寫入資料前檢查是否該寫入資料之長 度為該邏輯區塊大小之倍數；以及 當該寫入資料之長度不為該邏輯區塊大小之倍數時， 該主機於該寫入資料之尾端補零，以使該寫入資料之長度 為該邏輯區塊大小之倍數。 19. 如申請專利範圍第1.5項所述之資料儲存系統之運 作方法，其中該方法更包括： 當該快閃記憶裝置自該主機接收到該寫入資斜時，該 SMI-09^031/9031-A42199-TW/Final 18 201118877 快閃記憶裝置將該寫入資料分割為資料量為該寫入單元大 小的多個寫入單元資料；以及 該快閃記憶裝置將該等寫入單元資料寫入該快閃記憶 體的該等寫入單元。 20, 如申請專利範圍第15項所述之資料儲存系統之運 作方法，其中該等寫入單元為該快閃記憶體之頁（page)。 21. 如申請專利範圍第15項所述之資料儲存系統之運 作方法，其中該邏輯區塊大小之決定步驟包括： 當該快閃記憶體為一單層單元(single level cell, SLC) ^ 快閃記憶體時，該快閃記憶裝置決定該邏輯區塊大小為該 快閃記憶體之一頁的資料容量； 當該快閃記憶體為一多層單元(multi level cell，MLC) 快閃記憶體時，該快閃記憶裝置決定該邏輯區塊大小為該 快閃記憶體之兩頁的資料容量；以及 當該快閃記憶體為一三層單元(triple level cell，TLC)快 閃記憶體時，該快閃記憶裝置決定該邏輯區塊大小為該快 ^ 閃記憶體之三頁的資料容量。 SMI-09-031/903 l-A42199-TW/Final 19